JP3840241B2 - 電力用mosfetのゲート駆動回路及びゲート駆動方法 - Google Patents
電力用mosfetのゲート駆動回路及びゲート駆動方法 Download PDFInfo
- Publication number
- JP3840241B2 JP3840241B2 JP2004234085A JP2004234085A JP3840241B2 JP 3840241 B2 JP3840241 B2 JP 3840241B2 JP 2004234085 A JP2004234085 A JP 2004234085A JP 2004234085 A JP2004234085 A JP 2004234085A JP 3840241 B2 JP3840241 B2 JP 3840241B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- node
- gate
- turned
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
A resonant pulse gate drive for high frequency applications Wiegman, H.L.N.; Applied Power Electronics Conference and Exposition, 1992. APEC '92. Conference Proceedings 1992., Seventh Annual , 23-27 Feb. 1992 Page(s): 738-743 A resonant MOSFET gate driver with complete energy recovery Yuhui Chen; Lee, F.C.; Amoroso, L.; Ho-Pu Wu; Power Electronics and Motion Control Conference, 2000. Proceedings. PIEMC 2000. The Third International , Volume:1, 2000 Page(s): 402-406 vol.1 Anovel resonant gate driver for high frequency synchronous buck converter Yao, K.; Lee, F.C.; Applied Power Electronics Conference and Exposition, 2001. APEC 2001. Sixteenth Annual IEEE , Volume: 1 , 2001 Page(s): 280 -286 vol.1 A novel resonant gate driver for high frequency synchronous buck converters Kaiwei Yao; Lee, F.C.; Power Electronics, IEEE Transactions on, Volume: 17 Issue: 2 , Mar 2002 Page(s): 180 -186 A MOS gate drive with resonant transitions Maksimovic, D.; Power Electronics Specialists Conference, 1991. PESC '91. Record., 22nd Annual IEEE , 24-27 Jun 1991 Page(s): 527 -532 Design of a high speed power MOSFET driver and its use in a half-bridge converter Leedham, R.J.; McMahon, R.A.; Power Electronics and Applications, 1993., Fifth European Conference on , 13-16 Sep. 1993. Page(s):407-412 vol..2
第1の電源端子と接地端子との間に直列に接続された第1のキャパシタンス素子と、
前記第1の電源端子と第1のノードとの間に直列に接続された第1のスイッチと、
前記第1のノードと前記接地端子との間に直列に接続された第2のスイッチと、
前記第1のスイッチと並列に、前記第1の電源端子にカソード、前記第1のノードにアノードが接続された第1のダイオードと、
前記第2のスイッチと並列に、前記第1のノードにカソード、前記接地端子にアノードが接続された第2のダイオードと、
前記第1のノードと第2のノードとの間に直列に接続されたインダクタンス素子と、
前記第1の電源端子と前記第2のノードとの間に直列に接続された第3のスイッチと、
前記第2のノードと前記接地端子との間に直列に接続された第4のスイッチと、
前記第3のスイッチと並列に、前記第1の電源端子にカソード、前記第1のノードにアノードが接続された第3のダイオードと、
前記第4のスイッチと並列に、前記第2のノードにカソード、前記接地端子にアノードが接続された第4のダイオードと、
前記第1、第2、第3及び第4のスイッチのそれぞれのオン/オフ動作を制御するスイッチング制御回路とを備え、
第2の電源端子と接地端子との間にドレイン、ソースがそれぞれ接続され、前記第2のノードにゲートが接続される電力用MOSFETを駆動するために、
前記スイッチング制御回路は、
前記電力用MOSFETをオンさせる際に、前記第1のスイッチと前記第4のスイッチとが同時にオンする期間が存在するようにスイッチング制御を行い、
前記電力用MOSFETをオフさせる際に、前記第2のスイッチと前記第3のスイッチとが同時にオンする期間が存在するようにスイッチング制御を行うことを特徴とする。
前記スイッチング制御回路が、前記電力用MOSFETをオンさせる際に、
前記第4のスイッチをオンした後、前記第4のスイッチのオン状態を維持しつつ前記第1のスイッチをオンして、前記インダクタンス素子に第1の電流を流して第1の極性のエネルギを蓄積し、
前記第1の電流が第1の所定値に到達した時点で前記第4のスイッチをオフし、前記インダクタンス素子に蓄積された前記第1の極性のエネルギにより前記電力用MOSFETのゲート電圧を上昇させ、
前記第3のスイッチをオンした後、前記第1のスイッチをオフし、前記インダクタンス素子に蓄積した前記第1の極性のエネルギを回生し、
前記スイッチング制御回路が、前記電力用MOSFETをオフさせる際に、
前記第3のスイッチのオン状態を維持しつつ前記第2のスイッチをオンして、前記インダクタンス素子に前記第1の電流と向きが異なる第2の電流を流して第2の極性のエネルギを蓄積し、
前記第2の電流が第2の所定値に到達した時点で前記第3のスイッチをオフし、前記インダクタンス素子に蓄積された前記第2の極性のエネルギにより前記電力用MOSFETのゲート電圧を下降させ、
前記第4のスイッチをオンした後、前記第1のスイッチをオフし、前記インダクタンス素子に蓄積した前記第2の極性のエネルギを回生することを特徴とする。
前記スイッチング制御回路が、前記電力用MOSFETをオンさせる際に、
前記第4のスイッチをオンした後、前記第4のスイッチのオン状態を維持しつつ前記第1のスイッチをオンして、前記インダクタンス素子に第1の電流を流して第1の極性のエネルギを蓄積し、
前記第1の電流が第1の所定値に到達した時点で前記第4のスイッチをオフし、前記インダクタンス素子に蓄積された前記第1の極性のエネルギにより前記電力用MOSFETのゲート電圧を上昇させ、
前記第3のスイッチをオンした後、前記第1のスイッチをオフし、前記インダクタンス素子に蓄積した前記第1の極性のエネルギを回生し、
前記スイッチング制御回路は、前記電力用MOSFETをオフさせる際に、
前記第3のスイッチのオン状態を維持しつつ前記第2のスイッチをオンして、前記インダクタンス素子に前記第1の電流と向きが異なる第2の電流を流して第2の極性のエネルギを蓄積し、
前記第2の電流が第2の所定値に到達した時点で前記第3のスイッチをオフし、前記インダクタンス素子に蓄積された前記第2の極性のエネルギにより前記電力用MOSFETのゲート電圧を下降させ、
前記第4のスイッチをオンした後、前記第1のスイッチをオフし、前記インダクタンス素子に蓄積した前記第2の極性のエネルギを回生することを特徴とする。
本発明の実施の形態1による電力用MOSFETのゲート駆動回路、ゲート駆動方法について説明する。
1)先ず、スイッチ素子SW4をオンする。
1)時点t7において、既にスイッチ素子SW3がオン状態にある。
Qoss=Qds+Qdg (1)
となる。
tsw=Qoss/Id (2)
となる。
Id=gm(Vg(Id)−Vth) (3)
となる。
tdrive= Id/gm/(dVg/dt)
= Id/gm*Cg/Ig (4)
となる。
tdrive<0.1*tsw (5)
となり、これにより
Id/gm*Cg/Ig<0.1*Qoss/Id (6)
Ig>Id2*Cg/(gm*Qoss*0.1) (7)
となる。
Qg/Ig<0.1*Qoss/Id (8)
となる。
Ig>Id*Qg/(Qoss *0.1) (9)
となる。
本発明の実施の形態2によるゲート駆動回路について述べる。本実施の形態2は、上記実施の形態1と同様の回路構成を有するが、駆動する信号の波形が図13に示されるように実施の形態1における波形と異なる。
本発明の実施の形態3によるゲート駆動回路の構成を図14に示す。
本発明の実施の形態4によるゲート駆動回路の構成を図15に示す。
本発明の実施の形態5によるゲート駆動回路の構成を図16に示す。
本発明の実施の形態6によるゲート駆動回路の構成を図17に示す。
GC1 ゲート駆動回路
1、2 入力端子
C1、C2 キャパシタンス素子
SW1〜SW4 スイッチ素子
SBD1〜SBD4 ショットキーバリアダイオード
L1 インダクタンス素子
SWC スイッチング制御回路
T トランス
Rg ゲート抵抗
Claims (5)
- 第1の電源端子と接地端子との間に直列に接続された第1のキャパシタンス素子と、
前記第1の電源端子と第1のノードとの間に直列に接続された第1のスイッチと、
前記第1のノードと前記接地端子との間に直列に接続された第2のスイッチと、
前記第1のスイッチと並列に、前記第1の電源端子にカソード、前記第1のノードにアノードが接続された第1のダイオードと、
前記第2のスイッチと並列に、前記第1のノードにカソード、前記接地端子にアノードが接続された第2のダイオードと、
前記第1のノードと第2のノードとの間に直列に接続されたインダクタンス素子と、
前記第1の電源端子と前記第2のノードとの間に直列に接続された第3のスイッチと、
前記第2のノードと前記接地端子との間に直列に接続された第4のスイッチと、
前記第3のスイッチと並列に、前記第1の電源端子にカソード、前記第1のノードにアノードが接続された第3のダイオードと、
前記第4のスイッチと並列に、前記第2のノードにカソード、前記接地端子にアノードが接続された第4のダイオードと、
前記第1、第2、第3及び第4のスイッチのそれぞれのオン/オフ動作を制御するスイッチング制御回路とを備え、
第2の電源端子と接地端子との間にドレイン、ソースがそれぞれ接続され、前記第2のノードにゲートが接続される電力用MOSFETを駆動するために、
前記スイッチング制御回路は、
前記電力用MOSFETをオンさせる際に、前記第1のスイッチと前記第4のスイッチとが同時にオンする期間が存在するようにスイッチング制御を行い、
前記電力用MOSFETをオフさせる際に、前記第2のスイッチと前記第3のスイッチとが同時にオンする期間が存在するようにスイッチング制御を行うことを特徴とする電力用MOSFETのゲート駆動回路。 - 第1の電源端子と接地端子との間に直列に接続された第1のキャパシタンス素子と、
前記第1の電源端子と第1のノードとの間に直列に接続された第1のスイッチと、
前記第1のノードと前記接地端子との間に直列に接続された第2のスイッチと、
前記第1のスイッチと並列に、前記第1の電源端子にカソード、前記第1のノードにアノードが接続された第1のダイオードと、
前記第2のスイッチと並列に、前記第1のノードにカソード、前記接地端子にアノードが接続された第2のダイオードと、
前記第1のノードと第2のノードとの間に直列に接続されたインダクタンス素子と、
前記第1の電源端子と前記第2のノードとの間に直列に接続された第3のスイッチと、
前記第2のノードと前記接地端子との間に直列に接続された第4のスイッチと、
前記第3のスイッチと並列に、前記第1の電源端子にカソード、前記第1のノードにアノードが接続された第3のダイオードと、
前記第4のスイッチと並列に、前記第2のノードにカソード、前記接地端子にアノードが接続された第4のダイオードと、
前記第1、第2、第3及び第4のスイッチのそれぞれのオン/オフ動作を制御するスイッチング制御回路とを備え、
第2の電源端子と接地端子との間にドレイン、ソースがそれぞれ接続され、前記第2のノードにゲートが接続される電力用MOSFETを駆動するために、
前記スイッチング制御回路は、前記電力用MOSFETをオンさせる際に、
前記第4のスイッチをオンした後、前記第4のスイッチのオン状態を維持しつつ前記第1のスイッチをオンして、前記インダクタンス素子に第1の電流を流して第1の極性のエネルギを蓄積し、
前記第1の電流が第1の所定値に到達した時点で前記第4のスイッチをオフし、前記インダクタンス素子に蓄積された前記第1の極性のエネルギにより前記電力用MOSFETのゲート電圧を上昇させ、
前記第3のスイッチをオンした後、前記第1のスイッチをオフし、前記インダクタンス素子に蓄積した前記第1の極性のエネルギを回生し、
前記スイッチング制御回路は、前記電力用MOSFETをオフさせる際に、
前記第3のスイッチのオン状態を維持しつつ前記第2のスイッチをオンして、前記インダクタンス素子に前記第1の電流と向きが異なる第2の電流を流して第2の極性のエネルギを蓄積し、
前記第2の電流が第2の所定値に到達した時点で前記第3のスイッチをオフし、前記インダクタンス素子に蓄積された前記第2の極性のエネルギにより前記電力用MOSFETのゲート電圧を下降させ、
前記第4のスイッチをオンした後、前記第1のスイッチをオフし、前記インダクタンス素子に蓄積した前記第2の極性のエネルギを回生することを特徴とする電力用MOSFETのゲート駆動回路。 - 前記スイッチが、MOSFETであることを特徴とする請求項1又は2記載の電力用MOSFETのゲート駆動回路。
- 前記ダイオードが、ショットキーバリアダイオードであることを特徴とする請求項1乃至3のいずれかに記載の電力用MOSFETのゲート駆動回路。
- 第1の電源端子と接地端子との間に直列に接続された第1のキャパシタンス素子と、
前記第1の電源端子と第1のノードとの間に直列に接続された第1のスイッチと、
前記第1のノードと前記接地端子との間に直列に接続された第2のスイッチと、
前記第1のスイッチと並列に、前記第1の電源端子にカソード、前記第1のノードにアノードが接続された第1のダイオードと、
前記第2のスイッチと並列に、前記第1のノードにカソード、前記接地端子にアノードが接続された第2のダイオードと、
前記第1のノードと第2のノードとの間に直列に接続されたインダクタンス素子と、
前記第1の電源端子と前記第2のノードとの間に直列に接続された第3のスイッチと、
前記第2のノードと前記接地端子との間に直列に接続された第4のスイッチと、
前記第3のスイッチと並列に、前記第1の電源端子にカソード、前記第1のノードにアノードが接続された第3のダイオードと、
前記第4のスイッチと並列に、前記第2のノードにカソード、前記接地端子にアノードが接続された第4のダイオードと、
前記第1、第2、第3及び第4のスイッチのそれぞれのオン/オフ動作を制御するスイッチング制御回路とを備えるゲート駆動回路を用いて、第2の電源端子と接地端子との間にドレイン、ソースがそれぞれ接続され、前記第2のノードにゲートが接続される電力用MOSFETを駆動するために、
前記スイッチング制御回路が、前記電力用MOSFETをオンさせる際に、
前記第4のスイッチをオンした後、前記第4のスイッチのオン状態を維持しつつ前記第1のスイッチをオンして、前記インダクタンス素子に第1の電流を流して第1の極性のエネルギを蓄積し、
前記第1の電流が第1の所定値に到達した時点で前記第4のスイッチをオフし、前記インダクタンス素子に蓄積された前記第1の極性のエネルギにより前記電力用MOSFETのゲート電圧を上昇させ、
前記第3のスイッチをオンした後、前記第1のスイッチをオフし、前記インダクタンス素子に蓄積した前記第1の極性のエネルギを回生し、
前記スイッチング制御回路は、前記電力用MOSFETをオフさせる際に、
前記第3のスイッチのオン状態を維持しつつ前記第2のスイッチをオンして、前記インダクタンス素子に前記第1の電流と向きが異なる第2の電流を流して第2の極性のエネルギを蓄積し、
前記第2の電流が第2の所定値に到達した時点で前記第3のスイッチをオフし、前記インダクタンス素子に蓄積された前記第2の極性のエネルギにより前記電力用MOSFETのゲート電圧を下降させ、
前記第4のスイッチをオンした後、前記第1のスイッチをオフし、前記インダクタンス素子に蓄積した前記第2の極性のエネルギを回生することを特徴とする電力用MOSFETのゲート駆動方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004234085A JP3840241B2 (ja) | 2004-08-11 | 2004-08-11 | 電力用mosfetのゲート駆動回路及びゲート駆動方法 |
US11/189,704 US7459945B2 (en) | 2004-08-11 | 2005-07-27 | Gate driving circuit and gate driving method of power MOSFET |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004234085A JP3840241B2 (ja) | 2004-08-11 | 2004-08-11 | 電力用mosfetのゲート駆動回路及びゲート駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006054954A JP2006054954A (ja) | 2006-02-23 |
JP3840241B2 true JP3840241B2 (ja) | 2006-11-01 |
Family
ID=35799775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004234085A Expired - Fee Related JP3840241B2 (ja) | 2004-08-11 | 2004-08-11 | 電力用mosfetのゲート駆動回路及びゲート駆動方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7459945B2 (ja) |
JP (1) | JP3840241B2 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4641523B2 (ja) * | 2006-11-16 | 2011-03-02 | Tdkラムダ株式会社 | ゲート駆動回路 |
US7821306B2 (en) * | 2007-06-19 | 2010-10-26 | Panasonic Corporation | Switching device drive circuit |
JP5688629B2 (ja) | 2008-12-26 | 2015-03-25 | Tdkラムダ株式会社 | ゲート駆動回路 |
CN102439664A (zh) * | 2009-04-07 | 2012-05-02 | 马维尔国际贸易有限公司 | 用于短路保护的晶体管栅极驱动器 |
TW201112590A (en) * | 2009-09-22 | 2011-04-01 | Chunghwa Picture Tubes Ltd | Driving circuit for power MOSFET |
JP5197658B2 (ja) * | 2010-03-10 | 2013-05-15 | 株式会社東芝 | 駆動回路 |
WO2011143261A2 (en) * | 2010-05-10 | 2011-11-17 | Microsemi Corporation | Junction gate driver |
JP5263316B2 (ja) * | 2011-02-15 | 2013-08-14 | 株式会社デンソー | 半導体スイッチング素子の駆動回路 |
US8456201B2 (en) * | 2011-07-06 | 2013-06-04 | Eaton Corporation | Energy-recycling resonant drive circuits for semiconductor devices |
JP5964152B2 (ja) * | 2012-06-22 | 2016-08-03 | 株式会社東海理化電機製作所 | 静電容量検出装置 |
US20140002145A1 (en) * | 2012-06-27 | 2014-01-02 | Infineon Technologies Austria Ag | Driving circuit for a transistor |
JP5915428B2 (ja) | 2012-07-12 | 2016-05-11 | ソニー株式会社 | 駆動回路、及び、駆動方法 |
JP5472433B1 (ja) * | 2012-12-04 | 2014-04-16 | Tdk株式会社 | スイッチ素子駆動回路 |
JP6390959B2 (ja) * | 2013-11-15 | 2018-09-19 | パナソニックIpマネジメント株式会社 | 駆動装置、電力変換装置 |
JP6369808B2 (ja) * | 2013-11-15 | 2018-08-08 | パナソニックIpマネジメント株式会社 | 駆動装置、電力変換装置 |
WO2017001535A1 (de) * | 2015-06-30 | 2017-01-05 | Fronius International Gmbh | Schaltungsanordnung zur ansteuerung eines transistors |
US9960755B2 (en) | 2016-05-16 | 2018-05-01 | Dialog Semiconductor (Uk) Limited | Low voltage switching gate driver under a high voltage rail |
US10050619B1 (en) * | 2017-02-15 | 2018-08-14 | Abb Schweiz Ag | Feedback controller for resonant gate drive |
JP6758486B2 (ja) * | 2017-05-01 | 2020-09-23 | 三菱電機株式会社 | 半導体素子の駆動装置および電力変換装置 |
US10250249B1 (en) | 2017-06-30 | 2019-04-02 | Bel Power Solutions Inc. | Recuperative gate drive circuit and method |
JP6914825B2 (ja) * | 2017-12-18 | 2021-08-04 | 住友電気工業株式会社 | ゲートドライブ回路 |
US11206016B2 (en) * | 2019-09-27 | 2021-12-21 | Analog Devices International Unlimited Company | Gate driver with pulsed gate slew control |
JP7060120B1 (ja) * | 2021-02-04 | 2022-04-26 | 株式会社明電舎 | 電力変換装置の制御装置および制御方法 |
CN115133752A (zh) * | 2021-03-25 | 2022-09-30 | 台达电子企业管理(上海)有限公司 | 驱动装置及其控制方法 |
JP7470084B2 (ja) | 2021-09-10 | 2024-04-17 | 株式会社東芝 | 電子回路、電子システム及び駆動方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4864479A (en) * | 1988-03-07 | 1989-09-05 | General Electric Company | Full-bridge lossless switching converter |
JP2998767B2 (ja) | 1992-01-27 | 2000-01-11 | 日本電信電話株式会社 | 共振形駆動回路 |
JP3271525B2 (ja) * | 1996-07-29 | 2002-04-02 | 株式会社村田製作所 | 共振ドライブ回路 |
JP2976923B2 (ja) * | 1997-04-25 | 1999-11-10 | 日本電気株式会社 | 容量性負荷の駆動装置 |
JP3769932B2 (ja) | 1998-04-20 | 2006-04-26 | 株式会社明電舎 | スイッチング素子のゲート駆動回路 |
US6433985B1 (en) * | 1999-12-30 | 2002-08-13 | International Business Machines Corporation | ESD network with capacitor blocking element |
US6545886B1 (en) * | 2001-05-05 | 2003-04-08 | Anthony J. Ireland | Power conditioning for model railroad control decoders |
US20040239401A1 (en) * | 2003-05-27 | 2004-12-02 | Chi-Shun Liao | Zero-voltage-switching full-bridge converter |
-
2004
- 2004-08-11 JP JP2004234085A patent/JP3840241B2/ja not_active Expired - Fee Related
-
2005
- 2005-07-27 US US11/189,704 patent/US7459945B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7459945B2 (en) | 2008-12-02 |
US20060034114A1 (en) | 2006-02-16 |
JP2006054954A (ja) | 2006-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3840241B2 (ja) | 電力用mosfetのゲート駆動回路及びゲート駆動方法 | |
US10651846B2 (en) | Driver circuit and switching regulator | |
US9537400B2 (en) | Switching converter with dead time between switching of switches | |
US7602229B2 (en) | High frequency control of a semiconductor switch | |
TWI338995B (en) | Method and circuit for controlling dc-dc converter | |
US7205821B2 (en) | Driver for switching circuit and drive method | |
US7688052B2 (en) | Charge pump circuit and method therefor | |
JP3912417B2 (ja) | 駆動回路 | |
CN110165872B (zh) | 一种开关控制电路及其控制方法 | |
US7551004B2 (en) | Inverter apparatus with improved gate drive for power MOSFET | |
US7453292B2 (en) | Resonant gate drive circuit with centre-tapped transformer | |
US20090108908A1 (en) | Bootstrap circuit and step-down converter using same | |
JP2013516155A (ja) | ゲート・プルダウンを備えたmosfet | |
JP2009022106A (ja) | Dc−dcコンバータ、ドライバic、およびシステムインパッケージ | |
JP5811961B2 (ja) | 半導体素子駆動回路 | |
JP2013038930A (ja) | スイッチング回路及びdc−dcコンバータ | |
JP2010200554A (ja) | Dc−dcコンバータ | |
JP7295647B2 (ja) | ブリッジ出力回路、電源装置及び半導体装置 | |
JP2010074972A (ja) | コンバータの制御回路 | |
JP2008182381A (ja) | 高速ゲート駆動回路 | |
JP2023166269A (ja) | 電源用半導体装置及びスイッチトキャパシタコンバータ | |
JP4319336B2 (ja) | Mosスイッチング回路 | |
JP7226099B2 (ja) | ゲート駆動回路 | |
JP2008067531A (ja) | スイッチング制御回路 | |
JPH11285239A (ja) | スイッチング素子を駆動する回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060728 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060804 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |