CN115315805A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN115315805A
CN115315805A CN202180022576.6A CN202180022576A CN115315805A CN 115315805 A CN115315805 A CN 115315805A CN 202180022576 A CN202180022576 A CN 202180022576A CN 115315805 A CN115315805 A CN 115315805A
Authority
CN
China
Prior art keywords
solder
insulating substrate
electrode plate
semiconductor element
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180022576.6A
Other languages
English (en)
Inventor
藤野纯司
小川道雄
川添智香
和田文雄
石川悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN115315805A publication Critical patent/CN115315805A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

作为对搭载于主表面翘曲的绝缘基板上的半导体元件稳定地连接电路，具有高的可靠性的半导体装置的功率模块(100)具备绝缘基板(10)、散热部件(20)以及电极板(30)。绝缘基板(10)搭载IGBT(41)以及二极管(42)。散热部件(20)通过第1焊料(51)与绝缘基板(10)接合。电极板(30)以与半导体元件之上的至少一部分重叠的方式配置。绝缘基板(10)主表面以绝缘基板(10)向散热部件(20)侧成为凸形状的方式翘曲。第1焊料(51)相比于俯视时的中央部在端部更厚。半导体元件通过第2焊料(52)与电极板(30)接合。

Description

半导体装置及其制造方法
技术领域
本公开涉及半导体装置及其制造方法。
背景技术
在从工业设备至家电产品以及信息终端的所有产品中，作为半导体装置的所谓功率模块得到普及。搭载于电动汽车的功率模块要求高的可靠性。另外，电动汽车用的功率模块还需要动作温度高且效率优良。因此，还同时要求电动汽车用的功率模块是可应用于成为今后的主流的可能性高的碳化硅的半导体的封装方式。
例如在日本特开2016-058563号公报(专利文献1)中，以使密封树脂的厚度以及线膨胀系数成为适当的数值范围的方式调整。由此，在绝缘基板产生向下变凸的翘曲，防止在散热部件与绝缘基板之间的散热油脂部夹入空气。
现有技术文献
专利文献
专利文献1：日本特开2016-058563号公报
发明内容
在如日本特开2016-058563号公报在基体板之上接合有翘曲倾斜的绝缘基板的结构中，在对绝缘基板之上的半导体元件线键合电路形成用的布线时，线工具的接触方式变化。即，在绝缘基板上搭载多个半导体元件的情况下，针对该多个半导体元件的每个场所，例如半导体元件的表面相对水平方向的倾斜角度不同。其导致需要针对多个半导体元件的每一个重新调整线键合时的线工具的接触方式。因此，例如在调整不充分时，存在线工具对半导体元件造成损害，难以高可靠性地对布线进行线键合的可能性。
本公开是鉴于上述课题完成。其目的在于，提供对搭载于主表面翘曲的绝缘基板上的半导体元件稳定地连接电路，具有高的可靠性的半导体装置及其制造方法。
本实施方式的半导体装置具备绝缘基板、散热部件以及电极板。绝缘基板搭载半导体元件。散热部件通过第1焊料与绝缘基板接合。电极板以与半导体元件之上的至少一部分重叠的方式配置。绝缘基板的主表面以向散热部件侧成为凸形状的方式翘曲。第1焊料相比于俯视时的中央部在端部更厚。半导体元件通过第2焊料与电极板接合。
在本实施方式的半导体装置的制造方法中，散热部件和绝缘基板通过第1焊料接合。对绝缘基板接合半导体元件。在通过第1焊料接合的工序以及接合半导体元件的工序之后，与半导体元件之上的至少一部分重叠的电极板通过第2焊料与半导体元件接合。绝缘基板以使主表面翘曲使得向散热部件侧成为凸形状的方式与散热部件接合。第1焊料形成为相比于俯视时的中央部在端部更厚。
根据本公开，能够提供对搭载于主表面翘曲的绝缘基板上的半导体元件稳定地连接电路，具有高的可靠性的半导体装置及其制造方法。
附图说明
图1是示出实施方式1所涉及的功率模块的结构的概略剖面图。
图2是示出实施方式1所涉及的功率模块的结构的第1变形例的概略剖面图。
图3是示出实施方式1所涉及的功率模块的结构的第2变形例的概略剖面图。
图4是示出实施方式1所涉及的功率模块的结构的第3变形例的概略剖面图。
图5是示出实施方式1所涉及的功率模块的结构的第4变形例的概略剖面图。
图6是示出实施方式1所涉及的功率模块的结构的第5变形例的概略剖面图。
图7是示出实施方式1的图2所涉及的功率模块的制造方法的第1工序的概略剖面图。
图8是示出实施方式1的图2所涉及的功率模块的制造方法的第2工序的概略剖面图。
图9是示出实施方式1的图2所涉及的功率模块的制造方法的第3工序的概略剖面图。
图10是示出实施方式1的图2所涉及的功率模块的制造方法的第4工序的概略剖面图。
图11是示出实施方式1的图1所涉及的功率模块的制造方法的第1工序的概略剖面图。
图12是示出实施方式1的图1所涉及的功率模块的制造方法的第2工序的概略剖面图。
图13是示出实施方式1的图1所涉及的功率模块的制造方法的第3工序的概略剖面图。
图14是示出实施方式2所涉及的功率模块的结构的概略剖面图。
图15是示出实施方式3所涉及的功率模块的结构的概略剖面图。
图16是示出实施方式3所涉及的功率模块的制造方法的第1工序的概略剖面图。
图17是示出实施方式3所涉及的功率模块的制造方法的第2工序的概略剖面图。
图18是示出实施方式3所涉及的功率模块的制造方法的第3工序的概略剖面图。
图19是示出实施方式3所涉及的功率模块的制造方法的第4工序的概略剖面图。
图20是示出实施方式4所涉及的功率模块的结构的概略剖面图。
图21是示出实施方式4所涉及的功率模块的制造方法的第1工序的概略剖面图。
图22是示出实施方式4所涉及的功率模块的制造方法的第2工序的概略剖面图。
图23是示出实施方式5所涉及的功率模块的结构的概略剖面图。
图24是示出实施方式6所涉及的功率模块的结构的概略剖面图。
图25是示出实施方式7所涉及的功率模块的结构的概略剖面图。
图26是示出测定形成于第1焊料的端部的裂纹的最大长度的结果的图表。
图27是第1样品的温度循环试验后的、第1焊料的端部的超声波探伤摄像。
图28是第3样品的温度循环试验后的、第1焊料的端部的超声波探伤摄像。
(符号说明)
10：绝缘基板；10A：弯曲部；10B：非弯曲部；11：基材；11A：一方的表面；11B：另一方的表面；12、13：导体层；12a：其他导体层；20：散热部件；21：基体板；21A：第1散热部件部；21B：第2散热部件部；21C：突起部；22：翼片；30：电极板；30A、30B、30C、30D：本体部；31、73A：第1部分；32、73B：第2部分；33：主端子侧端部；34：半导体元件侧端部；41：IGBT；42：二极管；43：控制用半导体元件；51：第1焊料；52：第2焊料；53：第3焊料；59：导电材料；59a：第4焊料；60：框部件；71：信号电极；72、73：主端子；73C：第3部分；81：键合线；90、91：密封材料；100：功率模块。
具体实施方式
以下，根据附图，说明作为本实施方式所涉及的半导体装置的功率模块100。此外，为便于说明，导入X方向、Y方向、Z方向。
实施方式1.
图1是示出实施方式1所涉及的功率模块的结构的概略剖面图。参照图1，本实施方式的功率模块100主要具备绝缘基板10、散热部件20以及电极板30。
绝缘基板10包括基材11、导体层12以及导体层13。基材11在俯视时具有例如矩形形状，具有沿着Z方向的厚度。基材11具有作为Z方向的上侧的主表面的一方的表面11A和作为其相反侧即Z方向的下侧的主表面的另一方的表面11B。导体层12是在一方的表面11A上接合有1个以上的、薄板状的导体材料。导体层13是在另一方的表面11B上接合有1个以上的、薄板状的导体材料。
绝缘基板10的主表面意味着在一方的表面11A以及另一方的表面11B接合有薄的导体层12以及薄的导体层13的物体整体的沿着XY平面的表面。因此，绝缘基板10的主表面以朝向与一方的表面11A以及另一方的表面11B大致相同的方向的方式扩展。因此，以下，有时将绝缘基板10整体的主表面和一方的表面11A以及另一方的表面11B考虑为相同。
在绝缘基板10的导体层12上，搭载作为半导体元件的IGBT41(Integrated GateBipolar Transistor)以及二极管42。这些半导体元件是芯片状。通常，如图1所示，作为第2半导体元件的IGBT41相比于作为第1半导体元件的二极管42，配置于更靠俯视时的外侧。但是，不限于此，也可以将IGBT41比二极管42配置于更靠俯视时的内侧。
散热部件20包括基体板21和翼片22。基体板21是具有沿着XY平面的表面的板状的部件。翼片22是从基体板21的例如Z方向的最下部的表面沿着Z方向延伸的部件。多个翼片22从基体板21的最下部的表面上，关于X方向以及Y方向相互隔开间隔而向Z方向下侧延伸。此外，翼片22既可以与基体板21一体也可以独立。
散热部件20的、基体板21的Z方向最上部的表面通过第1焊料51与绝缘基板10的下侧的主表面接合。绝缘基板10向散热部件20侧即Z方向的下侧突起，以成为跨越多个IGBT41以及二极管42的凸形状的方式其主表面翘曲。即，绝缘基板10以在从外侧观察时基材11的另一方的表面11B成为凸形状，一方的表面11A在从外侧观察时成为凹形状的方式弯曲。绝缘基板10的凸形状是在图1的X方向的整体形成的1个凸形状，成为多个IGBT41以及二极管42全部通过该1个凸形状相对水平方向稍稍倾斜的方式。由此，绝缘基板10的下侧的主表面在图1的X方向的中央部，相比于图1的X方向的端部，与散热部件20的Z方向的间隔更短。因此，关于第1焊料51，相比于俯视时的中央部，在端部关于Z方向更厚。即，第1焊料51从俯视时的中央部朝向端部渐增地变厚。进一步换言之，第1焊料51的厚度从中央部朝向端部单调增加。
第1焊料51接合另一方的表面11B上的导体层13的整面。此处的整面不限于完全的整面，例如包括第1焊料层51覆盖导体层13的表面积的95％以上的情况。
电极板30以在俯视时与IGBT41以及二极管42之上的至少一部分重叠的方式配置。即，电极板30既可以例如在俯视时仅与IGBT41的一部分重叠，也可以与IGBT41的整体重叠。电极板30在IGBT41以及二极管42的Z方向上侧，与IGBT41以及二极管42相互隔开间隔配置。图1的电极板30是如其表面沿着XY平面那样的平面形状。即，关于图1的电极板30，沿着XY平面的表面几乎无翘曲。IGBT41以及二极管42通过第2焊料52与电极板30接合。在此，形成于IGBT41和二极管42的未图示的主电极通过第2焊料52与电极板30接合。由此，形成有由IGBT41、二极管42以及电极板30构成的电路。另外，IGBT41以及二极管42通过导电材料59与绝缘基板10的导体层12接合。
功率模块100在俯视时的外侧的区域还具备框部件60。框部件60例如被配置成与搭载有IGBT41以及二极管42的绝缘基板10关于X方向以及Y方向隔开间隔，包围绝缘基板10。进而，框部件60被配置成包围作为散热部件20的至少一部分的例如基体板21的区域以及构成电极板30的本体部30A(的至少一部分)。但是，基体板21也可以用未图示的粘接剂与框部件60接合。另外，本体部30A也可以其一部分接触到框部件60或者埋入于框部件60内。由此，电极板30在框部件60内被配置成关于Z方向与绝缘基板10对置。
在框部件60的内部，配置有信号电极71。更具体而言，以使至少一部分埋入于框部件60的内部的方式，配置有信号电极71。信号电极71包括向框部件60的外侧露出的部分、埋入到框部件60的内部的部分以及在框部件60的内侧从框部件60露出的部分。此外，信号电极71在框部件60的内侧从框部件60露出的部分如后所述埋入于密封材料90内。在本说明书中，这样，在最终产品中即使埋入于密封材料90内但至少从框部件60露出的信号电极71的框部件60的内侧的部分有时表达为“从框部件60露出”。它们中的在框部件60的内侧朝向Z方向上侧的信号电极71的部分通过键合线81与IGBT41以及二极管42电连接。
另外，电极板30的本体部30A具有沿着水平方向延伸且与IGBT41以及二极管42对置的部分和从此部分弯曲而沿着Z方向延伸的部分。本体部30A在图1的X方向的最右侧的区域，沿着Z方向延伸。本体部30A在图1的X方向的最右侧的区域沿着Z方向延伸的部分以及从该部分弯曲而在水平方向上延伸的部分中的图1的最右侧的区域是作为主端子72的主端子侧端部33。另一方面，本体部30A沿着水平方向延伸的部分中的图1的X方向的最左侧的端部是半导体元件侧端部34。半导体元件侧端部34是与主端子侧端部33相反的一侧的端部。这样电极板30包括主端子侧端部33和半导体元件侧端部34。
主端子侧端部33具有：第1部分31，沿着Z方向延伸，向框部件60的外侧露出；以及第2部分32，埋入于框部件60。第2部分32包括主端子72弯曲的部分。由此，电极板30将俯视时的框部件60的内侧和外侧电连接。
通过以上，在图1中，电极板30沿着水平方向即XY平面扩展的部分和主端子72成为一体。由此，电极板30与主端子72电连接。
此外，信号电极71和包括主端子72的电极板30的本体部30A也可以是将单一的引线框架分割为2个而成的。
被框部件60以及基体板21包围且配置有绝缘基板10等的区域被密封材料90充满。即，IGBT41以及二极管42被作为密封树脂的密封材料90密封。第1焊料51与密封材料90相接。
接下来，说明以上的各部件的材质以及尺寸等。
构成绝缘基板10的基材11例如由氮化铝构成。但是，基材11也可以代替氮化铝而例如由氧化铝以及氮化硅中的任意材质形成。这样基材11优选由陶瓷材料形成。但是，不限于此，基材11也可以由玻璃环氧树脂以及金属基树脂中的任意树脂形成。或者，基材11也可以是作为所谓低温烧成基板的LTCC(Low Temperature Co-fired Ceramics，低温共烧陶瓷)。基材11的尺寸例如是65mm×65mm×厚度0.64mm。
导体层12、13例如由铜构成。但是，导体层12、13也可以代替铜，而例如使用镍以及实施了镀镍的铝中的任意材质。分割成多个的导体层12各自的尺寸例如是30mm×61mm×0.4mm。导体层13的尺寸例如是61mm×61mm×厚度0.4mm。
构成散热部件20的基体板21以及翼片22例如由铝构成。但是，不限于此，散热部件20也可以由所谓A6063等铝合金材料构成。或者，散热部件20也可以由铜以及铜合金中的任意材质构成。也可以在构成上述散热部件20的各材料的表面上形成镍等的镀敷膜。
此外，图1的散热部件20具有基体板21以及翼片22。但是，在仅基体板21其冷却能力就足够的情况下，也可以是散热部件20不具有翼片22而仅由基体板21构成的结构。另外，散热部件20的基体板21也可以是内置气冷用的风扇以及散热器中的任意部件的结构，在该情况下，也既可以具有翼片22也可以不具有翼片22。
电极板30的本体部30A以及信号电极71优选由铜等金属材料形成。
IGBT41以及二极管42的芯片由硅构成。此外，也可以代替二极管42而使用所谓IC(Integrated Circuit，集成电路)的芯片以及搭载有所谓MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)的芯片中的任意芯片。IGBT41的芯片例如是尺寸13mm×13mm×厚度0.2mm。二极管42的芯片例如是尺寸13mm×10mm×厚度0.2mm。
在图1中，以成为IGBT41以及二极管42为2对的所谓2合1(2in1)的模块结构的方式配置。但是，不限于这样的结构，也可以是例如IGBT41以及二极管42是1对的所谓1合1(1in1)的模块结构。或者，也可以是例如IGBT41以及二极管42是6对的所谓6合1(6in1中)的模块结构。或者，也可以代替上述结构，而例如使用仅搭载有1个功率半导体元件的分立零件。
在IGBT41中，存在未图示的栅极信号以及温度传感器等的信号电极。在这些信号电极和框部件60的连接中，使用键合线。因此，如图1所示，一般在作为接近框部件60的一侧的俯视时的外侧配置IGBT41，在内侧配置二极管42。
在此，第1焊料51在俯视时的与绝缘基板10的中央部重叠的位置其厚度小，特别是热阻变小。根据该观点，认为优选在绝缘基板10的中央部配置发热量比二极管42大的IGBT41。但是，即使假设将IGBT41如图1所示配置于俯视时的外侧，只要IGBT41的热传到绝缘基板10，则由于热干扰，绝缘基板10的中央部的温度变得最高。因此，也可以将IGBT41比二极管42配置于更靠外侧。优选由于热干扰温度变得最高的绝缘基板10的中央部和绝缘基板10向下侧翘曲而成的凸形状的中心即顶点的位置大致一致。
第1焊料51在图1的X方向的中央部其厚度例如是0.2mm。相对于此，在图1的X方向的端部，厚度例如是0.4mm。图1中的第2焊料52根据配置其的场所而厚度不同。即，电极板30与二极管42之间的第2焊料52的最大厚度比电极板30与IGBT41之间的第2焊料52的最大厚度厚。
第1焊料51以及第2焊料52例如优选由所谓96Sn-3.5Ag-0.5Cu构成。即，这些焊料是将锡包含96.5质量％、将银包含3.5质量％、将铜包含0.5质量％的材料。但是，不限于此。第1焊料51以及第2焊料52也可以是将锡包含98.5质量％、将银包含1质量％、将铜包含0.5质量％的材料。第1焊料51以及第2焊料52也可以是将锡包含96质量％、将锑包含3质量％、将银包含1质量％的材料。
导电材料59也可以是具有与第1焊料51以及第2焊料52相同的组成的焊料材料。但是，导电材料59不限于焊料材料，也可以由其他种类的导电性材料构成。例如，导电材料59也可以是通过使铜粉分散并等温凝固而得到的所谓Cu-Sn膏。Cu-Sn膏能够得到高耐热性。或者，导电材料59也可以是使用对纳米银粒子进行低温烧成而成的材料接合的所谓纳米银膏。
框部件60由PPS(Poly Phenylene Sulfide，聚苯硫醚)树脂形成。但是，不限于此，框部件60也可以由LCP(Liquid Crystal Polymer，液晶聚合物)树脂即液晶聚合物树脂形成。框部件60的最外部的尺寸例如是75mm×75mm×厚度8mm。厚度8mm是Z方向的尺寸。
关于图1的框部件60，关于Z方向即厚度方向埋入主端子72的位置和配置基体板21的位置的内壁部分比这些以外的位置处的内壁部分配置于更靠外侧。基体板21的外壁在厚度方向的整体中处于相同的X方向(Y方向)位置。这样框部件60在关于厚度方向埋入主端子72的位置和配置基体板21的位置的至少任意一个中，相比于这些以外的位置即厚度方向的中央部，侧壁的厚度可以更薄。
键合线81优选为铝制的细线。但是，不限于此，键合线81也可以是铜的细线、包覆铝的铜的细线以及金线中的任意键合线。键合线81优选以与其延伸的方向交叉的方式切断的剖面的直径例如为0.15mm。
密封材料90例如使用含有二氧化硅填充物的环氧树脂。但是，不限于此，作为密封材料90也可以使用硅胶等。
图2是示出实施方式1所涉及的功率模块的结构的变形例的概略剖面图。参照图2，本实施方式的变形例的功率模块100具有与图1的功率模块100基本上同样的结构。因此，在图2中对与图1相同的构成要素附加同一符号，只要功能等相同，不反复说明。这关于以后的各功率模块只要未特别记载则相同。
但是，在图2的功率模块100中，电极板30中的在本体部30A与绝缘基板10对置的部分的主表面沿着绝缘基板10的朝向散热部件20侧的凸形状弯曲。即，在绝缘基板10之上，以与绝缘基板10同样地向散热部件20侧成为凸形状的方式，电极板30的主表面翘曲。电极板30与绝缘基板10同样地，以下侧的表面在从外侧观察时成为凸形状，上侧的表面在从外侧观察时成为凹形状的方式弯曲。在该方面，图2的电极板30与沿着XY平面的表面几乎无翘曲的图1的电极板30不同。
图3是示出实施方式1所涉及的功率模块的结构的第2变形例的概略剖面图。图4是示出实施方式1所涉及的功率模块的结构的第3变形例的概略剖面图。参照图3，具有与图1基本上同样的结构，但在一方的表面11A上的导体层12比另一方的表面11B上的导体层13更厚地形成的方面，与图1不同。与其同样地，参照图4，具有与图2基本上同样的结构，但在一方的表面11A上的导体层12比另一方的表面11B上的导体层13更厚地形成的方面与图2不同。
如果一方的表面11A上的导体层12比另一方的表面11B上的导体层13更厚地形成，则绝缘基板10朝向散热部件20凸形状地翘曲。
另外，考虑一方的表面11A上的未接合导体层12的第1区域、和另一方的表面11B上的未接合导体层13的第2区域。如果第1区域的面积大于第2区域，则绝缘基板10朝向散热部件20凸形状地翘曲。进而，例如如果一方的表面11A上的导体层12比另一方的表面11B上的导体层13更厚地形成，则即使第1区域和第2区域是相同的面积，绝缘基板10朝向散热部件20凸形状地翘曲。
图5是示出实施方式1所涉及的功率模块的结构的第4变形例的概略剖面图。图6是示出实施方式1所涉及的功率模块的结构的第5变形例的概略剖面图。参照图5，具有与图1基本上同样的结构，但在一方的表面11A上的导体层12与IGBT41以及二极管42之间，配置有其他导体层12a。其他导体层12a通过第4焊料59a以与导体层12重叠的方式接合。与其同样地，参照图6，具有与图2基本上同样的结构，但在一方的表面11A上的导体层12与IGBT41以及二极管42之间，配置有其他导体层12a。其他导体层12a通过第4焊料59a以与导体层12重叠的方式接合。在该方面，图5、图6与不具有其他导体层12a以及第4焊料59a的图1、图2不同。由此，图5以及图6与图3以及图4同样地，基材11的一方的表面11A侧的导体层作为比另一方的表面11B侧的导体层13实质上更厚的部分发挥功能。因此，在图5以及图6中，与图3以及图4同样地，绝缘基板10朝向散热部件20凸形状地翘曲。
接下来，使用图7～图13，说明本实施方式的功率模块100的制造方法。此外，在图7～图10中，说明图2的功率模块100的制造方法。
图7是示出实施方式1的图2所涉及的功率模块的制造方法的第1工序的概略剖面图。参照图7，首先，准备绝缘基板10、散热部件20、半导体元件即IGBT41以及二极管42等和第1焊料51、导电材料59。
绝缘基板10包括基材11。在基材11的一方的表面11A上接合有1个以上的导体层12，在一方的表面11A的相反侧的另一方的表面11B上接合有1个以上的导体层13。考虑一方的表面11A上的未接合导体层12的第1区域和另一方的表面11B上的未接合导体层13的第2区域。调整第1区域和第2区域的面积差。由此，调整用焊料接合各部件后的绝缘基板10的凸形状的翘曲的方向以及弯曲的程度。因此，在图7中，以未弯曲的方式图示绝缘基板10，但实际上在该时间点稍微弯曲。
上述各部件以成为图1以及图2的功率模块100的结构的方式被定位。即，在散热部件20与绝缘基板10的导体层13之间，配置板状的第1焊料51。在绝缘基板10的导体层12与IGBT41、二极管42之间，配置板状的导电材料59。这些各部件设为以配置到在相互接合时应配置的位置的方式被定位的状态。
图8是示出实施方式1的图2所涉及的功率模块的制造方法的第2工序的概略剖面图。参照图8，在图7的状态下，使用回流装置，用第1焊料51以及导电材料59接合上述各部件。由此，上述各部件全部同时接合。即，散热部件20和绝缘基板10通过第1焊料51接合。对绝缘基板10接合IGBT41以及二极管42。如上所述，通过绝缘基板10的导体层12、13，决定接合后的绝缘基板10的凸形状的弯曲方向以及弯曲量。因此，绝缘基板10以使主表面翘曲使得向散热部件20侧成为凸形状的方式，与散热部件20接合。为了使绝缘基板10形成凸形状，第1焊料51形成为相比于俯视时的中央部在端部更厚。
如上所述，也可以同时进行利用第1焊料51将散热部件20和绝缘基板10接合以及利用导电材料59将绝缘基板10和IGBT41等接合。但是，这两个接合也可以并非同时而在不同的定时进行。但是，在该情况下，优选先利用第1焊料51将散热部件20和绝缘基板10接合，之后利用导电材料59将绝缘基板10和IGBT41等接合。在假设先利用导电材料59将绝缘基板10和IGBT41等接合，之后将该绝缘基板10接合到散热部件20的情况下，存在由于绝缘基板10和散热部件20的接合时的热而IGBT41下的导电材料59再熔融的可能性。如果再熔融，则存在由于在IGBT41内的电路形成中使用的未图示的键合线具有的残留应力而IGBT41等相对绝缘基板10产生位置偏移的可能性。根据防止这样的问题的观点，优选按照上述顺序进行接合。
如以上所述，在利用第1焊料51将散热部件20和绝缘基板10接合的工序以及利用导电材料59对绝缘基板10接合IGBT41、二极管42的工序之后，进行以下的工序。准备第2焊料52以及框部件60。
在框部件60部分性地埋入有信号电极71以及电极板30。在框部件60的图8左侧，信号电极71以部分性地从框部件60露出的方式嵌入成形。在框部件60的图8右侧，埋入有作为电极板30的本体部30A的一部分的主端子侧端部33的第2部分、弯曲部以及本体部30A沿着XY平面的部分的图8的最右侧的区域。电极板30以埋入这些区域的方式嵌入成形。由此，在框部件60的上侧，作为主端子72的主端子侧端部33的第1部分31露出，在被框部件60包围的区域，电极板30沿着XY平面的部分和半导体元件侧端部34露出。
在IGBT41以及二极管42之上，配置板状的第2焊料52。在第2焊料52之上，配置电极板30的沿着XY平面的部分。此外，在如图2所示电极板30的主表面设为以沿着绝缘基板10的凸形状的方式翘曲的状态的情况下，优选预先通过一般公知的方法使电极板30弯曲。或者，也可以购入已经弯曲的电极板30。由此，第2焊料52、电极板30以及框部件60设为以配置到在将它们相互接合时应配置的位置的方式被定位的状态。
图9是示出实施方式1的图2所涉及的功率模块的制造方法的第3工序的概略剖面图。参照图9，埋入主端子侧端部33的第2部分32的框部件60被配置成与绝缘基板10隔开间隔而将其包围。使用回流炉进行加热，用第2焊料52将电极板30接合到IGBT41以及二极管42。即，以与IGBT41以及二极管42之上的至少一部分重叠的方式，电极板30通过第2焊料52与IGBT41以及二极管42接合。此外，更详细而言，在该工序中，IGBT41以及二极管42的未图示的主电极通过第2焊料52与电极板30的沿着XY平面扩展的部分接合。
进而，利用未图示的粘接剂，将散热部件20的基体板21和框部件60接合。
图10是示出实施方式1所涉及的功率模块的制造方法的第4工序的概略剖面图。参照图10，在框部件60的内侧露出的信号电极71的部分通过键合线81，与IGBT21的未图示的主电极等电连接。之后，将液状的密封材料90注入到被框部件60以及散热部件20包围的区域。这例如在150℃下加热1.5小时。由此，密封材料90被硬化。由此，被框部件60包围的各部件之间被电绝缘。
接下来，使用图11～图13，说明图1的功率模块100的制造方法。图11是示出实施方式1的图1所涉及的功率模块的制造方法的第1工序的概略剖面图。图12是示出实施方式1的图1所涉及的功率模块的制造方法的第2工序的概略剖面图。图13是示出实施方式1的图1所涉及的功率模块的制造方法的第3工序的概略剖面图。参照图11～图13，即使在如图1所示电极板30的本体部30A几部没有翘曲的例子中，其制造方法基本上与如图7～图10所示电极板30的本体部30A沿着凸形状的例子相同。首先，与图7同样地，准备各部件并定位。接下来，如图11所示，进行与图8基本上同样的处理。但是，如图11所示，电极板30的本体部30A几乎没有翘曲。另外，如图11所示，根据将平板形状的电极板30和半导体元件接合的观点，中央部的第2焊料52的厚度大于端部的第2焊料52的厚度。接下来，如图12所示，进行与图9基本上同样的处理。接下来，与图13同样地，进行与图10基本上同样的处理。
此外，在图7～图10、图11～图13的制造方法中，也可以如图3以及图4所示，一方的表面11A上的导体层12比另一方的表面11B上的导体层13更厚地形成。或者，在图7～图10、图11～图13的制造方法中，也可以如图5以及图6所示，在一方的表面11A上的导体层12与IGBT41以及二极管42之间，以与导体层12重叠的方式接合其他导体层12a。由此，以使绝缘基板10朝向散热部件20凸形状地翘曲的方式调整该凸形状的翘曲。
接下来，言及本实施方式的背景、课题，说明本实施方式的作用效果。
关于车载用功率模块，小型轻量化的要求强。因此，车载用功率模块需要高密度地配置能够施加高电压以及大电流的半导体元件。其结果，配置的多个半导体元件之间的热干扰有时成为问题，所以能够向散热部件高效地散热成为重要的设计必要条件。另外，该功率模块搭载于输送设备，所以根据稳定地实施乘客等的输送的观点，要求高的可靠性。
构成散热部件的基体板以及翼片由导热率高的铜或者铝形成的情况多。但是，铜以及铝与构成绝缘基板的基材的氮化铝以及构成半导体元件的硅的热膨胀系数的差大。车载用以及电力铁路用的功率模块发热量大，所以散热部件与绝缘基板之间需要通过导热性比散热油脂优良的焊料接合。因此，对散热部件和绝缘基板的接合部施加大的热应力，存在在温度循环性等长期可靠性评价中在该接合部发生裂纹的可能性。
另外，伴随向散热部件焊接绝缘基板，有时在绝缘基板未意图地产生相对水平方向的翘曲或者倾斜。在产生这样的倾斜等的绝缘基板以及IGBT等之上进行用于形成电路的线键合的情况下，按照想要线键合的每个场所，线工具的接触方式变化。因此，针对多个半导体元件的每一个、即每当在具有不同的倾斜的不同的部位进行线键合时，需要重新调整线工具的接触方式。如果该调整不充分，则存在线工具对半导体元件造成损害，难以高可靠性地对布线进行线键合的可能性。
因此，作为本实施方式的半导体装置的功率模块100具备绝缘基板10、散热部件20以及电极板30。绝缘基板10搭载作为半导体元件的IGBT41以及二极管42。散热部件20通过第1焊料51与绝缘基板10接合。电极板30以与半导体元件之上的至少一部分重叠的方式配置。绝缘基板10的主表面以绝缘基板10成为向散热部件20侧突起并跨越多个半导体元件的凸形状的方式翘曲。第1焊料51相比于俯视时的中央部在端部更厚。半导体元件通过第2焊料52与电极板30接合。
散热部件20例如用导热性比散热油脂优良的第1焊料51与绝缘基板10接合。因此，将半导体元件产生的大量的热从第1焊料51向散热部件20高效地散热。
绝缘基板10的主表面以绝缘基板10向散热部件20侧成为凸形状的方式翘曲，第1焊料51在端部比中央部更厚。由此，第一，能够抑制在利用第1焊料51将绝缘基板10和散热部件20接合的接合部中产生的热应力集中到俯视时的端部。第1焊料51在俯视时的端部热应变变大，但由于上述凸形状而端部处的第1焊料51变厚，所以能够减小端部处的热应变。因此，能够提高温度循环性等长期的可靠性，例如抑制向第1焊料51发生裂纹。另外，第二，在由于热干扰而温度变得最高的中央部，第1焊料51变薄，从而热阻变小。因此，能够将热从第1焊料51向散热部件20高效地散热。
半导体元件通过第2焊料52与电极板30接合。因此，例如由于对半导体元件直接线键合而在功率模块100与其外部电连接的情况下可能产生的、基于绝缘基板10以及半导体元件的从水平方向的倾斜角度的线工具的接触方式的调整等变得不需要。因此，能够抑制线工具的接触方式的调整所引起的线工具对半导体元件造成损害。因此，由于绝缘基板10的翘曲相对水平方向倾斜的半导体元件和功率模块100的外部的电连接的可靠性相比于通过键合线进行该电连接的情况提高。
在上述功率模块100中，绝缘基板10包括基材11。在基材11的一方的表面11A上以及与一方的表面11A相反的一侧的另一方的表面11B上，接合有1个以上的导体层12、13。第1焊料51接合另一方的表面11B上的导体层13的整面。第1焊料51从俯视时的中央部朝向端部渐增地变厚。也可以是这样的结构，由此能够得到与上述同样的作用效果。
在上述功率模块100中，优选还具备以与绝缘基板10隔开间隔而包围绝缘基板10的方式配置的框部件60。
在本实施方式中，用第2焊料52接合半导体元件和电极板30。因此，例如与利用线键合的常温下的接合不同，在接合时第2焊料52被加热而熔融。伴随该加热，有时在绝缘基板10发生未意图的翘曲。由此，设想以上大幅变形的绝缘基板10与框部件60发生干扰，从而存在在绝缘基板10产生应力而其角部缺损或者破裂的可能性。
因此，如上所述，与绝缘基板10以及半导体元件隔开间隔而配置框部件60。由此，绝缘基板10以及第1焊料51的俯视时的外侧附近用由含有二氧化硅填充物的环氧树脂等构成的密封材料90覆盖。绝缘基板10的基材11与散热部件20之间的大的热膨胀系数的差大，存在在第1焊料51的温度循环性的评价时在第1焊料51发生裂纹的可能性。但是，由于在两者之间介有密封材料90，能够比上述减小基材11与密封材料90之间以及散热部件20与密封材料90之间的热膨胀系数的差。因此，降低在第1焊料的温度循环性等长期可靠性评价时在第1焊料51发生裂纹的可能性，提高功率模块100的可靠性。
在上述功率模块100中，电极板30在框部件60内以与绝缘基板10对置的方式配置。电极板30的主表面也可以以电极板30沿着绝缘基板10的凸形状的方式翘曲。由此，将电极板30和半导体元件接合的第2焊料52的厚度在多个半导体元件之间恒定。因此，能够利用第2焊料52将电极板30和半导体元件可靠地并且稳定地接合。
在上述功率模块100中，半导体元件包括作为第1半导体元件的二极管42和配置于比第1半导体元件俯视时更接近框部件的区域的作为第2半导体元件的IGBT41。电极板30与第1半导体元件之间的第2焊料52的最大厚度也可以比电极板30与第2半导体元件之间的第2焊料52的最大厚度厚。例如，在电极板30的主表面并未以电极板30沿着绝缘基板10的凸形状的方式翘曲，具有沿着XY平面等不弯曲的平面状的主表面的情况下，成为这样的方式。
即，例如，在第2半导体元件的温度高于第1半导体元件的情况下，与第2半导体元件接触的第2焊料52比与第1半导体元件接触的第2焊料52薄。由此，能够进一步减小从半导体元件到散热部件20的整体的热阻。
在上述功率模块100中，电极板30包括作为主端子72的主端子侧端部33和作为与主端子侧端部相反的一侧的端部的半导体元件侧端部34。主端子侧端部33具有向框部件60的外侧露出的第1部分31和埋入于框部件的第2部分32。优选为这样的结构。这样在本实施方式中，电极板30与主端子72成为一体而电连接。因此，能够使半导体元件和功率模块100外部的电连接构造进一步简单化。
在上述功率模块100中，还具备作为密封半导体元件的密封树脂的密封材料90。第1焊料51与密封材料90相接。由此，如上所述，绝缘基板10以及第1焊料51的俯视时的外侧附近用由含有二氧化硅填充物的环氧树脂等构成的密封材料90覆盖。绝缘基板10的基材11与散热部件20之间的大的热膨胀系数的差大，存在在第1焊料51的温度循环性的评价时在第1焊料51发生裂纹的可能性。但是，由于在两者之间介有密封材料90，能够比上述减小基材11与密封材料90之间以及散热部件20与密封材料90之间的热膨胀系数的差。因此，降低在第1焊料的温度循环性等长期可靠性评价时在第1焊料51发生裂纹的可能性，提高功率模块100的可靠性。
在本实施方式的半导体装置即功率模块100的制造方法中，散热部件20和绝缘基板10通过第1焊料51接合。对绝缘基板10接合作为半导体元件的IGBT41以及二极管42。在利用第1焊料51接合的工序以及接合半导体元件的工序之后，与半导体元件之上的至少一部分重叠的电极板30通过第2焊料52与半导体元件接合。绝缘基板10以使主表面翘曲使得向散热部件20侧成为凸形状的方式与散热部件20接合。第1焊料51形成为相比于俯视时的中央部在端部更厚。其所起到的作用效果与上述功率模块100的基本结构所起到的作用效果相同，所以不反复其说明。
在上述功率模块100的制造方法中，绝缘基板10包括基材11。在基材11的一方的表面11A上以及与一方的表面11A相反的一侧的另一方的表面11B上接合有1个以上的导体层12、13。通过调整一方的表面11A上的未接合导体层12的第1区域和另一方的表面11B上的未接合导体层13的第2区域的面积差，调整凸形状的翘曲。由此，能够控制绝缘基板10的主表面的翘曲的方向以及量。
在上述功率模块100的制造方法中，也可以一方的表面11A上的导体层12比另一方的表面11B上的导体层13更厚地形成，从而调整凸形状的翘曲。由此，能够以使绝缘基板10朝向散热部件20凸形状地翘曲的方式调整。
在上述功率模块100的制造方法中，也可以通过还具备在一方的表面11A上的导体层12与IGBT41以及二极管42之间以与导体层12重叠的方式接合其他导体层12a的工序，调整凸形状的翘曲。由此，能够以使绝缘基板10朝向散热部件20凸形状地翘曲的方式调整。
实施方式2.
图14是示出实施方式2所涉及的功率模块的结构的概略剖面图。参照图14，在本实施方式的功率模块100中，散热部件20的基体板21包括第1散热部件部21A和第2散热部件部21B。第1散热部件部21A与实施方式1的基体板21同样地，是具有沿着XY平面的表面的板状的部分。因此，第1散热部件部21A的Z方向最上部的表面通过第1焊料51与绝缘基板10的下侧的主表面接合。第2散热部件部21B以与第1散热部件部21A成为一体的方式配置于第1散热部件部21A的俯视时的外侧。第2散热部件部21B被配置成在俯视时包围第1散热部件部21A以及其上的第1焊料51。第2散热部件部21B配置于Z方向的坐标与第1散热部件部21A相等的位置以及从该位置向Z方向的上方延伸的区域。因此，第2散热部件部21B以比第1散热部件部21A关于Z方向更朝向上方(绝缘基板10侧)延伸的方式厚地形成。在比第1散热部件部21A更厚地形成的第2散热部件部21B之上，搭载有框部件60。
因此，由第1散热部件部21A和在其外侧一体地形成的第2散热部件部21B，形成凹部。该凹部收纳第1焊料51以及绝缘基板10。在以上的方面，图14的基体板21与如图1所示仅具有平板部件的部分且未形成凹部的图1的基体板21不同。
接下来，说明本实施方式的作用效果。本实施方式除了与实施方式1的基本结构同样的作用效果以外，还起到以下的作用效果。这关于以下的各实施方式只要未特别记载则相同。
本实施方式的功率模块100包括第1散热部件部21A和第2散热部件部21B。第1散热部件部21A通过第1焊料51与绝缘基板10接合。第2散热部件部21B在俯视时的第1散热部件部21A的外侧，包围第1散热部件部21A以及第1焊料51，搭载框部件60。在散热部件20中，由第1散热部件部21A和第2散热部件部21B形成的凹部收纳第1焊料51以及绝缘基板10。
由此，相比于实施方式1，不会降低基体板21整体的刚性，而能够使第1焊料51变薄而降低其刚性。因此，能够抑制在温度循环性等长期可靠性评价中在第1焊料51发生裂纹。另外，其上的框部件60的厚度减少配置第2散热部件部21B的量。构成框部件60的PPS树脂缺乏与密封材料90的密接性。因此，通过减小框部件60的Z方向的尺寸，能够减小密封材料90和框部件60的粘接界面的面积，抑制两者之间的剥离。
实施方式3.
图15是示出实施方式3所涉及的功率模块的结构的概略剖面图。参照图15，在本实施方式的功率模块100中，电极板30不具有与主端子72相当的区域，在图的右侧的框部件60还具备主端子73。主端子73与实施方式1的主端子72相当。但是，主端子73并非与电极板30一体即电极板30的本体部30A的一部分。主端子73是与电极板30独立的部件。
主端子73包括第1部分73A、第2部分73B以及第3部分73C。第1部分73A是与图1的主端子72的第1部分31相当的部分。第1部分73A是以沿着Z方向延伸的方式向框部件60的外侧露出的部分。第2部分73B是与图1的主端子72的第2部分32相当的部分。第2部分73B是埋入于框部件60的部分，包括在图15中主端子73弯曲的部分。第3部分73C是主端子73在框部件60的内侧与电极板30的主端子侧端部33连接的作为连接部的部分。此外，作为连接部的第3部分73C在框部件60的内侧从框部件60露出，但埋入于密封材料90内。即使假设在最终产品中埋入于密封材料90内，至少从框部件60露出，所以在本说明书中，有时将这样的第3部分73C表达为“从框部件60露出”。
如以上所述，将主端子73配置为与电极板30独立的其他部件。因此，电极板30的本体部30B不具有主端子，仅具有沿着XY平面在水平方向上扩展的部分。但是，图15的电极板30的本体部30B包括主端子侧端部33和半导体元件侧端部34。主端子侧端部33是图15的本体部30B的X方向的最右侧的区域。主端子侧端部33与主端子73连接。半导体元件侧端部34是作为与主端子侧端部33相反的一侧、即图15的本体部30B的X方向的最左侧的端部的区域。
在图15中，电极板30的主端子侧端部33和作为主端子73的连接部的第3部分73C通过第3焊料53接合。即，主端子侧端部33朝向Z方向下侧的部分和在第3部分73C中朝向Z方向上侧的部分通过第3焊料53接合。因此，主端子侧端部33优选图15的X方向的最右侧的区域扩展至在俯视时与主端子73的第3部分73C重叠的位置。本实施方式的电极板30的本体部30B以及主端子73的材质与实施方式1中的电极板30的本体部30A以及信号电极71的材质同样地是铜等金属材料。
此外，信号电极71、主端子73以及电极板30的本体部30B也可以是将单一的引线框架分割为3个而成的结构。本体部30B优选由铜等金属材料形成。
在本实施方式中，电极板30和主端子73是独立的部件，两者通过第3焊料53电连接。在该方面，本实施方式在结构上与电极板30与主端子一体化而它们直接连接的实施方式1、2不同。
接下来，使用图16～图19，说明图15所示的功率模块100的制造方法。此外，在此使用电极板30未预先弯曲而主表面为平面形状的例子进行说明，但与图7～图10同样地，在本实施方式中，也可以使用预先弯曲的电极板30。这在以下的各实施方式中也是同样的。
图16是示出实施方式3所涉及的功率模块的制造方法的第1工序的概略剖面图。参照图16，首先，进行与图7同样的处理，通过回流装置用第1焊料51以及导电材料59，接合图7的各部件。在利用上述回流装置的各部件的接合工序之后，准备第2焊料52以及电极板30。这与在图8中的接合工序之后准备第2焊料52以及框部件60的工序对应。
在图16中，准备如图15所示不具有主端子因而不具有弯曲部的、由平板形状的本体部30B构成的电极板30。另外，第2焊料52根据接合平板形状的电极板30和半导体元件的观点，设为在中央部其厚度大于端部。
图17是示出实施方式3所涉及的功率模块的制造方法的第2工序的概略剖面图。参照图17，与图9的工序同样地，以与IGBT41以及二极管42之上的至少一部分重叠的方式，电极板30通过第2焊料52与IGBT41以及二极管42接合。
图18是示出实施方式3所涉及的功率模块的制造方法的第3工序的概略剖面图。参照图18，准备框部件60。在框部件60的图18左侧，信号电极71以部分性地从框部件60露出的方式嵌入成形。在框部件60的图18右侧，以部分性地从框部件60露出的方式，通过嵌入成形埋入有主端子73。
图19是示出实施方式3所涉及的功率模块的制造方法的第4工序的概略剖面图。参照图19，在图18的状态下，使用回流炉进行加热，利用第3焊料53将电极板30和主端子73的第3部分73C接合。以后，通过进行图9中的利用粘接剂的基体板21和框部件60的接合以及与图10同样的处理，形成图15的功率模块100。
接下来，说明本实施方式的作用效果。本实施方式的功率模块100还具备主端子73。主端子73包括在框部件60的内侧从框部件60露出的作为连接部的第3部分73C。电极板30包括与主端子73连接的主端子侧端部33和作为与主端子侧端部33相反的一侧的端部的半导体元件侧端部34。电极板30的主端子侧端部33和第3部分73C通过第3焊料53接合。
在本实施方式的功率模块100的制造方法中，准备以与绝缘基板10隔开间隔而包围绝缘基板10的方式配置，且埋入有主端子73的框部件60。在利用第2焊料52将电极板30与半导体元件接合的工序之后，利用第3焊料53将电极板30和主端子73接合。
例如如图15～图19所示，有俯视时的中央部的第2焊料52的厚度与俯视时的端部的第2焊料52的厚度之差变大的情况。在该情况下，即使假设绝缘基板10未意图地大幅翘曲等变形，也能够抑制第2焊料52部分性地破裂等不良现象。在用第2焊料52接合电极板30和半导体元件之后，用第3焊料53接合主端子73和电极板30。因此，通过调整第3焊料53的供给量等，能够在用第3焊料53的接合部中，吸收由于电极板30的变形施加到第2焊料52的应力。
实施方式4.
图20是示出实施方式4所涉及的功率模块的结构的概略剖面图。参照图20，本实施方式的功率模块100具有与实施方式3的图15的功率模块100基本上同样的结构。电极板30的本体部30C与本体部30B同样地，不具有主端子而仅具有沿着XY平面在水平方向上扩展的部分。因此，在图20中，对与图15相同的构成要素附加同一符号，只要功能等相同，不反复说明。但是，在图20中，电极板30的主端子侧端部33和作为主端子73的连接部的第3部分73C通过键合线82接合。键合线82在沿着X方向的方向上延伸。因此，电极板30的本体部30C也可以不扩展至主端子侧端部33的X方向的最右侧的区域如图15所示在俯视时与主端子73从框部件60露出并与电极板30连接的第3部分73C重叠的位置。在图20中，主端子侧端部33延伸至在俯视时与图20的右侧的IGBT41重叠的区域，不会再向更右方延伸。此外，键合线82的材质以及尺寸优选与键合线81相同。本体部30C的材质优选与本体部30A、30B同样地为铜等金属材料。
在本实施方式中，电极板30和主端子73是独立的部件，两者通过键合线82电连接。在该方面，本实施方式在结构上与电极板30与主端子一体化而它们直接连接的实施方式1、2不同。
接下来，使用图21～图22，说明图20所示的功率模块100的制造方法。图21是示出实施方式4所涉及的功率模块的制造方法的第1工序的概略剖面图。参照图21，首先，进行与实施方式3的图16～图18同样的处理。平板形状的本体部30C的最接近主端子73侧的主端子侧端部33的关于X方向最右侧的区域也可以比实施方式3配置于更靠左侧。
图22是示出实施方式4所涉及的功率模块的制造方法的第2工序的概略剖面图。参照图22，在图21的状态下，电极板30和主端子73的第3部分73C通过线键合工序、即通过键合线82接合。以后的工序与实施方式3相同。由此，形成图20的功率模块100。
接下来，说明实施方式的作用效果。本实施方式的功率模块100还具备主端子73。主端子73包括在框部件60的内侧从框部件露出的作为连接部的第3部分73C。电极板30包括与主端子73连接的主端子侧端部33和作为与主端子侧端部33相反的一侧的端部的半导体元件侧端部34。电极板30的主端子侧端部33和第3部分73C通过键合线82接合。
在本实施方式的功率模块100的制造方法中，准备以与绝缘基板10隔开间隔而包围绝缘基板10的方式配置，且埋入有主端子73的框部件60。在利用第2焊料52将电极板30与半导体元件接合的工序之后，电极板30和主端子73通过线键合的工序接合。
如在实施方式1的背景、课题中记载，在对产生了倾斜等的绝缘基板以及IGBT等半导体元件上直接进行用于形成电路的线键合的情况下，可能产生线工具对半导体元件造成损害等问题。但是，如本实施方式所述，在半导体元件与主端子73之间介有电极板30，电极板30与主端子73通过线键合接合。由此，相比于在半导体元件上直接线键合的情况，能够减少键合线81、82的根数。另外，能够降低线工具由于与绝缘基板10的翘曲相伴的半导体元件的表面的倾斜而对半导体元件造成损害的可能性，提高键合线81、82的可靠性。
实施方式5.
图23是示出实施方式5所涉及的功率模块的结构的概略剖面图。参照图23，在本实施方式的功率模块100中，在散热部件20形成有突起部21C。具体而言，散热部件20的基体板21形成有突起部21C，该突起部21C在俯视时与在半导体元件的动作时在作为绝缘基板10的背面的另一方的表面11B侧温度变得最高的区域相互重叠的位置具有顶点。在图23中，作为一个例子，示出在绝缘基板10的俯视时的中央部在半导体元件的动作时温度变得最高的例子。即，形成有在与绝缘基板10的俯视时的中央部重叠的基体板21的位置具有顶点的突起部21C。此外，在细致观察时在动作时达到最高温度的是半导体元件，但在绝缘基板10的背面观察时热扩散而热的分布的峰值不明确，所以中央部的温度变得最高。
突起部21C形成于基体板21与第1焊料51接触的最上表面。以突起部21C在顶点将基体板21的最上表面配置于最上侧的位置的方式，最上表面朝向上侧凸形状地膨胀。因此，基体板21在突起部21C厚度最大。突起部21C的顶点优选相比于基体板21的最薄的端部，厚度大0.1mm程度。
由此，能够使温度变高的区域中的第1焊料51变得更薄，使端部处的第1焊料51变得更厚。因此，中央的温度变高的区域中的第1焊料51的热阻变小，所以散热性提高。另外，能够在端部处减小第1焊料51中的热应变，抑制向第1焊料51发生裂纹。
实施方式6.
图24是示出实施方式6所涉及的功率模块的结构的概略剖面图。参照图24，在本实施方式的功率模块100中，绝缘基板10包括弯曲部10A和非弯曲部10B。与上述其他实施方式同样地，弯曲部10A是以使绝缘基板10向散热部件20侧成为凸形状的方式主表面翘曲的部分。非弯曲部10B是以使绝缘基板10不如弯曲部10A那样翘曲而大致沿着XY平面的方式主表面平坦地扩展的区域。弯曲部10A和非弯曲部10B被配置成在水平方向上排列。因此，在本实施方式中，仅考虑绝缘基板10中的除了非弯曲部10B以外的弯曲部10A，在弯曲部10A的俯视时的中央部形成凸形状的中央部。优选在与该弯曲部10A的中央部重叠的位置，第1焊料51最薄。但是，在本实施方式中也与其他实施方式同样地，也可以在与将弯曲部10A和非弯曲部10B合起来的绝缘基板10整体的俯视时的中央部重叠的位置，第1焊料51最薄，在端部，第1焊料51厚。
在弯曲部10A中的导体层12上，与其他实施方式同样地，搭载有IGBT41以及二极管42。另一方面，在非弯曲部10B中的导体层12上，搭载有控制用半导体元件43。控制用半导体元件43通常是写入有用于驱动IGBT41以及二极管42等的程序的IC(Integrated Circuit，集成电路)即所谓微型计算机等。
在图24中，以使导体层12从弯曲部10A连接至非弯曲部10B的方式图示。但是，导体层12也可以在弯曲部10A与非弯曲部10B之间以成为独立部件的方式分割。
功率模块100也可以是这样的结构。控制用半导体元件43几乎不发热。因此，与控制用半导体元件43重叠的位置处的第1焊料51也可以在其整体中厚达与第1焊料51的端部相同的程度地形成。即，第1焊料51的厚度也可以在非弯曲部10B的整体中大致相同。由此，非弯曲部10B中的控制用半导体元件43的表面被配置成沿着水平方向、即几乎无倾斜。因此，控制用半导体元件43能够降低在其上线键合时倾斜所引起的对控制用半导体元件造成损害的可能性。
实施方式7.
图25是示出实施方式7所涉及的功率模块的结构的概略剖面图。参照图25，功率模块100也可以是不具有框部件60的结构。在本实施方式中，功率模块100的密封材料91以使基体板21的最下表面的至少一部分以及翼片22的整体露出的方式密封其他各部件。不具有框部件60，所以密封材料91形成功率模块100的最表面。
在图25中，电极板30的本体部30D被配置为与主端子73以及信号电极71各自独立的独立部件。但是，本体部30D仅具有沿着XY平面在水平方向上扩展的部分。如图25所示，在本实施方式中，也可以以沿着与本体部30D扩展的XY平面相同的平面的方式，将信号电极71以及主端子73配置为在同一平面上排列。本体部30D和信号电极71与其他实施方式同样地通过键合线81连接。本体部30D和主端子73可以通过第3焊料53以及键合线82中的任意部件等任意方式连接。
此外，信号电极71、主端子73以及电极板30的本体部30D也可以是将单一的引线框架分割为3个而成的结构。或者，也可以如实施方式1所述，本体部30D和主端子73成为一体。因此，本体部30D优选由铜等金属材料形成。
密封材料91优选为通过传递模塑法形成的、放入二氧化硅填充物的环氧树脂。具体而言，在传递模塑工序中，进行例如以下的处理。在模具内，以包括本体部30D以及信号电极71的至少一部分的方式层叠有图25的基体板21、绝缘基板10、半导体元件等各部件的结构以夹着的方式被固定。此时，模具被加热到170℃。模具是不锈钢的切削加工品。接下来，传递模用的树脂的固形片料被加热以及加压并且灌入到模具内。通过针对模具内的整体在170℃下加热1分钟，树脂被硬化。之后，将包括作为硬化的树脂的密封材料91的整体从模具拆下。在烤炉中针对从模具拆下的整体在170℃下加热2小时。通过以上，形成具有图25的密封材料91的方式的功率模块100。本实施方式的作用效果与实施方式1的作用效果相同，所以不反复其说明。
实施例1
进行以上叙述的、将绝缘基板10和散热部件20接合的第1焊料51的温度循环性的长期可靠性评价。具体而言，将以下的3种功率模块的样品各准备1个。
第1样品具有如上述图1的功率模块100的结构。即，第1样品以使绝缘基板10的主表面向散热部件20侧成为凸形状的方式翘曲。在第1样品中，图1的第1焊料51的厚度在中央部是0.2mm，在端部是0.4mm。即，与实施方式1同样地，第1焊料51的厚度相比于中央部在端部更大。第2样品具有与第1样品基本上同样的结构，但第1焊料51的厚度在中央部以及端部相同。在第2样品中，第1焊料51的厚度在中央部以及端部都是0.3mm。第3样品具有与第1样品基本上同样的结构，但第1焊料51的厚度在中央部是0.3mm，在端部是0.2mm。即，第1焊料51的厚度与实施方式1相反地，相比于中央部在端部更小。
将3种样品各自在125℃的气氛下以及零下40℃的气氛下各放置30分。进行将其作为1个循环将同样的处理反复多次的温度循环试验。之后，对第1焊料51进行超声波探伤摄影。
图26是示出测定形成于第1焊料的端部的裂纹的最大长度的结果的图表。图26的横轴表示针对各样品进行上述1个循环的次数。图26的纵轴表示将上述1个循环反复多次后的第1焊料51的端部的裂纹的最大长度。此外，图26中的黑圈表示第1样品。图26中的白三角形表示第2样品。图26中的白四角形表示第3样品。
参照图26，第1样品在反复1000个循环后也几乎无裂纹。相对于此，第2样品在反复1000个循环后从第1焊料51的端部形成10mm程度的裂纹。第3样品在反复1000个循环后从第1焊料51的端部形成22mm程度的裂纹。
图27是第1样品的温度循环试验后的、第1焊料的端部的超声波探伤摄像。图28是第3样品的温度循环试验后的、第1焊料的端部的超声波探伤摄像。参照图27，第1样品在温度循环试验前和1000个循环后，第1焊料51的裂纹都几乎未延伸。相对于此，参照图28，在第3样品中，在温度循环试验前，在第1焊料51中裂纹几乎未延伸，相对于此，在1000个循环后，形成具有图中的长度L的裂纹。通过以上，确认了通过使第1焊料相比于俯视时的中央部在端部更厚能够抑制裂纹。
也可以在技术上不矛盾的范围内适当地组合并应用以上叙述的各实施方式(中包含的各例)所记载的特征。例如，在实施方式5、6中，也可以与实施方式3、4同样地，应用具有本体部30B、30C以及主端子73的结构。
应认为本次公开的实施方式在所有方面为例示而非限制性的。本公开的范围并非由上述说明示出而由权利要求书示出，意图包括与权利要求书均等的意义以及范围内的所有变更。

Claims (17)

1.一种半导体装置，具备：
绝缘基板，搭载半导体元件；
散热部件，通过第1焊料与所述绝缘基板接合；以及
电极板，以与所述半导体元件之上的至少一部分重叠的方式配置，
所述绝缘基板的主表面以所述绝缘基板成为向所述散热部件侧突起而跨越多个半导体元件的凸形状的方式翘曲，
所述第1焊料相比于俯视时的中央部在端部更厚，
所述半导体元件通过第2焊料与所述电极板接合。
2.根据权利要求1所述的半导体装置，其中，
所述绝缘基板包括基材，
在所述基材的一方的表面上以及与所述一方的表面相反的一侧的另一方的表面上，接合有1个以上的导体层，
所述第1焊料接合所述另一方的表面上的所述导体层的整面，
所述第1焊料从俯视时的中央部朝向端部渐增地变厚。
3.根据权利要求1或者2所述的半导体装置，其中，
还具备以与所述绝缘基板隔开间隔而包围所述绝缘基板的方式配置的框部件。
4.根据权利要求3所述的半导体装置，其中，
所述电极板在所述框部件内以与所述绝缘基板对置的方式配置，
所述电极板的主表面以所述电极板沿着所述绝缘基板的所述凸形状的方式翘曲。
5.根据权利要求3所述的半导体装置，其中，
所述半导体元件包括第1半导体元件和配置于相比于所述第1半导体元件在俯视时更接近所述框部件的区域的第2半导体元件，
所述电极板与所述第1半导体元件之间的所述第2焊料的最大厚度比所述电极板与所述第2半导体元件之间的所述第2焊料的最大厚度厚。
6.根据权利要求3～5中的任意一项所述的半导体装置，其中，
所述散热部件包括：
第1散热部件部，通过所述第1焊料与所述绝缘基板接合；以及
第2散热部件部，在俯视时的所述第1散热部件部的外侧包围所述第1散热部件部以及所述第1焊料，搭载所述框部件，
在所述散热部件中，由所述第1散热部件部和所述第2散热部件部形成的凹部收纳所述第1焊料以及所述绝缘基板。
7.根据权利要求3～6中的任意一项所述的半导体装置，其中，
所述电极板包括作为主端子的主端子侧端部和作为与所述主端子侧端部相反的一侧的端部的半导体元件侧端部，
所述主端子侧端部具有向所述框部件的外侧露出的第1部分和埋入于所述框部件的第2部分。
8.根据权利要求3～6中的任意一项所述的半导体装置，其中，
还具备主端子，
所述主端子包括在所述框部件的内侧从所述框部件露出的连接部，
所述电极板包括与所述主端子连接的主端子侧端部和作为与所述主端子侧端部相反的一侧的端部的半导体元件侧端部，
所述电极板的所述主端子侧端部和所述连接部通过第3焊料接合。
9.根据权利要求3～6中的任意一项所述的半导体装置，其中，
还具备主端子，
所述主端子包括在所述框部件的内侧从所述框部件露出的连接部，
所述电极板包括与所述主端子连接的主端子侧端部和作为与所述主端子侧端部相反的一侧的端部的半导体元件侧端部，
所述电极板的所述主端子侧端部和所述连接部通过键合线接合。
10.根据权利要求1～9中的任意一项所述的半导体装置，其中，
在所述散热部件形成有突起部，该突起部在俯视时与所述绝缘基板的温度变得最高的区域相互重叠的位置具有顶点。
11.根据权利要求1～10中的任意一项所述的半导体装置，其中，
还具备密封所述半导体元件的密封树脂，
所述第1焊料与所述密封树脂相接。
12.一种半导体装置的制造方法，具备：
利用第1焊料将散热部件和绝缘基板接合的工序；
对所述绝缘基板接合半导体元件的工序；以及
在利用所述第1焊料接合的工序以及接合所述半导体元件的工序之后，利用第2焊料将与所述半导体元件之上的至少一部分重叠的电极板与所述半导体元件接合的工序，
所述绝缘基板以使主表面翘曲使得向所述散热部件侧成为凸形状的方式与所述散热部件接合，
所述第1焊料形成为相比于俯视时的中央部在端部更厚。
13.根据权利要求12所述的半导体装置的制造方法，其中，
所述绝缘基板包括基材，
在所述基材的一方的表面上以及与所述一方的表面相反的一侧的另一方的表面上，接合有1个以上的导体层，
通过调整所述一方的表面上的未接合所述导体层的第1区域和所述另一方的表面上的未接合所述导体层的第2区域的面积差，调整所述凸形状的翘曲。
14.根据权利要求13所述的半导体装置的制造方法，其中，
通过所述一方的表面上的所述导体层比所述另一方的表面上的所述导体层更厚地形成，调整所述凸形状的翘曲。
15.根据权利要求13所述的半导体装置的制造方法，其中，
通过还具备在所述一方的表面上的所述导体层与所述半导体元件之间以与所述导体层重叠的方式接合其他导体层的工序，调整所述凸形状的翘曲。
16.根据权利要求12或者13所述的半导体装置的制造方法，其中，还具备：
准备框部件的工序，该框部件以与所述绝缘基板隔开间隔而包围所述绝缘基板的方式配置，埋入有主端子；以及
在利用所述第2焊料与所述半导体元件接合的工序之后，利用第3焊料将所述电极板和所述主端子接合的工序。
17.根据权利要求12或者13所述的半导体装置的制造方法，其中，还具备：
准备框部件的工序，该框部件以与所述绝缘基板隔开间隔而包围所述绝缘基板的方式配置，埋入有主端子；以及
在利用所述第2焊料与所述半导体元件接合的工序之后，对所述电极板和所述主端子进行线键合的工序。
CN202180022576.6A 2020-03-26 2021-03-25 半导体装置及其制造方法 Pending CN115315805A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020056429 2020-03-26
JP2020-056429 2020-03-26
PCT/JP2021/012535 WO2021193823A1 (ja) 2020-03-26 2021-03-25 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
CN115315805A true CN115315805A (zh) 2022-11-08

Family

ID=77890481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180022576.6A Pending CN115315805A (zh) 2020-03-26 2021-03-25 半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US20230118890A1 (zh)
JP (1) JP7233604B2 (zh)
CN (1) CN115315805A (zh)
WO (1) WO2021193823A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202326927A (zh) * 2021-10-15 2023-07-01 日商東京威力科創股份有限公司 基板處理裝置
CN115070157B (zh) * 2022-05-27 2024-06-04 浙江萃锦半导体有限公司 一种有利于改善热阻的底板结构

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154774A (ja) * 1996-11-26 1998-06-09 Hitachi Ltd 半導体モジュール
JP2005347684A (ja) * 2004-06-07 2005-12-15 Nissan Motor Co Ltd 半導体装置
CN1845302A (zh) * 2005-04-08 2006-10-11 冲电气工业株式会社 阳极接合装置、阳极接合方法和加速度传感器的制造方法
JP2007258435A (ja) * 2006-03-23 2007-10-04 Mitsubishi Electric Corp 半導体装置
JP2012160548A (ja) * 2011-01-31 2012-08-23 Toyota Central R&D Labs Inc 絶縁基板とその絶縁基板を有するパワーモジュール
CN105405815A (zh) * 2014-09-10 2016-03-16 三菱电机株式会社 半导体装置及其制造方法
JP2016115900A (ja) * 2014-12-18 2016-06-23 三菱電機株式会社 半導体モジュールおよび半導体装置
US20170317007A1 (en) * 2014-08-06 2017-11-02 Denki Kagaku Kogyo Kabushiki Kaisha Heat dissipation component and method for manufacturing same
WO2019194272A1 (ja) * 2018-04-06 2019-10-10 三菱電機株式会社 半導体装置および電力変換装置ならびに半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3519299B2 (ja) * 1999-01-06 2004-04-12 芝府エンジニアリング株式会社 半導体装置
JP3811407B2 (ja) * 2002-01-15 2006-08-23 京セラ株式会社 半導体素子搭載用基板
JP2014011236A (ja) * 2012-06-28 2014-01-20 Honda Motor Co Ltd 半導体装置、並びに、半導体装置の製造装置及び製造方法
CN109564908B (zh) * 2017-02-13 2022-06-24 富士电机株式会社 半导体装置以及半导体装置的制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154774A (ja) * 1996-11-26 1998-06-09 Hitachi Ltd 半導体モジュール
JP2005347684A (ja) * 2004-06-07 2005-12-15 Nissan Motor Co Ltd 半導体装置
CN1845302A (zh) * 2005-04-08 2006-10-11 冲电气工业株式会社 阳极接合装置、阳极接合方法和加速度传感器的制造方法
JP2007258435A (ja) * 2006-03-23 2007-10-04 Mitsubishi Electric Corp 半導体装置
JP2012160548A (ja) * 2011-01-31 2012-08-23 Toyota Central R&D Labs Inc 絶縁基板とその絶縁基板を有するパワーモジュール
US20170317007A1 (en) * 2014-08-06 2017-11-02 Denki Kagaku Kogyo Kabushiki Kaisha Heat dissipation component and method for manufacturing same
CN105405815A (zh) * 2014-09-10 2016-03-16 三菱电机株式会社 半导体装置及其制造方法
JP2016115900A (ja) * 2014-12-18 2016-06-23 三菱電機株式会社 半導体モジュールおよび半導体装置
WO2019194272A1 (ja) * 2018-04-06 2019-10-10 三菱電機株式会社 半導体装置および電力変換装置ならびに半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2021193823A1 (zh) 2021-09-30
WO2021193823A1 (ja) 2021-09-30
US20230118890A1 (en) 2023-04-20
JP7233604B2 (ja) 2023-03-06

Similar Documents

Publication Publication Date Title
CN107004653B (zh) 半导体装置以及半导体装置的制造方法
CN107210238B (zh) 功率模块
CN109478521B (zh) 半导体装置
US9899345B2 (en) Electrode terminal, semiconductor device for electrical power, and method for manufacturing semiconductor device for electrical power
JP4499577B2 (ja) 半導体装置
JP3846699B2 (ja) 半導体パワーモジュールおよびその製造方法
KR20120032497A (ko) 반도체장치 및 그 제조방법
JP2011253950A (ja) 電力半導体装置
JP2003273289A (ja) セラミックス回路基板およびパワーモジュール
CN115315805A (zh) 半导体装置及其制造方法
CN109155305B (zh) 功率用半导体装置
JP5262408B2 (ja) 位置決め治具および半導体装置の製造方法
CN103779295A (zh) 功率模块封装
CN108417501B (zh) 功率模块及其制备方法
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
CN111276447A (zh) 双侧冷却功率模块及其制造方法
JP2019079905A (ja) 半導体装置および半導体装置の製造方法
JP3972821B2 (ja) 電力用半導体装置
JP2586835B2 (ja) 半導体集積回路
JP5898575B2 (ja) 半導体装置
JP3669980B2 (ja) モジュール構造体の製造方法並びに回路基板の固定方法及び回路基板
JP2011526422A (ja) 高温で使用するためのプレーナ型電力電子構成素子およびその製造方法
JP7492375B2 (ja) 半導体装置
US11887933B2 (en) Manufacturing method of semiconductor device
JP7409035B2 (ja) 半導体装置、半導体製造装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination