JP7225904B2 - ベクトル演算処理装置、ベクトル演算処理装置による配列変数初期化方法、及び、ベクトル演算処理装置による配列変数初期化プログラム - Google Patents
ベクトル演算処理装置、ベクトル演算処理装置による配列変数初期化方法、及び、ベクトル演算処理装置による配列変数初期化プログラム Download PDFInfo
- Publication number
- JP7225904B2 JP7225904B2 JP2019033557A JP2019033557A JP7225904B2 JP 7225904 B2 JP7225904 B2 JP 7225904B2 JP 2019033557 A JP2019033557 A JP 2019033557A JP 2019033557 A JP2019033557 A JP 2019033557A JP 7225904 B2 JP7225904 B2 JP 7225904B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- vector
- memory
- processing device
- initialization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Executing Machine-Instructions (AREA)
- Complex Calculations (AREA)
Description
図1は、本願発明の第1の実施の形態に係るベクトル演算処理装置10の構成を示すブロック図である。ベクトル演算処理装置10は、例えばスーパーコンピュータ等の、ベクトル演算を実行可能な情報処理装置である。ベクトル演算処理装置10は、大別して、1以上の演算コア11、メモリアクセス制御部15、及び、メモリ16を備えている。
<第2の実施形態>
図5は、本願発明の第2の実施形態に係るベクトル演算処理装置20の構成を示すブロック図である。
上述した各実施形態において図1、及び、図5に示したベクトル演算処理装置における各部は、専用のHW(HardWare)(電子回路)によって実現することができる。また、図1、及び、図5において、少なくとも、下記構成は、ソフトウェアプログラムの機能(処理)単位(ソフトウェアモジュール)と捉えることができる。
・ベクトル制御部12及び21、
・命令処理部13、
・判定部131及び22、
・アドレス制御部14、
・実行部23、
・メモリアクセス制御部15。
・CPU(Central_Processing_Unit)901、
・ROM(Read_Only_Memory)902、
・RAM(Random_Access_Memory)903、
・ハードディスク(記憶装置)904、
・通信インタフェース905、
・バス906(通信線)、
・CD-ROM(Compact_Disc_Read_Only_Memory)等の記録媒体907に格納されたデータを読み書き可能なリーダライタ908、
・モニターやスピーカ、キーボード等の入出力インタフェース909。
11 演算コア
12 ベクトル制御部
121 ベクトル演算器
122 ベクトルレジスタ
13 命令処理部
131 判定部
132 スカラレジスタ
14 アドレス制御部
15 メモリアクセス制御部
150 ルーティング制御部
151乃至154 メモリコントローラ
16 メモリ
161乃至164 メモリモジュール
20 ベクトル演算処理装置
200 実行する命令
21 ベクトル制御部
210 ベクトル演算命令
22 判定部
220 初期化命令
23 実行部
230 スカラ演算命令
24 メモリ
240 配列変数
900 情報処理装置
901 CPU
902 ROM
903 RAM
904 ハードディスク(記憶装置)
905 通信インタフェース
906 バス
907 記録媒体
908 リーダライタ
909 入出力インタフェース
Claims (10)
- メモリに記憶されている配列変数に対する演算を、ベクトル演算命令により実行することを制御するベクトル制御手段と、
実行する命令が、前記配列変数に対する初期化を行う初期化命令であるか否かを判定する判定手段と、
前記初期化命令を、前記ベクトル演算命令を用いずに、前記ベクトル演算命令と同様に前記メモリに対してアクセスするスカラ演算命令に変換することによって実行する実行手段と、
を備えるベクトル演算処理装置。 - 前記実行手段は、前記初期化命令を、自装置の動作サイクルごとにアクセス先のアドレスを変更しながら、前記メモリに対してアクセスするスカラ演算命令に変換する、
請求項1に記載のベクトル演算処理装置。 - 前記実行手段は、前記スカラ演算命令による前記メモリに対する書き込みデータを格納するスカラレジスタを備え、前記初期化命令が示す前記書き込みデータを、前記スカラレジスタに格納する。
請求項1または請求項2に記載のベクトル演算処理装置。 - 前記実行手段は、前記初期化命令を、前記メモリが備える複数のアクセスポートに対するアクセス命令を含む前記スカラ演算命令に変換する、
請求項1乃至請求項3のいずれか一項に記載のベクトル演算処理装置。 - 前記スカラ演算命令に変換された前記初期化命令を、前記メモリが備える複数のアクセスポートに対するアクセスを行うことによって実行するメモリアクセス制御手段をさらに備える、
請求項4に記載のベクトル演算処理装置。 - 前記判定手段は、前記実行する命令において、前記配列変数に含まれる要素に対して書き込む値が所定の値である場合に、前記実行する命令が前記初期化命令であると判定する、
請求項1乃至請求項5のいずれか一項に記載のベクトル演算処理装置。 - 前記判定手段は、前記実行する命令が示す命令種別が、前記初期化命令を示すか否かを判定する、
請求項1乃至請求項5のいずれか一項に記載のベクトル演算処理装置。 - 前記メモリをさらに備える、
請求項1乃至6のいずれか一項に記載のベクトル演算処理装置。 - ベクトル演算処理装置によって、
メモリに記憶されている配列変数に対する演算を、ベクトル演算命令により実行することを制御し、
実行する命令が、前記配列変数に対する初期化を行う初期化命令であるか否かを判定し、
前記初期化命令を、前記ベクトル演算命令を用いずに、前記ベクトル演算命令と同様に前記メモリに対してアクセスするスカラ演算命令に変換することによって実行する、
ベクトル演算処理装置による配列変数初期化方法。 - メモリに記憶されている配列変数に対する演算を、ベクトル演算命令により実行することを制御するベクトル制御処理と、
実行する命令が、前記配列変数に対する初期化を行う初期化命令であるか否かを判定する判定処理と、
前記初期化命令を、前記ベクトル演算命令を用いずに、前記ベクトル演算命令と同様に前記メモリに対してアクセスするスカラ演算命令に変換することによって実行する実行処理と、
をベクトル演算処理装置に実行させるためのベクトル演算処理装置による配列変数初期化プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019033557A JP7225904B2 (ja) | 2019-02-27 | 2019-02-27 | ベクトル演算処理装置、ベクトル演算処理装置による配列変数初期化方法、及び、ベクトル演算処理装置による配列変数初期化プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019033557A JP7225904B2 (ja) | 2019-02-27 | 2019-02-27 | ベクトル演算処理装置、ベクトル演算処理装置による配列変数初期化方法、及び、ベクトル演算処理装置による配列変数初期化プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020140284A JP2020140284A (ja) | 2020-09-03 |
JP7225904B2 true JP7225904B2 (ja) | 2023-02-21 |
Family
ID=72265181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019033557A Active JP7225904B2 (ja) | 2019-02-27 | 2019-02-27 | ベクトル演算処理装置、ベクトル演算処理装置による配列変数初期化方法、及び、ベクトル演算処理装置による配列変数初期化プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7225904B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114489506B (zh) * | 2022-01-21 | 2024-02-27 | 杭州海康存储科技有限公司 | 存储访问控制装置、方法及存储设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000259610A (ja) | 1999-03-04 | 2000-09-22 | Nec Kofu Ltd | ベクトルデータ処理装置およびマルチプロセッサ構成におけるベクトルデータ処理装置のメモリクリア方式 |
US20170083323A1 (en) | 2015-09-23 | 2017-03-23 | Qualcomm Incorporated | Speculative scalarization in vector processing |
JP2017117064A (ja) | 2015-12-22 | 2017-06-29 | 日本電気株式会社 | 情報処理装置、情報処理方法、及び、プログラム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01295366A (ja) * | 1988-05-24 | 1989-11-29 | Hitachi Ltd | ベクトル処理装置 |
JPH02253473A (ja) * | 1989-03-28 | 1990-10-12 | Hitachi Ltd | ベクトル処理システム |
JP3706397B2 (ja) * | 1994-06-06 | 2005-10-12 | シャープ株式会社 | データ駆動型情報処理装置 |
JPH10105412A (ja) * | 1996-09-30 | 1998-04-24 | Hitachi Ltd | 主記憶の効率的アクセスを実現するオブジェクト生成方法 |
-
2019
- 2019-02-27 JP JP2019033557A patent/JP7225904B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000259610A (ja) | 1999-03-04 | 2000-09-22 | Nec Kofu Ltd | ベクトルデータ処理装置およびマルチプロセッサ構成におけるベクトルデータ処理装置のメモリクリア方式 |
US20170083323A1 (en) | 2015-09-23 | 2017-03-23 | Qualcomm Incorporated | Speculative scalarization in vector processing |
JP2017117064A (ja) | 2015-12-22 | 2017-06-29 | 日本電気株式会社 | 情報処理装置、情報処理方法、及び、プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP2020140284A (ja) | 2020-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04246745A (ja) | 情報処理装置及びその方法 | |
JP7088897B2 (ja) | データアクセス方法、データアクセス装置、機器及び記憶媒体 | |
JP2826028B2 (ja) | 分散メモリ型プロセッサシステム | |
US20220237041A1 (en) | Parallel processing system performing in-memory processing | |
JP2010500682A (ja) | フラッシュメモリアクセス回路 | |
JP5119902B2 (ja) | 動的再構成支援プログラム、動的再構成支援方法、動的再構成回路、動的再構成支援装置および動的再構成システム | |
JP2007034392A (ja) | 情報処理装置及びデータ処理方法 | |
JP4895262B2 (ja) | 情報処理装置、コントローラおよびファイル読み出し方法 | |
JP7225904B2 (ja) | ベクトル演算処理装置、ベクトル演算処理装置による配列変数初期化方法、及び、ベクトル演算処理装置による配列変数初期化プログラム | |
JP6668993B2 (ja) | 並列処理装置及びノード間通信方法 | |
US9697123B2 (en) | Information processing device, control method of information processing device and control program of information processing device | |
JP2006268168A (ja) | ベクトル命令管理回路、ベクトル処理装置、ベクトル命令管理方法、ベクトル処理方法、ベクトル命令管理プログラム、および、ベクトル処理プログラム | |
JP6294732B2 (ja) | データ転送制御装置及びメモリ内蔵装置 | |
JP2005258509A (ja) | ストレージ装置 | |
CN116048770A (zh) | 用于进程调度的方法和设备 | |
US20220318015A1 (en) | Enforcing data placement requirements via address bit swapping | |
JP2002007213A (ja) | キャッシュメモリ制御方法及びプログラム処理方法 | |
JP2008210280A (ja) | 半導体装置及びdmaコントローラ | |
JP4548505B2 (ja) | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム | |
JP6481549B2 (ja) | 情報処理装置および情報処理装置の制御方法 | |
JPH0192851A (ja) | アドレス空間切替装置 | |
JP5540799B2 (ja) | データ入出力制御方法,データ入出力制御プログラムおよびデータ入出力制御装置 | |
JP2006506727A (ja) | コピーレジスタファイルを有するvliw | |
JP7168731B1 (ja) | メモリアクセス制御装置、メモリアクセス制御方法、及び、メモリアクセス制御プログラム | |
JP7003752B2 (ja) | データ転送装置、データ転送方法、プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20211015 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230123 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7225904 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |