JP7173312B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7173312B2
JP7173312B2 JP2021519510A JP2021519510A JP7173312B2 JP 7173312 B2 JP7173312 B2 JP 7173312B2 JP 2021519510 A JP2021519510 A JP 2021519510A JP 2021519510 A JP2021519510 A JP 2021519510A JP 7173312 B2 JP7173312 B2 JP 7173312B2
Authority
JP
Japan
Prior art keywords
concentration
region
semiconductor substrate
type
type region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021519510A
Other languages
English (en)
Other versions
JPWO2020230900A1 (ja
Inventor
博 瀧下
尚 吉村
美佐稀 目黒
道生 根本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2020230900A1 publication Critical patent/JPWO2020230900A1/ja
Application granted granted Critical
Publication of JP7173312B2 publication Critical patent/JP7173312B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
従来、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等の半導体装置が知られている（例えば、特許文献１参照）。一様なドーピング濃度分布を備えたＮ型半導体基板の一部に、Ｎ型半導体基板の元々のドーピング濃度よりも低濃度のＰ型アクセプタを拡散導入し、Ｎ型半導体基板の表面側の比抵抗を内部よりも高くする半導体装置が知られている（例えば特許文献２参照）。
特許文献１ 特開２００７－２６６２３３号公報
特許文献２ 特開２００５－０６４４２９号公報
 解決しようとする課題
半導体装置は低コストで提供できることが好ましい。
一般的開示
上記課題を解決するために、本発明の第１の態様においては、Ｎ型領域が設けられた半導体基板を備える半導体装置を提供する。Ｎ型領域は、半導体基板の深さ方向における中央位置を含む領域であってよい。Ｎ型領域は、中央位置において、キャリア濃度の０．００１倍以上、０．９倍未満の濃度のアクセプタを含んでよい。
Ｎ型領域は、中央位置において、キャリア濃度の０．１倍未満の濃度のアクセプタを含んでよい。
Ｎ型領域は、中央位置において、１．０×１０１１／ｃｍ３以上、１．０×１０１５／ｃｍ３以下の濃度のアクセプタを含んでよい。
半導体基板は、Ｎ型領域の全体において、キャリア濃度の０．００１倍以上、０．９倍未満の濃度のアクセプタを含んでよい。
Ｎ型領域は、深さ方向において、半導体基板の厚みの４０％以上の長さを有してよい。
半導体基板は、トランジスタ部およびダイオード部の少なくとも一方が形成された活性領域を有してよい。半導体基板は、半導体基板の上面視において活性領域を囲んで設けられ、Ｐ型のガードリングが複数形成されたエッジ終端構造部を有してよい。
２つのガードリングの間には、キャリア濃度の０．００１倍以上、０．９倍未満の濃度のアクセプタを含むＮ型領域が設けられていてよい。
半導体基板は、上面に設けられたトレンチ部と、トレンチ部の下端に接したＰ型領域とを有してよい。
半導体基板の側壁と接しない範囲に、Ｎ型領域が設けられていてよい。Ｎ型領域において、バルク・アクセプタ濃度の仕様値ＮＡ０に対する実際のバルク・アクセプタ濃度ＮＡｒｅの割合κを、κ＝ＮＡｒｅ／ＮＡ０とし、最終ドナー濃度の目標値ＮＦ０に対する実際のドナー濃度ＮＦｒｅの割合θを、θ＝ＮＦｒｅ／ＮＦ０として、θの上限値をθ＋とし、θの下限値をθ－とし、θ＋は１．１５であり、θ－は０．８５であり、割合κおよびθの上限値θ＋および下限値θ－が、下式を満たし、
（１－θ＋）／α´＋１≦κ≦（１－θ－）／α´＋１
ただし、α´＝ＮＡ０／ＮＦ０、ＮＦ０はＮ型領域のドナー濃度の目標値であってよい。
本発明の第２の態様においては、Ｐ型の半導体基板を準備する準備段階を備える半導体装置の製造方法を提供する。製造方法は、Ｐ型の半導体基板にドナーを注入して熱処理することで、半導体基板の深さ方向における中央位置を含むＮ型領域を形成する第１反転段階を備えてよい。
製造方法は、Ｐ型基板を薄化してＰ型の半導体基板を形成する薄化段階を備えてよい。
第１反転段階において、Ｐ型の半導体基板の上面側および下面側の２つの深さ位置に水素イオンを注入して熱処理してよい。
第１反転段階において、Ｐ型の半導体基板の上面側のウェル領域にドナーを注入し、Ｐ型の半導体基板の下面からウェル領域に水素イオンを注入して熱処理してよい。
第１反転段階において、Ｐ型の半導体基板の上面側に硫黄またはセレンを注入して熱処理してよい。
製造方法は、Ｎ型領域にアクセプタを注入して、Ｐ型領域を形成する第２反転段階を備えてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の一例を示す断面図である。 半導体装置１００の製造方法の一部の段階を説明する図である。 図２Ａに示した各段階を説明する図である。 図２ＢのＡ－Ａ線における水素化学濃度分布、酸素化学濃度分布、空孔型欠陥密度分布、キャリア濃度分布およびアクセプタ濃度分布の一例を示している。 図３Ａに示した半導体基板１０を、熱処理段階Ｓ２０４によって熱処理した後における、水素化学濃度分布、酸素化学濃度分布、キャリア濃度分布およびアクセプタ濃度分布の例を示している。 図２ＢのＡ－Ａ線における水素化学濃度分布、酸素化学濃度分布、空孔型欠陥密度分布、キャリア濃度分布およびアクセプタ濃度分布の他の例を示している。 図４Ａに示した半導体基板１０を、熱処理段階Ｓ２０４によって熱処理した後における、水素化学濃度分布、酸素化学濃度分布、キャリア濃度分布およびアクセプタ濃度分布の例を示している。 バルク・アクセプタ濃度ＮＡ０、終端ダングリング・ボンド濃度Ｄｂ、ドナー濃度Ｄｄの分布例である。 バルク・アクセプタ濃度ＮＡ０、終端ダングリング・ボンド濃度Ｄｂ、ドナー濃度Ｄｄの分布の他の例である。 本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。 図５における領域Ｂの拡大図である。 図６におけるｄ－ｄ断面の一例を示す図である。 半導体装置１００の製造方法の他の例を示す図である。 図８Ａに示した準備段階Ｓ８００から、バッファ領域形成用の熱処理段階Ｓ８１４までの各段階を説明する図である。 半導体装置１００の製造方法の他の例を示す図である。 図９Ａの注入段階Ｓ９０８および注入段階Ｓ９１０を示す図である。 バッファ領域２０から、注入位置１２６までの深さ方向におけるキャリア濃度分布の一例を示す図である。 半導体装置１００の製造方法の他の例を示す図である。 図１１Ａに示したイオン注入段階Ｓ１１０２から下面側領域形成用の熱処理段階Ｓ１１１６までの各段階を説明する図である。 半導体装置１００の製造方法の他の例を示す図である。 図１１Ｃに示したイオン注入段階Ｓ１１０２を説明する図である。 半導体装置１００の製造方法の他の例を示す図である。 図１２Ａに示した薄化段階Ｓ１２０２から、バッファ領域形成用の熱処理段階Ｓ１２１６までの各段階を説明する図である。 Ｎ型領域１２０を形成する方法の他の例を示す図である。 図５におけるｃ－ｃ断面の一例を示す図である。 半導体基板１０の端辺１０２の近傍における、エッジ終端構造部９０の断面の一例を示す図である。 式（１２）で示されるα´とθとの関係を、κ毎に示したグラフである。 パラメータκの好ましい範囲の一例を説明する図である。 バルク・アクセプタ濃度ＮＡｒｅの好ましい範囲の一例を示す図である。 α´が０．０１以上、０．３３３以下の場合の、バルク・アクセプタ濃度ＮＡｒｅの好ましい範囲の一例を示す図である。 α´が０．０３以上、０．２５以下の場合の、バルク・アクセプタ濃度ＮＡｒｅの好ましい範囲の一例を示す図である。 α´が０．１以上、０．２以下の場合の、バルク・アクセプタ濃度ＮＡｒｅの好ましい範囲の一例を示す図である。 α´が０．００１以上、０．１以下の場合の、バルク・アクセプタ濃度ＮＡｒｅの好ましい範囲の一例を示す図である。 α´が０．００２以上、０．０５以下の場合の、バルク・アクセプタ濃度ＮＡｒｅの好ましい範囲の一例を示す図である。 α´が０．００５以上、０．０２以下の場合の、バルク・アクセプタ濃度ＮＡｒｅの好ましい範囲の一例を示す図である。 α´が０．０１±０．００２の場合の、バルク・アクセプタ濃度ＮＡｒｅの好ましい範囲の一例を示す図である。 図７の領域Ｍの他の構造例を示す図である。 領域Ｍの他の構造例を示す図である。 領域Ｍの他の構造例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。
また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。
ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。本明細書の単位系は、特に断りがなければＳＩ単位系である。長さの単位をｃｍ、μｍ等で表示することがあるが、諸計算はメートル（ｍ）に換算してから行ってよい。
図１は、半導体装置１００の一例を示す断面図である。半導体装置１００は半導体基板１０を備える。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板である。半導体基板１０は、上面２１および下面２３を有する。上面２１および下面２３には電極および絶縁膜等が形成されているが、図１では省略している。
半導体基板１０の内部には、導電型がＮ型（図１ではＮ－型）のＮ型領域１２０が設けられている。半導体基板１０の内部には、半導体装置１００の機能に応じてＰ型またはＮ型にドーピングされた領域が設けられているが、図１ではＮ型領域１２０以外の領域を省略している。例えば半導体装置１００がダイオードの場合、半導体基板１０にはＰ型のアノード領域およびＮ型のカソード領域が設けられている。Ｎ型領域１２０は、アノード領域およびカソード領域の間のドリフト領域として機能してよい。
半導体基板１０は、導電型がＰ型であるＰ型基板の、少なくとも一部の領域をＮ型化した基板である。Ｐ型基板は、全体がＰ型の基板であってよい。Ｐ型基板は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法（ＣＺ法）、磁場印加型チョクラルスキー法（ＭＣＺ法）、フロートゾーン法（ＦＺ法）のいずれかで製造されよい。本例では、ＭＣＺ法で製造したインゴットから切り出したウエハである。
半導体基板１０は、Ｐ型基板の４０％以上の体積を占める領域をＮ型に反転させた、Ｎ型領域１２０を備えた基板であってよい。Ｎ型領域１２０は、Ｐ型基板の半分以上の体積を占める領域であってよく、Ｐ型基板の８０％以上の体積を占める領域であってよく、Ｐ型基板の全体をＮ型に反転させた領域であってもよい。
Ｎ型領域１２０は、半導体基板１０の水平方向の全体に、略一様なドナー濃度分布を備えてよい。Ｎ型領域１２０は、上面２１または下面２３の深さ方向において、Ｐ型基板の４０％以上の厚さを占める領域であってよい。さらにＮ型領域１２０は、Ｐ型基板の半分以上の厚さを占める領域であってよく、Ｐ型基板の８０％以上の厚さを占める領域であってよく、Ｐ型基板の全体をＮ型に反転させた領域であってもよい。Ｐ型の基板は、Ｎ型の基板よりも入手コストを小さくしやすい。例えば集積回路においてはＰ型の基板が多く用いられており、比較的に低コストでＰ型基板を準備できる。
半導体基板１０は、Ｐ型基板に、Ｎ型不純物（ドナー）を注入することでＮ型領域１２０を形成した基板である。このため、Ｎ型領域１２０には、Ｐ型基板に存在していたＰ型不純物（アクセプタ）が所定の濃度で含まれている。本明細書では、Ｐ型基板の全体に含まれていたアクセプタをバルク・アクセプタと称する場合がある。また、単にアクセプタと称した場合であっても、局所的にアクセプタを注入していない領域に含まれるアクセプタは、バルク・アクセプタである。例えばバルク・アクセプタは、ホウ素、アルミニウム等の元素である。Ｎ型領域１２０に含まれるバルク・アクセプタの濃度は、Ｐ型基板に含まれるドナーの濃度よりも高い。半導体基板１０のＮ型領域１２０の比抵抗の大きさは、Ｐ型基板の比抵抗の大きさよりも小さい。言い換えると、半導体基板１０のＮ型領域１２０のドナー濃度は、Ｐ型基板のバルク・アクセプタ濃度よりも高い。
Ｎ型領域１２０は、半導体基板１０の深さ方向（Ｚ軸方向）における中央位置１２２を含む領域である。中央位置１２２は、半導体基板１０の厚みをＴとした場合に、上面２１からのＺ軸方向における距離がＴ／２の位置である。本例のＮ型領域１２０は、中央位置１２２において、Ｎ型のキャリア濃度よりも低い濃度のＰ型アクセプタを含む。Ｐ型アクセプタの濃度は、Ｎ型のキャリア濃度の０．００１倍以上、０．９倍未満であってよい。キャリア濃度は、ドナーとアクセプタの濃度差に対応しており、例えばＳＲ法で計測できる。Ｎ型領域１２０において、Ｎ型のキャリア濃度は、ドナー濃度と同じ値かそれ以下であってよい。Ｎ型領域１２０のＮ型のキャリア濃度は、ドナー濃度の０．００１倍以上であってよく、１倍以下か、１倍未満であってよい。本例のＮ型領域１２０は、中央位置１２２において、ドナー濃度よりも低い濃度のアクセプタを含んでよい。中央位置１２２におけるアクセプタ濃度は、ドナー濃度の０．００１倍以上であってよく、１倍未満あるいは０．９倍以下であってよい。アクセプタおよびドナーの濃度は、上述した化学濃度を用いてよい。化学濃度は、上述したＳＩＭＳ法により測定できる。半導体基板１０がシリコン基板の場合、アクセプタは、例えばホウ素、アルミニウム等の元素である。
Ｐ型基板から半導体基板１０を形成することで、Ｎ型領域１２０にもＰ型基板に含まれていたバルク・アクセプタが残存する。Ｎ型領域１２０におけるバルク・アクセプタの濃度は、電子のキャリア濃度（電子濃度）より低い。例えば中央位置１２２におけるアクセプタ濃度は、中央位置１２２におけるＮ型のキャリア濃度の０．００１倍以上となる。アクセプタ濃度は、Ｎ型のキャリア濃度の０．０１倍以上であってもよい。
また、Ｎ型領域１２０におけるアクセプタの濃度は、ドナー濃度より低い。例えば中央位置１２２におけるアクセプタ濃度は、中央位置１２２におけるドナー濃度の０．００１倍以上となる。アクセプタ濃度は、ドナー濃度の０．０１倍以上であってもよい。中央位置１２２におけるアクセプタ濃度が、Ｎ型のキャリア濃度またはドナー濃度の１倍未満なので、Ｐ型基板の一部の領域をＮ型に反転させてＮ型領域１２０を容易に形成できる。中央位置１２２において、アクセプタ濃度はキャリア濃度の０．１倍未満であってよく、０．０５倍未満であってもよい。
Ｎ型領域１２０は、中央位置１２２において、１．０×１０１１／ｃｍ３以上、１．０×１０１５／ｃｍ３以下の濃度のアクセプタを含んでよい。中央位置１２２におけるアクセプタ濃度は、１．０×１０１４／ｃｍ３以上であってもよい。
半導体基板１０に含まれるアクセプタの濃度は、半導体基板１０の深さ方向に沿って、略一様な濃度分布を有してよい。本明細書では、半導体基板１０の上面２１から０．１Ｔだけ下面２３側に位置する深さから、下面２３から０．１Ｔだけ上面２１側に位置する深さまでの深さ領域を、領域Ｚ９とする。領域Ｚ９の深さ方向の厚さは、０．８Ｔである。半導体基板１０に含まれるアクセプタは、少なくとも領域Ｚ９において、深さ方向に連続して分布してよい。この連続分布するアクセプタの濃度の最大値が、最小値の１０倍以下であれば、略一様であるとしてよく、３倍以下で略一様としてよく、２倍以下で略一様としてよく、１．５倍以下で略一様としてよく、１．２倍以下で略一様としてもよい。さらにＮ型領域１２０のドナー濃度の最小値は、略一様に分布するアクセプタ濃度の最大値よりも大きく、１０倍以上大きくてよい。このようにアクセプタ濃度を略一様とすることで、Ｎ型領域１２０のネット・ドーピング濃度はアクセプタ濃度分布の深さ方向におけるゆらぎの影響を小さくすることができる。これにより、半導体装置１００の耐圧等の電気的特性のばらつきを低減できる。
なお、領域Ｚ９の上面２１側の深さ位置は、上面２１から０．１Ｔの深さでなくてもよい。例えば上面２１から０．２Ｔの深さでもよく、０．０５Ｔの深さでもよいし、上面２１に一致していてもよい。同じく領域Ｚ９の下面２３側の深さ位置も、下面２３から０．２Ｔの深さでもよく、０．０５Ｔの深さでもよいし、下面２３に一致していてもよい。
別の例として、半導体基板１０に含まれるアクセプタの濃度は、一様な濃度分布を有しなくてもよい。この場合、領域Ｚ９において連続的に分布するアクセプタの最大値が、Ｎ型領域１２０のドナー濃度の最小値の１％以下であってよく、０．１％以下であってよく、０．０１％以下であってよい。アクセプタ濃度の最大値を、Ｎ型領域１２０のドナー濃度よりも十分小さくすることで、半導体装置１００の耐圧等の電気的特性が、アクセプタ濃度分布の深さ方向におけるゆらぎの影響を受けずにすむ。
本例では、Ｎ型領域１２０の全体において、上述した濃度のアクセプタを有している。例えば、Ｎ型領域１２０の各位置において、アクセプタ濃度が、当該位置におけるキャリア濃度に対して上述した条件を満たしている。Ｎ型領域１２０は、半導体基板１０に含まれる全てのＮ型領域を指してよい。他の例では、Ｎ型領域１２０は、中央位置１２２を含み、且つ、連続して形成された領域を指してよい。つまりＮ型領域１２０は、Ｐ型領域または絶縁膜により、中央位置１２２から分離されていないＮ型領域を指してよい。
半導体基板１０には、Ｎ型領域１２０以外のＮ型領域が存在していてもよい。つまり半導体基板１０における一部のＮ型領域においては、アクセプタの濃度が、キャリア濃度の０．００１倍以上、０．９倍未満でなくてもよい。一例として、Ｎ型領域のうち、Ｐ型領域に接する部分においては、アクセプタの濃度が上述した範囲でなくてもよい。
Ｎ型領域１２０は、深さ方向において、半導体基板１０の厚みＴの４０％以上の長さを有してよい。Ｎ型領域１２０は、深さ方向において、半導体基板１０の厚みＴの半分以上の長さを有してよく、厚みＴの８０％以上の長さを有してよく、厚みＴと同じ長さを有していてもよい。
半導体基板１０には、Ｐ型領域も存在している。Ｐ型領域は、Ｐ型基板の全体をＮ型領域に反転させた後に、更に、局所的にアクセプタを注入することで形成してよい。他の例では、少なくとも一部のＰ型領域は、Ｐ型基板の一部がＮ型領域に反転せずに残存した領域であってもよい。
図２Ａは、半導体装置１００の製造方法の一部の段階を説明する図である。図２Ａにおいては、半導体基板１０にＮ型領域１２０を形成する段階を示している。本例の製造方法は、準備段階Ｓ２００、Ｎ型領域形成用のイオン注入段階Ｓ２０２、および、Ｎ型領域形成用の熱処理段階Ｓ２０４を備える。図２Ａにおいて括弧で示すように、Ｎ型領域形成用のイオン注入段階Ｓ２０２とＮ型領域形成用の熱処理段階Ｓ２０４の間に、水素供給源形成用イオン注入段階Ｓ２０３をそなえてよい。水素供給源形成用イオン注入段階Ｓ２０３は、Ｎ型領域形成用のイオン注入段階Ｓ２０２に続く段階であってよい。
図２Ｂは、図２Ａに示した各段階を説明する図である。まず準備段階Ｓ２００において、Ｐ型の半導体基板１０を準備する。準備段階Ｓ２００において、半導体基板１０の上面２１に、トランジスタまたはダイオード等の半導体素子の素子構造の一部を形成してよい。例えば準備段階Ｓ２００において、トランジスタのチャネルとして機能するＰ型拡散層、ＭＯＳゲート、主電極用メタル層、エッジ終端領域等を形成していても構わない。さらに、半導体基板１０は、バックグラインド等の処理により薄板化されていてもよい。下面２３は、バックグラインド等の研削面であってよい。
次に注入段階Ｓ２０２において、Ｐ型の半導体基板１０にドナーを注入する。ドナーは、半導体基板１０の下面２３から、半導体基板１０の上面２１側に注入されてよい。上面２１側とは、半導体基板１０の中央位置１２２から上面２１までの間の領域である。ドナーは、水素、リン、セレン、アンチモン、ヒ素等のイオンである。
注入段階Ｓ２０２においては、下面２３から所定の距離離れた注入位置１２６にドナーを注入する。注入段階Ｓ２０２は、深さ方向における位置が異なる複数の注入位置１２６にドナーを注入してよい。この場合、一部の注入位置１２６は、半導体基板１０の下面２３側に配置されてよい。下面２３側とは、半導体基板１０の中央位置１２２から下面２３までの間の領域である。複数の注入位置１２６にドナーを注入することで、広い領域にわたって、Ｎ型領域を形成することが容易になる。注入段階Ｓ２０２の後に、水素供給源形成用の注入段階Ｓ２０３があってよい。注入段階Ｓ２０３では、注入位置１２５に水素イオンを注入する。注入段階Ｓ２０３の注入位置１２５は、注入位置１２６よりも下面２３側に位置してよい。注入位置１２５は、半導体基板１０の下面２３側に配置されていてもよい。注入位置１２５と、注入位置１２６のＺ軸方向の距離は、半導体基板１０の厚さの半分以上であってよい。
次に熱処理段階Ｓ２０４において、半導体基板１０を熱処理する。図２Ａにおいて説明したように、熱処理段階Ｓ２０４の前に注入段階Ｓ２０２および注入段階Ｓ２０３の両方を行ってよく、注入段階Ｓ２０２だけを行ってもよい。図２Ｂでは、注入段階Ｓ２０２および注入段階Ｓ２０３の両方を行った場合の例を示している。熱処理段階Ｓ２０４においては、注入位置１２６から拡散したドナーにより、少なくとも中央位置１２２がＮ型の領域に反転する温度および時間で、半導体基板１０を熱処理する。熱処理段階Ｓ２０４においては、注入位置１２５からも水素が拡散してよい。熱処理段階Ｓ２０４においては、下面２３に接する領域が、Ｎ型の領域に反転する温度および時間で熱処理してもよい。図２Ｂの例では、半導体基板１０の全体がＮ型領域１２０に反転している。
注入段階Ｓ２０２においてドナーのイオンが通過した通過領域１２８には、単原子空孔（Ｖ）、複原子空孔（ＶＶ）等の、ダングリング・ボンドを有する空孔を主体とする格子欠陥が形成されている。格子欠陥には格子間原子や転位等も含まれ、広義ではドナーやアクセプタも含まれ得るが、本明細書では空孔を主体とする格子欠陥を空孔型欠陥、あるいは単に格子欠陥と称する場合がある。また、半導体基板へのイオン注入により、格子欠陥が多く形成されることで、半導体基板の結晶性が強く乱れることがある。本明細書では、この結晶性の乱れをディスオーダーと称する場合がある。ドナーがプロトン等の水素イオンの場合、注入位置１２６に注入された水素が拡散することで、通過領域１２８に存在する空孔（Ｖ）および酸素（Ｏ）と水素（Ｈ）とが結合し、ＶＯＨ欠陥が形成される。注入位置１２５に注入された水素も拡散することで、通過領域１２８に存在する空孔（Ｖ）および酸素（Ｏ）と水素（Ｈ）とが結合し、ＶＯＨ欠陥が形成されてよい。拡散された水素は、ダングリング・ボンドを終端する。ＶＯＨ欠陥は、電子を供給するドナーとして機能する。これにより、通過領域１２８のドナー濃度を、半導体基板１０の基となる半導体インゴットの製造時におけるバルク・アクセプタ濃度よりも高くできる。このため、ドナーとして水素を用いることで、Ｎ型領域１２０を容易に形成できる。本明細書では、ＶＯＨ欠陥を単に水素ドナーと称する場合がある。
注入段階Ｓ２０２において水素イオンを注入する場合、通過領域１２８に中央位置１２２が含まれるように、半導体基板１０に水素イオンを注入してよい。注入されたイオンの通過により空孔型欠陥が形成された領域には、水素が拡散しやすくなる。このため、水素イオンを深い位置に注入しても、通過領域１２８には水素が容易に拡散する。これにより、簡易な処理で広い範囲にＮ型領域１２０を形成できる。
図３Ａは、図２ＢのＡ－Ａ線における水素化学濃度分布、酸素化学濃度分布、空孔型欠陥密度分布、キャリア濃度分布およびアクセプタ濃度分布の一例を示している。図３Ａは、注入段階Ｓ２０２またはＳ２０３の後で、且つ、熱処理段階Ｓ２０４の前における各分布を示している。図３Ａの上段のグラフは、水素化学濃度分布、酸素化学濃度分布、および、空孔型欠陥密度分布を示す。縦軸は常用対数スケールの濃度または密度である。単位は一例として／ｃｍ３である。横軸は下面２３を原点として上面２１に向かう深さ位置である。単位は一例としてμｍである。
本例においては、下面２３から、注入位置１２６に、所定のドーズ量でプロトンを注入している。さらに、下面２３から、注入位置１２５に、所定のドーズ量でプロトンを注入してよい。このため、注入位置１２６において、水素化学濃度分布がピークを示している。図３Ａにおいて破線で示すように、注入位置１２５においても、水素化学濃度分布がピークを示してよい。水素化学濃度は、注入位置１２６よりも上面２１側において急峻に減少する。また、下面２３からプロトンを注入しているので、注入位置１２６よりも下面２３側における水素化学濃度は、上面２１側の水素化学濃度よりも緩やかに減少する。また、注入位置１２５よりも下面２３側における水素化学濃度は、上面２１側の水素化学濃度よりも緩やかに減少してよい。
また、空孔型欠陥は、注入位置１２６の近傍だけでなく、プロトンの通過領域１２８にも形成される。空孔型欠陥密度は、水素化学濃度と相似形の分布をしてよい。例えば各分布の極大、極小、キンク等の変曲点の位置が、ほぼ同一の深さ位置に配置されていてよい。ほぼ同一の深さ位置とは、例えば、水素化学濃度のピークの半値全幅より小さい誤差を有していてもよい。空孔型欠陥密度は、水素化学濃度より高くてもよいし、低くてもよい。
酸素化学濃度は、インゴットをスライスおよびポリッシュした後の段階で、半導体基板の深さ方向に略一様に分布してよい。図２Ｂに示したＳ２０２の段階では、酸素化学濃度は、図３Ａに示すように上面２１側に向かって減少する部分を有してよい。これは、注入段階Ｓ２０２よりも前の工程で、上面２１側から酸素が半導体基板１０の外部に拡散することによる。
図３Ａの下段のグラフは、水素化学濃度分布、キャリア濃度分布およびアクセプタ濃度分布の一例を示している。水素化学濃度分布は、上段の分布と同じである。下面２３から注入位置１２６の間は、水素イオンの通過領域である。通過領域の大部分では、ディスオーダーにより、キャリアの移動度が結晶状態（すなわち水素イオン注入前）の値よりも低下する。ピーク領域においても同様にキャリアの移動度が低下する。このため、キャリア濃度が低い。
図３Ｂは、図３Ａに示した半導体基板１０を、熱処理段階Ｓ２０４によって熱処理した後における、水素化学濃度分布、酸素化学濃度分布、キャリア濃度分布およびアクセプタ濃度分布の例を示している。図３Ｂの上段のグラフは、熱処理段階Ｓ２０４により半導体基板１０を熱処理した後の、水素化学濃度分布、および、酸素化学濃度分布を示す。半導体基板１０を熱処理すると、注入位置１２６に注入された水素が半導体基板１０の内部を拡散する。注入位置１２５に注入された水素も、半導体基板１０の内部を拡散してよい。図３Ａに示した空孔型欠陥は、水素および酸素と結合してドナー化し、水素ドナー（ＶＯＨ欠陥）となる。
図３Ｂの下段のグラフは、熱処理後の水素化学濃度分布およびキャリア濃度分布を示す。水素化学濃度分布は、図３Ｂの上段の水素化学濃度分布と同一である。なお、ネット・ドーピング濃度分布は、キャリア濃度分布とほぼ同一となる。
水素イオンの通過領域の空孔型欠陥濃度に対して、水素化学濃度および酸素化学濃度が十分大きい場合、ドナーとして機能するＶＯＨ欠陥濃度の分布は、熱処理前のＳ２００における空孔型欠陥濃度分布に律速すると考えられる。これにより、通過領域のドナー濃度は略一様となってよい。半導体基板１０の空孔型欠陥が水素および酸素と結合してＶＯＨ欠陥が生じることで、ドナー濃度がアクセプタ濃度よりも高くなり、Ｎ型領域１２０を形成できる。本例では、熱処理段階Ｓ２０４により、半導体基板１０の深さ方向における全体にＮ型領域１２０が形成されている。
本例の半導体基板１０には、アクセプタが一定の濃度ＮＡ０で含まれている。濃度ＮＡ０は、例えば半導体インゴットに含まれていたバルク・アクセプタの濃度に対応する。なお一定とは、±１０％以内の誤差を有していてもよい。上述したように、中央位置１２２におけるアクセプタ濃度ＮＡ０は、中央位置１２２におけるキャリア濃度ＮＣの０．００１倍以上、０．９倍未満である。
図３Ａに示すように、Ｎ型領域１２０においては、空孔型欠陥濃度分布がほぼ平坦で、且つ、アクセプタ濃度分布もほぼ平坦な領域が存在する。当該領域においては、キャリア濃度分布もほぼ平坦となっている。キャリア濃度分布は、一定の濃度Ｎ１である領域が、半導体基板１０の厚みＴの２０％以上の範囲にわたって設けられてよく、厚みＴの５０％以上の範囲にわたって設けられてもよい。０．９×Ｎ１以上、１．１×Ｎ１以下の濃度を、一定の濃度Ｎ１としてよい。濃度Ｎ１は、中央位置１２２における濃度Ｎｃであってよい。
なお、半導体基板１０の各位置に含まれる酸素化学濃度が十分高ければ、キャリア濃度分布の形状は、空孔型欠陥密度分布の形状と、拡散後の水素化学濃度分布の形状に依存する。例えばキャリア濃度分布は、空孔型欠陥密度分布と同一の位置において極大値Ｎｍａｘを示してよい。つまりキャリア濃度分布は、注入位置１２６においてピークを有してよい。いずれかの分布が注入位置１２６においてピークを有するとは、当該分布のピークの半値全幅の範囲内に注入位置１２６が含まれている状態を指してよい。注入位置１２６から離れるほど水素化学濃度は低下するので、Ｎ型領域１２０の注入位置１２６よりも下面２３側におけるキャリア濃度分布は、勾配を有して変化してもよい。Ｎ型領域１２０の深さ方向におけるキャリア濃度分布は、半導体基板１０の厚みＴの２０％以上の範囲にわたって勾配を有して変化してよく、厚みＴの５０％以上の範囲にわたって勾配を有して変化してもよい。破線で示すように、キャリア濃度分布は、注入位置１２５においてもピークを有してよい。
図４Ａは、図２ＢのＡ－Ａ線における水素化学濃度分布、酸素化学濃度分布、空孔型欠陥密度分布、キャリア濃度分布およびアクセプタ濃度分布の他の例を示している。図４Ａは、イオン注入段階Ｓ２０２の後で、且つ、熱処理段階Ｓ２０４の前における各分布を示している。
図４Ａの上段および下段は、図３Ａの上段および下段と同種類の分布を示す。図４Ａの例においては、酸素化学濃度分布が、下面２３から上面２１に向かって増大している。例えば酸素化学濃度分布は、下面２３から上面２１の範囲の全体にわたって、ほぼ一定の勾配を有している。図４Ａの酸素化学濃度分布以外の各分布は、図３Ａの各分布と同様である。
図４Ｂは、図４Ａに示した半導体基板１０を、熱処理段階Ｓ２０４によって熱処理した後における、水素化学濃度分布、酸素化学濃度分布、キャリア濃度分布およびアクセプタ濃度分布の例を示している。図４Ｂの上段のグラフは、熱処理後の水素化学濃度分布、および、酸素化学濃度分布を示す。図３Ｂの例と同様に、半導体基板１０を熱処理すると、注入位置１２６に注入された水素が半導体基板１０の内部を拡散する。図４Ａに示した空孔型欠陥は、水素および酸素と結合してドナー化し、水素ドナー（ＶＯＨ欠陥）となる。
図４Ｂの下段のグラフは、熱処理後の水素化学濃度分布およびキャリア濃度分布を示す。水素化学濃度分布は、図４Ｂの上段の水素化学濃度分布と同一である。なお、ネット・ドーピング濃度分布は、キャリア濃度分布とほぼ同一となる。
半導体基板１０の各位置に含まれる酸素化学濃度が比較的に低い場合、形成されるＶＯＨ欠陥の密度は、酸素化学濃度に律速される場合がある。例えば半導体インゴットに含まれている酸素が少ない場合、半導体基板１０の内部において酸素は熱酸化工程で導入されることにより、半導体基板１０の上面２１側で酸素化学濃度が増加する。この場合、図４Ａおよび図４Ｂに示すように、酸素化学濃度は下面２３に向かって減少する。このため、キャリア濃度分布は、下面２３に向かって減少する部分を有する。なお、注入位置１２６の近傍においては、水素化学濃度および空孔型欠陥密度が急峻に変化するので、キャリア濃度は、水素化学濃度および空孔型欠陥密度に律速される。これにより、本例のキャリア濃度分布は、注入位置１２６の近傍においてピークを有し、当該ピークから下面２３側に向かって減少している。キャリア濃度分布は、注入位置１２５の近傍にピークを有し、当該ピークから下面２３側に向かって減少していてよい。
例えば、図４Ａおよび図４Ｂの例においては、半導体基板１０に含まれる酸素化学濃度の平均値は、１×１０１６／ｃｍ３以下である。また、図３Ａおよび図３Ｂの例においては、半導体基板１０に含まれる酸素化学濃度の平均値は、１×１０１６／ｃｍ３以上、１×１０１８／ｃｍ３以下であり、５×１０１６／ｃｍ３以上、７×１０１７／ｃｍ３以下であってよく、１×１０１７／ｃｍ３以上、５×１０１７／ｃｍ３以下であってもよい。
図３Ａから図４Ｂに示したように、通過領域１２８には、キャリア濃度、水素化学濃度および空孔型欠陥濃度の少なくとも一つが平坦、単調に増加、または、単調に減少する領域が存在する。当該領域は、注入位置１２５から注入位置１２６までの領域のうち、注入位置１２５および注入位置１２６において各濃度が局所的に変化している部分を除外した領域であってよい。
所定の領域の両端の濃度を直線で結んだ分布を、直線近似分布としてよい。直線近似分布は、所定の領域における濃度を一次関数でフィッティングさせた直線であってもよい。また、直線近似分布は、各濃度分布の局所的なピークを除いた分布を、一次関数でフィッティングさせた直線であってもよい。また、直線近似分布を中心として、直線近似分布の値の３０％の幅を有する帯状の範囲を、帯状範囲と称する。所定の領域における濃度分布が単調に増加または減少するとは、所定の領域の両端の濃度値が異なっており、且つ、当該濃度分布が上述した帯状範囲に含まれる状態を指す。帯状範囲は、直線近似分布の値の２０％の幅を有してよく、１０％の幅を有してもよい。
図４Ｃは、バルク・アクセプタ濃度ＮＡ０、終端ダングリング・ボンド濃度Ｄｂ、ドナー濃度Ｄｄの分布例である。終端ダングリング・ボンドは、水素で終端されたダングリング・ボンドである。終端ダングリング・ボンド濃度Ｄｂは、図３Ａまたは図４Ａにおける空孔型欠陥のうち、水素で終端された空孔型欠陥の濃度に対応する。また、ドナー濃度Ｄｄは、図３Ａから図４Ｂに示したキャリア濃度に対応する。本例の半導体基板１０の厚さは１２０μｍである。本図の縦軸はリニア・スケールである。注入位置１２５より上面２１側の所定の位置から、注入位置１２６より下面２３側の所定の位置までを所定の領域とする。例えば、水素イオンの注入面（本例では下面２３）からの深さが、２０μｍから８０μｍまでを所定の領域とする。所定の領域は、水素イオンが貫通し、且つ、ドナー濃度Ｄｄに局所的なピークが無い領域である。本例の所定の領域の厚みは、半導体基板１０の厚さに対して５０％である。本例のバルク・アクセプタ濃度ＮＡ０は、３．１×１０１３／ｃｍ３である。
ドナー濃度Ｄｄの直線近似分布２１４は、注入面からの距離が増加するほど、濃度が増加する分布である。本例においては、水素イオンが貫通した所定の領域において、直線近似分布２１４に対し、ドナー濃度Ｄｄはおよそ±７％の値の変動がある。ドナー濃度Ｄｄの当該変動を、帯状範囲２１６とする。つまり本例の帯状範囲２１６の幅は、直線近似分布２１４の値の±７％の幅を有する。半導体基板１０の厚みの３０％以上の厚さの所定の領域において、ドナー濃度Ｄｂの分布が帯状範囲２１６の範囲内に存在する場合に、ドナー濃度Ｄｂの分布を平坦分布としてよい。この所定の領域を、終端ダングリング・ボンド平坦領域としてよい。
図４Ｄは、バルク・アクセプタ濃度ＮＡ０、終端ダングリング・ボンド濃度Ｄｂ、ドナー濃度Ｄｄの分布の他の例である。本例では、図４Ｃに対して、所定の領域の深さ位置と、終端ダングリング・ボンド濃度Ｄｂの分布、および、ドナー濃度Ｄｄの分布が異なる。本例では、水素イオンの注入面からの深さが１０μｍから７０μｍまでを所定の領域とする。本例においても、半導体基板１０の厚さ（１２０μｍ）に対する所定の領域の厚みは、図４Ｃの例と同じ５０％である。
ドナー濃度Ｄｄの直線近似分布２１４は、注入面からの距離が増加するほど、濃度が増加する分布である。ただし、本例の直線近似分布２１４は、図４Ｃの直線近似分布２１４よりも増加の傾きが大きい。また、所定の領域において、直線近似分布２１４に対し、ドナー濃度Ｄｄはおよそ±１７％の値の変動がある。ドナー濃度Ｄｄの当該変動を、帯状範囲２１６とする。帯状範囲２１６の幅は、直線近似分布２１４の値の±１７％の幅を有する。よって、半導体基板１０の厚みの３０％以上の厚さの所定の領域において、ドナー濃度Ｄｂの分布が帯状範囲２１６の範囲内に存在する場合に、ドナー濃度Ｄｂの分布を平坦分布としてよい。この所定の領域を終端ダングリング・ボンド平坦領域としてよい。
終端ダングリング・ボンド平坦領域は、半導体基板１０の厚みの２０％以上、８０％以下の範囲に設けられてよい。終端ダングリング・ボンド平坦領域における直線近似分布２１４の傾きの絶対値は、深さ（μｍ）に対して、０／（ｃｍ３・μｍ）以上、２×１０１２／（ｃｍ３・μｍ）以下であってよく、０／（ｃｍ３・μｍ）より大きく、１×１０１２／（ｃｍ３・μｍ）以下であってもよい。さらに、終端ダングリング・ボンド平坦領域における直線近似分布２１４の傾きの絶対値は、深さ（μｍ）に対して、１×１０１０／（ｃｍ３・μｍ）以上、１×１０１２／（ｃｍ３・μｍ）以下であってよく、１×１０１０／（ｃｍ３・μｍ）以上、５×１０１１／（ｃｍ３・μｍ）以下であってもよい。ここで、５×１０１１／（ｃｍ３・μｍ）は、５×１０１５／ｃｍ４と同じ傾き（同等）である。
直線近似分布２１４の傾きの別の指標として、片対数傾きを用いてもよい。所定の領域の一方の端の位置をｘ１（ｃｍ）、他方の端の位置ｘ２（ｃｍ）とする。ｘ１における濃度をＮ１（／ｃｍ３）、ｘ２における濃度をＮ２（／ｃｍ３）とする。所定の領域における片対数傾きη（／ｃｍ）を、η＝（ｌｏｇ１０（Ｎ２）－ｌоｇ１０（Ｎ１））／（ｘ２－ｘ１）と定義する。終端ダングリング・ボンド平坦領域における直線近似分布２１４の片対数傾きηの絶対値は、０／ｃｍ以上、５０／ｃｍ以下であってよく、０／ｃｍ以上、３０／ｃｍ以下であってもよい。さらに、終端ダングリング・ボンド平坦領域における直線近似分布２１４の片対数傾きηの絶対値は、０／ｃｍ以上、２０／ｃｍ以下であってよく、０／ｃｍ以上、１０／ｃｍ以下であってもよい。
水素イオンが通過した通過領域１２８のうち、注入位置１２５近傍および注入位置１２６近傍以外の領域には、水素が通過することで生じた空孔（Ｖ、ＶＶ等）が、深さ方向にほぼ一様の濃度で分布すると考えられる。また、半導体基板１０の製造時等に注入される酸素（Ｏ）も、深さ方向に一様に分布すると考えられる。一方、半導体装置１００の製造プロセスにおいて、１１００℃以上の高温処理を行う過程で、半導体基板１０の上面２１または下面２３から、酸素が半導体基板１０の外部に拡散してよい。その結果、半導体基板１０の上面２１または下面２３に向かって、酸素化学濃度が減少してもよい。
本例では、通過領域１２８のうち、注入位置１２５および注入位置１２６以外の領域に水素がほぼ一様に分布する。このため、終端ダングリング・ボンド（つまりＶＯＨ欠陥）が、当該領域においてほぼ一様に分布する。下面２３または注入位置１２５と、注入位置１２６との間には、終端ダングリング・ボンドの濃度が、平坦であり、単調に増加し、または、単調に減少する終端ダングリング・ボンド平坦領域が設けられていてよい。終端ダングリング・ボンド濃度分布における平坦、単調増加または単調減少の定義は、水素化学濃度分布の例と同一である。また、水素化学濃度がバルク・アクセプタ濃度の１００倍より大きく、且つ、水素化学濃度分布およびドナー濃度分布の両方が平坦か、単調に増加または減少している領域を、終端ダングリング・ボンド平坦領域としてもよい。
注入位置１２５から注入位置１２６までの領域において、後述するバッファ領域のように水素イオンが局所的に注入されている領域においては、終端ダングリング・ボンド濃度も局所的なピークを有してよい。水素イオンが局所的に注入されている領域以外は、終端ダングリング・ボンド平坦領域であってよい。半導体基板１０には、深さ方向において半導体基板１０の厚みの３０％以上、８０％以下の範囲に渡って、終端ダングリング・ボンド平坦領域が連続して設けられてよい。終端ダングリング・ボンド平坦領域は、半導体基板１０の厚みの５０％以上に渡って設けられてよく、６０％以上に渡って設けられてよく、７０％以上に渡って設けられてもよい。
終端ダングリング・ボンドの濃度は、水素イオンのドーズ量で高精度に制御できる。これにより、半導体基板１０の全体にわたって、ドナー濃度を精度よく制御できる。半導体基板１０のドナー濃度は、下面２３から注入位置１２６までの全体にわたってバルク・アクセプタ濃度より高い。
注入位置１２５に注入した水素供給源としての水素は、終端ダングリング・ボンド平坦領域における直線近似分布２１４の水素化学濃度よりも高い水素化学濃度を有する。注入位置１２５における水素化学濃度の最大値は、直線近似分布２１４の水素化学濃度の１０倍以上であってよく、１００倍以上であってよい。注入位置１２５における水素化学濃度は、１×１０１６／ｃｍ３以上であってよく、１×１０１７／ｃｍ３以上であってよく、１×１０１８／ｃｍ３以上であってよい。
図５は、本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。図５においては、各部材を半導体基板１０の上面に投影した位置を示している。図５においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、上面視において端辺１０２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１０２を有する。図１においては、Ｘ軸およびＹ軸は、いずれかの端辺１０２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、エミッタ電極が設けられているが図５では省略している。
活性部１６０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０の少なくとも一方が設けられている。図５の例では、トランジスタ部７０およびダイオード部８０は、半導体基板１０の上面における所定の配列方向（本例ではＸ軸方向）に沿って、交互に配置されている。他の例では、活性部１６０には、トランジスタ部７０およびダイオード部８０の一方だけが設けられていてもよい。
図５においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図５ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。
トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１１２を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１０２の近傍に配置されている。端辺１０２の近傍とは、上面視における端辺１０２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
ゲートパッド１１２には、ゲート電位が印加される。ゲートパッド１１２は、活性部１６０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１１２とゲートトレンチ部とを接続するゲート配線を備える。図５においては、ゲート配線に斜線のハッチングを付している。
本例のゲート配線は、外周ゲート配線１３０と、活性側ゲート配線１３１とを有している。外周ゲート配線１３０は、上面視において活性部１６０と半導体基板１０の端辺１０２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１６０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１６０としてもよい。また、外周ゲート配線１３０は、ゲートパッド１１２と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。外周ゲート配線１３０は、アルミニウム等を含む金属配線であってよい。
活性側ゲート配線１３１は、活性部１６０に設けられている。活性部１６０に活性側ゲート配線１３１を設けることで、半導体基板１０の各領域について、ゲートパッド１１２からの配線長のバラツキを低減できる。
活性側ゲート配線１３１は、活性部１６０のゲートトレンチ部と接続される。活性側ゲート配線１３１は、半導体基板１０の上方に配置されている。活性側ゲート配線１３１は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。
活性側ゲート配線１３１は、外周ゲート配線１３０と接続されてよい。本例の活性側ゲート配線１３１は、Ｙ軸方向の略中央で一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１６０を横切るように、Ｘ軸方向に延伸して設けられている。活性側ゲート配線１３１により活性部１６０が分割されている場合、それぞれの分割領域において、トランジスタ部７０およびダイオード部８０がＸ軸方向に交互に配置されてよい。
また、半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
本例の半導体装置１００は、外周ゲート配線１３０と端辺１０２との間に、エッジ終端構造部９０を備える。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、例えば、活性部１６０を囲んで環状に設けられたガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
図１から図４Ｂにおいて説明したＮ型領域１２０は、活性部１６０に設けられてよい。Ｎ型領域１２０は、上面視において活性部１６０の全体に設けられてよい。Ｎ型領域１２０は、エッジ終端構造部９０にも設けられてよい。Ｎ型領域１２０は、上面視においてエッジ終端構造部９０の全体に設けられてよい。Ｎ型領域１２０は、上面視において半導体基板１０の全体に設けられてよい。
図６は、図５における領域Ｂの拡大図である。領域Ｂは、トランジスタ部７０、ダイオード部８０、および、活性側ゲート配線１３１を含む領域である。本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２および活性側ゲート配線１３１を備える。エミッタ電極５２および活性側ゲート配線１３１は互いに分離して設けられる。
エミッタ電極５２および活性側ゲート配線１３１と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図６では省略している。本例の層間絶縁膜には、コンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。図６においては、それぞれのコンタクトホール５４に斜線のハッチングを付している。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２は、Ｙ軸方向におけるダミートレンチ部３０の先端において、ダミートレンチ部３０のダミー導電部と接続されてよい。
活性側ゲート配線１３１は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。活性側ゲート配線１３１は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。活性側ゲート配線１３１は、ダミートレンチ部３０内のダミー導電部とは接続されない。
エミッタ電極５２は、金属を含む材料で形成される。図６においては、エミッタ電極５２が設けられる範囲を示している。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
ウェル領域１１は、活性側ゲート配線１３１と重なって設けられている。ウェル領域１１は、活性側ゲート配線１３１と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、活性側ゲート配線１３１側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ－型であり、ウェル領域１１はＰ＋型である。
トランジスタ部７０およびダイオード部８０のそれぞれは、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、配列方向に沿って設けられている。本例のダイオード部８０には、ゲートトレンチ部４０が設けられていない。
本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの直線部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。図６における延伸方向はＹ軸方向である。
先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。
トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。図６に示した半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０と、先端部３１を有するダミートレンチ部３０の両方を含んでいる。
ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。本明細書において単にメサ部と称した場合、メサ部６０およびメサ部６１のそれぞれを指している。
それぞれのメサ部には、ベース領域１４が設けられる。メサ部において半導体基板１０の上面に露出したベース領域１４のうち、活性側ゲート配線１３１に最も近く配置された領域をベース領域１４－ｅとする。図６においては、それぞれのメサ部の延伸方向における一方の端部に配置されたベース領域１４－ｅを示しているが、それぞれのメサ部の他方の端部にもベース領域１４－ｅが配置されている。それぞれのメサ部には、上面視においてベース領域１４－ｅに挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。
トランジスタ部７０のメサ部６０は、半導体基板１０の上面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部６０は、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。
メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。
他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
ダイオード部８０のメサ部６１には、エミッタ領域１２が設けられていない。メサ部６１の上面には、ベース領域１４およびコンタクト領域１５が設けられてよい。メサ部６１の上面においてベース領域１４－ｅに挟まれた領域には、それぞれのベース領域１４－ｅに接してコンタクト領域１５が設けられてよい。メサ部６１の上面においてコンタクト領域１５に挟まれた領域には、ベース領域１４が設けられてよい。ベース領域１４は、コンタクト領域１５に挟まれた領域全体に配置されてよい。
それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、ベース領域１４－ｅに挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４－ｅおよびウェル領域１１に対応する領域には設けられない。コンタクトホール５４は、メサ部６０の配列方向（Ｘ軸方向）における中央に配置されてよい。
ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。図６においては、カソード領域８２およびコレクタ領域２２の境界を点線で示している。
カソード領域８２は、Ｙ軸方向においてウェル領域１１から離れて配置されている。これにより、比較的にドーピング濃度が高く、且つ、深い位置まで形成されているＰ型の領域（ウェル領域１１）と、カソード領域８２との距離を確保して、耐圧を向上できる。本例のカソード領域８２のＹ軸方向における端部は、コンタクトホール５４のＹ軸方向における端部よりも、ウェル領域１１から離れて配置されている。他の例では、カソード領域８２のＹ軸方向における端部は、ウェル領域１１とコンタクトホール５４との間に配置されていてもよい。
図７は、図６におけるｄ－ｄ断面の一例を示す図である。ｄ－ｄ断面は、エミッタ領域１２およびカソード領域８２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。層間絶縁膜３８は、半導体基板１０の上面に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図６において説明したコンタクトホール５４が設けられている。
エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
半導体基板１０は、Ｎ－型のドリフト領域１８を有する。ドリフト領域１８は、トランジスタ部７０およびダイオード部８０のそれぞれに設けられている。
トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。
エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。
ベース領域１４は、エミッタ領域１２の下方に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。
蓄積領域１６は、ベース領域１４の下方に設けられている。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高いＮ＋型の領域である。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。
ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ－型のベース領域１４が設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。メサ部６１において、ベース領域１４の下方に蓄積領域１６が設けられていてもよい。
トランジスタ部７０およびダイオード部８０のそれぞれにおいて、ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ドリフト領域１８よりもドナー濃度の高い１つまたは複数のドナー濃度ピークを有する。複数のドナー濃度ピークは、半導体基板１０の深さ方向における異なる位置に配置される。バッファ領域２０のドナー濃度ピークは、例えば水素（プロトン）またはリンの濃度ピークであってよい。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高い。コレクタ領域２２は、ベース領域１４と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。コレクタ領域２２のアクセプタは、例えばボロンである。
ダイオード部８０において、バッファ領域２０の下には、Ｎ＋型のカソード領域８２が設けられる。カソード領域８２のドナー濃度は、ドリフト領域１８のドナー濃度より高い。カソード領域８２のドナーは、例えば水素またはリンである。なお、各領域のドナーおよびアクセプタとなる元素は、上述した例に限定されない。コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成される。
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達している。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通して、ドリフト領域１８に到達している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
上述したように、トランジスタ部７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。ダイオード部８０には、ダミートレンチ部３０が設けられ、ゲートトレンチ部４０が設けられていない。本例においてダイオード部８０とトランジスタ部７０のＸ軸方向における境界は、カソード領域８２とコレクタ領域２２の境界である。
ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電極５２に電気的に接続されている。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
本例では、トランジスタ部７０およびダイオード部８０における注入位置１２６に、ドナーが注入されている。注入位置１２６は、半導体基板１０の上面２１側に設けられている。図７においては、注入位置１２６をバツ印で模式的に示している。本例のドリフト領域１８は、注入位置１２６に注入されたドナーが拡散して形成されたＮ型領域１２０である。注入位置１２６は、ドリフト領域１８に配置されていてよい。
注入位置１２６は、トレンチ部の下端と、半導体基板１０の上面２１との間に配置されていてよい。注入位置１２６は、蓄積領域１６と重なるように配置されていてもよい。この場合、図３Ｂまたは図４Ｂに示したキャリア濃度分布においてピークとなる領域が、蓄積領域１６として機能してもよい。また、注入位置１２６は、トレンチ部の下端よりも下方に配置されていてもよい。
図８Ａは、半導体装置１００の製造方法の他の例を示す図である。本例の製造方法は、準備段階Ｓ８００からチップ化段階Ｓ８１８までを備える。ただし全ての段階を備えることは、必須ではない。半導体装置１００の構造により、各段階を省略または変更できる。
図８Ｂは、図８Ａに示した準備段階Ｓ８００から、バッファ領域形成用の熱処理段階Ｓ８１４までの各段階を説明する図である。Ｓ８００からＳ８１４までは、図８Ａおよび図８Ｂを参照して説明し、Ｓ８１６以降は図８Ａを参照して説明する。
本例の製造方法は、Ｐ型基板１１０を準備する準備段階Ｓ８００を備える。本例のＰ型基板１１０は、ウエハから個片化されたチップである。準備段階Ｓ８００において、Ｐ型基板１１０の上面２１側に上面構造１４０を形成してよい。上面構造１４０は、図７等に示したエミッタ電極５２、トレンチ部、ウェル領域１１、ベース領域１４、エミッタ領域１２および蓄積領域１６の少なくとも一つを含む。
本例の製造方法は、Ｐ型基板１１０を薄化して半導体基板１０を形成する薄化段階Ｓ８０２を備える。薄化段階Ｓ８０２においては、Ｐ型基板１１０の下面２５をバックグラインドやＣＭＰ法等により研削することで、Ｐ型基板１１０を薄化してよい。
次に、注入段階Ｓ８０４において、Ｐ型の半導体基板１０の下面２３から注入位置１２６に、水素イオン等のドナーを注入する。注入段階Ｓ８０４は、図２Ａおよび図２Ｂにおける注入段階Ｓ２０２と同様の段階である。また、注入段階Ｓ８０４の後に、注入段階Ｓ８０５を行ってもよい。注入段階Ｓ８０５は、図２Ａおよび図２Ｂにおける注入段階Ｓ２０３と同様の段階である。
次に、熱処理段階Ｓ８０６において、半導体基板１０を熱処理して、中央位置１２２を含む領域にＮ型領域１２０（本例ではドリフト領域１８）を形成する。熱処理段階Ｓ８０６においては、半導体基板１０をアニール炉に収容して、半導体基板１０の全体を熱処理してよい。注入段階Ｓ８０４および熱処理段階Ｓ８０６は、第１反転段階の一例である。Ｎ型領域１２０を形成した後に、半導体基板１０の下面２３側に下面構造１４２を形成する。下面構造１４２は、図７に示したコレクタ電極２４、コレクタ領域２２、カソード領域８２およびバッファ領域２０の少なくとも一つを含む。このような工程により、半導体装置１００を製造できる。
下面構造１４２がコレクタ領域２２を含む場合、Ｎ型領域１２０にアクセプタを注入して、Ｐ型領域を形成する。この場合、コレクタ領域２２は、ドリフト領域１８と同程度の濃度のドナーを有する。コレクタ領域２２は、ドリフト領域１８におけるドナーの濃度の０．５倍以上、２倍以下のドナーを有してよい。下面構造１４２を形成する工程は、第２反転段階の一例である。
図８Ａの例においては、下面構造形成用のイオン注入段階Ｓ８０８において、下面２３からコレクタ領域２２を形成する領域にボロン等のアクセプタを注入し、カソード領域８２を形成する領域にリン等のドナーを注入する。アクセプタの注入およびドナーの注入は、いずれを先に行ってもよい。次に下面構造形成用の熱処理段階Ｓ８１０において、半導体基板１０を熱処理して、カソード領域８２およびコレクタ領域２２のドーパントを活性化させる。熱処理段階Ｓ８１０においては、カソード領域８２およびコレクタ領域２２の局所的にレーザーアニールしてよい。
次に、バッファ領域形成用のイオン注入段階Ｓ８１２において、下面２３からバッファ領域２０を形成する領域にプロトン等のドナーを注入する。上述したように、バッファ領域２０の異なる深さ位置にプロトンを注入してよい。この場合、プロトンの加速エネルギーを順次変化させることで、プロトンの飛程を順次変更して、異なる深さ位置にプロトンを注入してよい。なお、注入段階Ｓ８０５において注入したドナーが、バッファ領域２０の一部として機能してもよい。次にバッファ領域形成用の熱処理段階Ｓ８１４において、半導体基板１０を熱処理して、バッファ領域２０のドナーを活性化させる。熱処理段階Ｓ８１４においては、半導体基板１０をアニール炉に収容して、半導体基板１０の全体を熱処理してよい。
次に、下面側電極形成段階Ｓ８１６において、半導体基板１０の下面２３に下面側電極を形成する。本例の下面側電極はコレクタ電極２４である。上述したように、コレクタ電極２４はアルミニウムを含む金属材料で形成されてよい。
次に、チップ化段階Ｓ８１８において、半導体基板１０をチップ化する。チップ化段階Ｓ８１８は、ウエハ状態の半導体基板１０を個片化する工程を含んでよく、半導体基板１０の表面にポリイミド等の保護膜を形成する工程を含んでもよい。
図９Ａは、半導体装置１００の製造方法の他の例を示す図である。本例の製造方法は、準備段階Ｓ９００からチップ化段階Ｓ９１６までを備える。ただし全ての段階を備えることは、必須ではない。半導体装置１００の構造により、各段階を省略または変更できる。本例の製造方法は、Ｎ型領域形成用のイオン注入段階Ｓ９１０を、バッファ領域形成用のイオン注入段階Ｓ９０８の後に行う点、および、熱処理段階Ｓ９１２において、Ｎ型領域１２０およびバッファ領域２０のドーパントを活性化させる点で、図８Ａおよび図８Ｂにおいて説明した製造方法と相違する。他の工程は、図８Ａおよび図８Ｂにおいて説明した工程と同様である。
本例の準備段階Ｓ９００および薄化段階Ｓ９０２においては、図８Ａの準備段階Ｓ８００および薄化段階Ｓ８０２と同様の処理を行う。次に、下面側領域形成用のイオン注入段階Ｓ９０４および下面側領域形成用の熱処理段階Ｓ９０６において、コレクタ領域２２およびカソード領域８２を形成する。イオン注入段階Ｓ９０４および熱処理段階Ｓ９０６は、図８Ａのイオン注入段階Ｓ８０８および熱処理段階Ｓ８１０と同様である。
次に、バッファ領域形成用のイオン注入段階Ｓ９０８において、バッファ領域２０を形成すべき領域にドナーを注入する。イオン注入段階Ｓ９０８は、図８Ａのイオン注入段階Ｓ８１２と同様である。
次に、Ｎ型領域形成用のイオン注入段階Ｓ９１０において、注入位置１２６にプロトン等のドナーを注入する。注入段階Ｓ９１０は、図８Ａにおける注入段階Ｓ８０４と同様の段階である。次に、熱処理段階Ｓ９１２において、半導体基板１０を熱処理する。これにより、Ｎ型領域１２０およびバッファ領域２０のドナーを活性化させる。
次に、下面側電極形成段階Ｓ９１４において下面側電極を形成し、チップ化段階Ｓ９１６において半導体基板１０をチップ化する。下面側電極形成段階Ｓ９１４およびチップ化段階Ｓ９１６は、図８Ａの下面側電極形成段階Ｓ８１６およびチップ化段階Ｓ８１８と同様である。本例によれば、バッファ領域２０におけるドナーの活性化と、Ｎ型領域１２０におけるドナーの活性化を、共通の熱処理段階Ｓ９１２で行える。このため、製造コストを低減できる。
図９Ｂは、図９Ａの注入段階Ｓ９０８および注入段階Ｓ９１０を示す図である。本例では、注入段階Ｓ９１０においてＰ型の半導体基板１０の上面２１側の注入位置１２６に水素イオンを注入し、注入段階Ｓ９０８において下面２３側の注入位置１２７に水素イオンを注入する。注入位置１２７は、バッファ領域２０に対応している。下面２３側においては、注入位置１２７を複数設けてよい。本例では、下面２３側において、４つの注入位置１２７－１～１２７－４のそれぞれに、水素イオンを注入する。注入位置１２６および注入位置１２７のそれぞれに対して、半導体基板１０の下面２３から水素イオンを注入してよい。
注入位置１２６および注入位置１２７に水素イオンを注入した後、熱処理段階Ｓ９１２により半導体基板１０を熱処理して、水素を拡散させる。注入位置１２６と注入位置１２７の両方から水素が拡散するので、注入位置１２６と注入位置１２７の間の領域を容易にＮ型に反転できる。本例の注入位置１２７は、図２Ｂ等において説明した注入位置１２５に対応している。このため、半導体基板１０の厚みが大きくても、半導体基板１０の中央位置１２２までＮ型領域１２０を容易に形成できる。本例では、上面２１側の注入位置１２６が一つであったが、上面２１側に複数の注入位置１２６を配置してもよい。それぞれの注入位置は、深さ方向において等間隔で配置されてよく、不等間隔で配置されていてもよい。
本例では注入位置１２７は、バッファ領域２０を形成すべき領域に配置されていた。これにより、バッファ領域２０を形成する工程と、Ｎ型領域１２０を形成する工程とを、少なくとも部分的に共通化できる。このため、半導体装置１００を容易に製造できる。他の例では、注入位置１２７は、バッファ領域２０とは異なる位置であってもよい。
図１０は、バッファ領域２０から、注入位置１２６までの深さ方向におけるキャリア濃度分布の一例を示す図である。本例のバッファ領域２０は、深さ方向において複数のキャリア濃度ピーク１３７を有する。図１０の例では、バッファ領域２０は、４つのキャリア濃度ピーク１３７－１～１３７－４を有している。
それぞれのキャリア濃度ピーク１３７は、図９Ｂに示したそれぞれの注入位置１２７に対応している。つまり、それぞれのキャリア濃度ピーク１３７と同一の深さ位置に、水素濃度ピークが配置されている。上述したように、注入位置１２６と注入位置１２７の両方から水素が拡散するので、注入位置１２６と注入位置１２７の間の領域を容易にＮ型化できる。また、注入位置１２６と注入位置１２７の間のドリフト領域１８のキャリア濃度を平坦化できる。
バッファ領域２０において、複数個（本例では４つ）のキャリア濃度ピーク１３７－１～１３７－４の少なくとも１つの濃度を、１×１０１６／ｃｍ３以上としてもよい。あるいは、複数個（本例では４つ）のキャリア濃度ピーク１３７－１～１３７－４の少なくとも１つについて、水素イオンのイオン注入におけるドーズ量を、１×１０１５／ｃｍ２以上としてもよい。一例として、最も下面２３に近いキャリア濃度ピークが１×１０１６／ｃｍ３以上であるか、水素イオンのイオン注入におけるドーズ量が、１×１０１５／ｃｍ２以上である。これにより、熱処理段階Ｓ９１２において拡散する水素の量が増加し、注入位置１２６と注入位置１２７の間の領域をさらに容易にＮ型に反転できる。このため、半導体基板１０の厚みが大きくても、半導体基板１０の中央位置１２２までＮ型領域１２０を容易に形成できる。
図１１Ａは、半導体装置１００の製造方法の他の例を示す図である。本例の製造方法は、Ｎ型領域形成用のイオン注入段階Ｓ１１０２から、チップ化段階Ｓ１１２０までを備える。ただし全ての段階を備えることは必須ではない。半導体装置１００の構造により、各段階を省略または変更できる。
本例の製造方法は、薄化段階Ｓ１１０８の前に、Ｎ型領域形成用のイオン注入段階Ｓ１１０２および熱処理段階Ｓ１１０４によりＮ型領域１２０を形成する点で、図８Ａおよび図８Ｂにおいて説明した製造方法と相違する。つまり本例においては、Ｐ型基板１１０にＮ型領域１２０を形成してから、Ｐ型基板１１０を薄化して半導体基板１０を形成する。また、イオン注入段階Ｓ１１０２においては、エミッタ電極５２を含む上面構造１４０は形成されていない。他の工程は、図８Ａおよび図８Ｂにおいて説明した工程と同様である。
図１１Ｂは、図１１Ａに示したイオン注入段階Ｓ１１０２から下面側領域形成用の熱処理段階Ｓ１１１６までの各段階を説明する図である。Ｓ１１０２からＳＳ１１１６までは、図１１Ａおよび図１１Ｂを参照して説明し、Ｓ１１１８以降は図１１Ａを参照して説明する。
まず注入段階Ｓ１１０２において、Ｐ型基板１１０の上面２１から注入位置１９１に、ドナーを注入する。注入段階Ｓ１１０２は、上面構造１４０を形成する前に行ってよく、形成した後に行ってよく、上面構造１４０を形成する間に行ってもよい。図１１Ａおよび図１１Ｂの例では、注入段階Ｓ１１０２の後に、上面構造１４０を形成している。
注入段階Ｓ１１０２においては、一例として硫黄またはセレンのイオンを、上面２１から注入する。この場合、注入位置１９１は、上面２１の近傍である。例えば注入位置１９１は、上面２１から１０μｍ以内の深さ範囲に配置されてよい。注入位置１９１は、ウェル領域１１と重なっていてよく、ベース領域１４と重なっていてもよい。
次に、熱処理段階Ｓ１１０４において、Ｐ型基板１１０を熱処理する。熱処理段階Ｓ１１０４においては、Ｐ型基板１１０をアニール炉に収容して、Ｐ型基板１１０の全体を熱処理してよい。これにより、Ｐ型基板１１０の上面２１側にＮ型領域１２０が形成される。熱処理段階Ｓ１１０４においては、硫黄またはセレンが十分深くまで拡散する条件で、Ｐ型基板１１０を熱処理する。熱処理段階Ｓ１１０４においては、半導体基板１０の下面２３に対応する深さ位置１４４よりも深くまで、Ｎ型領域１２０を形成することが好ましい。例えば熱処理段階Ｓ１１０４においては、９００℃以上の温度で、１時間以上熱処理する。熱処理時間は１０時間以上であってよく、２０時間以上であってもよい。
熱処理段階Ｓ１１０４の後に、上面側構造形成段階Ｓ１１０６において、上面構造１４０を形成する。上面構造１４０は、図７等に示したエミッタ電極５２、トレンチ部、ウェル領域１１、ベース領域１４、エミッタ領域１２および蓄積領域１６の少なくとも一つを含む。
次に、薄化段階Ｓ１１０８において、Ｐ型基板１１０を薄化して半導体基板１０を形成する。薄化段階Ｓ１１０８においては、半導体基板１０の下面２３にＮ型領域１２０が露出するまで、Ｐ型基板１１０の下面２５を研削してよい。
次に、下面側領域形成用のイオン注入段階Ｓ１１１０から、バッファ領域形成用の熱処理段階Ｓ１１１６までの工程において、下面構造１４２を形成する。下面側領域形成用のイオン注入段階Ｓ１１１０および熱処理段階Ｓ１１１２は、図８Ａにおける下面側領域形成用のイオン注入段階Ｓ８０８および熱処理段階Ｓ８１０と同様である。バッファ領域形成用のイオン注入段階Ｓ１１１４および熱処理段階Ｓ１１１６は、図８Ａにおけるバッファ領域形成用のイオン注入段階Ｓ８１２および熱処理段階Ｓ８１４と同様である。
次に、下面側電極形成段階Ｓ１１１８において下面側電極を形成し、チップ化段階Ｓ１１２０において半導体基板１０をチップ化する。下面側電極形成段階Ｓ１１１８およびチップ化段階Ｓ１１２０は、図８Ａの下面側電極形成段階Ｓ８１６およびチップ化段階Ｓ８１８と同様である。
これにより、半導体装置１００を形成できる。なおＳ１１０２においては、水素イオンを注入してもよい。水素イオンは、硫黄またはセレンよりも深い位置まで容易に注入できる。注入段階Ｓ１１０２において、Ｐ型基板１１０の上面２１から、深さ位置１４４よりも深い位置に、水素イオンを注入してよい。これにより、深さ位置１４４よりも深いＮ型領域１２０を容易に形成できる。
図１１Ｃは、半導体装置１００の製造方法の他の例を示す図である。Ｎ型領域形成用のイオン注入段階Ｓ１１０２および熱処理段階Ｓ１１０４を、上面側構造形成段階Ｓ１１０６の間に行う点で、図１１Ａの例と相違する。薄化段階Ｓ１１０８以降の処理は、図１１Ａの例と同様である。
図１１Ｄは、図１１Ｃに示したイオン注入段階Ｓ１１０２を説明する図である。本例においては、上面側構造形成段階Ｓ１１０６の間に、Ｐ型基板１１０の下面２５から、プロトン等の水素イオンを注入位置１９１に注入する。図１１Ｄにおいては、上面構造１４０を省略している。注入位置１９１は、上面２１の近傍である。注入位置１９１は、ウェル領域１１に対応する位置であってよい。イオン注入段階Ｓ１１０２の後、熱処理段階Ｓ１１０４において、Ｐ型基板１１０を熱処理する。これにより、Ｎ型領域１２０を形成する。上面側構造形成段階Ｓ１１０６の後に、薄化段階Ｓ１１０８以降の処理を行う。イオン注入段階Ｓ１１０２の後、熱処理段階Ｓ１１０４の前に、注入位置１９１よりも下面２５側に、下面２５から水素供給源用の水素イオンを注入する注入段階Ｓ１１０３を有していてもよい。注入段階Ｓ１１０３においては、薄化段階Ｓ１１０８により研削される領域に水素イオンを注入してよく、薄化段階Ｓ１１０８により研削されずに残存する領域に水素イオンを注入してもよい。
熱処理段階Ｓ１１０４においては、上面構造１４０に含まれる、Ｎ型領域１２０以外のドーピング領域も活性化してよい。熱処理段階Ｓ１１０４で複数の領域を活性化させることで、製造工程を簡素化できる。
図１２Ａは、半導体装置１００の製造方法の他の例を示す図である。本例の製造方法は、上面側構造形成段階Ｓ１２００から、チップ化段階Ｓ１２２０までを備える。ただし全ての段階を備えることは必須ではない。半導体装置１００の構造により、各段階を省略または変更できる。
図１２Ｂは、図１２Ａに示した上面側構造形成段階Ｓ１２００から、バッファ領域形成用の熱処理段階Ｓ１２１６までの各段階を説明する図である。Ｓ１２００からＳ１２１６までは、図１２Ａおよび図１２Ｂを参照して説明し、Ｓ１２１８以降は図１２Ａを参照して説明する。
本例の製造方法は、上面構造１４０の上面電極を形成する前に、半導体基板１０の下面２３からＰ型基板１１０を薄化する。続いて、半導体基板１０の下面２３から硫黄またはセレン等のリンより重い元素を注入して熱処理を行い、Ｎ型領域１２０を形成する。Ｎ型領域１２０を形成した後に、上面電極を形成する。上面電極を形成した後、下面構造形成用のイオン注入段階Ｓ１２１０以降の処理を行う。イオン注入段階Ｓ１２１０以降の処理は、図１１Ａにおけるイオン注入段階Ｓ１１１０以降の処理と同様である。
まず上面側構造形成段階Ｓ１２００において、上面電極以外の上面構造１４０を、Ｐ型基板１１０の上面２１に形成する。次に薄化段階Ｓ１２０２において、Ｐ型基板１１０の下面２５を研削して、薄化した半導体基板１０を形成する。次に、イオン注入段階Ｓ１２０４において、半導体基板１０の下面２３からイオンまたはセレン等のドナーを、注入位置１９１に注入する。本例の注入位置１９１は、半導体基板１０の下面２３側に配置されている。注入位置１９１は、下面２３の近傍である。例えば注入位置１９１は、下面２３から１０μｍ以内の深さ範囲に配置されてよい。注入位置１９１は、下面２３から１μｍ以内に配置されてよく、０．５μｍ以内に配置されてもよい。
次に、熱処理段階Ｓ１２０６において、半導体基板１０を熱処理して、硫黄またはセレンを拡散させてＮ型領域１２０を形成する。熱処理段階Ｓ１２０６においては、半導体基板１０をアニール炉に収容して、半導体基板１０の全体を熱処理してよい。熱処理段階Ｓ１２０６においては、硫黄またはセレンが十分深くまで拡散する条件で、半導体基板１０を熱処理する。熱処理段階Ｓ１２０６においては、半導体基板１０の中央位置１２２よりも深くまで、Ｎ型領域１２０を形成する。例えば熱処理段階Ｓ１２０６においては、９００℃以上の温度で、１時間以上熱処理する。熱処理時間は１０時間以上であってよく、２０時間以上であってもよい。
Ｎ型領域１２０を形成した後に、上面電極形成段階Ｓ１２０８において、エミッタ電極５２等の上面電極を形成する。図１２Ｂにおいては、上面電極は省略している。また、上面電極形成段階Ｓ１２０８の後に、下面構造形成用のイオン注入段階Ｓ１２１０以降の処理を行い、半導体装置１００を製造する。本例によれば、薄化した半導体基板１０にＮ型領域１２０を形成するので、硫黄またはセレン等の重い元素を用いてＮ型領域１２０を容易に形成できる。また、上面電極および下面構造１４２よりも前にＮ型領域１２０を形成するので、上面電極および下面構造１４２の熱履歴を小さくできる。
図１３は、Ｎ型領域１２０を形成する方法の他の例を示す図である。本例においては、半導体基板１０の上面２１側および下面２３側の両方から、ほぼ同じ深さ位置にドナーを注入する。本例の形成方法は、図８Ａまたは図９Ａに示した製造方法に適用してよい。Ｎ型領域１２０を形成するためのイオン注入段階および熱処理段階以外の工程は、図８Ａまたは図９Ａにおいて説明した工程と同様である。
まず第１注入段階Ｓ１３０２において、Ｐ型基板１１０の上面２１から注入位置１９１に、ドナーを注入する。第１注入段階Ｓ１３０２は、上面構造１４０を形成する前に行ってよく、形成した後に行ってよく、上面構造１４０を形成する間に行ってもよい。本例の形成方法を図８Ａまたは図９Ａの製造方法に適用する場合、第１注入段階Ｓ１３０２は、準備段階Ｓ８００またはＳ９００において行ってよい。注入位置１９１は、ウェル領域１１に対応する位置であってよい。
第１注入段階Ｓ１３０２においては、一例として硫黄またはセレンのイオンを、上面２１から注入する。この場合、注入位置１９１は、上面２１の近傍である。例えば注入位置１９１は、上面２１から１０μｍ以内の深さ範囲に配置されてよい。本例の注入位置１９１は、ウェル領域１１と重なっている。ドナーを注入した後に熱処理することで、ウェル領域１１が形成される。ウェル領域１１を形成する熱処理は、上面構造１４０を形成する準備段階Ｓ８００またはＳ９００において行ってよい。図１３においては、ウェル領域１１以外の上面構造１４０を省略している。
ウェル領域１１を含む上面構造１４０を形成した後に、Ｐ型基板１１０を薄化して半導体基板１０を形成する。なお第１注入段階Ｓ１３０２は、Ｐ型基板１１０を薄化した後に行ってもよい。次に第２注入段階Ｓ１３０４において、半導体基板１０の下面２３側から、水素イオンを注入位置１２６に注入する。第２注入段階Ｓ１３０４は、図８Ａまたは図９Ａにおける、Ｎ型領域形成用のイオン注入段階Ｓ８０４またはＳ９１０に対応している。注入位置１２６は、ウェル領域１１に配置されている。注入位置１２６は、ウェル領域１１の深さ方向のキャリア濃度分布のピークにおける半値全幅の範囲に配置されてよい。
図２Ａまたは図８Ａの例と同様に、熱処理段階Ｓ１３０６の前に、水素供給源形成用の水素イオン注入段階Ｓ１３０５を行ってもよい。Ｓ１３０５においては、半導体基板１０の下面２３側の注入位置１２５に水素イオンを注入する。
次に熱処理段階Ｓ１３０６において、Ｐ型基板１１０を熱処理する。これにより、半導体基板１０の下面２３から上面２１までＮ型領域１２０（本例ではウェル領域１１を含む）を形成できる。次に、下面構造形成段階Ｓ１３０８において、下面構造１４２を形成する。下面構造形成段階Ｓ１３０８は、図８Ａまたは図９Ａにおける、下面側領域形成用のイオン注入段階および熱処理段階、ならびに、バッファ領域形成用のイオン注入段階および熱処理段階を含む。下面構造形成段階Ｓ１３０８の後に、図８Ａにおいて説明した下面側電極形成段階Ｓ８１６およびチップ化段階Ｓ８１８を行う。これにより、半導体装置１００を形成できる。
図８Ａから図１３の各例においては、水素イオンを注入することで空孔型欠陥を生成する場合があった。これに対して、ヘリウムイオンや電子線等、水素イオン以外の荷電粒子を半導体基板１０に照射することで空孔型欠陥を生成してもよい。この場合においても、半導体基板１０には水素イオンを注入する。ただし、水素イオンは、下面２３等の照射面の近傍に注入してよい。この場合、水素イオンは、注入位置１２５に注入してよい。電子線を用いることで、半導体基板１０の内部における空孔型欠陥密度分布を均一化できる。
図１４は、図５におけるｃ－ｃ断面の一例を示す図である。ｃ－ｃ断面は、エッジ終端構造部９０、トランジスタ部７０およびダイオード部８０を通過するＸＺ面である。なお、エッジ終端構造部９０およびトランジスタ部７０の間には、外周ゲート配線１３０が配置されているが、図１４では省略している。トランジスタ部７０およびダイオード部８０の構造は、図１から図１３において説明した半導体装置１００と同様である。
本例の半導体装置１００は、Ｎ型領域１２０が設けられる深さ方向の範囲が、互いに異なる領域を有する。例えば、ある領域においては、Ｎ型領域１２０が上面２１と接する位置まで設けられるのに対して、他の領域においては、Ｎ型領域１２０が上面２１と離れた位置まで設けられている。図１４においては、Ｎ型領域１２０が設けられる領域に斜線のハッチングを付している。本例のＮ型領域１２０は、ドリフト領域１８である。例えば、エッジ終端構造部９０と、活性部１６０とで、Ｎ型領域１２０が設けられる深さ方向の範囲が異なってよい。つまり、エッジ終端構造部９０と、活性部１６０とで、ドナーを注入する深さ位置が異なってよい。
エッジ終端構造部９０には、複数のガードリング９２、複数のフィールドプレート９４およびチャネルストッパ１７４が設けられている。エッジ終端構造部９０において、下面２３に接する領域には、コレクタ領域２２が設けられていてよい。各ガードリング９２は、上面２１において活性部１６０を囲むように設けられてよい。複数のガードリング９２は、活性部１６０において発生した空乏層を半導体基板１０の外側へ広げる機能を有してよい。これにより、半導体基板１０内部における電界集中を防ぐことができ、半導体装置１００の耐圧を向上できる。
本例のガードリング９２は、上面２１近傍にイオン注入により形成されたＰ＋型の半導体領域である。ガードリング９２の底部の深さは、ゲートトレンチ部４０およびダミートレンチ部３０の底部の深さより深くてよい。
ガードリング９２の上面は、層間絶縁膜３８により覆われている。フィールドプレート９４は、金属またはポリシリコン等の導電材料で形成される。フィールドプレート９４は、ゲート金属層５０またはエミッタ電極５２と同じ材料で形成されてよい。フィールドプレート９４は、層間絶縁膜３８上に設けられている。フィールドプレート９４は、層間絶縁膜３８に設けられた貫通孔を通って、ガードリング９２に接続されている。
チャネルストッパ１７４は、半導体基板１０の端辺１０２近傍における上面２１および側壁に露出して設けられる。チャネルストッパ１７４は、ドリフト領域１８よりもドーピング濃度の高いＮ型の領域である。チャネルストッパ１７４は、活性部１６０において発生した空乏層を半導体基板１０の端辺１０２近傍において終端させる機能を有する。
本例では、ガードリング９２の間には、キャリア濃度の０．００１倍以上、０．９倍未満の濃度のアクセプタを含むＮ型領域１２０（本例ではドリフト領域１８）が設けられている。つまり、ガードリング９２の間の領域は、Ｐ型基板におけるＰ型の領域が、ドナーによりＮ型に反転した領域である。つまり、エッジ終端構造部９０の少なくとも一部の領域においては、Ｎ型領域１２０（ドリフト領域１８）が上面２１に接する位置まで設けられている。例えばエッジ終端構造部９０は、下面２３から、上面２１の近傍に注入された水素を拡散することでＮ型領域１２０を形成した深注入領域である。
一方で、本例の活性部１６０のＮ型領域１２０（本例ではドリフト領域１８、蓄積領域１６、バッファ領域２０およびカソード領域８２）は、上面２１から離れた位置に形成されている。具体的には、活性部１６０のＮ型領域１２０は、ベース領域１４の下方に設けられている。例えば活性部１６０は、下面２３から、深注入領域よりも浅い位置に注入された水素を拡散することでＮ型領域１２０を形成した浅注入領域である。このように、ドナーを注入する深さ位置を制御することで、Ｎ型領域１２０が形成される深さ範囲を容易に制御できる。ベース領域１４の少なくとも一部は、Ｐ型基板におけるＰ型領域が残存した領域であってよい。
図１５は、半導体基板１０の端辺１０２の近傍における、エッジ終端構造部９０の断面の一例を示す図である。本例におけるエッジ終端構造部９０は、チャネルストッパ１７４に代えてＰ型の終端領域１７６を備える。他の構造は、図１４に示した例と同様である。
終端領域１７６は、端辺１０２における半導体基板１０の側壁１０３全体に形成されている。つまり、半導体基板１０の側壁１０３には、終端領域１７６だけが露出しており、Ｎ型の領域は露出しない。半導体基板１０の側壁１０３は、ウエハをダイシングした領域なので、空孔型欠陥が高濃度に存在する。このため、半導体基板１０の側壁１０３にＰＮ接合が存在して空乏層が生じると、リーク電流が増大してしまう。終端領域１７６を設けることで、半導体基板１０の側壁１０３における空孔型欠陥に起因するリーク電流を抑制できる。
本例の半導体装置１００は、上面視において、ドナーを照射してＮ型領域１２０が設けられる照射領域と、ドナーが照射されずに、Ｐ型基板のＰ型領域が残存する非照射領域とを有する。図１５の例においては、終端領域１７６が設けられた領域が非照射領域であり、終端領域１７６以外の領域が照射領域である。これにより、終端領域１７６等のＰ型の領域を容易に設けることができる。本例のＮ型領域１２０（ドリフト領域１８等）は、側壁１０３と接しない範囲に設けられている。
図１６から図２５は、バルク・アクセプタ濃度およびＮ型領域１２０のドナー濃度の好ましい範囲を決定する方法の一例を説明する図である。図１６から図２５に説明する例は、図１から図１５のいずれの例に適用してもよい。本例では、バルク・アクセプタ濃度がばらついた場合でも、Ｎ型領域１２０における最終的なドナー濃度が比較的に安定した濃度となるように、バルク・アクセプタ濃度およびドナー濃度を設定する。
本例では、バルク・アクセプタ濃度の仕様値をＮＡ０とし、実際のバルク・アクセプタ濃度をＮＡｒｅとする。バルク・アクセプタ濃度の仕様値とは、半導体ウエハの製造者が規定する仕様値である。仕様値に幅がある場合、仕様値の中央値を用いてよい。バルク・アクセプタ濃度は、ホウ素等のバルク・アクセプタの濃度で定まる比抵抗ρに対して、ＮＡｒｅ＝１／ｑμρで与えられる。ｑは電気素量であり、μは半導体基板１０中における正孔の移動度である。
水素ドナー（ＶＯＨ欠陥）の濃度をＮＨとする。水素ドナー濃度ＮＨは、半導体基板１０に注入する水素イオンの濃度等で精度よく制御できる。一方で、バルク・アクセプタ濃度ＮＡｒｅは比較的にばらつきが大きい。このため、水素ドナー濃度ＮＨのばらつきは、バルク・アクセプタ濃度のばらつきに比べて無視できる程度に小さい。本例では水素ドナー濃度ＮＨのばらつきを０とする。
Ｎ型領域１２０の最終的なドナー濃度の目標値をＮＦ０とする。また、実際に得られたＮ型領域１２０の最終的なドナー濃度をＮＦｒｅとする。上述した濃度は、全て単位体積当たりの濃度（／ｃｍ３）である。また、これらの濃度は、Ｎ型領域１２０の深さ方向における中央位置の濃度を用いてよく、平均値を用いてもよい。
最終的なドナー濃度の目標値ＮＦ０は、水素ドナー濃度ＮＨと、バルク・アクセプタ濃度の仕様値ＮＡ０との差分であるので、下式で与えられる。
ＮＦ０＝ＮＨ－ＮＡ０ ・・・式（１）
一方、実際のドナー濃度ＮＦｒｅは、水素ドナー濃度ＮＨと、実際のバルク・アクセプタ濃度ＮＡｒｅとの差分であるので、下式で与えられる。
ＮＦｒｅ＝ＮＨ－ＮＡｒｅ ・・・式（２）
パラメータκを、下式で定義する。
κ＝ＮＡｒｅ／ＮＡ０ ・・・式（３）
パラメータκは、実際のバルク・アクセプタ濃度ＮＡｒｅと仕様値ＮＡ０との比であり、１から離れるほど実際のバルク・アクセプタ濃度ＮＡｒｅが仕様値ＮＡ０からずれていることを示す。なお、κは仕様値ＮＡ０に対する実際のバルク・アクセプタ濃度ＮＡｒｅの割合であるので０＜κとする。
パラメータθを、下式で定義する。
θ＝ＮＦｒｅ／ＮＦ０ ・・・式（４）
パラメータθは、実際のドナー濃度ＮＦｒｅと目標値ＮＦ０との比であり、１から離れるほど実際のドナー濃度ＮＦｒｅが目標値ＮＦ０からずれていることを示す。つまり、θが十分に１に近ければ、実際のバルク・アクセプタ濃度ＮＡｒｅが仕様値ＮＡ０に対してκ倍ずれた場合でも、κにほとんど依らずに、実際のドナー濃度ＮＦｒｅが目標値ＮＦ０とほぼ一致していることを示している。なお、θは目標値ＮＦ０に対する実際のドナー濃度ＮＦｒｅの割合であるので０＜θとする。
ここで、Ｎ型のドーパントがドープされた半導体基板の場合に、バルク・ドナー濃度ＮＦ０のばらつきが比較的に小さいＦＺ法で製造されたシリコンウエハの比抵抗ばらつきは、一般に下記の通りである。
・中性子照射ＦＺウエハ・・・±８％（比では０．９２から１．０８）
・ガスドープＦＺウエハ・・・±１２％（比では０．８８から１．１２）
このばらつきを参考にして、例えばθが０．８５以上、１．１５以下であれば、最終的なドナー濃度ＮＦｒｅのばらつきが、上述したＦＺ法のシリコンウエハのバルク・ドナー濃度と同程度になる。本明細書では、一例としてθの許容値を０．８５以上、１．１５以下とする。
実際のドナー濃度ＮＦｒｅは、実際のバルク・アクセプタ濃度ＮＡｒｅのばらつき（κ）の影響を受ける。一方で、水素ドナー濃度ＮＨのばらつきは、バルク・アクセプタ濃度ＮＡｒｅのばらつきに比べると、ほぼ０であると見做すことができる。このため、ドナー濃度の目標値ＮＦ０に対してバルク・アクセプタ濃度の仕様値ＮＡ０を小さくすることで、ドナー濃度ＮＦｒｅにおいてばらつく成分の割合を小さくすることが可能となる。
パラメータα´を、下式で定義する。
ＮＡ０＝α´×ＮＦ０ ・・・式（５）
ただし、α´はＮＦ０に対するＮ Ａ０ の割合であるので０＜α´である。また、バルク・アクセプタ濃度の仕様値Ｎ Ａ０ が水素ドナー濃度ＮＨ以上だと、ドナー濃度ＮＦｒｅが負となり、Ｎ型領域１２０がＰ型になってしまう。このため、バルク・アクセプタ濃度の仕様値Ｎ Ａ０ は、ドナー濃度ＮＨより小さい。
一方、バルク・アクセプタ濃度の仕様値Ｎ Ａ０ は、ドナー濃度の目標値ＮＦ０より小さくなくてもよい。しかし、バルク・アクセプタ濃度の仕様値Ｎ Ａ０ がドナー濃度の目標値ＮＦ０よりも大きいと、バルク・アクセプタ濃度の仕様値Ｎ Ａ０ が水素ドナー濃度ＮＨに近くなる。この場合、実際のドナー濃度ＮＦｒｅが、実際のバルク・アクセプタ濃度ＮＡｒｅの影響を強く受けることになり、ＮＦｒｅのばらつきが大きくなりやすい。よって、α´＜１であることが好ましい。
パラメータα´は、ドナー濃度の目標値ＮＦ０に対して、バルク・アクセプタ濃度の仕様値ＮＡ０をα´だけ小さく設定する、という意味のパラメータである。α´を、０にならない範囲で１よりもどれだけ小さい値とすれば、θがκによらずに、且つ、十分１に近づくかを検討する。
パラメータαを、下式で定義する。
α＝１／α´ ・・・式（６）
式（５）および式（６）から、下式が得られる。
ＮＡ０＝ＮＦ０／α ・・・式（７）
式（１）に式（７）を代入して、下式が得られる。
ＮＦ０＝ＮＨ－ＮＦ０／α つまり、ＮＨ＝（１＋１／α）ＮＦ０ ・・・式（８）
式（２）に式（８）および式（３）を代入して、下式が得られる。
ＮＦｒｅ＝（１＋１／α）ＮＦ０－κＮＡ０ ・・・式（９）
式（９）に式（７）を代入して、下式が得られる。
ＮＦｒｅ＝（１＋１／α）ＮＦ０－κ（１／α）ＮＦ０
＝（１＋１／α－κ／α）ＮＦ０ ・・・式（１０）
式（４）に式（１０）を代入して、下式が得られる。
θ＝１＋１／α－κ／α
＝１－（κ―１）／α ・・・式（１１）
式（６）および式（１１）から、下式が得られる。
θ＝１－α´（κ―１） ・・・式（１２）
図１６は、式（１２）で示されるα´とθとの関係を、κ毎に示したグラフである。上述したように、θは実際のドナー濃度ＮＦｒｅの目標値ＮＦ０に対する比率を示しており、κは実際のバルク・アクセプタ濃度ＮＡｒｅの仕様値ＮＡ０に対する比率を示している。また、θの許容値は０．８５以上、１．１５以下である。また、図１６には、α´の範囲Ａから範囲Ｌの各範囲を矢印で示している。
例えば、バルク・アクセプタ濃度の仕様値ＮＡ０を、ドナー濃度の目標値ＮＦ０の０．５倍以下、すなわち、α´を０．５以下（図１６に示す範囲Ａ）とする。この場合、例えばκが１．３の場合でも、θは０．８５以上、１．１５以下となり許容範囲になる。つまり実際のバルク・アクセプタ濃度ＮＡｒｅが仕様値ＮＡ０に比べて３０％高い場合でも、実際のドナー濃度ＮＦｒｅは、目標値ＮＦ０の０．８５倍以上、１．１５倍以下となる。また、κが０．７の場合でも、α´が０．５以下であれば、θは許容範囲となる。α´を０に近づけると、θは１に収束する。例えばκ＝２の場合、α´がほぼ０．１３以下であれば、θは許容範囲となる。
θを上記の許容範囲とするために、α´の好ましい上限の範囲として、例えば下記の範囲Ａ～範囲Ｈが考えられる。
（範囲Ａ）
α´が０．５以下。α´が０．５の場合、κが０．７～１．３の範囲内であれば、θが許容範囲内となる。ドナー濃度の目標値ＮＦ０が１×１０１４／ｃｍ３であり、α´が０．００１の場合、バルク・アクセプタ濃度の仕様値ＮＡ０は１×１０１１／ｃｍ３であり、約１２６０００Ωｃｍの比抵抗に相当する。
（範囲Ｂ）
α´が０．３３３以下。α´が０．３３３の場合、κが０．５～１．４の範囲内であれば、θが許容範囲内となる。ドナー濃度の目標値ＮＦ０が１×１０１４／ｃｍ３であり、α´が０．０１の場合、バルク・アクセプタ濃度の仕様値ＮＡ０は１×１０１２／ｃｍ３であり、約１２６００Ωｃｍの比抵抗に相当する。
（範囲Ｃ）
α´が０．２５以下。α´が０．２５の場合、κが０．３～１．６の範囲内であれば、θが許容範囲内となる。ドナー濃度の目標値ＮＦ０が１×１０１４／ｃｍ３であり、α´が０．０３の場合、バルク・アクセプタ濃度の仕様値ＮＡ０は３×１０１２／ｃｍ３であり、約４２１０Ωｃｍの比抵抗に相当する。
（範囲Ｄ）
α´が０．２以下。α´が０．２の場合、κが０．１～１．８の範囲内であれば、θが許容範囲内となる。ドナー濃度の目標値ＮＦ０が１×１０１４／ｃｍ３であり、α´が０．１の場合、バルク・アクセプタ濃度の仕様値ＮＡ０は１×１０１３／ｃｍ３であり、約１２６０Ωｃｍの比抵抗に相当する。
（範囲Ｅ）
α´が０．１以下。α´が０．１の場合、θの許容範囲の下限値０．８５に対しては、κが２．５以下であれば、θは許容範囲内となる。また、θの許容範囲の上限値１．１５に対しては、κが０．１でもθは十分許容範囲内となる。
（範囲Ｆ）
α´が０．０５以下。α´が０．０５の場合、θの許容範囲の下限値０．８５に対しては、κが４以下であれば、θは許容範囲内となる。また、θの許容範囲の上限値１．１５に対しては、κが０．１でもθは十分許容範囲内となる。
（範囲Ｇ）
α´が０．０３以下。α´が０．０３の場合、θの許容範囲の下限値０．８５に対しては、κが６以下であれば、θは許容範囲内となる。また、θの許容範囲の上限値１．１５に対しては、κが０．１でもθは十分許容範囲内となる。
（範囲Ｈ）
α´が０．０１以下。α´が０．０１の場合、θの許容範囲の下限値０．８５に対しては、κが１０でもθは十分許容範囲内となる。また、θの許容範囲の上限値１．１５に対しては、κが０．１でもθは十分許容範囲内となる。
α´を０に近づけると、θは１に収束する。このため、α´は、０より大きい値であればよい。α´の下限は、下記の範囲Ｉ～範囲Ｌであってもよい。
（範囲Ｉ）
α´が０．００１以上。ドナー濃度の目標値ＮＦ０を１×１０１４／ｃｍ３とすると、α´が０．００１の場合、バルク・アクセプタ濃度の仕様値ＮＡ０は１×１０１１／ｃｍ３であり、約１２６０００Ωｃｍの比抵抗に相当する。
（範囲Ｊ）
α´が０．０１以上。ドナー濃度の目標値ＮＦ０を１×１０１４／ｃｍ３とすると、α´が０．０１の場合、バルク・アクセプタ濃度の仕様値ＮＡ０は１×１０１２／ｃｍ３であり、約１２６００Ωｃｍの比抵抗に相当する。
（範囲Ｋ）
α´が０．０３以上。ドナー濃度の目標値ＮＦ０を１×１０１４／ｃｍ３とすると、α´が０．０３の場合、バルク・アクセプタ濃度の仕様値ＮＡ０は３×１０１２／ｃｍ３であり、約４２１０Ωｃｍの比抵抗に相当する。
（範囲Ｌ）
α´が０．０５以上。ドナー濃度の目標値ＮＦ０を１×１０１４／ｃｍ３とすると、α´が０．０５の場合、バルク・アクセプタ濃度の仕様値ＮＡ０は５×１０１２／ｃｍ３であり、約２５３０Ωｃｍの比抵抗に相当する。
一例として、実際のドナー濃度ＮＦｒｅは、ドリフト領域１８のドナー濃度に対応する。ドリフト領域１８のドナー濃度によって、半導体装置１００の耐圧が定まる。このため、半導体装置１００の定格電圧によって、ドリフト領域１８のドナー濃度ＮＦｒｅの好ましい範囲が定まる。ドナー濃度ＮＦｒｅに応じて、当該ドナー濃度ＮＦｒｅを安定させることができるバルク・アクセプタ濃度ＮＡｒｅの範囲が定まる。
図１７は、パラメータκの好ましい範囲の一例を説明する図である。上述したように、パラメータκは、実際のバルク・アクセプタ濃度ＮＡｒｅと仕様値ＮＡ０との比である。図１６において説明したように、最終ドナー濃度の目標値ＮＦ０に対する実際のドナー濃度ＮＦｒｅのズレ割合θは、所定の許容範囲θ０内となるように設定される。図１６の例では、許容範囲θ0は１５％（すなわち－１５％以上、１５％以下）である。ズレ割合θの上限値は１．１５、下限値は０．８５である。
バルク・アクセプタ濃度の仕様値Ｎ Ａ０ に対する実際の値ＮＡｒｅの誤差の割合κを所定の許容範囲に設定することで、比較的に広い範囲のα´に対してズレ割合θを許容範囲θ0内に抑えることができる。パラメータκの許容範囲を設定するべく、式（１２）をズレ割合θおよびα´を用いて変形して式（１３Ａ）とする。
κ＝（１－θ）／α´＋１ ・・・式（１３Ａ）
式（１３Ａ）において、本例のズレ割合θは、上限値（本例では１．１５）または下限値（本例では０．８５）である。
あるいは、式（１２）について、許容範囲θ0を用いて式（１３Ｂ）と変形してもよい。
κ＝－θ0／α´＋１ ・・・式（１３Ｂ）
式（１３Ｂ）において、本例の許容範囲θ0は１５％（すなわち－１５％以上、１５％以下）である。ズレ割合θの上限値は１．１５、下限値は０．８５である。式（１３Ｂ）でθ0の符号を－としているのは、式（１３Ａ）のズレ割合θの上限値および下限値と、式（１３Ｂ）の許容範囲θ0の上限値および下限値を、それぞれ対応させるためである。
θ０の許容範囲をドナー濃度の目標値ＮＦ０の±１５％とすると、θの上限値１．１５および下限値０．８５のそれぞれにおいて、下式となる。
κ＝－０．１５／α´＋１ （θ＝１．１５） ・・・式（１３Ｃ）
κ＝０．１５／α´＋１ （θ＝０．８５） ・・・式（１３Ｄ）
式（１３Ｃ）および式（１３Ｄ）から、α´に対してκがとるべき範囲は、図１７において斜線のハッチングで示す範囲となる。図１７において、曲線３０１は式（１３Ｄ）に対応し、曲線３０２が式（１３Ｃ）に対応する。すなわち、κの許容範囲は、α´が１以下の場合において、式（１３Ｄ）以下（すなわち曲線３０１以下）、且つ、式（１３Ｃ）以上（すなわち曲線３０２以上）の範囲である。図１７においては、α´が０．００１未満の範囲およびκが２０より大きい範囲を省略しているが、これらの範囲においても、曲線３０１と曲線３０２の間の領域はκの許容範囲である。なお、θ０の許容範囲は、±１０％であってよく、±７％であってよく、±５％であってよく、±３％であってもよい。一方、半導体装置１００の耐圧のばらつきがより許容できる場合は、θ０の許容範囲は、±３０％であってよく、±２０％であってもよい。
なお、製造後の半導体装置１００からは、実際のバルク・アクセプタ濃度ＮＡｒｅと、実際のドナー濃度ＮＦｒｅを測定できる。バルク・アクセプタ濃度ＮＡｒｅは、Ｎ型領域１２０の深さ方向における中央位置のアクセプタ濃度を用いてよく、半導体基板１０におけるアクセプタ濃度の最小値を用いてもよい。また、ドナー濃度ＮＦｒｅは、Ｎ型領域１２０の深さ方向における中央位置のドナー濃度を用いてよく、Ｎ型領域１２０のドナー濃度の平均値を用いてもよい。
半導体装置１００においては、κ＝１（すなわち、バルク・アクセプタ濃度の仕様値Ｎ Ａ０ と、実際のバルク・アクセプタ濃度ＮＡｒｅとの差が０）と仮定して、ＮＡｒｅ＝ＮＡ０としてよい。また、θ＝１（すなわち、ドナー濃度の目標値ＮＦ０と、実際のドナー濃度ＮＦｒｅとの差が０）と仮定して、ＮＦ０＝ＮＦｒｅとしてよい。これにより、α´は、ＮＡｒｅと、ＮＦｒｅを用いて式（５）から算出できる。α´＝ＮＡｒｅ／ＮＦｒｅが０．５以下であれば、バルク・アクセプタ濃度のばらつきの影響を十分低減して、ドナー濃度ＮＦｒｅのばらつきを小さくできていると判定してよい。α´＝ＮＡｒｅ／ＮＦｒｅは、範囲Ａから範囲Ｊにおいて示したいずれかの範囲であってもよい。
また、製造条件等から、ドナー濃度の目標値ＮＦ０およびバルク・アクセプタ濃度の仕様値Ｎ Ａ０ が判別できれば、式（３）および式（４）から、パラメータκおよびθを算出できる。これにより、さらに正確なパラメータα´を算出できる。なお、水素ドナー濃度ＮＨは、これらの値を用いて式（１）から算出できる。
本例では、水素ドナー濃度ＮＨのばらつきはバルク・アクセプタ濃度のばらつきに比べて無視できる程度に小さいことから、水素ドナー濃度ＮＨのばらつきを０とした。一方、水素ドナー濃度ＮＨのばらつきを有限の値を有するパラメータωとおいてもよい。この場合パラメータωは、水素ドナー濃度の目標値ＮＨ０に対する、実際の水素ドナー濃度ＮＨｒｅの割合として、下式のように定義する。
ω＝ＮＨｒｅ／ＮＨ０ ・・・式（１４）
水素ドナー濃度ＮＨのばらつきが０であるとは、式（１４）のパラメータωが１となることである。パラメータωを用いると、式（８）は、
ＮＨ０＝（１＋１／α）ＮＦ０ ・・・式（８Ｂ）
となり、式（９）は、
ＮＦｒｅ＝ω（１＋１／α）ＮＦ０－κＮＡ０ ・・・式（９Ｂ）
となり、式（１０）は、
ＮＦｒｅ＝ω（１＋１／α）ＮＦ０－κ（１／α）ＮＦ０
＝｛ω（１＋１／α）－κ／α｝ＮＦ０ ・・・式（１０Ｂ）
となる。
式（４）に式（１０Ｂ）を代入して、下式が得られる。
θ＝ω＋ω／α－κ／α
＝ω－（κ―ω）／α ・・・式（１１Ｂ）
式（６）および式（１１）から、下式が得られる。
θ＝ω－α´（κ―ω） ・・・式（１２Ｂ）
パラメータωは、水素ドナー濃度の目標値ＮＨ０に対する、実際の水素ドナー濃度ＮＨｒｅの割合であるので、０＜ωとする。パラメータωは十分１に近い。これは、水素ドナー濃度はイオン注入および熱処理による水素の拡散によって形成されるためであり、イオン注入と熱処理がばらつきの小さい工程手段のためである。
式（１２Ｂ）において、パラメータα´を０に近づけると、パラメータθはωに収束する。パラメータωを０．９とし、α´を０に近づけると、式（１２Ｂ）からθはω＝０．９に収束する。一方、パラメータωを１．１とし、α´を０に近づけると、式（１２Ｂ）からθはω＝１．１に収束する。パラメータωは、一例として０．９以上、１．１以下としてよく、０．９５以上１．０５以下としてよい。上述のようにパラメータωは十分１に近いので、式（１２Ｂ）においてω＝１とおいた式（１２）を用いてよい。
さらに、式（１２Ｂ）を特定のθ０およびα´を用いて変形して式（１５）とする。
κ＝（１－θ０／ω）（ω／α´）＋ω ・・・式（１５）
式（１５）においてパラメータωを１とおけば、式（１５）は式（１３）と同じになる。
図１８は、バルク・アクセプタ濃度ＮＡｒｅの好ましい範囲の一例を示す図である。本例においては、半導体基板１０の深さ方向の中央位置におけるドナー濃度ＮＦｒｅ（／ｃｍ３）は、（９．２０２４５×１０１５）／ｘ以上、（９．２０２４５×１０１６）／ｘ以下である。ただし、ｘは定格電圧（Ｖ）である。ドナー濃度ＮＦｒｅ（／ｃｍ３）は、ＦＺ法で形成された一般的な半導体基板におけるドリフト領域のドーピング濃度を参照して決定したが、ＭＣＺ法で形成された半導体基板のドリフト領域のドーピング濃度を参照して決定しても構わない。図１８においては、ドナー濃度ＮＦｒｅ（／ｃｍ３）の好ましい範囲の上限１１１および下限１１６を破線で示している。
図１８においては、α´が０．００１以上、０．５以下の場合のバルク・アクセプタ濃度ＮＡｒｅの好ましい範囲の上限１１３および下限１１４を実線で示している。バルク・アクセプタ濃度ＮＡｒｅの上限１１３は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限１１１にα´の上限値（０．５）を乗じた値である。バルク・アクセプタ濃度ＮＡｒｅの下限１１４は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の下限１１６にα´の下限値（０．００１）を乗じた値である。バルク・アクセプタ濃度ＮＡｒｅの上限１１３および下限１１４は下記の通りである。なお、各例における上限１１３および下限１１４の単位は（／ｃｍ３）である。上述したように、ｘは定格電圧（Ｖ）である。
・下限１１４：（９．２０２４５×１０１２）／ｘ
・上限１１３：（４．６０１２３×１０１６）／ｘ
図１９は、α´が０．０１以上、０．３３３以下の場合の、バルク・アクセプタ濃度ＮＡｒｅの好ましい範囲の一例を示す図である。なお、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限１１１および下限１１６は、図１８の例と同一である。バルク・アクセプタ濃度ＮＡｒｅの上限１１３は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限１１１にα´の上限値（０．３３３）を乗じた値である。バルク・アクセプタ濃度ＮＡｒｅの下限１１４は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の下限１１６にα´の下限値（０．０１）を乗じた値である。バルク・アクセプタ濃度ＮＡｒｅの上限１１３および下限１１４は下記の通りである。
・下限１１４：（９．２０２４５×１０１３）／ｘ
・上限１１３：（３．０６４４２×１０１６）／ｘ
図２０は、α´が０．０３以上、０．２５以下の場合の、バルク・アクセプタ濃度ＮＡｒｅの好ましい範囲の一例を示す図である。なお、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限１１１および下限１１６は、図１８の例と同一である。バルク・アクセプタ濃度ＮＡｒｅの上限１１３は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限１１１にα´の上限値（０．２５）を乗じた値である。バルク・アクセプタ濃度ＮＡｒｅの下限１１４は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の下限１１６にα´の下限値（０．０３）を乗じた値である。バルク・アクセプタ濃度ＮＡｒｅの上限１１３および下限１１４は下記の通りである。
・下限１１４：（２．７６０７４×１０１４）／ｘ
・上限１１３：（２．３００６１×１０１６）／ｘ
図２１は、α´が０．１以上、０．２以下の場合の、バルク・アクセプタ濃度ＮＡｒｅの好ましい範囲の一例を示す図である。なお、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限１１１および下限１１６は、図１８の例と同一である。バルク・アクセプタ濃度ＮＡｒｅの上限１１３は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限１１１にα´の上限値（０．２）を乗じた値である。バルク・アクセプタ濃度ＮＡｒｅの下限１１４は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の下限１１６にα´の下限値（０．１）を乗じた値である。バルク・アクセプタ濃度ＮＡｒｅの上限１１３および下限１１４は下記の通りである。
・下限１１４：（９．２０２４５×１０１４）／ｘ
・上限１１３：（１．８４０４９×１０１６）／ｘ
図２２は、α´が０．００１以上、０．１以下の場合の、バルク・アクセプタ濃度ＮＡｒｅの好ましい範囲の一例を示す図である。なお、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限１１１および下限１１６は、図１８の例と同一である。バルク・アクセプタ濃度ＮＡｒｅの上限１１３は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限１１１にα´の上限値（０．１）を乗じた値である。バルク・アクセプタ濃度ＮＡｒｅの下限１１４は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の下限１１６にα´の下限値（０．００１）を乗じた値である。バルク・アクセプタ濃度ＮＡｒｅの上限１１３および下限１１４は下記の通りである。
・下限１１４：（９．２０２４５×１０１２）／ｘ
・上限１１３：（９．２０２４５×１０１５）／ｘ
図２３は、α´が０．００２以上、０．０５以下の場合の、バルク・アクセプタ濃度ＮＡｒｅの好ましい範囲の一例を示す図である。なお、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限１１１および下限１１６は、図１８の例と同一である。バルク・アクセプタ濃度ＮＡｒｅの上限１１３は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限１１１にα´の上限値（０．０５）を乗じた値である。バルク・アクセプタ濃度ＮＡｒｅの下限１１４は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の下限１１６にα´の下限値（０．００２）を乗じた値である。バルク・アクセプタ濃度ＮＡｒｅの上限１１３および下限１１４は下記の通りである。
・下限１１４：（１．８４０４９×１０１３）／ｘ
・上限１１３：（４．６０１２３×１０１５）／ｘ
図２４は、α´が０．００５以上、０．０２以下の場合の、バルク・アクセプタ濃度ＮＡｒｅの好ましい範囲の一例を示す図である。なお、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限１１１および下限１１６は、図１８の例と同一である。バルク・アクセプタ濃度ＮＡｒｅの上限１１３は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限１１１にα´の上限値（０．０２）を乗じた値である。バルク・アクセプタ濃度ＮＡｒｅの下限１１４は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の下限１１６にα´の下限値（０．００５）を乗じた値である。バルク・アクセプタ濃度ＮＡｒｅの上限１１３および下限１１４は下記の通りである。
・下限１１４：（４．６０１２３×１０１３）／ｘ
・上限１１３：（１．８４０４９×１０１５）／ｘ
図２５は、α´が０．０１±０．００２の場合の、バルク・アクセプタ濃度ＮＡｒｅの好ましい範囲の一例を示す図である。なお、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限１１１および下限１１６は、図１８の例と同一である。バルク・アクセプタ濃度Ｎ Ａｒｅ の上限１１３は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の上限１１１にα´の上限値（０．０１）を乗じた値である。バルク・アクセプタ濃度ＮＡｒｅの下限１１４は、ドナー濃度ＮＦｒｅ（／ｃｍ３）の下限１１６にα´の下限値（０．００５）を乗じた値である。バルク・アクセプタ濃度ＮＡｒｅの上限１１３および下限１１４は下記の通りである。
・下限１１４：（９．２０２４５×１０１３）／ｘ
・上限１１３：（９．２０２４５×１０１４）／ｘ
なお、各範囲における上限１１３および下限１１４は、±２０％の幅を有してよい。
図１８から図２５に示したように、バルク・アクセプタ濃度ＮＡｒｅを、各例における上限１１３および下限１１４の間の濃度にすることで、最終的なドナー濃度ＮＦｒｅのばらつきを示すθを、許容範囲内に抑制できる。なお、下限１１４の曲線は、真性キャリア濃度よりも小さい場合がある。ここで真性キャリア濃度は、室温（例えば３００Ｋ）において１．４５×１０１０／ｃｍ３である。下限１１４の曲線の値が真性キャリア濃度よりも小さい場合は、下限１１４は真性キャリア濃度に置き換えてもよい。
図２６は、図７における領域Ｍの他の構造例を示す図である。領域Ｍは、トランジスタ部７０の一つのメサ部６０と、当該メサ部６０とＺ軸方向に重なる領域とを含む。図２６では、領域ＭのＺ軸方向における水素化学濃度ＣＨの分布、および、ネット・ドーピング濃度Ｄｎｅｔの分布を合わせて示している。図２６の上側の構造図および下側の分布図において、対応するＺ軸方向の位置を一点鎖線で示している。
本例においては、半導体基板１０の下面２３から注入位置１２６に水素イオンを注入している。水素化学濃度ＣＨは、下面２３から、半導体基板１０の上面２１側の領域まで分布してよい。つまり、水素化学濃度ＣＨは、半導体基板１０のＺ軸方向の中央よりも上面２１側まで分布していてよい。
半導体基板１０は、ネット・ドーピング濃度Ｄｎｅｔが、バルク・アクセプタ濃度ＮＡ０と同一のＰ型領域１９を有してよい。Ｐ型領域１９は、Ｎ型領域１２０と、半導体基板１０の上面２１との間に配置されてよい。本例のＰ型領域１９は、Ｎ型領域１２０の上端と接している。また、Ｐ型領域１９は、蓄積領域１６の下端、または、ベース領域１４の下端と接していてよい。Ｐ型領域１９よりも下面２３側における水素化学濃度ＣＨは、バルク・アクセプタ濃度ＮＡ０より大きくてよい。Ｐ型領域１９よりも下面２３側における水素化学濃度ＣＨは、注入位置１２６における水素化学濃度ＣＨの５０％以上であってもよい。注入位置１２６は、Ｐ型領域１９よりも下面２３側に配置されている。
注入位置１２６において、水素化学濃度ＣＨはピーク１３９を有する。ピーク１３９は、Ｐ型領域１９に接していてよい。ピーク１３９がＰ型領域１９に接するとは、水素化学濃度ＣＨがピーク１３９の頂点からバルク・アクセプタ濃度ＮＡ０になる深さ範囲に、Ｐ型領域１９の下端が配置されていることを指す。また、水素化学濃度ＣＨは、バッファ領域２０のキャリア濃度ピーク１３７と同一の個数のピーク１３８を有してよい。ピーク１３８は、キャリア濃度ピーク１３７と同一の深さ位置に設けられてよい。キャリア濃度Ｄｎｅｔは、ピーク１３９と同一の深さ位置にキャリア濃度ピーク１４１を有してよい。一方のピークの半値全幅内に、他方のピークの頂点が配置されている場合、２つのピークが同一の深さ位置に設けられているとしてよい。
水素化学濃度ＣＨは、Ｐ型領域１９において、上面２１に向かって減衰していてよい。水素化学濃度ＣＨは、Ｐ型領域１９よりも上方の領域において、上面２１に向かって減衰していてよい。図２６の例では、水素化学濃度ＣＨは、蓄積領域１６の一部の領域において、上面２１に向かって減衰している。
ゲートトレンチ部４０の下端４５は、Ｐ型領域１９に配置されていてよい。つまり、ゲートトレンチ部４０の下端４５は、Ｐ型領域１９に接していてよい。ダミートレンチ部３０の下端もＰ型領域１９に配置されていてよい。半導体装置１００は、ゲートトレンチ部４０の下端４５に接して、バルク・アクセプタ濃度ＮＡ０よりも高濃度のＰ型領域を有してもよい。これにより、ゲートトレンチ部４０の下端４５の近傍におけるアバランシェ降伏を抑制できる。当該Ｐ型領域は、ダミートレンチ部３０の下端にも設けられてよい。
なお破線で示すように、キャリア濃度Ｄｎｅｔは、Ｎ型領域において局所的なピークを有していてもよい。当該ピークは、バッファ領域２０のキャリア濃度ピーク１３７、および、注入位置１２６におけるキャリア濃度ピーク１４１とは異なるピークである。
図２７は、領域Ｍの他の構造例を示す図である。本例は、注入位置１２６の深さ位置が、図２６の例とは異なる。図２７において特に説明しない構造および製法は、図２６の例と同様である。
本例の注入位置１２６は、蓄積領域１６に設けられている。注入位置１２６は、ベース領域１４に設けられてよく、エミッタ領域１２に設けられていてもよい。注入位置１２６は、ゲートトレンチ部４０の下端４５よりも上面２１側に設けられてよい。
水素化学濃度ＣＨは、下面２３から、半導体基板１０の上面２１側の領域まで分布してよい。つまり、水素化学濃度ＣＨは、半導体基板１０のＺ軸方向の中央よりも上面２１側まで分布していてよい。水素化学濃度ＣＨは、半導体基板１０の上面２１まで分布していてもよい。つまり、水素が半導体基板１０の全体に分布していてよい。
本例の領域Ｍの全体は、ネット・ドーピング濃度Ｄｎｅｔが、バルク・アクセプタ濃度ＮＡ０より大きい。つまり、本例の領域ＭはＰ型領域１９を有さない。注入位置１２６において、水素化学濃度ＣＨはピーク１３９を有する。本例のピーク１３９は、蓄積領域１６に配置されている。ピーク１３９は、ベース領域１４に配置されてよく、エミッタ領域１２に配置されてもよい。キャリア濃度Ｄｎｅｔは、ピーク１３９と同一の深さ位置にキャリア濃度ピーク１４１を有してよい。
キャリア濃度Ｄｎｅｔは、蓄積領域１６において、リンを注入することで形成された少なくとも一つのキャリア濃度ピーク１４３を有してよい。つまり、蓄積領域１６は、リンで形成された少なくとも一つのキャリア濃度ピーク１４３と、水素ドナーで形成されたキャリア濃度ピーク１４１を有してよい。キャリア濃度ピーク１４１は、キャリア濃度ピーク１４３よりも下方に配置されてよい。
水素化学濃度ＣＨは、注入位置１２６よりも上面２１側において、上面２１に向かって減衰している。水素化学濃度ＣＨは、蓄積領域１６の少なくとも一部の領域において、上面２１に向かって減衰していてよい。水素化学濃度ＣＨは、ベース領域１４の少なくとも一部の領域において、上面２１に向かって減衰していてよい。水素化学濃度ＣＨは、エミッタ領域１２の少なくとも一部の領域において、上面２１に向かって減衰していてよい。
ゲートトレンチ部４０の下端４５は、Ｎ型領域１２０に配置されていてよい。つまり、ゲートトレンチ部４０の下端４５は、Ｎ型領域１２０に接していてよい。ダミートレンチ部３０の下端もＮ型領域１２０に配置されていてよい。
図２８は、領域Ｍの他の構造例を示す図である。本例は、半導体基板１０の上面２１からも、注入位置１２９に水素イオンを注入する点で、図２６または図２７の例と相違する。図２８において特に説明しない構造および製法は、図２６または図２７の例と同様である。
注入位置１２９は、注入位置１２６よりも下面２３側に配置されている。注入位置１２９と注入位置１２６のＺ軸方向の距離は、半導体基板１０の厚みの１／４以下であってよく、１／１０以下であってもよい。本例の注入位置１２６および注入位置１２９は、バッファ領域２０の上端と、ゲートトレンチ部４０の下端４５の間に配置されている。
本例では、上面２１からの注入位置１２９が、下面２３からの注入位置１２６よりも下側に配置されているので、半導体基板１０の全体に水素が分布する。また、上面２１から注入した水素イオンの通過領域と、下面２３から注入した水素イオンの通過領域は、注入位置１２６と注入位置１２９との間で重複する。このため、注入位置１２６と注入位置１２９との間の水素化学濃度ＣＨは、注入位置１２６よりも上面２１側、および、注入位置１２９よりも下面２３側の領域の水素化学濃度ＣＨよりも高くてよい。
本例の領域Ｍの全体は、ネット・ドーピング濃度Ｄｎｅｔが、バルク・アクセプタ濃度ＮＡ０より大きい。つまり、本例の領域ＭはＰ型領域１９を有さない。水素化学濃度ＣＨは、注入位置１２６にピーク１３９－１を有し、注入位置１２９にピーク１３９－２を有する。キャリア濃度Ｄｎｅｔは、ピーク１３９－１と同一の深さ位置にキャリア濃度ピーク１４１－１を有し、ピーク１３９－２と同一の深さ位置にキャリア濃度ピーク１４１－２を有してよい。
本例では、局所的にドーパントを注入した領域（例えば、エミッタ領域１２、ベース領域１４、コンタクト領域１５、蓄積領域１６、ウェル領域１１、バッファ領域２０、コレクタ領域２２、カソード領域８２、ガードリング９２およびチャネルストッパ１７４）以外の領域には、Ｎ型領域１２０が形成されている。Ｎ型領域１２０のうち、キャリア濃度ピーク１４１－１およびキャリア濃度ピーク１４１－２の間の領域には、キャリア濃度ピーク１４１－２より下側のＮ型領域１２０およびキャリア濃度ピーク１４１－１より上側のＮ型領域１２０よりも高濃度の高濃度領域１２３が設けられてよい。
本例では、水素化学濃度ＣＨおよびネット・ドーピング濃度Ｄｎｅｔは、Ｎ型領域１２０において、それぞれ２つのピークを有している。他の例では、水素化学濃度ＣＨおよびネット・ドーピング濃度Ｄｎｅｔは、Ｎ型領域１２０において、それぞれ１つのピークを有していてもよい。例えば、注入位置１２６および注入位置１２９が一致または近接している場合、ピーク１３９－１およびピーク１３９－２が重なり合って、一つのピークを形成する場合がある。同様に、キャリア濃度ピーク１４１－１およびキャリア濃度ピーク１４１－２が重なりあって、一つのピークを形成する場合がある。また、水素化学濃度ＣＨおよびネット・ドーピング濃度Ｄｎｅｔの少なくとも一方は、３つ以上のピークを有していてもよい。
ゲートトレンチ部４０の下端４５は、注入位置１２６よりも上方に配置されていてよい。本例のゲートトレンチ部４０の下端４５は、Ｎ型領域１２０に配置されている。つまり、ゲートトレンチ部４０の下端４５は、Ｎ型領域１２０に接している。ダミートレンチ部３０の下端もＮ型領域１２０に配置されていてよい。
図１から図２８において説明した半導体装置１００によれば、Ｐ型基板１１０からＮ型の半導体基板１０を生成するので、製造コストを低減できる。例えば、集積回路に用いられている直径３００ｍｍ以上の大口径のウエハを用いて、半導体装置１００を製造できる。また、半導体インゴットの製造方法は、フロートゾーン（ＦＺ）法、チョクラルスキー（ＣＺ）法、磁場印加チョクラルスキー（ＭＣＺ）法、その他の方法のいずれであってもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、１９・・・Ｐ型領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・下面、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５０・・・ゲート金属層、５２・・・エミッタ電極、５４・・・コンタクトホール、６０、６１・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、９０・・・エッジ終端構造部、９２・・・ガードリング、９４・・・フィールドプレート、１００・・・半導体装置、１０２・・・端辺、１０３・・・側壁、１１０・・・Ｐ型基板、１１２・・・ゲートパッド、１１１、１１３・・・上限、１１４、１１６・・・下限、１２０・・・Ｎ型領域、１２２・・・中央位置、１２３・・・高濃度領域、１２５、１２６・・・注入位置、１２７・・・注入位置、１２８・・・通過領域、１２９・・・注入位置、１３０・・・外周ゲート配線、１３１・・・活性側ゲート配線、１３７、１４１、１４３・・・キャリア濃度ピーク、１３８、１３９・・・ピーク、１４０・・・上面構造、１４２・・・下面構造、１４４・・・深さ位置、１６０・・・活性部、１７４・・・チャネルストッパ、１７６・・・終端領域、１９１・・・注入位置、２１４・・・直線近似分布、２１６・・・帯状範囲、３０１、３０２・・・曲線

Claims (18)

  1. Ｎ型領域が設けられた半導体基板を備え、
    前記Ｎ型領域は、前記半導体基板の深さ方向における中央位置を含む領域であり、
    前記Ｎ型領域は、前記中央位置において、キャリア濃度より低濃度であって、キャリア濃度の０．００１倍以上の濃度のアクセプタを含み、
    前記Ｎ型領域において、バルク・アクセプタ濃度の仕様値Ｎ Ａ０ に対する実際のバルク・アクセプタ濃度Ｎ Ａｒｅ の割合κを、κ＝Ｎ Ａｒｅ ／Ｎ Ａ０ とし、
    最終ドナー濃度の目標値Ｎ Ｆ０ に対する実際のドナー濃度Ｎ Ｆｒｅ の割合θを、θ＝Ｎ Ｆｒｅ ／Ｎ Ｆ０ として、前記θの上限値をθ ＋ とし、前記θの下限値をθ － とし、前記θ ＋ は１．１５であり、前記θ － は０．８５であり、
    前記割合κおよび前記θの上限値θ ＋ および下限値θ － が、下式を満たし、
    （１－θ ＋ ）／α´＋１≦κ≦（１－θ － ）／α´＋１
    ただし、α´＝Ｎ Ａ０ ／Ｎ Ｆ０ 、Ｎ Ｆ０ は前記Ｎ型領域のドナー濃度の目標値である
    半導体装置。
  2. 前記半導体基板は、
    トランジスタ部およびダイオード部の少なくとも一方が形成された活性領域と、
    前記半導体基板の上面視において前記活性領域を囲んで設けられ、Ｐ型のガードリングが複数形成されたエッジ終端構造部と
    を有し、
    ２つの前記ガードリングの間には、前記キャリア濃度の０．００１倍以上、０．９倍未満の濃度の前記アクセプタを含む前記Ｎ型領域が設けられている
    請求項１に記載の半導体装置。
  3. 前記半導体基板の側壁と接しない範囲に、前記Ｎ型領域が設けられている
    請求項１または２に記載の半導体装置。
  4. 前記Ｎ型領域において、ドナー濃度ＮＦに対するバルク・アクセプタ濃度ＮＡの割合ＮＡ／ＮＦが、０．５以下である
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記半導体基板は、
    上面に設けられたトレンチ部と、
    前記トレンチ部の下端に接したＰ型領域と
    を有する
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記Ｎ型領域は、
    水素化学濃度の濃度ピークと、
    前記濃度ピークから前記半導体基板の前記中央位置に向かう方向において、前記半導体基板の厚みの４０％以上の範囲に渡って、前記水素化学濃度の他の濃度ピークが設けられていない領域と
    を有する請求項１から５のいずれか一項に記載の半導体装置。
  7. Ｎ型領域が設けられた半導体基板を備え、
    前記Ｎ型領域は、前記半導体基板の深さ方向における中央位置を含む領域であり、
    前記Ｎ型領域は、前記中央位置において、キャリア濃度より低濃度であって、キャリア濃度の０．００１倍以上の濃度のアクセプタを含み、
    水素化学濃度の複数の濃度ピークを備え、
    前記複数の濃度ピークは、
    前記半導体基板の上面側に配置され、前記半導体基板の前記中央位置に最も近い第１濃度ピークと、
    前記半導体基板の下面側に配置され、前記半導体基板の前記中央位置に最も近い第２濃度ピークと
    を含み、
    前記第１濃度ピークと前記第２濃度ピークとの前記深さ方向における距離が、前記半導体基板の厚みの４０％以上であり、前記第１濃度ピークと前記第２濃度ピークとの間には、前記水素化学濃度の他の濃度ピークが設けられていない
    半導体装置。
  8. 前記Ｎ型領域と、前記半導体基板の下面との間に設けられ、前記Ｎ型領域よりもドーピング濃度の高いバッファ領域を更に備え、
    前記第２濃度ピークは前記バッファ領域に設けられる
    請求項７に記載の半導体装置。
  9. 前記半導体基板の上面から前記Ｎ型領域まで設けられたトレンチ部を更に備え、
    前記第１濃度ピークは、前記トレンチ部の下端から前記半導体基板の前記上面との間に配置されている
    請求項７または８に記載の半導体装置。
  10. Ｎ型領域が設けられた半導体基板を備え、
    前記Ｎ型領域は、前記半導体基板の深さ方向における中央位置を含む領域であり、
    前記Ｎ型領域は、前記中央位置において、キャリア濃度より低濃度であって、キャリア濃度の０．００１倍以上の濃度のアクセプタを含み、
    前記半導体基板の上面側に配置されたヘリウム化学濃度の濃度ピークと、
    前記ヘリウム化学濃度の濃度ピークよりも前記半導体基板の下面側に配置された１つ以上の水素化学濃度の濃度ピークと
    を備え、
    前記水素化学濃度の濃度ピークのうち、前記ヘリウム化学濃度の濃度ピークに最も近い濃度ピークと、前記ヘリウム化学濃度の濃度ピークとの前記深さ方向における距離が、前記半導体基板の厚みの４０％以上である
    半導体装置。
  11. 前記半導体基板の上面側に配置された空孔型欠陥の密度ピークを備え、
    前記密度ピークから前記半導体基板の下面側に向かう方向において、前記半導体基板の厚みの４０％以上の範囲に渡って、前記空孔型欠陥の他の密度ピークが設けられていない
    請求項１から１０のいずれか一項に記載の半導体装置。
  12. 前記Ｎ型領域は、前記キャリア濃度が一定濃度である領域が、前記半導体基板の厚みの２０％以上の範囲にわたって設けられる
    請求項１から１０のいずれか一項に記載の半導体装置。
  13. 前記Ｎ型領域は、前記半導体基板の厚みの３０％以上の厚さの所定の領域において、濃度幅が１７％の帯状範囲内にドナー濃度が分布する
    請求項１から１２のいずれか一項に記載の半導体装置。
  14. Ｎ型領域が設けられた半導体基板を備え、
    前記Ｎ型領域は、前記半導体基板の深さ方向における中央位置を含む領域であり、
    前記Ｎ型領域は、前記中央位置において、キャリア濃度より低濃度であって、キャリア濃度の０．００１倍以上の濃度のアクセプタを含み、
    前記Ｎ型領域の全体に、硫黄またはセレンが分布している
    半導体装置。
  15. Ｐ型の半導体基板を準備する準備段階と、
    前記Ｐ型の半導体基板にドナーを注入して熱処理することで、前記半導体基板の深さ方向における中央位置を含むＮ型領域を形成する第１反転段階と
    を備え、
    前記第１反転段階において、前記Ｐ型の半導体基板の上面側のウェル領域にドナーを注入し、前記Ｐ型の半導体基板の下面から前記ウェル領域に水素イオンを注入して熱処理する
    半導体装置の製造方法。
  16. 前記第１反転段階において、
    前記半導体基板に水素イオンを注入し、
    前記水素イオンを注入した位置から前記半導体基板の前記中央位置に向かう方向において、前記半導体基板の厚みの４０％以上の範囲に渡って他の水素イオンを注入しない状態で、前記半導体基板を熱処理して前記Ｎ型領域を形成する
    請求項１５に記載の半導体装置の製造方法。
  17. Ｐ型の半導体基板を準備する準備段階と、
    前記Ｐ型の半導体基板にドナーを注入して熱処理することで、前記半導体基板の深さ方向における中央位置を含むＮ型領域を形成する第１反転段階と
    を備え、
    前記第１反転段階において、前記Ｐ型の半導体基板の上面側に硫黄またはセレンを注入して熱処理する
    半導体装置の製造方法。
  18. 前記Ｎ型領域にアクセプタを注入して、Ｐ型領域を形成する第２反転段階を更に備える
    請求項１５から１７のいずれか一項に記載の半導体装置の製造方法。
JP2021519510A 2019-05-16 2020-05-15 半導体装置および半導体装置の製造方法 Active JP7173312B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019093148 2019-05-16
JP2019093148 2019-05-16
PCT/JP2020/019546 WO2020230900A1 (ja) 2019-05-16 2020-05-15 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020230900A1 JPWO2020230900A1 (ja) 2021-10-28
JP7173312B2 true JP7173312B2 (ja) 2022-11-16

Family

ID=73289022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021519510A Active JP7173312B2 (ja) 2019-05-16 2020-05-15 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US11935945B2 (ja)
JP (1) JP7173312B2 (ja)
CN (1) CN113169123A (ja)
WO (1) WO2020230900A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6311840B2 (ja) * 2015-06-17 2018-04-18 富士電機株式会社 半導体装置および半導体装置の製造方法
CN111900087B (zh) * 2020-08-31 2022-09-20 华虹半导体(无锡)有限公司 Igbt器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023327A (ja) 2010-06-14 2012-02-02 Fuji Electric Co Ltd 半導体装置の製造方法
WO2013073623A1 (ja) 2011-11-15 2013-05-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2014208404A1 (ja) 2013-06-26 2014-12-31 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017028250A (ja) 2015-07-16 2017-02-02 富士電機株式会社 半導体装置及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002075262A1 (fr) * 2001-03-16 2002-09-26 Seiko Epson Corporation Element de detection infrarouge et procede de fabrication de cet element et equipement de mesure de la temperature
JP4096838B2 (ja) 2003-08-20 2008-06-04 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP5228282B2 (ja) 2006-03-28 2013-07-03 トヨタ自動車株式会社 電力用半導体装置及びその製造方法
JP2008021981A (ja) * 2006-06-16 2008-01-31 Toshiba Corp 絶縁ゲートバイポーラトランジスタ及びその製造方法
US20080079108A1 (en) * 2006-09-29 2008-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Improving Sensitivity of Backside Illuminated Image Sensors
JP5507287B2 (ja) * 2010-02-22 2014-05-28 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
DE102011113549B4 (de) 2011-09-15 2019-10-17 Infineon Technologies Ag Ein Halbleiterbauelement mit einer Feldstoppzone in einem Halbleiterkörper und ein Verfahren zur Herstellung einer Feldstoppzone in einem Halbleiterkörper
DE102013216195B4 (de) 2013-08-14 2015-10-29 Infineon Technologies Ag Verfahren zur Nachdotierung einer Halbleiterscheibe
US10211325B2 (en) 2014-01-28 2019-02-19 Infineon Technologies Ag Semiconductor device including undulated profile of net doping in a drift zone
US9312135B2 (en) 2014-03-19 2016-04-12 Infineon Technologies Ag Method of manufacturing semiconductor devices including generating and annealing radiation-induced crystal defects
DE102014116666B4 (de) 2014-11-14 2022-04-21 Infineon Technologies Ag Ein Verfahren zum Bilden eines Halbleiterbauelements
JP6272799B2 (ja) * 2015-06-17 2018-01-31 富士電機株式会社 半導体装置および半導体装置の製造方法
US10468510B2 (en) 2015-07-16 2019-11-05 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of the same
DE102016112139B3 (de) 2016-07-01 2018-01-04 Infineon Technologies Ag Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
JP6757955B2 (ja) * 2016-09-26 2020-09-23 国立研究開発法人産業技術総合研究所 ｎ型ＳｉＣ単結晶基板及びその製造方法、並びにＳｉＣエピタキシャルウェハ
DE102016120771B3 (de) 2016-10-31 2018-03-08 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012023327A (ja) 2010-06-14 2012-02-02 Fuji Electric Co Ltd 半導体装置の製造方法
WO2013073623A1 (ja) 2011-11-15 2013-05-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2014208404A1 (ja) 2013-06-26 2014-12-31 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2017028250A (ja) 2015-07-16 2017-02-02 富士電機株式会社 半導体装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
キャノシス株式会社，シリコンウェハー規格表，インターネット, [検索日 2022.6.3]，日本，第１頁，＜URL:https://www.canosis.co.jp/pdf/si-wafer_std_SEMIvsJEITA.pdf＞

Also Published As

Publication number Publication date
CN113169123A (zh) 2021-07-23
US20210265492A1 (en) 2021-08-26
WO2020230900A1 (ja) 2020-11-19
US11935945B2 (en) 2024-03-19
JPWO2020230900A1 (ja) 2021-10-28

Similar Documents

Publication Publication Date Title
US11735424B2 (en) Semiconductor device and manufacturing method thereof
WO2021029285A1 (ja) 半導体装置
JP7215599B2 (ja) 半導体装置および半導体装置の製造方法
JP2021182614A (ja) 半導体装置および半導体装置の製造方法
JP2022126856A (ja) 半導体装置
JP7173312B2 (ja) 半導体装置および半導体装置の製造方法
US20220149159A1 (en) Semiconductor device
US20210384330A1 (en) Semiconductor device and manufacturing method
JP7222435B2 (ja) 半導体装置および半導体装置の製造方法
WO2022196768A1 (ja) 半導体装置
US20220216056A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP7279806B2 (ja) 半導体装置および半導体装置の製造方法
US20220216055A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20230144542A1 (en) Manufacturing method of semiconductor device and semiconductor device
WO2024122541A1 (ja) 半導体装置および半導体装置の製造方法
US20240128320A1 (en) Semiconductor device and manufacturing method
US20240030322A1 (en) Semiconductor apparatus, and manufacturing method thereof
US20230038712A1 (en) Semiconductor device
US20220085166A1 (en) Semiconductor apparatus and manufacturing method of semiconductor apparatus
JP7231066B2 (ja) 半導体装置および半導体装置の製造方法
WO2024128072A1 (ja) 半導体装置および半導体装置の製造方法
JP2022161357A (ja) 半導体装置および製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221017

R150 Certificate of patent or registration of utility model

Ref document number: 7173312

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150