JP7231066B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7231066B2
JP7231066B2 JP2021571240A JP2021571240A JP7231066B2 JP 7231066 B2 JP7231066 B2 JP 7231066B2 JP 2021571240 A JP2021571240 A JP 2021571240A JP 2021571240 A JP2021571240 A JP 2021571240A JP 7231066 B2 JP7231066 B2 JP 7231066B2
Authority
JP
Japan
Prior art keywords
region
concentration
semiconductor substrate
hydrogen
depth position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021571240A
Other languages
English (en)
Other versions
JPWO2021145397A1 (ja
Inventor
源宜 窪内
尚 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2021145397A1 publication Critical patent/JPWO2021145397A1/ja
Application granted granted Critical
Publication of JP7231066B2 publication Critical patent/JP7231066B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置および製造方法に関する。
従来、半導体基板の所定の深さに水素を注入して拡散させることで、水素が通過した領域に形成された格子欠陥と水素が結合してドナー化し、ドーピング濃度を高くできる技術が知られている（例えば、特許文献１参照）。また、ダイオードの逆回復特性を向上させるべく、キャリアのライフタイムを調整する技術が知られている（例えば、特許文献２参照）。
特許文献１ 再公表特許第２０１６－２０４２２７号
特許文献２ 特開２０１５－１８５７４２号公報
 解決しようとする課題
キャリアライフタイムを調整する領域を、容易に且つ半導体基板の所定の面に対するダメージが小さい方法で形成する。
一般的開示
上記課題を解決するために、本発明の第１の態様においては、上面および下面を有する半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の上面側の領域に設けられ、第１深さ位置に第１不純物の第１化学濃度ピークを有する第１領域を備えてよい。半導体装置は、半導体基板において第１領域とは異なる領域に設けられ、第１深さ位置に第１不純物の第２化学濃度ピークを有する第２領域を備えてよい。第１深さ位置において、第２領域の再結合中心の濃度が、第１領域の前記再結合中心の濃度よりも低くてよい。
第１深さ位置において、第１領域の第１化学濃度ピークのピーク値と第２領域の第２化学濃度ピークのピーク値との比は、第１領域の再結合中心の濃度と第２領域の再結合中心の濃度との比よりも１に近くてよい。
第１化学濃度ピークのピーク値と、第２化学濃度ピークのピーク値とが同一であってよい。
第１領域は、第１深さ位置に、再結合中心の濃度ピークを有してよい。
第１領域における再結合中心の濃度ピークの半値全幅の深さ範囲で、第１領域における水素化学濃度を深さ方向に積分した第１積分値が、深さ範囲で第２領域における水素化学濃度を深さ方向に積分した第２積分値よりも小さくてよい。
第１深さ位置において、第２領域の水素化学濃度が、第１領域の水素化学濃度よりも高くてよい。
第１領域における第１深さ位置から半導体基板の下面までの範囲で水素化学濃度を深さ方向に積分した第３積分値が、第２領域における第１深さ位置から半導体基板の下面までの範囲で水素化学濃度を深さ方向に積分した第４積分値よりも小さくてよい。
半導体装置は、第１領域と半導体基板の下面との間に配置された第１下面側領域を備えてよい。半導体装置は、第２領域と半導体基板の下面との間に設けられ、第２深さ位置に水素化学濃度のピークを有する第２下面側領域を備えてよい。第１下面側領域の第２深さ位置における水素化学濃度は、第２下面側領域の第２深さ位置における水素化学濃度よりも小さくてよい。
半導体装置は、第１領域と半導体基板の上面との間に配置された第１上面側領域を備えてよい。半導体装置は、第２領域と半導体基板の上面との間に設けられ、第３深さ位置に水素化学濃度のピークを有する第２上面側領域を備えてよい。第２上面側領域の第３深さ位置における水素化学濃度は、第１上面側領域の第３深さ位置における水素化学濃度よりも大きくてよい。
第１不純物の化学濃度分布は、第１化学濃度ピークから半導体基板の上面に向かう上側裾と、第１化学濃度ピークから下面に向かう下側裾とを有してよい。上側裾は、下側裾よりも第１不純物の化学濃度が急峻に減少してよい。
第１不純物はヘリウムであってよい。
半導体装置は、半導体基板の上面に設けられたゲート絶縁膜を備えてよい。
半導体装置は、半導体基板に設けられたＮ型のドリフト領域を備えてよい。ドリフト領域と半導体基板の下面との間に設けられ、ドリフト領域よりもドーピング濃度の高いＮ型のバッファ領域を備えてよい。第２領域の下方におけるバッファ領域は、第２下面側領域を含んでよい。第１領域の下方におけるバッファ領域は、第１下面側領域を含んでよい。
第１下面側領域は、水素以外のＮ型ドーパントの化学濃度ピークを有してよい。
半導体装置は、半導体基板の下面にＰ型のコレクタ領域を有するトランジスタ部を備えてよい。半導体装置は、半導体基板の下面にＮ型のカソード領域を有するダイオード部を備えてよい。第２領域はトランジスタ部に設けられてよい。第１領域はダイオード部に設けられてよい。
半導体基板はＮ型のドリフト領域を有してよい。半導体装置は、ドリフト領域と半導体基板の下面との間にＰ型のコレクタ領域を有するトランジスタ部を備えてよい。半導体装置は、ドリフト領域と半導体基板の下面との間にＮ型のカソード領域を有するダイオード部を備えてよい。第２上面側領域はトランジスタ部に設けられてよい。第１上面側領域はダイオード部に設けられてよい。
トランジスタ部は、ドリフト領域と半導体基板の上面との間に配置されたＰ型のベース領域を有してよい。第３深さ位置は、ベース領域の下端よりも上方に配置されていてよい。
トランジスタ部は、ドリフト領域と半導体基板の上面との間に配置され、ベース領域よりもドーピング濃度の高い高濃度領域を有してよい。第３深さ位置は、高濃度領域の下端よりも浅い位置に配置されていてよい。
半導体装置は、半導体基板の上面の上方に配置されたエミッタ電極を備えてよい。第３深さ位置は、エミッタ電極と接する半導体基板の上面からの深さ方向の距離が１μｍ以下であってよい。
本発明の第２の態様においては、上面および下面を有する半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板に設けられた第１領域を備えてよい。半導体装置は、半導体基板において第１領域と同一の深さ位置に設けられた第２領域を備えてよい。第１領域は、第２領域よりも再結合中心の濃度が高くてよい。第２領域は、第１領域よりも水素化学濃度が高くてよい。
本発明の第３の態様においては、半導体装置の製造方法を提供する。製造方法は、上面および下面を有する半導体基板に荷電粒子を注入して、再結合中心を形成する第１注入段階を備えてよい。製造方法は、上面視において第１注入段階で荷電粒子が注入された領域のうちの一部に、荷電粒子の飛程よりも短い飛程で水素イオンを注入する第２注入段階を備えてよい。製造方法は、半導体基板を熱処理して半導体基板中の水素を拡散させて、再結合中心を上面視において局所的に回復させる熱処理段階を備えてよい。
熱処理段階の後に、第２注入段階で水素イオンを注入することで形成された水素化学濃度ピークを含む半導体基板の部分を研削してよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の一例を示す断面図である。 半導体装置１００の製造方法の一例を説明する図である。 図１および図２のＡ－Ａ線およびＢ－Ｂ線における、荷電粒子、再結合中心および水素の濃度分布を示している。 Ａ－Ａ線における水素化学濃度ＤｈＡおよび再結合中心濃度ＤｒｃＡと、Ｂ－Ｂ線における水素化学濃度ＤｈＢおよび再結合中心濃度ＤｒｃＢを比較する図である。 図１および図２のＡ－Ａ線およびＢ－Ｂ線における、荷電粒子、再結合中心および水素の濃度分布の他の例を示している。 半導体装置１００の製造方法の他の例を説明する図である。 半導体装置１００の製造方法の他の例を説明する図である。 図７のＡ－Ａ線およびＢ－Ｂ線における、再結合中心および水素の濃度分布を示している。 半導体装置１００の他の構造例を示す図である。 図９に示した半導体装置１００の製造方法の一例を示す図である。 図１０のＡ－Ａ線およびＢ－Ｂ線における、荷電粒子、再結合中心および水素の濃度分布を示している。 半導体装置１００の一例を示す上面図である。 図１２における領域Ｄの拡大図である。 図１３におけるｅ－ｅ断面の一例を示す図である。 図１４のＦ－Ｆ線におけるドーピング濃度、および、水素化学濃度の分布例を示す図である。 図１４のＧ－Ｇ線におけるドーピング濃度、および、リン化学濃度の分布例を示す図である。 ｅ－ｅ断面の他の構造例を示す図である。 図１７に示した半導体装置１００の製造方法の一例を示す図である。 第２上面側領域２７０が設けられたメサ部６０の他の構造例を示す図である。 第２上面側領域２７０が設けられたメサ部６０の他の構造例を示す図である。 第２上面側領域２７０が設けられたメサ部６０の他の構造例を示す図である。 半導体装置１００の製造方法の一例を示す図である。 半導体装置１００の製造方法の他の例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
また、半導体基板の深さ方向における中心から、半導体基板の上面までの領域を、上面側と称する場合がある。同様に、半導体基板の深さ方向における中心から、半導体基板の下面までの領域を、下面側と称する場合がある。本明細書では、半導体基板の深さ方向における中心位置をＺｃと称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を水素ドナーと称する場合がある。
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。本明細書の単位系は、特に断りがなければＳＩ単位系である。長さの単位をｃｍで表示することがあるが、諸計算はメートル（ｍ）に換算してから行ってよい。
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、Ｎ型領域のドーピング濃度をドナー濃度と称する場合があり、Ｐ型領域のドーピング濃度をアクセプタ濃度と称する場合がある。
また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。本明細書において、単位体積当りの濃度表示にａｔоｍｓ／ｃｍ３、または、／ｃｍ３を用いる。この単位は、半導体基板内のドナーまたはアクセプタ濃度、または、化学濃度に用いられる。ａｔоｍｓ表記は省略してもよい。
ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。
ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。本明細書における各濃度は、室温における値でよい。室温における値は、一例として３００Ｋ（ケルビン）（約２６．９℃）のときの値を用いてよい。
図１は、半導体装置１００の一例を示す断面図である。半導体装置１００は半導体基板１０を備える。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板である。
半導体基板１０には、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のトランジスタ素子、および、還流ダイオード（ＦＷＤ）等のダイオード素子の少なくとも一方が形成されている。図１においては、トランジスタ素子およびダイオード素子の各電極、半導体基板１０の内部に設けられた各領域を省略している。トランジスタ素子およびダイオード素子の構成例は後述する。
本例の半導体基板１０は、Ｎ型のバルク・ドナーが全体に分布している。バルク・ドナーは、半導体基板１０の元となるインゴットの製造時に、インゴット内に略一様に含まれたドーパントによるドナーである。本例のバルク・ドナーは、水素以外の元素である。バルク・ドナーのドーパントは、例えばリン、アンチモン、ヒ素、セレンまたは硫黄であるが、これに限定されない。本例のバルク・ドナーは、リンである。バルク・ドナーは、Ｐ型の領域にも含まれている。
半導体基板１０は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法（ＣＺ法）、磁場印加型チョクラルスキー法（ＭＣＺ法）、フロートゾーン法（ＦＺ法）のいずれかで製造されよい。本例におけるインゴットは、ＭＣＺ法で製造されている。ＭＣＺ法で製造された基板に含まれる酸素濃度は１×１０１７～７×１０１７／ｃｍ３である。ＦＺ法で製造された基板に含まれる酸素濃度は１×１０１５～５×１０１６／ｃｍ３である。酸素濃度が高い方が水素ドナーが生成しやすい傾向がある。バルク・ドナー濃度は、半導体基板１０の全体に分布しているバルク・ドナーの化学濃度を用いてよく、当該化学濃度の９０％から１００％の間の値であってもよい。また、半導体基板１０は、リン等のドーパントを含まないノンドープ基板を用いてもよい。その場合、ノンドーピング基板のバルク・ドナー濃度（Ｄ０）は例えば１×１０１０／ｃｍ３以上、５×１０１２／ｃｍ３以下である。ノンドーピング基板のバルク・ドナー濃度（Ｄ０）は、好ましくは１×１０１１／ｃｍ３以上である。ノンドーピング基板のバルク・ドナー濃度（Ｄ０）は、好ましくは５×１０１２／ｃｍ３以下である。
半導体基板１０は、互いに向かい合う上面２１および下面２３を有する。上面２１および下面２３は、半導体基板１０の２つの主面である。本明細書では、上面２１および下面２３と平行な面における直交軸をＸ軸およびＹ軸、上面２１および下面２３と垂直な軸をＺ軸とする。
半導体基板１０の上面側には、第１領域２１０および第２領域２２０が設けられている。第１領域２１０および第２領域２２０は、ＸＹ面における位置が異なり、且つ、Ｙ軸方向における位置が同一であってよい。本例においては、第１領域２１０および第２領域２２０は、ＸＹ面において接して配置されている。また、第１領域２１０および第２領域２２０は、共に第１深さ位置Ｚ１を含む深さ範囲に設けられている。
第１領域２１０には、キャリア（電子または正孔）の再結合中心が、周辺よりも高い濃度で設けられている。図１においては、再結合中心を模式的にバツ印で示している。再結合中心は、空孔や複空孔などの空孔を主体とする格子欠陥であってよく、転位であってよく、格子間原子であってよく、遷移金属等であってよい。
再結合中心は、例えば水素イオン、ヘリウムイオン、電子等の荷電粒子を、下面２３から半導体基板１０に注入することで形成できる。水素イオンまたはヘリウムイオン等のイオンを注入する場合、イオンの飛程が第１深さ位置Ｚ１となるように、イオンの加速エネルギーを調整する。
第２領域２２０における再結合中心の濃度は、第１領域２１０における再結合中心の濃度よりも低い。例えば第１深さ位置Ｚ１における再結合中心の濃度を比べた場合に、第２領域２２０は第１領域２１０よりも低濃度である。このように、同一の深さ位置において、選択的に高濃度の再結合中心を設けることで、半導体装置１００の特性を調整できる。例えば、トランジスタとダイオードが同一基板に設けられた半導体装置１００においては、ダイオードに高濃度の再結合中心を設け、トランジスタには再結合中心を設けないか、または、低濃度の再結合中心を設ける場合がある。これにより、ダイオードの逆回復時間を短縮しつつ、トランジスタにおけるリーク電流の増大を抑制できる。
なお、半導体基板１０の上面２１にゲート絶縁膜等が設けられている場合に上面２１から荷電粒子を注入すると、ゲート絶縁膜がダメージを受けて、閾値電圧等の特性が変化してしまう場合がある。これに対して荷電粒子を下面２３から半導体基板１０に注入することで、半導体基板１０の上面２１へのダメージを抑制できる。
しかし、下面２３から上面２１側に荷電粒子を注入する場合、荷電粒子の加速エネルギーが高くなる。このような場合に、ＸＹ面において選択的に荷電粒子を注入しようとすると、荷電粒子を遮蔽するためのフォトレジスト等のマスクを設けることが困難になる。例えば、マスクの膜厚が非常に大きくなるので、パターニングが難しくなる。
本例では、第１領域２１０および第２領域２２０の両方を含む領域に対して、荷電粒子を注入する。これにより、第１領域２１０および第２領域２２０の両方に再結合中心が同程度の濃度で形成される。
その後、Ｚ軸方向から観察した場合において第２領域２２０と重なる領域に、荷電粒子よりも短い飛程で水素イオン（例えばプロトン）を注入する。水素イオンの注入は、下面２３から行ってよく、上面２１から行ってもよい。水素イオンの飛程を小さくしているので、注入面へのダメージは小さく、且つ、選択的な遮蔽も容易である。水素イオンを注入した後に、半導体基板１０を熱処理することで、水素イオンが第２領域２２０まで拡散して、第２領域２２０における再結合中心と結合する。これにより、第２領域２２０における再結合中心の濃度を、第１領域２１０における再結合中心の濃度よりも低くできる。
図２は、半導体装置１００の製造方法の一例を説明する図である。まず、第１注入段階Ｓ２０１において、半導体基板１０の下面２３から第１深さ位置Ｚ１に、ヘリウムイオンまたは水素イオン等の荷電粒子を注入する。第１注入段階Ｓ２０１においては、第１領域２１０および第２領域２２０の両方を含む領域に対して、荷電粒子を注入する。荷電粒子の注入は、半導体基板１０のＸＹ面における全体に対して行ってもよい。これにより、第１領域２１０および第２領域２２０の両方に再結合中心が同程度の濃度で形成される。
次に、第２注入段階Ｓ２０２において、上面視において第１注入段階Ｓ２０１で荷電粒子が注入された領域のうちの一部に、荷電粒子の飛程よりも短い飛程で水素イオンを注入する。水素イオンの飛程は、荷電粒子の飛程の半分以下であってよく、１／４以下であってよく、１／１０以下であってもよい。図２では、注入されたイオンを模式的に丸印で示している。上面視とは、Ｚ軸方向から観察することを指す。つまり、各構成の位置を、ＸＹ面上に投影して観察することを指す。
本例では、上面視において第２領域２２０と重なる領域に、水素イオンを注入する。また、水素イオンは、下面２３から第２深さ位置Ｚ２に注入される。第２深さ位置Ｚ２は、半導体基板１０の下面２３側に配置されている。第２深さ位置Ｚ２と下面２３との距離は、第１深さ位置Ｚ１と下面２３との距離の半分以下であってよく、１／４以下であってよく、１／１０以下であってもよい。本例では、水素イオンが注入された領域を第２下面側領域２４０とし、水素イオンが注入されていない領域を第１下面側領域２３０とする。第２下面側領域２４０は、第２領域２２０とＸＹ面において同一の位置に設けられてよい。第１下面側領域２３０は、第１領域２１０とＸＹ面において同一の位置に設けられてよい。第１下面側領域２３０および第２下面側領域２４０は、ＸＹ面において接して配置されていてよい。また、第１下面側領域２３０および第２下面側領域２４０は、共に第２深さ位置Ｚ２を含む深さ範囲に設けられている。なお、第２注入段階Ｓ２０２においては、半導体基板１０の下面２３に、第１下面側領域２３０を覆うフォトレジスト等のマスクを形成することで、第１下面側領域２３０への水素イオンを遮蔽してよい。
次に、熱処理段階Ｓ２０３において、半導体基板１０を熱処理する。熱処理段階Ｓ２０３では、第２下面側領域２４０の第２深さ位置Ｚ２に注入された水素が、第２領域２２０の第１深さ位置Ｚ１まで拡散する条件で、半導体基板１０を熱処理する。
第２領域２２０の第１深さ位置Ｚ１まで水素が拡散することで、第２領域２２０の第１深さ位置Ｚ１における再結合中心が水素で終端される。これにより、第２領域２２０の再結合中心の濃度が低下する。従って、第１領域２１０の再結合中心を選択的に残存させることができる。このため、半導体装置１００の特性を容易に調整できる。なお、水素は、半導体基板１０の上面２１または下面２３に対して水平方向（Ｘ軸方向）にも拡散する。第１領域２１０と第２領域２２０とのＸ軸方向における境界は、一例として、第１深さ位置Ｚ１における水素化学濃度が、第２領域２２０の最大水素濃度の１％となる位置としてよい。
図３は、図１および図２のＡ－Ａ線およびＢ－Ｂ線における、荷電粒子、再結合中心および水素の濃度分布を示している。本例の荷電粒子はヘリウム（注入時はヘリウムイオン）である。図３の各濃度は、熱処理段階Ｓ２０３の後の分布である。
Ａ－Ａ線は、第１領域２１０および第１下面側領域２３０を通過するＺ軸と平行な線であり、Ｂ－Ｂ線は、第２領域２２０および第２下面側領域２４０を通過するＺ軸と平行な線である。図３の上段グラフはＡ－Ａ線の各濃度分布を示し、下段グラフはＢ－Ｂ線の各濃度分布を示している。図３の各グラフにおける縦軸は各濃度（／ｃｍ３）を示す対数軸であり、横軸は下面２３からの深さ位置（μｍ）を示す線形軸である。
Ａ－Ａ線におけるヘリウムの化学濃度をＤｈｅＡ、再結合中心の濃度をＤｒｃＡ、水素の化学濃度をＤｈＡとする。Ｂ－Ｂ線におけるヘリウムの化学濃度をＤｈｅＢ、再結合中心の濃度をＤｒｃＢ、水素の化学濃度をＤｈＢとする。本明細書における各化学濃度は、ＳＩＭＳで計測してよい。
第１領域２１０および第２領域２２０には、同一の工程でヘリウムが注入されるので、ヘリウム化学濃度ＤｈｅＡおよびヘリウム化学濃度ＤｈｅＢは、任意の深さ位置において同一であってよい。具体的には、第１領域２１０の第１深さ位置Ｚ１におけるヘリウム化学濃度Ｄｈｅ１Ａと、第２領域２２０の第１深さ位置Ｚ１におけるヘリウム化学濃度Ｄｈｅ１Ｂは、同一の濃度であってよい。
ヘリウム化学濃度ＤｈｅＡの分布は、第１深さ位置Ｚ１におけるピーク２１１と、ピーク２１１から上面２１に向かう上側裾２１２と、ピーク２１１から下面２３に向かう下側裾２１３を有する。本例のヘリウムは下面２３から注入されている。この場合、上側裾２１２は、下側裾２１３よりもヘリウム化学濃度ＤｈｅＡが急峻に減少してよい。ピーク２１１におけるヘリウム化学濃度Ｄｈｅ１Ａは、第２深さ位置Ｚ２におけるヘリウム化学濃度ＤｈｅＡの２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。
ヘリウム化学濃度ＤｈｅＢの分布は、第１深さ位置Ｚ１におけるピーク２２１と、ピーク２２１から上面２１に向かう上側裾２２２と、ピーク２２１から下面２３に向かう下側裾２２３を有する。上側裾２２２は、下側裾２２３よりもヘリウム化学濃度ＤｈｅＢが急峻に減少してよい。
水素化学濃度ＤｈＡは、下面２３から第１深さ位置Ｚ１までの任意の深さ位置において、水素化学濃度ＤｈＢより小さい。Ａ－Ａ線における水素化学濃度ＤｈＡは、深さ方向においてほぼ一定であってよい。水素化学濃度ＤｈＡは０であってもよい。
水素化学濃度ＤｈＢの分布は、第２深さ位置Ｚ２にピーク２４１を有する。熱処理段階Ｓ２０３を行うことで、第２深さ位置Ｚ２の近傍に注入された水素が、第１深さ位置Ｚ１まで拡散する。水素化学濃度ＤｈＢは、第２深さ位置Ｚ２から第１深さ位置Ｚ１まで減少してよい。
再結合中心濃度ＤｒｃＡの分布は、ヘリウム化学濃度ＤｈｅＡの分布と相似形であってよい。相似形とは、分布におけるピークが、同一の深さ位置に配置されていることを指してよい。なお、一方のピークが、他方のピークの半値全幅の範囲内に配置されている場合、２つのピークが同一の深さ位置に配置されているとしてよい。本例の再結合中心濃度ＤｒｃＡの分布は、第１領域２１０の第１深さ位置Ｚ１にピーク２５１を有する。つまり第１領域２１０は、第１深さ位置Ｚ１にキャリアライフタイムの極小値を有する。
再結合中心濃度ＤｒｃＡの分布は、ピーク２５１から上面２１に向かう上側裾２５２と、ピーク２５１から下面２３に向かう下側裾２５３を有する。上側裾２５２は、下側裾２５３よりも再結合中心濃度ＤｒｃＡが急峻に減少してよい。再結合中心濃度ＤｒｃＡが、第１深さ位置Ｚ１においてピーク２５１を有することで、第１深さ位置Ｚ１の近傍におけるキャリアのライフタイムを短くできる。ピーク２５１における再結合中心濃度Ｄｒｃ１Ａは、第２深さ位置Ｚ２における再結合中心濃度Ｄｒｃ２Ａの２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。
第２下面側領域２４０には水素イオンが注入されるので、再結合中心濃度ＤｒｃＢは、再結合中心濃度ＤｒｃＡに比べて小さくなる。再結合中心濃度ＤｒｃＢは、下面２３から第１深さ位置Ｚ１までの任意の深さ位置において、再結合中心濃度ＤｒｃＡより小さくてよい。再結合中心濃度ＤｒｃＢの分布は、第１深さ位置Ｚ１においてピークを有さなくてよい。第１深さ位置Ｚ１における再結合中心濃度Ｄｒｃ１Ｂは、第２深さ位置Ｚ２における再結合中心濃度ＤｒｃＢと同一であってよく、１．５倍以下であってよく、２倍以下であってもよい。
なお、再結合中心の濃度の大小は、キャリアのライフタイムを比較することで判別してよい。キャリアのライフタイムが短いほうを、再結合中心の濃度が高いとしてよい。本明細書で「再結合中心濃度がＮ倍」と規定した場合、「キャリアライフタイムが１／Ｎ倍」と読み替えてもよい。再結合中心の濃度の大小は、陽電子消滅法により空孔の濃度を測定し、その大小を比較することで判別してもよい。また、再結合中心の濃度の大小は、周知のデバイス・シミュレーションを用いて、後述するトランジスタ部またはダイオード部のオン電圧降下（順方向電圧降下）を算出し、当該特性の電気的測定値と比較することで判別してもよい。また、レーザー光照射とマイクロ波反射によりキャリアのライフタイムを測定してもよい。
図４は、Ａ－Ａ線における水素化学濃度ＤｈＡおよび再結合中心濃度ＤｒｃＡと、Ｂ－Ｂ線における水素化学濃度ＤｈＢおよび再結合中心濃度ＤｒｃＢを比較する図である。水素化学濃度ＤｈＡ、再結合中心濃度ＤｒｃＡ、水素化学濃度ＤｈＢおよび再結合中心濃度ＤｒｃＢの各分布は、図３に示した例と同一である。
上述したように、水素化学濃度ＤｈＢは、下面２３から第１深さ位置Ｚ１の全範囲に渡って、水素化学濃度ＤｈＡより大きくてよい。第２深さ位置Ｚ２における水素化学濃度Ｄｈ２Ｂは、第２深さ位置Ｚ２における水素化学濃度Ｄｈ２Ａの１０倍以上であってよく、１００倍以上であってよく、１０００倍以上であってよく、１０１０倍以上であってもよい。
第１深さ位置Ｚ１における水素化学濃度Ｄｈ１Ｂは、第１深さ位置Ｚ１における水素化学濃度Ｄｈ１Ａの１０倍以上であってよく、１００倍以上であってよく、１０００倍以上であってもよい。第２領域２２０の第１深さ位置Ｚ１における水素化学濃度Ｄｈ１Ｂを高くすることで、第２領域２２０の第１深さ位置Ｚ１における再結合中心濃度Ｄｒｃ１Ｂを小さくできる。第２領域２２０の第１深さ位置Ｚ１における再結合中心濃度Ｄｒｃ１Ｂは、第１領域２１０の第１深さ位置Ｚ１における再結合中心濃度Ｄｒｃ１Ａの１／２以下であってよく、１／５以下であってよく、１／１０以下であってよく、１／１００以下であってもよい。
第１深さ位置Ｚ１において、第１領域２１０のヘリウム化学濃度Ｄｈｅ１Ａ（図３参照）と、第２領域２２０のヘリウム化学濃度Ｄｈｅ１Ｂ（図３参照）との比Ｄｈｅ１Ａ／Ｄｈｅ１Ｂは、第１領域２１０の再結合中心の濃度Ｄｒｃ１Ａと、第２領域２２０の再結合中心の濃度Ｄｒｃ１Ｂとの比Ｄｒｃ１Ａ／Ｄｒｃ１Ｂよりも１に近い。Ｄｈｅ１Ａ／Ｄｈｅ１Ｂは、１であってよい。つまり、第１領域２１０の再結合中心の濃度Ｄｒｃ１Ａと、第２領域２２０の再結合中心の濃度Ｄｒｃ１Ｂは同じであってよい。Ｄｒｃ１Ａ／Ｄｒｃ１Ｂは、２以上であってよく、５以上であってよく、１０以上であってよく、１００以上であってもよい。本例では、第１深さ位置Ｚ１におけるヘリウム化学濃度が、第１領域２１０と第２領域２２０とでほぼ同一であるが、第１深さ位置Ｚ１における再結合中心濃度は比較的に大きな差異を有する。
第１領域２１０における再結合中心濃度ＤｒｃＡのピーク２５１の半値全幅の深さ範囲をＦＷＨＭ１とする。ピーク２５１の半値全幅の深さ範囲とは、ピーク２５１よりも上面２１側において、再結合中心濃度ＤｒｃＡがピーク濃度Ｄｒｃ１Ａの半分になる位置から、ピーク２５１よりも下面２３側において、再結合中心濃度ＤｒｃＡがピーク濃度Ｄｒｃ１Ａの半分になる位置までの範囲を指す。範囲ＦＷＨＭ１において、第１領域２１０における水素化学濃度ＤｈＡを深さ方向に積分した値を第１積分値とする。範囲ＦＷＨＭ１において、第２領域２２０における水素化学濃度ＤｈＢを深さ方向に積分した値を第２積分値とする。第１積分値は、第２積分値よりも小さい。第１積分値は、第２積分値の０．１倍以下であってよく、０．０１倍以下であってよく、０．００１倍以下であってもよい。
第１領域２１０における第１深さ位置Ｚ１から下面２３までの範囲で水素化学濃度ＤｈＡを深さ方向に積分した値を第３積分値とする。第２領域２２０における第１深さ位置Ｚ１から下面２３までの範囲で水素化学濃度ＤｈＢを深さ方向に積分した値を第４積分値とする。第３積分値は、第４積分値よりも小さい。第３積分値は、第４積分値の０．１倍以下であってよく、０．０１倍以下であってよく、０．００１倍以下であってもよい。
なお、半導体基板１０において荷電粒子が通過した通過領域には、水素が通過したことにより、単原子空孔（Ｖ）、複原子空孔（ＶＶ）等の、空孔を主体とする格子欠陥（再結合中心）が形成されている。空孔に隣接する原子は、ダングリング・ボンドを有する。格子欠陥には格子間原子や転位等も含まれ、広義ではドナーやアクセプタも含まれ得るが、本明細書では空孔を主体とする格子欠陥を空孔型格子欠陥、空孔型欠陥、あるいは単に格子欠陥と称する場合がある。また、半導体基板１０への荷電粒子注入により、格子欠陥が多く形成されることで、半導体基板１０の結晶性が強く乱れることがある。本明細書では、この結晶性の乱れをディスオーダーと称する場合がある。
また、半導体基板１０の全体には酸素が含まれる。当該酸素は、半導体のインゴットの製造時において、意図的にまたは意図せずに導入される。半導体基板１０の内部では、水素（Ｈ）、空孔（Ｖ）および酸素（Ｏ）が結合し、ＶＯＨ欠陥が形成される。また、半導体基板１０を熱処理することで水素が拡散し、ＶＯＨ欠陥の形成が促進される。ＶＯＨ欠陥は、電子を供給するドナーとして機能する。本明細書では、ＶＯＨ欠陥を単に水素ドナーと称する場合がある。
本例の半導体基板１０には、第２領域２２０と第２下面側領域２４０との間の第２通過領域に水素ドナーが形成される。一方で、第１領域２１０と第１下面側領域２３０との間の第１通過領域には水素ドナーが形成されにくい。第２通過領域におけるドーピング濃度は、第１通過領域におけるドーピング濃度より高くてよい。第２通過領域におけるドーピング濃度を深さ方向に積分した積分値が、第１通過領域におけるドーピング濃度を深さ方向に積分した積分値よりも大きくてよい。
図５は、図１および図２のＡ－Ａ線およびＢ－Ｂ線における、荷電粒子、再結合中心および水素の濃度分布の他の例を示している。本例の荷電粒子は水素（注入時は水素イオン）である。図５の各濃度は、熱処理段階Ｓ２０３の後の分布である。荷電粒子以外の条件は、図３の例と同一である。荷電粒子の種類以外は、特に説明する場合を除き、図３および図４に示した例と同様の構造（各濃度分布を含む）であってよい。
Ａ－Ａ線における水素の化学濃度をＤｈＡ１、再結合中心の濃度をＤｒｃＡとする。Ｂ－Ｂ線において、第１深さ位置Ｚ１に注入された水素の化学濃度をＤｈＢ１、第２深さ位置に注入された水素の化学濃度をＤｈＢ２、再結合中心の濃度をＤｒｃＢとする。本例では、水素化学濃度ＤｈＢ１およびＤｈＢ２を加算した水素化学濃度をＤｈＢと称する。
図３に示したヘリウム化学濃度と同様に、水素化学濃度ＤｈＡ１の分布は第１深さ位置Ｚ１にピーク２１１を有してよい。水素化学濃度ＤｈＡ１の分布は、上側裾２１２および下側裾２１３を有してよい。水素化学濃度ＤｈＢの分布は第１深さ位置Ｚ１にピーク２２１を有してよい。水素化学濃度ＤｈＢの分布は、上側裾２２２および下側裾２２３を有してよい。
再結合中心濃度ＤｒｃＡは、第１深さ位置Ｚ１の近傍においてピーク２５１を有してよい。本例では荷電粒子が水素なので、第１深さ位置Ｚ１に多くの水素が存在する。つまり、第１深さ位置Ｚ１の再結合中心は水素で終端されやすい。ピーク２５１は、第１深さ位置Ｚ１よりも下面２３側に配置されていてもよい。再結合中心濃度ＤｒｃＢは、図３および図４に示した例と同様である。ピーク２４１における水素化学濃度Ｄｈ２Ｂは、ピーク２２１における水素化学濃度Ｄｈ１Ｂの１０倍以上であってよく、１００倍以上であってよく、１０００倍以上であってもよい。図５において説明したように、荷電粒子として水素イオンを用いた場合においても、再結合中心を局所的に設けることができる。
図６は、半導体装置１００の製造方法の他の例を説明する図である。本例の製造方法は、図２において説明した熱処理段階Ｓ２０３の後に、研削段階Ｓ２０４を更に備える。研削段階Ｓ２０４では、第２注入段階Ｓ２０２で水素イオンを注入することで形成された水素化学濃度のピーク（例えば、図３から図５において説明したピーク２４１）を含む半導体基板１０の部分を、下面２３側から研削する。つまり、研削段階Ｓ２０４では、第２深さ位置Ｚ２を超える深さ位置まで、下面２３を研削する。研削した後の半導体基板１０は、下面１２３を有する。下面１２３の深さ位置は、第２深さ位置Ｚ２よりも上面２１側に配置されている。
本例によれば、水素化学濃度のピーク２４１を削除できる。ピーク２４１の近傍においては、ＶＯＨ欠陥が比較的に多く形成されるので、ドーピング濃度が高くなる。本例によれば、ドーピング濃度が高くなった領域を研削するので、ピーク２４１を設けたことによる半導体装置１００の特性への影響を抑制できる。
図７は、半導体装置１００の製造方法の他の例を説明する図である。本例における荷電粒子は電子である。荷電粒子の種類以外の製造条件、製造工程および装置の構造は、図１から図６において説明したいずれかの例と同様である。
本例においては、第１注入段階Ｓ７０１において、半導体基板１０の下面２３から電子線を照射する。半導体基板１０に注入された電子は、半導体基板１０を貫通して、上面２１から外部に放出されてよい。電子が通過した領域には、深さ方向においてほぼ均一濃度の再結合中心が形成されてよい。
次に第２注入段階Ｓ７０２において、第２深さ位置Ｚ２に水素イオンを注入する。図２に示した例と同様に、第２注入段階Ｓ７０２においては、第２下面側領域２４０だけに水素イオンを注入してよい。他の例では、第１下面側領域２３０および第２下面側領域２４０の両方に水素イオンを注入してもよい。ただし、第１下面側領域２３０への水素イオンのドーズ量は、第２下面側領域２４０への水素イオンのドーズ量よりも少ない。
次に熱処理段階Ｓ７０３において、半導体基板１０を熱処理する。熱処理段階Ｓ７０３では、第２下面側領域２４０に注入した水素が第２領域２２０の第１深さ位置Ｚ１まで拡散する条件で熱処理する。第１下面側領域２３０の水素化学濃度は、第２下面側領域２４０の水素化学濃度よりも低いので、第１領域２１０まで拡散する水素化学濃度は、第２領域２２０まで拡散する水素化学濃度よりも低い。このため、第１領域２１０における再結合中心の濃度を、第２領域２２０における再結合中心の濃度よりも高くできる。熱処理段階Ｓ７０３では、第１下面側領域２３０に注入した水素が第１領域２１０の第１深さ位置Ｚ１まで拡散しない条件で熱処理してよい。
図８は、図７のＡ－Ａ線およびＢ－Ｂ線における、再結合中心および水素の濃度分布を示している。図８の各濃度は、熱処理段階Ｓ７０３の後の分布である。荷電粒子以外の条件は、図３の例と同一である。荷電粒子の種類以外は、特に説明する場合を除き、図３および図４に示した例と同様の構造（各濃度分布を含む）であってよい。
本例においては、第１下面側領域２３０にも水素イオンが注入されている。Ａ－Ａ線における水素化学濃度ＤｈＡは、第２深さ位置Ｚ２にピーク２３１を有する。ただし、ピーク２３１における水素化学濃度Ｄｈ２Ａは、ピーク２４１における水素化学濃度Ｄｈ２Ｂよりも低い。水素化学濃度Ｄｈ２Ａは、水素化学濃度Ｄｈ２Ｂの１／２以下であってよく、１／１０以下であってよく、１／１００以下であってもよい。
第１深さ位置Ｚ１において、Ａ－Ａ線の水素化学濃度Ｄｈ１Ａは、Ｂ－Ｂ線の水素化学濃度Ｄｈ１Ｂよりも低い。水素化学濃度Ｄｈ１Ａは、水素化学濃度Ｄｈ１Ｂの１／２以下であってよく、１／１０以下であってよく、１／１００以下であってもよい。水素化学濃度Ｄｈ１Ａはほぼ０であってもよい。
本例の再結合中心濃度ＤｒｃＡの分布は、第１深さ位置Ｚ１にピークを有さなくてもよい。再結合中心濃度ＤｒｃＡの分布は、水素化学濃度ＤｈＡがほぼ０となる深さ位置から、上面２１に向かって徐々に増大してよい。第１深さ位置Ｚ１は、再結合中心濃度Ｄｒｃ１Ａが、再結合中心濃度ＤｒｃＡの最大値ＤｒｃＡｍａｘの半値となる位置であってよい。再結合中心濃度ＤｒｃＡの最大値ＤｒｃＡｍａｘは、後述するドリフト領域１８における最大値であってよい。第１深さ位置Ｚ１において、再結合中心濃度Ｄｒｃ１Ａは、再結合中心濃度Ｄｒｃ１Ｂの２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。
なお、図８以外の例においても、第１下面側領域２３０に水素イオンを注入してよい。ただし。第１下面側領域２３０の水素イオンの単位面積当たりのドーズ量は、第２下面側領域２４０の水素イオンの単位面積当たりのドーズ量よりも少ない。
図９は、半導体装置１００の他の構造例を示す図である。本例の半導体装置１００は、第１下面側領域２３０および第２下面側領域２４０に代えて、第１上面側領域２６０および第２上面側領域２７０を備える。他の構造は、図１から図８において説明したいずれかの例と同様である。
第１上面側領域２６０は、第１領域２１０と上面２１との間に配置されている。第２上面側領域２７０は、第２領域２２０と上面２１との間に配置されている。本例では、上面２１から、第２上面側領域２７０の第３深さ位置Ｚ３に水素イオンを注入する。第３深さ位置Ｚ３は、第１深さ位置Ｚ１よりも上面２１側に位置してよい。第１上面側領域２６０には、水素イオンを注入してよく、しなくてもよい。ただし、第１上面側領域２６０への水素イオンのドーズ量は、第２上面側領域２７０への水素イオンのドーズ量よりも少ない。本例においても、第２上面側領域２７０に注入した水素が、第２領域２２０に拡散することで、第２領域２２０における再結合中心の濃度を低くできる。
図１０は、図９に示した半導体装置１００の製造方法の一例を示す図である。まず第１注入段階Ｓ１００１において、下面２３から荷電粒子を注入する。本例の荷電粒子は、水素イオンまたはヘリウムイオン等のイオンである。第１注入段階Ｓ１００１は、図２等において説明した第１注入段階Ｓ２０１と同様である。
次に、第２注入段階Ｓ１００２において、上面２１から第３深さ位置Ｚ３に水素イオンを注入する。第３深さ位置Ｚ３と上面２１との距離は、第１深さ位置Ｚ１と上面２１との距離の半分以下であってよく、１／４以下であってよく、１／１０以下であってよく、１／２０以下であってもよい。本例では、第２上面側領域２７０に水素イオンを注入する。第１上面側領域２６０には、水素イオンを注入しないか、または、第２上面側領域２７０よりも少ないドーズ量で水素イオンを注入する。
第２上面側領域２７０は、第２領域２２０とＸＹ面において同一の位置に設けられてよい。第１上面側領域２６０は、第１領域２１０とＸＹ面において同一の位置に設けられてよい。第１上面側領域２６０および第２上面側領域２７０は、ＸＹ面において接して配置されていてよい。また、第１上面側領域２６０および第２上面側領域２７０は、共に第３深さ位置Ｚ３を含む深さ範囲に設けられている。なお、第２注入段階Ｓ１００２においては、半導体基板１０の上面２１に、第１上面側領域２６０を覆うフォトレジスト等のマスクを形成することで、第１上面側領域２６０への水素イオンを遮蔽してよい。
次に、熱処理段階Ｓ１００３において、半導体基板１０を熱処理する。熱処理段階Ｓ１００３では、第２上面側領域２７０の第３深さ位置Ｚ３に注入された水素が、第２領域２２０の第１深さ位置Ｚ１まで拡散する条件で、半導体基板１０を熱処理する。これにより、第２領域２２０の再結合中心の濃度が低下する。従って、第１領域２１０の再結合中心を選択的に残存させることができる。このため、半導体装置１００の特性を容易に調整できる。
なお、本例においては水素イオンを上面２１から注入している。ただし、水素イオンの飛程は、荷電粒子の飛程よりも短い。このため、水素イオンの注入による半導体基板１０へのダメージは比較的に小さい。本例によっても、半導体基板１０へのダメージを抑制しつつ、再結合中心を選択的に設けることができる。
図１１は、図１０のＡ－Ａ線およびＢ－Ｂ線における、荷電粒子、再結合中心および水素の濃度分布を示している。本例の荷電粒子はヘリウム（注入時はヘリウムイオン）である。図１１の各濃度は、熱処理段階Ｓ１００３の後の分布である。本例においては、Ｂ－Ｂ線における水素化学濃度ＤｈＢの分布が、図３に示した水素化学濃度ＤｈＢの分布と異なる。他の濃度分布は、図３に示した例と同様である。
水素化学濃度ＤｈＢの分布は、第３深さ位置Ｚ３にピーク２４１を有する。熱処理段階Ｓ１００３を行うことで、第３深さ位置Ｚ３の近傍に注入された水素が、第１深さ位置Ｚ１まで拡散する。水素化学濃度ＤｈＢは、第３深さ位置Ｚ３から第１深さ位置Ｚ１まで減少してよい。
水素化学濃度ＤｈＢは、上面２１から第１深さ位置Ｚ１の全範囲に渡って、水素化学濃度ＤｈＡより大きくてよい。第３深さ位置Ｚ３における水素化学濃度Ｄｈ３Ｂは、第３深さ位置Ｚ３における水素化学濃度ＤｈＡの１０倍以上であってよく、１００倍以上であってよく、１０００倍以上であってよく、１０１０倍以上であってもよい。
第１深さ位置Ｚ１における水素化学濃度Ｄｈ１Ｂは、第１深さ位置Ｚ１における水素化学濃度ＤｈＡの１０倍以上であってよく、１００倍以上であってよく、１０００倍以上であってもよい。第２領域２２０の第１深さ位置Ｚ１における再結合中心濃度Ｄｒｃ１Ｂは、第１領域２１０の第１深さ位置Ｚ１における再結合中心濃度Ｄｒｃ１Ａの１／２以下であってよく、１／５以下であってよく、１／１０以下であってよく、１／１００以下であってもよい。
第１領域２１０における再結合中心濃度ＤｒｃＡのピーク２５１の半値全幅の深さ範囲をＦＷＨＭ１とする。範囲ＦＷＨＭ１において、第１領域２１０における水素化学濃度ＤｈＡを深さ方向に積分した値を第５積分値とする。範囲ＦＷＨＭ１において、第２領域２２０における水素化学濃度ＤｈＢを深さ方向に積分した値を第６積分値とする。第５積分値は、第６積分値よりも小さい。第５積分値は、第６積分値の０．１倍以下であってよく、０．０１倍以下であってよく、０．００１倍以下であってもよい。
第１領域２１０における第１深さ位置Ｚ１から上面２１までの範囲で水素化学濃度ＤｈＡを深さ方向に積分した値を第７積分値とする。第２領域２２０における第１深さ位置Ｚ１から上面２１までの範囲で水素化学濃度ＤｈＢを深さ方向に積分した値を第８積分値とする。第７積分値は、第８積分値よりも小さい。第７積分値は、第８積分値の０．１倍以下であってよく、０．０１倍以下であってよく、０．００１倍以下であってもよい。
図１２は、半導体装置１００の一例を示す上面図である。図１２においては、各部材を半導体基板１０の上面に投影した位置を示している。図１２においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、図１から図１１において説明した水素化学濃度分布、荷電粒子濃度分布および再結合中心濃度分布を有してよい。ただし半導体基板１０は、図１から図１１において説明した各濃度ピークとは異なる他の濃度ピークを更に有していてよい。後述するバッファ領域２０のように、水素イオンを注入して半導体基板１０におけるＮ型領域を形成する場合がある。この場合、水素化学濃度分布は、図１から図１１において説明した水素化学濃度の分布の他に、局所的な水素濃度ピークを有し得る。また、後述するエミッタ領域１２等のように、所定のドーパントを局所的に注入して、所定の導電型の領域を形成する場合がある。この場合、再結合中心の濃度分布は、ドーパントの飛程近傍に局所的なピークを有し得る。
半導体基板１０は、上面視において端辺１６２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１６２を有する。図１２においては、Ｘ軸およびＹ軸は、いずれかの端辺１６２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
半導体基板１０には活性部１６０が設けられている。活性部１６０は、半導体装置１００が動作した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、エミッタ電極が設けられているが図１２では省略している。
活性部１６０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０の少なくとも一方が設けられている。図１２の例では、トランジスタ部７０およびダイオード部８０は、半導体基板１０の上面における所定の配列方向（本例ではＸ軸方向）に沿って、交互に配置されている。他の例では、活性部１６０には、トランジスタ部７０およびダイオード部８０の一方だけが設けられていてもよい。
図１２においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図１２ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。
トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１６４を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１６２の近傍に配置されている。端辺１６２の近傍とは、上面視における端辺１６２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
ゲートパッド１６４には、ゲート電位が印加される。ゲートパッド１６４は、活性部１６０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１６４とゲートトレンチ部とを接続するゲート配線を備える。図１２においては、ゲート配線に斜線のハッチングを付している。
本例のゲート配線は、外周ゲート配線１３０と、活性側ゲート配線１３１とを有している。外周ゲート配線１３０は、上面視において活性部１６０と半導体基板１０の端辺１６２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１６０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１６０としてもよい。また、外周ゲート配線１３０は、ゲートパッド１６４と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。外周ゲート配線１３０は、アルミニウム等を含む金属配線であってよい。
活性側ゲート配線１３１は、活性部１６０に設けられている。活性部１６０に活性側ゲート配線１３１を設けることで、半導体基板１０の各領域について、ゲートパッド１６４からの配線長のバラツキを低減できる。
活性側ゲート配線１３１は、活性部１６０のゲートトレンチ部と接続される。活性側ゲート配線１３１は、半導体基板１０の上方に配置されている。活性側ゲート配線１３１は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。
活性側ゲート配線１３１は、外周ゲート配線１３０と接続されてよい。本例の活性側ゲート配線１３１は、Ｙ軸方向の略中央で一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１６０を横切るように、Ｘ軸方向に延伸して設けられている。活性側ゲート配線１３１により活性部１６０が分割されている場合、それぞれの分割領域において、トランジスタ部７０およびダイオード部８０がＸ軸方向に交互に配置されてよい。
また、半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
本例の半導体装置１００は、上面視において、活性部１６０と端辺１６２との間に、エッジ終端構造部９０を備える。本例のエッジ終端構造部９０は、外周ゲート配線１３０と端辺１６２との間に配置されている。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、活性部１６０を囲んで環状に設けられたガードリング、フィールドプレートおよびリサーフのうちの少なくとも一つを備えていてよい。
図１３は、図１２における領域Ｄの拡大図である。領域Ｄは、トランジスタ部７０、ダイオード部８０、および、活性側ゲート配線１３１を含む領域である。本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２および活性側ゲート配線１３１を備える。エミッタ電極５２および活性側ゲート配線１３１は互いに分離して設けられる。
エミッタ電極５２および活性側ゲート配線１３１と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図１３では省略している。本例の層間絶縁膜には、コンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。図１３においては、それぞれのコンタクトホール５４に斜線のハッチングを付している。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２は、Ｙ軸方向におけるダミートレンチ部３０の先端において、ダミートレンチ部３０のダミー導電部と接続されてよい。
活性側ゲート配線１３１は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。活性側ゲート配線１３１は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。活性側ゲート配線１３１は、ダミートレンチ部３０内のダミー導電部とは接続されない。
エミッタ電極５２は、金属を含む材料で形成される。図１３においては、エミッタ電極５２が設けられる範囲を示している。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金、例えばＡｌＳｉ、ＡｌＳｉＣｕ等の金属合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
ウェル領域１１は、活性側ゲート配線１３１と重なって設けられている。ウェル領域１１は、活性側ゲート配線１３１と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、活性側ゲート配線１３１側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ－型であり、ウェル領域１１はＰ＋型である。
トランジスタ部７０およびダイオード部８０のそれぞれは、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、配列方向に沿って設けられている。本例のダイオード部８０には、ゲートトレンチ部４０が設けられていない。
本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの直線部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。図１３における延伸方向はＹ軸方向である。
先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。
トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。図１３に示した半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０と、先端部３１を有するダミートレンチ部３０の両方を含んでいる。
ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。本明細書において単にメサ部と称した場合、メサ部６０およびメサ部６１のそれぞれを指している。
それぞれのメサ部には、ベース領域１４が設けられる。メサ部において半導体基板１０の上面に露出したベース領域１４のうち、活性側ゲート配線１３１に最も近く配置された領域をベース領域１４－ｅとする。図１３においては、それぞれのメサ部の延伸方向における一方の端部に配置されたベース領域１４－ｅを示しているが、それぞれのメサ部の他方の端部にもベース領域１４－ｅが配置されている。それぞれのメサ部には、上面視においてベース領域１４－ｅに挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。
トランジスタ部７０のメサ部６０は、半導体基板１０の上面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部６０は、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。
メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。
他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
ダイオード部８０のメサ部６１には、エミッタ領域１２が設けられていない。メサ部６１の上面には、ベース領域１４およびコンタクト領域１５が設けられてよい。メサ部６１の上面においてベース領域１４－ｅに挟まれた領域には、それぞれのベース領域１４－ｅに接してコンタクト領域１５が設けられてよい。メサ部６１の上面においてコンタクト領域１５に挟まれた領域には、ベース領域１４が設けられてよい。ベース領域１４は、コンタクト領域１５に挟まれた領域全体に配置されてよい。
それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、ベース領域１４－ｅに挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４－ｅおよびウェル領域１１に対応する領域には設けられない。コンタクトホール５４は、メサ部６０の配列方向（Ｘ軸方向）における中央に配置されてよい。
ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。カソード領域８２およびコレクタ領域２２は、半導体基板１０の下面２３と、バッファ領域２０との間に設けられている。図１３においては、カソード領域８２およびコレクタ領域２２の境界を点線で示している。
カソード領域８２は、Ｙ軸方向においてウェル領域１１から離れて配置されている。これにより、比較的にドーピング濃度が高く、且つ、深い位置まで形成されているＰ型の領域（ウェル領域１１）と、カソード領域８２との距離を確保して、耐圧を向上できる。本例のカソード領域８２のＹ軸方向における端部は、コンタクトホール５４のＹ軸方向における端部よりも、ウェル領域１１から離れて配置されている。他の例では、カソード領域８２のＹ軸方向における端部は、ウェル領域１１とコンタクトホール５４との間に配置されていてもよい。
図１４は、図１３におけるｅ－ｅ断面の一例を示す図である。ｅ－ｅ断面は、エミッタ領域１２およびカソード領域８２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。
層間絶縁膜３８は、半導体基板１０の上面に設けられている。層間絶縁膜３８は、ホウ素またはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図１３において説明したコンタクトホール５４が設けられている。
エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
半導体基板１０は、Ｎ型またはＮ－型のドリフト領域１８を有する。ドリフト領域１８は、トランジスタ部７０およびダイオード部８０のそれぞれに設けられている。
トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。
エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。
ベース領域１４は、エミッタ領域１２の下方に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。
蓄積領域１６は、ベース領域１４の下方に設けられている。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高いＮ＋型の領域である。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。
ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ－型のベース領域１４が設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。メサ部６１において、ベース領域１４の下方に蓄積領域１６が設けられていてもよい。
トランジスタ部７０およびダイオード部８０のそれぞれにおいて、ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ドリフト領域１８よりもドーピング濃度の高い濃度ピーク２５を有する。濃度ピーク２５のドーピング濃度とは、濃度ピーク２５の頂点におけるドーピング濃度を指す。また、ドリフト領域１８のドーピング濃度は、ドーピング濃度分布がほぼ平坦な領域におけるドーピング濃度の平均値を用いてよい。
本例のバッファ領域２０は、半導体基板１０の深さ方向（Ｚ軸方向）において、３つ以上の濃度ピーク２５を有する。バッファ領域２０の濃度ピーク２５は、例えば水素（プロトン）またはリンの濃度ピークと同一の深さ位置に設けられていてよい。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。本明細書では、バッファ領域２０の上端の深さ位置をＺｆとする。深さ位置Ｚｆは、ドーピング濃度が、ドリフト領域１８のドーピング濃度より高くなる位置であってよい。
トランジスタ部７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。コレクタ領域２２のアクセプタ濃度は、ベース領域１４のアクセプタ濃度より高い。コレクタ領域２２は、ベース領域１４と同一のアクセプタを含んでよく、異なるアクセプタを含んでもよい。コレクタ領域２２のアクセプタは、例えばボロンである。
ダイオード部８０において、バッファ領域２０の下には、Ｎ＋型のカソード領域８２が設けられる。カソード領域８２のドナー濃度は、ドリフト領域１８のドナー濃度より高い。カソード領域８２のドナーは、例えば水素またはリンである。なお、各領域のドナーおよびアクセプタとなる元素は、上述した例に限定されない。コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。コレクタ電極２４は、半導体基板１０の下面２３全体と接触してよい。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成される。
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達している。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通して、ドリフト領域１８に到達している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
上述したように、トランジスタ部７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。ダイオード部８０には、ダミートレンチ部３０が設けられ、ゲートトレンチ部４０が設けられていない。本例においてダイオード部８０とトランジスタ部７０のＸ軸方向における境界は、カソード領域８２とコレクタ領域２２の境界である。
ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電極５２に電気的に接続されている。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。本明細書では、ゲートトレンチ部４０の下端の深さ位置をＺｔとする。
本例のバッファ領域２０は、図１から図１３において説明した第１下面側領域２３０および第２下面側領域２４０を有する。第１下面側領域２３０は、後述する第１領域２１０の下方のバッファ領域２０に配置され、第２下面側領域２４０は、後述する第２領域２２０の下方のバッファ領域２０に配置されている。第１下面側領域２３０の少なくとも一部は、ダイオード部８０のバッファ領域２０に設けられる。第２下面側領域２４０の少なくとも一部は、トランジスタ部７０のバッファ領域２０に設けられる。図１４の例では、第１下面側領域２３０は、ダイオード部８０の全体と、ダイオード部８０と接するトランジスタ部７０の一部の領域に設けられている。第２下面側領域２４０は、トランジスタ部７０において、第１下面側領域２３０が設けられていない残りの領域全体に設けられている。
本例の第２下面側領域２４０には、水素が注入される。第２下面側領域２４０に注入された水素は、第２下面側領域２４０において水素ドナー化して、ドナー濃度のピークを形成する。また、第２下面側領域２４０に注入された水素は、熱処理段階を行うことで、上面２１側に向かって拡散する。
本例の第１下面側領域２３０には、水素以外のＮ型ドーパントが注入される。これにより、第１下面側領域２３０にも、ドナー濃度のピークが形成される。第１下面側領域２３０におけるＮ型のドーパントは、例えばリンまたはセレンである。
本例のドリフト領域１８は、図１から図１３において説明した第１領域２１０および第２領域２２０を有する。第１領域２１０および第２領域２２０には、下面２３から荷電粒子が注入される。これにより、第１領域２１０および第２領域２２０には再結合中心の濃度ピークが形成される。ただし、第２領域２２０における再結合中心は、第２下面側領域２４０から拡散した水素により終端される。このため、第２領域２２０における再結合中心濃度は、第１領域２１０における再結合中心濃度よりも低くなる。
第１領域２１０の少なくとも一部は、ダイオード部８０のドリフト領域１８に設けられる。第２領域２２０の少なくとも一部は、トランジスタ部７０のドリフト領域１８に設けられる。図１４の例では、第１領域２１０は、ダイオード部８０の全体と、ダイオード部８０と接するトランジスタ部７０の一部の領域に設けられている。第２領域２２０は、トランジスタ部７０において、第１領域２１０が設けられていない残りの領域全体に設けられている。第１領域２１０および第２領域２２０は、トレンチ部の下端位置Ｚｔよりも下面２３側に配置されている。
図１５は、図１４のＦ－Ｆ線におけるドーピング濃度、および、水素化学濃度の分布例を示す図である。Ｆ－Ｆ線は、トランジスタ部７０において、第２領域２２０および第２下面側領域２４０を通過するＺ軸と平行な直線である。
エミッタ領域１２は、リン等のＮ型ドーパントを含む。コレクタ領域２２およびベース領域１４は、ボロン等のＰ型ドーパントを含む。蓄積領域１６は、リンまたは水素等のＮ型ドーパントを含む。それぞれの領域において、ドーピング濃度は、ドーパントの飛程近傍に濃度ピークを有してよい。
本例のバッファ領域２０は、複数のドーピング濃度ピーク２５－１、２５－２、２５－３、２５－４を有する。本例では、それぞれのドーピング濃度ピーク２５は、水素イオンを局所的に注入することで形成されている。
本例の水素化学濃度の分布は、バッファ領域２０において局所的な水素濃度ピーク１０３を複数有する。複数の水素濃度ピーク１０３のうち、最も上面２１に近い水素濃度ピーク１０３－４の深さ位置を第２深さ位置Ｚ２としてよい。他の例では、複数の水素濃度ピーク１０３のうち、最も水素化学濃度が高いピークの深さ位置を第２深さ位置Ｚ２としてもよい。
本例では、半導体基板１０のバルク・ドナー濃度をＤ０とする。第２領域２２０および第２下面側領域２４０の間の通過領域では水素ドナーが形成されるので、バルク・ドナー濃度Ｄ０よりもドーピング濃度が高くなってよい。
図１６は、図１４のＧ－Ｇ線におけるドーピング濃度、および、リン化学濃度の分布例を示す図である。Ｇ－Ｇ線は、ダイオード部８０において、第１領域２１０および第１下面側領域２３０を通過するＺ軸と平行な直線である。
カソード領域８２は、リン等のＮ型ドーパントを含む。ベース領域１４は、ボロン等のＰ型ドーパントを含む。蓄積領域１６は、リンまたは水素等のＮ型ドーパントを含む。それぞれの領域において、ドーピング濃度は、ドーパントの飛程近傍に濃度ピークを有してよい。
本例のバッファ領域２０は、１つまたは複数のドーピング濃度ピーク２５－１、２５－２、２５－３、２５－４を有する。本例では、それぞれのドーピング濃度ピーク２５は、リンを局所的に注入することで形成されている。
本例のリン化学濃度の分布は、バッファ領域２０において局所的なリン濃度ピーク１０４を１つまたは複数有する。複数のリン濃度ピーク１０４のうち、最も上面２１に近いリン濃度ピーク１０４－４の深さ位置を第４深さ位置Ｚ４としてよい。他の例では、複数のリン濃度ピーク１０４のうち、最もリン化学濃度が高いピークの深さ位置を第４深さ位置Ｚ４としてもよい。リン濃度ピーク１０４は、水素濃度ピーク１０３と同じ個数設けられてよく、異なる個数設けられてもよい。また、リン濃度ピーク１０４は、水素濃度ピーク１０３と同一の深さ位置に設けられてよく、異なる深さ位置に設けられてもよい。第４深さ位置Ｚ４は、第２深さ位置Ｚ２と同じでよいし、第２深さ位置Ｚ２より深くてよいし、第２深さ位置Ｚ２より浅くてもよい。本例では、第４深さ位置Ｚ４は、第２深さ位置Ｚ２よりも浅い。第１領域２１０および第１下面側領域２３０の間の通過領域では、水素ドナーがほとんど形成されないので、バルク・ドナー濃度Ｄ０とほぼ同一のドーピング濃度になっている。つまり、第１領域２１０および第１下面側領域２３０の間の通過領域におけるドーピング濃度は、第２領域２２０および第２下面側領域２４０の間の通過領域におけるドーピング濃度よりも低くてよい。
図１７は、ｅ－ｅ断面の他の構造例を示す図である。本例の半導体装置１００は、第１下面側領域２３０および第２下面側領域２４０に代えて、第１上面側領域２６０および第２上面側領域２７０を備える。他の構造は、図１２から図１６において説明した半導体装置１００と同様である。
第１上面側領域２６０の少なくとも一部は、ダイオード部８０に設けられている。第２上面側領域２７０の少なくとも一部は、トランジスタ部７０に設けられている。第１上面側領域２６０は、第１領域２１０の上方に配置され、第２上面側領域２７０は、第２領域２２０の上方に配置されている。第１上面側領域２６０は、第１領域２１０の上方におけるメサ部６０およびメサ部６１に設けられてよい。第２上面側領域２７０は、第２領域２２０の上方におけるメサ部６０に設けられてよい。第２上面側領域２７０における第３深さ位置Ｚ３（図１０等参照）は、ベース領域１４の下端よりも上方に配置されてよい。図１７の例では、第１上面側領域２６０および第２上面側領域２７０は、ベース領域１４の上端よりも上方に配置されている。図１７においては、第１上面側領域２６０および第２上面側領域２７０の下端の位置を破線で示している。第１上面側領域２６０および第２上面側領域２７０は、当該破線の位置から、半導体基板１０の上面２１までの領域を指してよい。第１上面側領域２６０および第２上面側領域２７０は、各メサ部の上面２１に平行な方向（Ｘ軸方向）全体に形成されてよい。
なお、第１上面側領域２６０および第２上面側領域２７０に形成される水素ドナーが、当該領域のＰ型ドーパントよりも十分低濃度となるように、当該領域に水素イオンが注入されている。つまり、本例の第１上面側領域２６０および第２上面側領域２７０は、ともにＰ型の領域である。ただし、第２上面側領域２７０には、第２領域２２０まで十分な濃度の水素が拡散できるように、第１上面側領域２６０よりも高濃度の水素イオンが注入されている。第１上面側領域２６０には、水素イオンが注入されていなくてよい。
図１８は、図１７に示した半導体装置１００の製造方法の一例を示す図である。まず第１注入段階Ｓ１８０１において、下面２３から第１領域２１０および第２領域２２０に荷電粒子を注入する。本例の荷電粒子は、水素イオンまたはヘリウムイオン等のイオンである。第１注入段階Ｓ１８０１は、図１０等において説明した第１注入段階Ｓ１００１と同様である。なお第１注入段階Ｓ１８０１の前に、半導体基板１０には、各トレンチ部、エミッタ領域１２、ベース領域１４、蓄積領域１６、ドリフト領域１８、バッファ領域２０、コレクタ領域２２およびカソード領域８２が形成されていてよい。
次に、第２注入段階Ｓ１８０２において、上面２１から各メサ部のベース領域１４内またはベース領域１４よりも上面２１側に、水素イオンを注入する。第２注入段階Ｓ１８０２の前には、層間絶縁膜３８が設けられてよい。層間絶縁膜３８は、水素イオンを遮蔽するマスクとして機能してよく、機能しなくてよい。本例は、層間絶縁膜３８は、水素イオンを遮蔽するマスクとして機能しない場合であり、各メサ部の上面２１に平行な方向（Ｘ軸方向）全体に水素イオンが注入される。層間絶縁膜３８には、コンタクトホール５４が形成されていてよい。第２上面側領域２７０には水素イオンが注入され、第１上面側領域２６０に対しては水素イオンを注入しなくてもよい。他の例では、第１上面側領域２６０にも、第２上面側領域２７０よりも少ないドーズ量（／ｃｍ２）で、水素イオンが注入されてもよい。
次に、熱処理段階Ｓ１８０３において、半導体基板１０を熱処理する。熱処理段階Ｓ１８０３では、第２上面側領域２７０に注入された水素が、第２領域２２０まで拡散する条件で、半導体基板１０を熱処理する。これにより、第２領域２２０の再結合中心の濃度が低下する。従って、第１領域２１０の再結合中心を選択的に残存させることができる。このため、半導体装置１００の特性を容易に調整できる。
本例においては、第２上面側領域２７０は、第２領域２２０の上方の一部の領域に形成されている。ただし、第２上面側領域２７０に注入された水素はＸＹ面においても拡散するので、第２領域２２０の全体に渡って再結合中心を終端できる。他の例では、第２領域２２０のうち、トレンチ部の下方の領域における再結合中心濃度は、メサ部６０の下方の領域における再結合中心濃度よりも高くてよい。
図１９は、第２上面側領域２７０が設けられたメサ部６０の他の構造例を示す図である。本例のメサ部６０は、エミッタ領域１２が、メサ部６０のＸ軸方向における両端に配置され、メサ部６０のＸ軸方向における中央には設けられていない。エミッタ領域１２は、各トレンチ部と接する領域に設けられている。半導体基板１０の上面２１において、メサ部６０の両端のエミッタ領域１２の間には、ベース領域１４が設けられている。エミッタ領域１２およびベース領域１４以外の構造は、図１２から図１８に説明したいずれかのメサ部６０と同様である。
本例では、エミッタ領域１２の下端の深さ位置をＺｅとする。エミッタ領域１２は、ベース領域１４よりもドーピング濃度が高い高濃度領域である。第２上面側領域２７０における第３深さ位置Ｚ３は、深さ位置Ｚｅよりも上方に配置されている。上述したように、第３深さ位置Ｚ３は、深さ方向における水素化学濃度分布がピークとなる位置である。
本例の第２上面側領域２７０は、メサ部６０のＸ軸方向の両端に配置されたエミッタ領域１２に挟まれたベース領域１４に設けられている。第３深さ位置Ｚ３における水素化学濃度分布は、ほぼ均一であってよく、Ｘ軸方向におけるメサ部６０の中央位置に最大値を有していてもよい。本例によれば、第２上面側領域２７０に注入された水素が、ベース領域１４とゲートトレンチ部４０との界面まで拡散することで、当該界面における結晶欠陥濃度を低減できる。このため、閾値電圧等の特性のばらつきを低減できる。
図２０は、第２上面側領域２７０が設けられたメサ部６０の他の構造例を示す図である。本例のメサ部６０は、Ｐ型のコンタクト領域１５が、メサ部６０の上面２１に露出している。コンタクト領域１５以外の構造は、図１２から図１９において説明したいずれかのメサ部６０と同様である。コンタクト領域１５は、ベース領域１４よりもドーピング濃度の高い高濃度領域である。メサ部６０のＸ軸方向の両端には、図１９の例と同様にエミッタ領域１２が設けられていてよい。他の例では、コンタクト領域１５がメサ部６０のＸ軸方向の全体に設けられていてもよい。
本例では、コンタクト領域１５の下端の深さ位置をＺｐとする。第２上面側領域２７０における第３深さ位置Ｚ３は、深さ位置Ｚｐよりも上方に配置されている。第２上面側領域２７０における第３深さ位置Ｚ３は、深さ位置Ｚｅよりも上方に配置されていてもよい。本例の深さ位置Ｚｅは、深さ位置Ｚｐよりも上方に配置されている。
本例の第２上面側領域２７０は、コンタクト領域１５に設けられている。本例においても、第３深さ位置Ｚ３における水素化学濃度分布は、図１９において説明した例と同様である。本例によっても、ベース領域１４とゲートトレンチ部４０との界面まで水素が拡散することで、閾値電圧等の特性のばらつきを低減できる。
なお、図９から図１１、図１９、および図２０において説明した第３深さ位置Ｚ３は、半導体基板１０の上面２１からのＺ軸方向における距離が、１μｍ以下であってよい。当該距離を小さくすることで、第３深さ位置Ｚ３に水素イオンを注入するときのダメージを小さくできる。当該距離は、０．５μｍ以下であってもよい。水素イオンを注入する場合に、半導体基板１０の上面２１に薄いレジスト等のマスクを形成して、水素イオンの飛程を調整してもよい。
図２１は、第２上面側領域２７０が設けられたメサ部６０の他の構造例を示す図である。本例のメサ部６０は、トレンチコンタクト５５を有する。トレンチコンタクト５５以外の構造は、図１２から図２０において説明したいずれかのメサ部６０と同様である。トレンチコンタクト５５は、半導体基板１０の上面２１から、ベース領域１４に達する位置まで形成された溝である。本例のメサ部６０においては、ベース領域１４と上面２１との間にエミッタ領域１２が設けられており、トレンチコンタクト５５は、エミッタ領域１２を貫通している。トレンチコンタクト５５の内部には、タングステン等の金属材料のプラグが形成されてよい。トレンチコンタクト５５は、Ｘ軸方向におけるメサ部６０の中央に配置されてよい。層間絶縁膜３８は、トレンチコンタクト５５が設けられていない領域を覆っていてよい。
第２上面側領域２７０は、エミッタ領域１２内と、トレンチコンタクト５５の下方に配置されている。エミッタ領域１２における第２上面側領域２７０は、第３深さ位置Ｚ３ａにおいて、水素化学濃度のピークを有する。ベース領域１４における第２上面側領域２７０は、第３深さ位置Ｚ３ｂにおいて、水素化学濃度のピークを有する。第３深さ位置Ｚ３ａは、トレンチコンタクト５５の底面よりも浅い位置であり、第３深さ位置Ｚ３ｂは、トレンチコンタクト５５の底面よりも深い位置である。トレンチコンタクト５５を形成した後で、且つ、タングステン等の金属材料を充填する前に、トレンチコンタクト５５を介して水素イオンを注入することで、トレンチコンタクト５５の下方に第２上面側領域２７０を形成できる。この場合、トレンチコンタクト５５の底面が、水素イオンの注入面である上面２１となる。トレンチコンタクト５５の底面の深さ位置をＺｔｃとする。深さ位置Ｚｔｃと、第２上面側領域２７０の第３深さ位置Ｚ３ｂとのＺ軸方向の距離は、１μｍ以下であってよく、０．５μｍ以下であってもよい。
図２２は、半導体装置１００の製造方法の一例を示す図である。本例の製造方法は、上面側構造形成段階Ｓ２３００、研削段階Ｓ２３０２、下面側構造形成段階Ｓ２３０４、第１注入段階Ｓ２３０６、第２注入段階Ｓ２３０８、熱処理段階Ｓ２３１０および電極形成段階Ｓ２３１２を備える。
上面側構造形成段階Ｓ２３００において、半導体装置１００の構造のうち、半導体基板１０の上面２１側の構造を形成する。上面２１側の構造には、例えばベース領域１４、エミッタ領域１２、蓄積領域１６、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ電極５２、層間絶縁膜３８、ゲート配線等が含まれる。
次に研削段階Ｓ２３０２において、半導体基板１０の下面２３を研削して、半導体装置１００の耐圧に応じた基板厚にする。次に下面側構造形成段階Ｓ２３０４において、半導体基板１０の下面２３側の構造を形成する。下面２３側の構造には、例えばコレクタ領域２２、カソード領域８２等が含まれる。
次に第１注入段階Ｓ２３０６において、半導体基板１０の下面２３から、半導体基板１０の第１深さ位置Ｚ１に荷電粒子を注入する。第１注入段階Ｓ２３０６は、図２における第１注入段階Ｓ２０１、図７における第１注入段階Ｓ７０１、または、図１０における第１注入段階Ｓ１００１と同様の工程である。
第１注入段階Ｓ２３０６においては、半導体基板１０の下面２３の全体に荷電粒子を照射してよい。第１注入段階Ｓ２３０６においては、半導体基板１０を貫通するように電子線を注入してもよい。第１深さ位置Ｚ１は、半導体基板１０の上面２１側に配置されている。このため、荷電粒子の飛程は比較的に大きくなる。ただし、下面２３にはゲート絶縁膜４２等が形成されていないので、荷電粒子の注入による半導体装置１００の特性への影響は比較的に小さい。
次に第２注入段階Ｓ２３０８において、半導体基板１０の下面２３から、半導体基板１０の第２深さ位置Ｚ２に水素イオンを注入する。第２注入段階Ｓ２３０８は、図２における第２注入段階Ｓ２０２、図７における第２注入段階Ｓ７０２、または、図１０における第２注入段階Ｓ１００２と同様の工程である。
第２注入段階Ｓ２３０８においては、荷電粒子が注入された領域の一部の領域に、選択的に水素イオンを注入する。第２深さ位置Ｚ２は、半導体基板１０の下面２３側に配置されている。このため、水素イオンの飛程は比較的に小さい。このため、水素イオンを遮蔽するマスクを形成することが容易であり、水素イオンを所定の領域に精度よく注入できる。
第２注入段階Ｓ２３０８においては、半導体基板１０の上面２１から、半導体基板１０の第３深さ位置Ｚ３に水素イオンを注入してもよい。第３深さ位置Ｚ３は、第１深さ位置Ｚ１と、上面２１との間に配置されている。この場合も、水素イオンの飛程は比較的に小さい。
次に、熱処理段階Ｓ２３１０において半導体基板１０を熱処理して、水素イオンを第１深さ位置Ｚ１まで拡散させる。熱処理段階Ｓ２３１０は、図２における熱処理段階Ｓ２０３、図７における熱処理段階Ｓ７０３、または、図１０における熱処理段階Ｓ１００３と同様の工程である。
熱処理段階Ｓ２３１０により、半導体基板中の水素を拡散させて、第１深さ位置Ｚ１の近傍における再結合中心を、上面視において局所的に回復させる。これにより、図１から図２１において説明した第１領域２１０および第２領域２２０を形成できる。熱処理段階Ｓ２３１０においては、半導体基板１０を熱処理炉に投入して、半導体基板１０の全体を加熱してよい。熱処理段階Ｓ２３１０においては、３５０℃以上、３８０℃以下の温度で、３時間以上、１０時間以下の期間、熱処理を行ってよい。
なお、第２注入段階Ｓ２３０８よりも後の工程では、注入した水素が半導体基板１０の外に放出されないように、半導体基板１０の全体を５００℃以上に加熱する工程が存在しないことが好ましい。第２注入段階Ｓ２３０８の後に、コレクタ領域２２、カソード領域８２等を形成する場合、レーザーアニールで局所的なアニール行ってよい。また、ゲート絶縁膜４２等の酸化膜は、１０００℃程度の高温による熱酸化で形成される場合がある。このため、第２注入段階Ｓ２３０８は、熱酸化工程よりも後に行うことが好ましい。
次に、電極形成段階Ｓ２３１２において、コレクタ電極２４を形成する。Ｓ２３００からＳ２３１２の工程は、ウエハ状態の半導体基板を用いて行ってよい。この場合、Ｓ２３１２の後に、ウエハを個片化してチップ状態の半導体装置１００を製造してよい。
図２３は、半導体装置１００の製造方法の他の例を示す図である。本例の製造方法は、上面側構造形成段階Ｓ２３００、第１研削段階Ｓ２４００、第１注入段階Ｓ２３０６、第２注入段階Ｓ２３０８、熱処理段階Ｓ２３１０、第２研削段階Ｓ２４０２、下面側構造形成段階Ｓ２３０４および電極形成段階Ｓ２３１２を備える。
上面側構造形成段階Ｓ２３００は、図２２の例と同様である。本例においては、上面側構造形成段階Ｓ２３００の後に、第１研削段階Ｓ２４００で下面２３を研削する。ただし、第１研削段階Ｓ２４００の後の半導体基板１０の基板厚は、耐圧に応じた基板厚よりも大きい。
次に第１注入段階Ｓ２３０６を行う。第１注入段階Ｓ２３０６は、図２２の例と同様である。第１研削段階Ｓ２４００の後に第１注入段階Ｓ２３０６を行うことで、荷電粒子の飛程および加速エネルギーを小さくできる。
次に第２注入段階Ｓ２３０８を行う。第２注入段階Ｓ２３０８は、図２２の例と同様である。ただし本例の第２注入段階Ｓ２３０８においては、半導体基板１０の下面２３から水素イオンを注入する。
次に熱処理段階Ｓ２３１０を行う。熱処理段階Ｓ２３１０は、図２２の例と同様である。次に第２研削段階Ｓ２４０２により、半導体基板１０の下面２３側を研削する。第２研削段階Ｓ２４０２は、図６における研削段階Ｓ２０４と同様である。第２研削段階Ｓ２４０２において、第２深さ位置Ｚ２を含む領域を研削する。これにより、不要な水素化学濃度および水素ドナー濃度のピークを無くすことができる。
次に下面側構造形成段階Ｓ２３０４を行う。下面側構造形成段階Ｓ２３０４は、図２２の例と同様である。本例の下面側構造形成段階Ｓ２３０４においては、例えばコレクタ領域２２、カソード領域８２、バッファ領域２０等を形成する。次に電極形成段階Ｓ２３１２を行う。電極形成段階Ｓ２３１２以降は、図２２の例と同様である。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・濃度ピーク、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コンタクトホール、５５・・・トレンチコンタクト、６０、６１・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、９０・・・エッジ終端構造部、１００・・・半導体装置、１０３・・・水素濃度ピーク、１０４・・・リン濃度ピーク、１２３・・・下面、１３０・・・外周ゲート配線、１３１・・・活性側ゲート配線、１６０・・・活性部、１６２・・・端辺、１６４・・・ゲートパッド、２１０・・・第１領域、２１１・・・ピーク、２１２・・・上側裾、２１３・・・下側裾、２２０・・・第２領域、２２１・・・ピーク、２２２・・・上側裾、２２３・・・下側裾、２３０・・・第１下面側領域、２３１・・・ピーク、２４０・・・第２下面側領域、２４１、２５１・・・ピーク、２５２・・・上側裾、２５３・・・下側裾、２６０・・・第１上面側領域、２７０・・・第２上面側領域

Claims (22)

  1. 上面および下面を有する半導体基板と、
    前記半導体基板の上面側の領域に設けられ、第１深さ位置に第１不純物の第１化学濃度ピークを有する第１領域と、
    前記半導体基板において前記第１領域とは異なる領域に設けられ、前記第１深さ位置に前記第１不純物の第２化学濃度ピークを有する第２領域と
    を備え、
    前記第１深さ位置において、前記第２領域の再結合中心の濃度が、前記第１領域の前記再結合中心の濃度よりも低い
    半導体装置。
  2. 前記第１深さ位置において、前記第１領域の前記第１化学濃度ピークのピーク値と前記第２領域の前記第２化学濃度ピークのピーク値との比は、前記第１領域の前記再結合中心の濃度と前記第２領域の前記再結合中心の濃度との比よりも１に近い
    請求項１に記載の半導体装置。
  3. 前記第１化学濃度ピークの前記ピーク値と、前記第２化学濃度ピークの前記ピーク値とが同一である
    請求項２に記載の半導体装置。
  4. 前記第１領域は、前記第１深さ位置に、前記再結合中心の濃度ピークを有する
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記第１領域における前記再結合中心の前記濃度ピークの半値全幅の深さ範囲で、前記第１領域における水素化学濃度を深さ方向に積分した第１積分値が、前記深さ範囲で前記第２領域における水素化学濃度を深さ方向に積分した第２積分値よりも小さい
    請求項４に記載の半導体装置。
  6. 前記第１深さ位置において、前記第２領域の水素化学濃度が、前記第１領域の水素化学濃度よりも高い
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記第１領域における前記第１深さ位置から前記半導体基板の前記下面までの範囲で水素化学濃度を深さ方向に積分した第３積分値が、前記第２領域における前記第１深さ位置から前記半導体基板の前記下面までの範囲で水素化学濃度を深さ方向に積分した第４積分値よりも小さい
    請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記第１領域と前記半導体基板の前記下面との間に配置された第１下面側領域と、
    前記第２領域と前記半導体基板の前記下面との間に設けられ、第２深さ位置に水素化学濃度のピークを有する第２下面側領域と
    を更に備え、
    前記第１下面側領域の前記第２深さ位置における水素化学濃度は、前記第２下面側領域の前記第２深さ位置における水素化学濃度よりも小さい
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記第１領域と前記半導体基板の前記上面との間に配置された第１上面側領域と、
    前記第２領域と前記半導体基板の前記上面との間に設けられ、第３深さ位置に水素化学濃度のピークを有する第２上面側領域と
    を更に備え、
    前記第２上面側領域の前記第３深さ位置における水素化学濃度は、前記第１上面側領域の前記第３深さ位置における水素化学濃度よりも大きい
    請求項１から７のいずれか一項に記載の半導体装置。
  10. 前記第１不純物の化学濃度分布は、前記第１化学濃度ピークから前記半導体基板の前記上面に向かう上側裾と、前記第１化学濃度ピークから前記下面に向かう下側裾とを有し、
    前記上側裾は、前記下側裾よりも前記第１不純物の化学濃度が急峻に減少する
    請求項１から９のいずれか一項に記載の半導体装置。
  11. 前記第１不純物はヘリウムである
    請求項１から１０のいずれか一項に記載の半導体装置。
  12. 前記半導体基板の前記上面に設けられたゲート絶縁膜を更に備える
    請求項１から１１のいずれか一項に記載の半導体装置。
  13. 前記半導体基板に設けられたＮ型のドリフト領域と、
    前記ドリフト領域と前記半導体基板の前記下面との間に設けられ、前記ドリフト領域よりもドーピング濃度の高いＮ型のバッファ領域と
    を更に備え、
    前記第２領域の下方における前記バッファ領域は、前記第２下面側領域を含み、
    前記第１領域の下方における前記バッファ領域は、前記第１下面側領域を含む
    請求項８に記載の半導体装置。
  14. 前記第１下面側領域は、水素以外のＮ型ドーパントの化学濃度ピークを有する
    請求項１３に記載の半導体装置。
  15. 前記半導体基板の前記下面にＰ型のコレクタ領域を有するトランジスタ部と、
    前記半導体基板の前記下面にＮ型のカソード領域を有するダイオード部と
    を更に備え、
    前記第２領域は前記トランジスタ部に設けられ、
    前記第１領域は前記ダイオード部に設けられる
    請求項１から１４のいずれか一項に記載の半導体装置。
  16. 前記半導体基板はＮ型のドリフト領域を有し、
    前記ドリフト領域と前記半導体基板の前記下面との間にＰ型のコレクタ領域を有するトランジスタ部と、
    前記ドリフト領域と前記半導体基板の前記下面との間にＮ型のカソード領域を有するダイオード部と
    を更に備え、
    前記第２上面側領域は前記トランジスタ部に設けられ、
    前記第１上面側領域は前記ダイオード部に設けられる
    請求項９に記載の半導体装置。
  17. 前記トランジスタ部は、前記ドリフト領域と前記半導体基板の前記上面との間に配置されたＰ型のベース領域を有し、
    前記第３深さ位置は、前記ベース領域の下端よりも上方に配置されている
    請求項１６に記載の半導体装置。
  18. 前記トランジスタ部は、前記ドリフト領域と前記半導体基板の前記上面との間に配置され、前記ベース領域よりもドーピング濃度の高い高濃度領域を有し、
    前記第３深さ位置は、前記高濃度領域の下端よりも浅い位置に配置されている
    請求項１７に記載の半導体装置。
  19. 前記半導体基板の前記上面の上方に配置されたエミッタ電極を更に備え、
    前記第３深さ位置は、前記エミッタ電極と接する前記半導体基板の前記上面からの深さ方向の距離が１μｍ以下である
    請求項１６から１８のいずれか一項に記載の半導体装置。
  20. 上面および下面を有する半導体基板と、
    前記半導体基板に設けられた第１領域と、
    前記半導体基板において前記第１領域と同一の深さ位置に設けられた第２領域と
    を備え、
    前記第１領域は、前記第２領域よりも再結合中心の濃度が高く、
    前記第２領域は、前記第１領域よりも水素化学濃度が高い
    半導体装置。
  21. 半導体装置の製造方法であって、
    上面および下面を有する半導体基板に荷電粒子を注入して、再結合中心を形成する第１注入段階と、
    上面視において前記第１注入段階で前記荷電粒子が注入された領域のうちの一部に、前記荷電粒子の飛程よりも短い飛程で水素イオンを注入する第２注入段階と、
    前記半導体基板を熱処理して前記半導体基板中の水素を拡散させて、前記再結合中心を上面視において局所的に回復させる熱処理段階と
    を備える半導体装置の製造方法。
  22. 前記熱処理段階の後に、前記第２注入段階で前記水素イオンを注入することで形成された水素化学濃度ピークを含む前記半導体基板の部分を研削する
    請求項２１に記載の半導体装置の製造方法。
JP2021571240A 2020-01-17 2021-01-14 半導体装置および半導体装置の製造方法 Active JP7231066B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020006033 2020-01-17
JP2020006033 2020-01-17
PCT/JP2021/001135 WO2021145397A1 (ja) 2020-01-17 2021-01-14 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2021145397A1 JPWO2021145397A1 (ja) 2021-07-22
JP7231066B2 true JP7231066B2 (ja) 2023-03-01

Family

ID=76864436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021571240A Active JP7231066B2 (ja) 2020-01-17 2021-01-14 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20220123133A1 (ja)
JP (1) JP7231066B2 (ja)
CN (1) CN114051653A (ja)
DE (1) DE112021000038T5 (ja)
WO (1) WO2021145397A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014208404A1 (ja) 2013-06-26 2014-12-31 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2015185742A (ja) 2014-03-25 2015-10-22 株式会社デンソー 半導体装置
WO2016204227A1 (ja) 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017146148A1 (ja) 2016-02-23 2017-08-31 富士電機株式会社 半導体装置
JP2018125537A (ja) 2014-10-03 2018-08-09 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2019181852A1 (ja) 2018-03-19 2019-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6457324B2 (ja) 2015-04-27 2019-01-23 株式会社ジェイエスピー ガラス板用間紙

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014208404A1 (ja) 2013-06-26 2014-12-31 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2015185742A (ja) 2014-03-25 2015-10-22 株式会社デンソー 半導体装置
JP2018125537A (ja) 2014-10-03 2018-08-09 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016204227A1 (ja) 2015-06-17 2016-12-22 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017146148A1 (ja) 2016-02-23 2017-08-31 富士電機株式会社 半導体装置
WO2019181852A1 (ja) 2018-03-19 2019-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
DE112021000038T5 (de) 2022-04-07
CN114051653A (zh) 2022-02-15
JPWO2021145397A1 (ja) 2021-07-22
WO2021145397A1 (ja) 2021-07-22
US20220123133A1 (en) 2022-04-21

Similar Documents

Publication Publication Date Title
JP7268743B2 (ja) 半導体装置
JP7476996B2 (ja) 半導体装置
US20230039920A1 (en) Semiconductor device
US20210384330A1 (en) Semiconductor device and manufacturing method
JP7279846B2 (ja) 半導体装置
CN112752871A (zh) 半导体装置及制造方法
WO2022196768A1 (ja) 半導体装置
JP7323049B2 (ja) 半導体装置および半導体装置を備えた電力変換装置
JP7231066B2 (ja) 半導体装置および半導体装置の製造方法
JP2023119676A (ja) 半導体装置
CN113140616A (zh) 半导体装置
JP7400834B2 (ja) 半導体装置および半導体装置の製造方法
WO2023210727A1 (ja) 半導体装置
US20230038712A1 (en) Semiconductor device
US20230144542A1 (en) Manufacturing method of semiconductor device and semiconductor device
JP7279806B2 (ja) 半導体装置および半導体装置の製造方法
JP7439929B2 (ja) 半導体装置
WO2023145805A1 (ja) 半導体装置および製造方法
WO2023063411A1 (ja) 半導体装置
WO2023063412A1 (ja) 半導体装置および半導体装置の製造方法
US20220328313A1 (en) Semiconductor device and manufacturing method
JP2024091793A (ja) 半導体装置
JP2024014333A (ja) 半導体装置および半導体装置の製造方法
JP2021114600A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230130

R150 Certificate of patent or registration of utility model

Ref document number: 7231066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150