JP7169044B2 - 半導体集積回路、その設計方法、プログラム及び記憶媒体 - Google Patents
半導体集積回路、その設計方法、プログラム及び記憶媒体 Download PDFInfo
- Publication number
- JP7169044B2 JP7169044B2 JP2018031360A JP2018031360A JP7169044B2 JP 7169044 B2 JP7169044 B2 JP 7169044B2 JP 2018031360 A JP2018031360 A JP 2018031360A JP 2018031360 A JP2018031360 A JP 2018031360A JP 7169044 B2 JP7169044 B2 JP 7169044B2
- Authority
- JP
- Japan
- Prior art keywords
- scan
- flop
- flip
- signal
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 89
- 238000000034 method Methods 0.000 title claims description 15
- 238000013461 design Methods 0.000 title description 13
- 238000012360 testing method Methods 0.000 claims description 81
- 230000006835 compression Effects 0.000 claims description 29
- 238000007906 compression Methods 0.000 claims description 29
- 230000004044 response Effects 0.000 claims description 22
- 238000012669 compression test Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 11
- 238000003780 insertion Methods 0.000 description 9
- 230000037431 insertion Effects 0.000 description 9
- 238000001514 detection method Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318555—Control logic
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318541—Scan latches or cell details
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
11 :展開回路
121~124:スキャンチェーン
13 :圧縮回路
13a、13b、13c:XOR回路
14 :スキャンイン端子
15 :スキャンアウト端子
16 :スキャン制御回路部
16a :スキャンイネーブル信号線
16b :スキャンモード信号線
17 :回路
26 :スキャン制御回路部
26a :スキャンイネーブル信号線
26b :スキャンモード信号線
26c :セレクタ
31 :ネットリスト
32 :圧縮スキャン回路付きネットリスト
33 :ライブラリ
34 :スキャン設定ファイル
35 :テストパタン
36 :ライブラリ
37 :パタン設定ファイル
40 :集積回路設計装置
41 :記憶装置
41a :圧縮スキャン挿入ツール
41b :パタン生成ツール
42 :プロセッサ
43 :入出力装置
44 :コンピュータ読み取り可能記憶媒体
SFF11~SFF14、SFF21~SFF24、SFF31~SFF34、SFF41~SFF44、SFF51、SFF61:スキャンフリップフロップ
FF11、FF12:フリップフロップ
Claims (14)
- 第1スキャン入力と第1データ入力と第1選択入力と第1出力とを有し、前記第1選択入力で第1信号が受信されたことに応じて前記第1スキャン入力に対応する値を前記第1出力に出力し、前記第1選択入力で第2信号が受信されたことに応じて前記第1データ入力に対応する値を前記第1出力に出力するように構成された第1スキャンフリップフロップと、
第2スキャン入力と第2データ入力と第2選択入力と第2出力とを有し、前記第2スキャン入力が前記第1出力に接続され、前記第2データ入力が不定値を受け取るように構成された第2スキャンフリップフロップと、
第1の種類のスキャンテストについては前記第1信号が前記第2選択入力で受信され、第2の種類のスキャンテストについては前記第2信号が前記第2選択入力で受信されるように構成されたセレクタ
とを備え、
前記第2スキャンフリップフロップが、前記第1信号が前記第2選択入力で受信されたことに応じて前記第2スキャン入力に対応する値を前記第2出力に出力するように構成され、
前記第2出力に出力される値が前記第1出力に出力される値に対応している
半導体集積回路。 - 更に、
複数のスキャンフリップフロップをそれぞれ含む複数のスキャンチェーンと、
圧縮テストデータを展開して前記複数のスキャンチェーンに供給するテストデータを生成する展開回路部と、
前記複数のスキャンチェーンから出力される出力応答に基づいて圧縮テスト結果データを生成する圧縮回路部
とを備え、
前記第1及び前記第2スキャンフリップフロップが、前記複数のスキャンチェーンのうちの一つの一部分である
請求項1に記載の半導体集積回路。 - スキャンテストの種類に対応する値を出力するように構成されたフリップフロップを更に備え、
前記セレクタが、更に、前記スキャンテストの種類に対応する、前記出力された値を受け取るように構成された
請求項1に記載の半導体集積回路。 - 前記第1の種類のスキャンテストがACスキャンに対応し、前記第2の種類のスキャンテストがDCスキャンに対応するか、
前記第1の種類のスキャンテストがDCスキャンに対応し、前記第2の種類のスキャンテストがACスキャンに対応する
請求項1に記載の半導体集積回路。 - 第3スキャン入力、第3データ入力、第3選択入力及び第3出力を備え、前記第3データ入力が、不定である確率が0%より大きく100%より小さい値を受け取るように構成され、前記第3選択入力で前記第1信号が受信されたことに応じて前記第3スキャン入力に対応する値を前記第3出力に出力し、前記第3選択入力で前記第2信号が受信されたことに応じて前記第3データ入力に対応する値を前記第3出力に出力するように構成された第3スキャンフリップフロップと、
前記第1信号又は前記第2信号が前記第3選択入力で選択的に受信されるようにするセレクタと、
を備える請求項1に記載の半導体集積回路。 - スキャン入力とデータ入力とスキャンイネーブル端子とを有するスキャンフリップフロップと、
キャプチャモードにおいて、前記スキャンフリップフロップが前記スキャン入力に入力された値をキャプチャするように前記スキャンフリップフロップを制御するように構成されたスキャン制御回路部
とを備え、
前記スキャンフリップフロップを制御することは、前記スキャンフリップフロップの前記スキャンイネーブル端子にスキャンテストの種類に応じて第1信号又は第2信号を選択的に供給することを含む、
半導体集積回路。 - コンピュータが半導体集積回路のネットリストを生成することと、
前記ネットリストに基づいて前記半導体集積回路を製造することと
を含み、
前記ネットリストを生成することが、
少なくとも一のスキャンフリップフロップを、前記少なくとも一のスキャンフリップフロップがデータ入力を介して不定値をキャプチャする確率に基づいて抽出することと、
前記抽出した少なくとも一のスキャンフリップフロップがキャプチャモードにおいてスキャン入力に入力された値をキャプチャ可能とするようにスキャン制御回路を前記ネットリストに挿入することと、
を含み、
前記スキャン制御回路が、前記抽出した少なくとも一のスキャンフリップフロップのスキャンイネーブル端子にスキャンテストの種類に応じて第1信号又は第2信号を選択的に供給するように構成された
半導体集積回路の設計方法。 - 前記ネットリストを生成することが、スキャンテストが行われるときにアサートされる制御信号を前記抽出した少なくとも一のスキャンフリップフロップのスキャンイネーブル端子に供給するように前記ネットリストを生成することを含む
請求項7に記載の半導体集積回路の設計方法。 - 前記ネットリストを生成することが、前記抽出した少なくとも一のスキャンフリップフロップのスキャンイネーブル端子に、前記半導体集積回路の外部から供給される制御信号に応じて前記第1信号又は第2信号を選択的に供給するように前記ネットリストを生成することを含む
請求項7に記載の半導体集積回路の設計方法。 - 前記ネットリストを生成することは、
前記抽出した少なくとも一のスキャンフリップフロップを含むスキャンチェーンを含む複数のスキャンチェーンと、圧縮テストデータを展開して前記複数のスキャンチェーンに供給するテストデータを生成する展開回路部と、前記複数のスキャンチェーンから出力される出力応答に基づいて圧縮テスト結果データを生成する圧縮回路部とを挿入すること
を含む
請求項7に記載の半導体集積回路の設計方法。 - コンピュータが半導体集積回路のネットリストを生成することと、
前記ネットリストに基づいて前記半導体集積回路を製造することと
を含み、
前記ネットリストを生成することが、
データ入力を介して不定値をキャプチャするように構成された少なくとも一のスキャンフリップフロップを抽出することと、
前記抽出した少なくとも一のスキャンフリップフロップがキャプチャモードにおいてスキャン入力に入力された値をキャプチャ可能とするようにスキャン制御回路を前記ネットリストに挿入することと、
を含み、
前記スキャン制御回路が、前記抽出した少なくとも一のスキャンフリップフロップのスキャンイネーブル端子にスキャンテストの種類に応じて第1信号又は第2信号を選択的に供給するように構成された
半導体集積回路の設計方法。 - 半導体集積回路のネットリストを生成することと、
前記半導体集積回路を製造するためのデータを出力することと、
を、コンピュータに実行させ、
前記ネットリストを生成することが、
少なくとも一のスキャンフリップフロップを、前記少なくとも一のスキャンフリップフロップがデータ入力を介して不定値をキャプチャする確率に基づいて抽出することと、
前記抽出した少なくとも一のスキャンフリップフロップがキャプチャモードにおいてスキャン入力に入力された値をキャプチャ可能とするようにスキャン制御回路を前記ネットリストに挿入することと、
を含み、
前記スキャン制御回路が、前記抽出した少なくとも一のスキャンフリップフロップのスキャンイネーブル端子にスキャンテストの種類に応じて第1信号又は第2信号を選択的に供給するように構成された
プログラム。 - 前記ネットリストを生成することは、前記ネットリストを、スキャンテストが行われるときにアサートされる制御信号を前記抽出した少なくとも一のスキャンフリップフロップのスキャンイネーブル端子に供給するように前記ネットリストを生成することを含む
請求項12に記載のプログラム。 - 半導体集積回路のネットリストを生成することと、
前記半導体集積回路を製造するためのデータを出力することと、
を、コンピュータに実行させ、
前記ネットリストを生成することが、
データ入力を介して不定値をキャプチャするように構成された少なくとも一のスキャンフリップフロップを抽出することと、
前記抽出した少なくとも一のスキャンフリップフロップがキャプチャモードにおいてスキャン入力に入力された値をキャプチャ可能とするようにスキャン制御回路を前記ネットリストに挿入することと、
を含み、
前記スキャン制御回路が、前記抽出した少なくとも一のスキャンフリップフロップのスキャンイネーブル端子にスキャンテストの種類に応じて第1信号又は第2信号を選択的に供給するように構成された
プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018031360A JP7169044B2 (ja) | 2018-02-23 | 2018-02-23 | 半導体集積回路、その設計方法、プログラム及び記憶媒体 |
US16/279,131 US11005458B2 (en) | 2018-02-23 | 2019-02-19 | Semiconductor integrated circuit adapted to scan testing, and method of designing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018031360A JP7169044B2 (ja) | 2018-02-23 | 2018-02-23 | 半導体集積回路、その設計方法、プログラム及び記憶媒体 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019145048A JP2019145048A (ja) | 2019-08-29 |
JP2019145048A5 JP2019145048A5 (ja) | 2021-04-01 |
JP7169044B2 true JP7169044B2 (ja) | 2022-11-10 |
Family
ID=67684080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018031360A Active JP7169044B2 (ja) | 2018-02-23 | 2018-02-23 | 半導体集積回路、その設計方法、プログラム及び記憶媒体 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11005458B2 (ja) |
JP (1) | JP7169044B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021146382A1 (en) * | 2020-01-16 | 2021-07-22 | Lightmatter, Inc. | Pin sharing for photonic processors |
JP7305583B2 (ja) * | 2020-03-05 | 2023-07-10 | 株式会社東芝 | 半導体集積回路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008224238A (ja) | 2007-03-08 | 2008-09-25 | Ricoh Co Ltd | 半導体集積回路、半導体集積回路設計支援装置、及び半導体集積回路製造方法 |
JP2013224917A (ja) | 2012-03-22 | 2013-10-31 | Renesas Electronics Corp | スキャンテスト回路、テストパタン生成制御回路及びスキャンテスト制御方法 |
JP2014224725A (ja) | 2013-05-15 | 2014-12-04 | 富士通セミコンダクター株式会社 | 半導体集積回路 |
JP2017062222A (ja) | 2015-09-24 | 2017-03-30 | ルネサスエレクトロニクス株式会社 | テストポイント回路、シーケンシャルテスト用スキャンフリップフロップ、半導体装置及び設計装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7032148B2 (en) * | 2003-07-07 | 2006-04-18 | Syntest Technologies, Inc. | Mask network design for scan-based integrated circuits |
US8700962B2 (en) * | 2012-07-27 | 2014-04-15 | Lsi Corporation | Scan test circuitry configured to prevent capture of potentially non-deterministic values |
US10078114B2 (en) * | 2015-09-24 | 2018-09-18 | Renesas Electronics Corporation | Test point circuit, scan flip-flop for sequential test, semiconductor device and design device |
TWI646845B (zh) * | 2016-05-19 | 2019-01-01 | 晨星半導體股份有限公司 | 條件式存取晶片、其內建自我測試電路及測試方法 |
-
2018
- 2018-02-23 JP JP2018031360A patent/JP7169044B2/ja active Active
-
2019
- 2019-02-19 US US16/279,131 patent/US11005458B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008224238A (ja) | 2007-03-08 | 2008-09-25 | Ricoh Co Ltd | 半導体集積回路、半導体集積回路設計支援装置、及び半導体集積回路製造方法 |
JP2013224917A (ja) | 2012-03-22 | 2013-10-31 | Renesas Electronics Corp | スキャンテスト回路、テストパタン生成制御回路及びスキャンテスト制御方法 |
JP2014224725A (ja) | 2013-05-15 | 2014-12-04 | 富士通セミコンダクター株式会社 | 半導体集積回路 |
JP2017062222A (ja) | 2015-09-24 | 2017-03-30 | ルネサスエレクトロニクス株式会社 | テストポイント回路、シーケンシャルテスト用スキャンフリップフロップ、半導体装置及び設計装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2019145048A (ja) | 2019-08-29 |
US11005458B2 (en) | 2021-05-11 |
US20190267973A1 (en) | 2019-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3851782B2 (ja) | 半導体集積回路及びそのテスト方法 | |
US5878055A (en) | Method and apparatus for verifying a single phase clocking system including testing for latch early mode | |
JP2003332443A (ja) | 半導体集積回路とその設計支援装置およびテスト方法 | |
WO2007013306A1 (ja) | 半導体論理回路装置のテストベクトル生成方法及びテストベクトル生成プログラム | |
US20160349318A1 (en) | Dynamic Clock Chain Bypass | |
JP6654456B2 (ja) | テストポイント回路、シーケンシャルテスト用スキャンフリップフロップ、半導体装置及び設計装置 | |
US10496771B2 (en) | Semiconductor apparatus and design apparatus | |
JP7169044B2 (ja) | 半導体集積回路、その設計方法、プログラム及び記憶媒体 | |
JP4482622B2 (ja) | 変換装置、変換方法、変換方法をコンピュータに実行させることが可能なプログラム、及び、このプログラムを記録した記録媒体 | |
JP2009216619A (ja) | 半導体集積回路装置 | |
US11120187B1 (en) | Semiconductor integrated circuit, circuit designing apparatus, and circuit designing method | |
US20060041806A1 (en) | Testing method for semiconductor device and testing circuit for semiconductor device | |
US11397841B2 (en) | Semiconductor integrated circuit, circuit designing apparatus, and circuit designing method | |
CN114667455A (zh) | 用于测试电路的通用压缩器架构 | |
US10078114B2 (en) | Test point circuit, scan flip-flop for sequential test, semiconductor device and design device | |
US7581149B2 (en) | Scan chain extracting method, test apparatus, circuit device, and scan chain extracting program | |
CN113609804B (zh) | 用例生成方法及装置、测试方法、可测试性设计方法 | |
JP5179861B2 (ja) | 半導体装置 | |
US7380184B2 (en) | Sequential scan technique providing enhanced fault coverage in an integrated circuit | |
JP4806537B2 (ja) | テスト回路及びマスク制御回路 | |
US10209299B2 (en) | Test apparatus and testable asynchronous circuit | |
Yilmaz et al. | Seed selection in LFSR-reseeding-based test compression for the detection of small-delay defects | |
JP7194616B2 (ja) | 半導体装置および半導体装置の設計方法 | |
JP4272898B2 (ja) | 半導体テスト回路及びそのテスト方法 | |
US10354742B2 (en) | Scan compression architecture for highly compressed designs and associated methods |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20191209 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20200720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210216 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220316 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221012 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221027 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7169044 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |