JP7167694B2 - 化合物半導体装置の製造方法 - Google Patents

化合物半導体装置の製造方法 Download PDF

Info

Publication number
JP7167694B2
JP7167694B2 JP2018238510A JP2018238510A JP7167694B2 JP 7167694 B2 JP7167694 B2 JP 7167694B2 JP 2018238510 A JP2018238510 A JP 2018238510A JP 2018238510 A JP2018238510 A JP 2018238510A JP 7167694 B2 JP7167694 B2 JP 7167694B2
Authority
JP
Japan
Prior art keywords
film
compound semiconductor
polycrystalline diamond
titanium oxide
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018238510A
Other languages
English (en)
Other versions
JP2020102489A (ja
Inventor
史朗 尾崎
俊裕 多木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2018238510A priority Critical patent/JP7167694B2/ja
Priority to US16/687,745 priority patent/US11088044B2/en
Publication of JP2020102489A publication Critical patent/JP2020102489A/ja
Application granted granted Critical
Publication of JP7167694B2 publication Critical patent/JP7167694B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/207—A hybrid coupler being used as power measuring circuit at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、化合物半導体装置の製造方法に関する。
化合物半導体を用いた化合物半導体装置は、例えば、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：HEMT）を備える。例えばＧａＮ－ＨＥＭＴは増幅器への応用が期待されている。
特開２０１６－０６２８３７号公報 特開２０１６－２０１３００号公報
ところで、例えば増幅器にＧａＮ－ＨＥＭＴを用いる場合などには、発熱による故障及び特性劣化を防ぐために放熱対策が必要になる。
そして、放熱対策として、化合物半導体装置の表面側に多結晶ダイヤモンド膜を設けることが考えられる。
しかしながら、多結晶ダイヤモンド膜では、結晶粒界に不純物としてグラファイトが存在することになる。そして、グラファイトはダイヤモンドよりも熱伝導率が低く、放熱効果を阻害する要因となる。
本発明は、多結晶ダイヤモンド膜の結晶粒界におけるグラファイトを低減し、熱伝導率を向上させ、放熱効果を高めることを目的とする。
１つの態様では、化合物半導体装置の製造方法は、化合物半導体積層構造を形成する工程と、化合物半導体積層構造上に、酸化チタンを含む保護膜を形成する工程と、保護膜上に、多結晶ダイヤモンド膜を形成する工程とを含み、多結晶ダイヤモンド膜を形成する工程において、多結晶ダイヤモンド膜の形成中又は多結晶ダイヤモンド膜の形成後に紫外線を照射して活性酸素を生成させる。
１つの態様では、化合物半導体装置の製造方法は、化合物半導体積層構造を形成する工程と、化合物半導体積層構造上に、保護膜を形成する工程と、保護膜上に、多結晶ダイヤモンド膜を形成する工程とを含み、多結晶ダイヤモンド膜を形成する工程において、多結晶ダイヤモンドの形成中又は多結晶ダイヤモンドの形成後に光を照射して活性酸素を生成させる。
１つの側面として、多結晶ダイヤモンド膜の結晶粒界におけるグラファイトを低減し、熱伝導率を向上させ、放熱効果を高めることができるという効果を有する。
本実施形態にかかる化合物半導体装置の構成を示す断面図である。 本実施形態にかかる化合物半導体装置の製造方法を説明するための断面図である。 多結晶ダイヤモンドの成膜後に紫外線照射（ＵＶ照射）を行なった場合に得られたラマンスペクトルを示す図である。 ＵＶ照射時間を変化させた場合のＩｇ／Ｉｄ強度比の変化を示す図である。 本実施形態の変形例の化合物半導体装置の構成を示す断面図である。 本実施形態の変形例の化合物半導体装置の製造方法を説明するための断面図である。 本実施形態の変形例の化合物半導体装置の構成を示す断面図である。 本実施形態にかかる増幅器の構成を示す図である。 従来の化合物半導体装置の構成を示す断面図である。
以下、図面により、本発明の実施の形態にかかる化合物半導体装置及びその製造方法、増幅器について説明する。
［第１実施形態］
まず、第１実施形態にかかる化合物半導体装置及びその製造方法について、図１～図９を参照しながら説明する。
本実施形態にかかる化合物半導体装置は、例えば窒化物半導体を用いた窒化物半導体積層構造を備える化合物半導体装置である。
本実施形態では、化合物半導体装置として、窒化物半導体を用いたＦＥＴ、具体的には、ＧａＮを電子走行層に用い、ＡｌＧａＮを電子供給層に用いた化合物半導体積層構造（ＨＥＭＴ構造）を備えるＡｌＧａＮ／ＧａＮ－ＨＥＭＴを例に挙げて説明する。
なお、ＡｌＧａＮ／ＧａＮ－ＨＥＭＴをＡｌＧａＮ／ＧａＮ－ＦＥＴともいう。また、化合物半導体積層構造を、ＩＩＩ－Ｖ族化合物半導体積層構造、ＧａＮ系化合物半導体積層構造又は窒化物半導体積層構造ともいう。また、化合物半導体装置を、ＩＩＩ－Ｖ族化合物半導体装置、ＧａＮ系化合物半導体装置又は窒化物半導体装置ともいう。
本ＡｌＧａＮ／ＧａＮ－ＨＥＭＴは、図１に示すように、ＳｉＣ基板１上に、ＧａＮ電子走行層（チャネル層）２、ＡｌＧａＮスペーサ層（図示せず）、ＡｌＧａＮ電子供給層３、ＧａＮキャップ層４を積層させた化合物半導体積層構造５を備える。
この場合、電子走行層２と電子供給層３（具体的にはスペーサ層）との界面近傍に２次元電子ガス（２ＤＥＧ）が生成される。
なお、ＳｉＣ基板１を、基板又は半導体基板ともいう。また、バッファ層を必要に応じて設けても良い。また、スペーサ層やキャップ層４は設けなくても良い。また、ＧａＮキャップ層４に代えてＡｌＮキャップ層を用いても良い。また、各半導体層２～４を、ＩＩＩ－Ｖ族半導体層、窒化物半導体層又は化合物半導体層ともいう。
また、本実施形態では、化合物半導体積層構造５の上方、即ち、化合物半導体積層構造５を構成するＧａＮキャップ層４上に、ゲート電極６が設けられている。
また、ゲート電極６を挟んで両側に、互いに離れてソース電極７及びドレイン電極８が設けられている。
これらのソース電極７及びドレイン電極８は、電子供給層３に接している。つまり、ソース電極７及びドレイン電極８は、化合物半導体積層構造５の上方、即ち、半導体積層構造５を構成する電子供給層３上に設けられている。
特に、本実施形態では、化合物半導体積層構造５上に、その表面全体を覆うように、酸化チタン（ＴｉＯｘ）を含む保護膜９が設けられている。
ここで、酸化チタンは、絶縁性及び光触媒機能を有する。このため、保護膜９は、絶縁膜及び光触媒としての機能を有する。
そして、保護膜９上に多結晶ダイヤモンド膜１０が設けられている。
なお、保護膜９は、多結晶ダイヤモンド膜１０の成膜時の表面保護膜として機能する。また、保護膜９を、絶縁膜又は光触媒膜ともいう。なお、図１中、多結晶ダイヤモンド膜１０内の点線は、粒界及び粒界に存在するグラファイトを示している。
このように、化合物半導体積層構造５を構成する半導体層（ここではＧａＮキャップ層４）の表面に保護膜９を介して多結晶ダイヤモンド膜１０が設けられている。
ここでは、保護膜９は、酸化チタン膜（又は酸化チタンを主成分とする膜）９Ａである。
また、保護膜９及び多結晶ダイヤモンド膜１０は、ソース電極７とゲート電極６の間及びドレイン電極８とゲート電極６の間に設けられている。なお、これに限られるものではなく、保護膜９及び多結晶ダイヤモンド膜１０は、少なくともドレイン電極８とゲート電極６の間に設けられていれば良い。
また、多結晶ダイヤモンド膜１０のラマンピークにおけるグラファイトとダイヤモンドの強度比率（グラファイト／ダイヤモンド）が約０．４以下であることが好ましい（例えば図４参照）。これにより、効果的な放熱が期待できる程度に熱伝導率を向上させることができる。
ところで、上述のように構成されるＡｌＧａＮ／ＧａＮ－ＨＥＭＴ（化合物半導体装置）は、以下のようにして製造することができる。
つまり、本化合物半導体装置の製造方法は、化合物半導体積層構造５を形成する工程と、化合物半導体積層構造５上に、酸化チタンを含む保護膜９を形成する工程と、保護膜９上に、多結晶ダイヤモンド膜１０を形成する工程とを含む（例えば図２参照）。
特に、多結晶ダイヤモンド膜１０を形成する工程において、多結晶ダイヤモンド膜１０の形成中（成膜中）又は多結晶ダイヤモンド膜１０の形成後（成膜後）に紫外線を照射して活性酸素を生成させることが好ましい（例えば図２参照）。
また、紫外線は、酸素、オゾン、二酸化炭素、一酸化炭素、水蒸気のいずれか１種類又は複数種類を混合した雰囲気中で照射することが好ましい。
ところで、上述のような構成及び製造方法を採用しているのは、以下の理由による。
窒化物半導体の大きな絶縁耐圧、大きな飽和速度といった優れた材料特性を活かし、高出力・高電圧動作が可能な半導体装置（半導体デバイス）の開発が進められている。
窒化物半導体を用いた半導体装置としては、電界効果トランジスタ、特に高電子移動度トランジスタ（ＨＥＭＴ）についての報告が数多くなされている。
例えばＧａＮ系のＨＥＭＴ（ＧａＮ－ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ－ＨＥＭＴが注目されている。
ＡｌＧａＮ／ＧａＮ－ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。
これによって発生したピエゾ分極及びＡｌＧａＮの自発分極によって、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。このため、ＧａＮ－ＨＥＭＴは高出力増幅器への応用が期待されている。
なお、高出力ＧａＮ－ＨＥＭＴを用いる場合には、発熱によるデバイスの故障及び特性劣化を防ぐために放熱対策が必要となる。
この場合、ダイヤモンド基板をデバイス裏面に接合する“裏面放熱技術”、デバイス表面に例えばＣＶＤ法でダイヤモンドを形成する“表面放熱技術”が有効である。
ここで、例えばＣＶＤ法でダイヤモンドを成膜する場合、成膜温度は約７００℃～約９００℃と高温であり、原料ガスにはメタン（ＣＨ４）と水素（Ｈ２）が用いられる。
下地に窒化ガリウム（ＧａＮ）を用いた場合、この条件では、高温のＨ２によってＧａＮ表面がエッチングされてしまうため、半導体表面の保護膜として窒化シリコン（ＳｉＮ）等の絶縁膜が用いられる（例えば図９参照）。
一方、例えばＣＶＤ法で成膜したダイヤモンドは多結晶構造であるため、結晶粒界には不純物としてグラファイトが存在することになる（例えば図９参照）。そして、グラファイトはダイヤモンドよりも熱伝導率が低く、放熱効果を阻害する要因となる。
なお、図９中、多結晶ダイヤモンド膜内の点線は、粒界及び粒界に存在するグラファイトを示している。
このため、成膜においては結晶粒を大きくして粒界を低減するとともに、グラファイトを除去することが有効である。
そこで、上述のような構成及び製造方法を採用している。
つまり、本実施形態では、ダイヤモンド成膜時の表面保護膜９として光触媒機能を有する絶縁膜である酸化チタン（又は酸化チタンを主成分とする材料）を用いるとともに、多結晶ダイヤモンド膜１０の成膜中（又は多結晶ダイヤモンド膜１０の成膜後）に紫外線を照射することで（例えば図２参照）、雰囲気中に活性酸素を生成し、それらが結晶粒界におけるグラファイトを選択的に除去するようにしている。
この結果、多結晶ダイヤモンド膜１０の熱伝導率が向上し、効果的な放熱が期待できることになる。
なお、本実施形態では、酸化チタンを含む保護膜９を用いるとともに、紫外線を照射するようにしているが、これに限られるものではなく、多結晶ダイヤモンド膜１０の成膜中（又は多結晶ダイヤモンド膜１０の成膜後）に光を照射して活性酸素を生成させるだけでも、同様の効果が得られる。
この場合、化合物半導体装置の製造方法は、化合物半導体積層構造５を形成する工程と、化合物半導体積層構造５上に、保護膜９Ｘを形成する工程と、保護膜９Ｘ上に、多結晶ダイヤモンド膜１０を形成する工程とを含み、多結晶ダイヤモンド膜１０を形成する工程において、多結晶ダイヤモンド膜１０の形成中又は多結晶ダイヤモンド膜１０の形成後に光を照射して活性酸素を生成させるものとすれば良い（例えば図１、図２参照）。
そして、保護膜９Ｘに、光触媒機能を有する絶縁膜である酸化チタン（又は酸化チタンを主成分とする材料）を含む保護膜９を用いることで、活性酸素による結晶粒界におけるグラファイトの選択的な除去を促進させることができる。
この場合、化合物半導体装置の製造方法は、保護膜９Ｘを形成する工程において、酸化チタンを含む保護膜９を形成し、多結晶ダイヤモンド膜１０を形成する工程において、紫外線を照射するものとすれば良い（例えば図１、図２参照）。
以下、本ＡｌＧａＮ／ＧａＮ－ＨＥＭＴ（化合物半導体装置）の製造方法について、具体例を挙げて説明する。
まず、ＳｉＣ基板（半導体基板）１上に、例えば有機金属気相成長（ＭＯＶＰＥ；Metal Organic Vapor Phase Epitaxy）法によって、ｉ－ＧａＮチャネル層２、ｉ－ＡｌＧａＮスペーサ層（図示せず）、ｎ－ＡｌＧａＮ電子供給層３、ＧａＮキャップ層４を順に積層させて化合物半導体積層構造５を形成する（例えば図１参照）。なお、ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ；Molecular Beam Epitaxy）法等を用いても良い。
次いで、例えばＡｒのイオン注入によって素子間分離を行なう（図示せず）。
次に、例えばフォトリソグラフィ技術によってソース電極領域及びドレイン電極領域（オーミック電極領域）を規定すべく、化合物半導体積層構造５上に、ソース電極形成予定領域及びドレイン電極形成予定領域のそれぞれに開口部を有する新たなレジスト膜を設ける（図示せず）。
次に、ｎ－ＡｌＧａＮ電子供給層３上に、ソース電極７及びドレイン電極８を形成する（例えば図１参照）。
具体的には、例えばフォトリソグラフィ技術によって、ソース電極形成予定領域及びドレイン電極形成予定領域のそれぞれに開口部を有するレジスト膜を設け、例えば塩素系ガスを用いたドライエッチングによって、ソース電極形成予定領域及びドレイン電極形成予定領域のＧａＮキャップ層４を除去する。
そして、全面に、Ｔｉ／Ａｌを堆積させた後、レジスト膜とともにレジスト膜上に堆積したＴｉ／Ａｌを除去することによって（即ち、リフトオフ法によって）、ソース電極形成予定領域及びドレイン電極形成予定領域のｎ－ＡｌＧａＮ電子供給層３上にＴｉ／Ａｌ層を形成し、例えば窒素雰囲気中で約４００℃～約１０００℃の温度で熱処理を行なって、オーミック特性を確立する。
このようにして、ｎ－ＡｌＧａＮ電子供給層３上に、例えばＴｉ／Ａｌ層からなるソース電極７及びドレイン電極８を形成する（例えば図１参照）。
次に、半導体表面の保護膜９として酸化チタン膜９Ａを形成する（例えば図１参照）。
ここでは、ソース電極７とゲート電極６の間及びドレイン電極８とゲート電極６の間の半導体表面が覆われるように、保護膜９としての酸化チタン膜９Ａを形成する。
具体的には、例えばＡＬＤ（Atomic layer deposition）法によって約１～約１００ｎｍの酸化チタン膜を成膜する。ここでは、酸化チタン膜の膜厚は約５０ｎｍである。
次に、酸化チタンからなる保護膜９（９Ａ）上に、多結晶構造のダイヤモンド（多結晶ダイヤモンド膜）１０を形成する（例えば図２参照）。
具体的には、粉末状ダイヤモンド（種ダイヤ）を酸化チタン膜９Ａ上に配置し、紫外線を併用したＣＶＤ法によって約１００～約５０００ｎｍの多結晶ダイヤモンド膜１０を成膜する（例えば図２参照）。ここでは、多結晶ダイヤモンド膜１０の膜厚は約１０００ｎｍである。
続いて、ゲート電極形成予定領域の多結晶ダイヤモンド膜１０及び酸化チタン膜９Ａを、例えばドライエッチングによって除去する（例えば図２参照）。
具体的には、例えばフォトリソグラフィ技術によって、ゲート電極形成予定領域に開口部を有するレジスト膜を設け、多結晶ダイヤモンド膜１０は例えば酸素ガス、酸化チタン膜は例えば塩素系ガスを用いたドライエッチングによって除去する。
次に、多結晶ダイヤモンド膜１０及び酸化チタン膜９Ａの貫通口を埋め込むようにゲート電極６を形成する（例えば図２参照）。
具体的には、まず、例えばフォトリソグラフィ技術を用いて、ゲート電極領域を規定すべく、ゲート電極形成予定領域に開口部を有する新たなレジスト膜を設ける。
そして、全面に、例えばＮｉ、Ａｕを順に堆積させた後、レジスト膜とともにレジスト膜上に堆積したＮｉ／Ａｕを除去することによって（即ち、リフトオフ法によって）、多結晶ダイヤモンド膜１０及び酸化チタン膜９Ａの貫通口を埋め込むように例えばＮｉ／Ａｕの２層構造のゲート電極６を形成する。
このようにして、本ＡｌＧａＮ／ＧａＮ－ＨＥＭＴ（化合物半導体装置）を製造することができる。
したがって、本実施形態にかかる化合物半導体装置及びその製造方法は、多結晶ダイヤモンド膜１０の結晶粒界におけるグラファイトを低減し、熱伝導率を向上させ、放熱効果を高めることができるという効果を有する。
ここで、図３は、多結晶ダイヤモンド膜１０の成膜後に紫外線照射（ＵＶ照射）を行なった場合に得られたラマンスペクトルを示している。
なお、図３中、符号Ｘで示す部分がラマンピークにおけるダイヤモンドの強度Ｉｄを示しており、符号Ｙで示す部分がラマンピークにおけるグラファイトの強度Ｉｇを示している。
図３に示すようなラマンスペクトルから、多結晶ダイヤモンド膜１０のラマンピークにおけるグラファイトとダイヤモンドの強度比率（グラファイト／ダイヤモンド）、即ち、Ｉｇ／Ｉｄ強度比を求める。
ここで、図４は、ＵＶ照射時間を変化させた場合のＩｇ／Ｉｄ強度比の変化を示している。
なお、ＵＶ照射時間を長くすると、グラファイトが除去されてラマンピークにおけるグラファイトの強度Ｉｇが低減し、熱伝導率が向上することになる。このため、図４では、ＵＶ照射時間を熱伝導率に対応づけて、Ｉｇ／Ｉｄ強度比と熱伝導率の関係を示している。
図４に示すように、ＵＶ照射を行なうと、ＵＶ照射時間が長くなるにしたがって、Ｉｇ／Ｉｄ強度比が低減し、熱伝導率が向上する。特に、ＵＶ照射を行なうことで、Ｉｇ／Ｉｄ強度比が約０．４以下となるようにするのが好ましい。
この結果、化合物半導体装置における放熱効果を高めることができる。例えば高出力デバイスの放熱効率が改善し、電気特性や信頼性の向上を実現できる。
なお、図３、図４では、多結晶ダイヤモンド膜１０の成膜後にＵＶ照射を行なった場合を例に挙げて説明しているが、多結晶ダイヤモンド膜１０の成膜中にＵＶ照射を行なえば、より良い効果が得られると考えられる。
なお、上述の実施形態では、保護膜９（９Ｘ）は、多結晶ダイヤモンド膜１０と半導体層（化合物半導体積層構造の表面を構成する半導体層；ここではＧａＮキャップ層４）の間に設けられているが、これに限られるものではない。
例えば、保護膜９（９Ｘ）は、多結晶ダイヤモンド膜１０と半導体層（ここではキャップ層４）の間に加え、ゲート電極６と半導体層（化合物半導体積層構造の表面を構成する半導体層；ここではＧａＮキャップ層４）の間にも設けられていても良い。
つまり、保護膜９（９Ｘ）は、化合物半導体積層構造５とゲート電極６の間にも設けられていても良い。
この場合、保護膜９（９Ｘ）は、ゲート絶縁膜としても機能することになる。
この場合、例えば図５に示すように、保護膜９は、化合物半導体積層構造５上に設けられた酸化アルミニウム膜９Ｂ及び酸化アルミニウム膜９Ｂ上に設けられた酸化チタン膜９Ａを含むことが好ましい。
つまり、保護膜９は、酸化アルミニウム膜９Ｂと酸化チタン膜９Ａの積層膜９Ｙとすることが好ましい。
これにより、絶縁性を向上させることができる。
この場合、多結晶ダイヤモンド膜１０は、酸化チタン膜９Ａ上に設けられることになる。
このように、保護膜９を酸化アルミニウム膜９Ｂと酸化チタン膜９Ａの積層膜９Ｙとする場合、これらの膜９Ｂ、９Ａを積層した後に、酸化アルミニウムと酸化チタンが混合することがある。
この場合、保護膜９は、酸化チタンと酸化アルミニウムの混合膜９Ｚとなる。このように、保護膜９は、酸化チタンと酸化アルミニウムの混合膜９Ｚであっても良い。
なお、保護膜９の多結晶ダイヤモンド膜１０の側は酸化チタンを主成分とする膜となり、化合物半導体積層構造５の側は酸化アルミニウムを主成分とする膜となる。
このように、表面保護膜９として酸化アルミニウム膜９Ｂと酸化チタン膜９Ａの積層膜９Ｙ（酸化チタンと酸化アルミニウムの混合膜９Ｚ）を用いる場合、高誘電率、高バンドギャップなゲート絶縁膜としても機能する。
このため、ゲート電極６と半導体層（ここではＧａＮキャップ層４）の間にも形成して、ＭＯＳ（Metal Oxide Semiconductor）型のＡｌＧａＮ／ＧａＮ－ＨＥＭＴ（ＭＯＳデバイス）として動作させることが可能である。
なお、この変形例では、保護膜９としての酸化アルミニウム膜９Ｂと酸化チタン膜９Ａの積層膜９Ｙ（酸化チタンと酸化アルミニウムの混合膜９Ｚ）を、化合物半導体積層構造５とゲート電極６の間にも設けているが、これに限られるものではなく、上述の実施形態の場合と同様に、多結晶ダイヤモンド膜１０と半導体層（ここではＧａＮキャップ層４）の間に設けるだけにしても良い。
以下、具体例を挙げて説明する。
まず、ＳｉＣ基板（半導体基板）１上に、例えばＭＯＶＰＥ法によって、ｉ－ＧａＮチャネル層２、ｉ－ＡｌＧａＮスペーサ層（図示せず）、ｎ－ＡｌＧａＮ電子供給層３、ＡｌＮキャップ層４を順に積層させて化合物半導体積層構造５を形成する（例えば図５参照）。
次いで、例えばＡｒのイオン注入によって素子間分離を行なう（図示せず）。
次に、例えばフォトリソグラフィ技術によってソース電極領域及びドレイン電極領域（オーミック電極領域）を規定すべく、化合物半導体積層構造５上に、ソース電極形成予定領域及びドレイン電極形成予定領域のそれぞれに開口部を有する新たなレジスト膜を設ける（図示せず）。
次に、ｎ－ＡｌＧａＮ電子供給層３上に、ソース電極７及びドレイン電極８を形成する（例えば図５参照）。
具体的には、例えばフォトリソグラフィ技術によって、ソース電極形成予定領域及びドレイン電極形成予定領域のそれぞれに開口部を有するレジスト膜を設け、例えば塩素系ガスを用いたドライエッチングによって、ソース電極形成予定領域及びドレイン電極形成予定領域のＡｌＮキャップ層４Ａを除去する（例えば図５参照）。
そして、全面に、Ｔｉ／Ａｌを堆積させた後、レジスト膜とともにレジスト膜上に堆積したＴｉ／Ａｌを除去することによって（即ち、リフトオフ法によって）、ソース電極形成予定領域及びドレイン電極形成予定領域のｎ－ＡｌＧａＮ電子供給層３上にＴｉ／Ａｌ層を形成し、例えば窒素雰囲気中で約４００℃～約１０００℃の温度で熱処理を行なって、オーミック特性を確立する。
このようにして、ｎ－ＡｌＧａＮ電子供給層３上に、例えばＴｉ／Ａｌ層からなるソース電極７及びドレイン電極８を形成する（例えば図５参照）。
次に、半導体表面の保護膜９として、酸化チタン膜９Ａと酸化アルミニウム膜９Ｂの積層膜９Ｙ（酸化チタンと酸化アルミニウムの混合膜９Ｚ）を形成する（例えば図５参照）。
ここでは、ソース電極７とゲート電極６の間及びドレイン電極８とゲート電極６の間の半導体表面が覆われるように、保護膜９としての積層膜９Ｙ（混合膜９Ｚ）を形成する（例えば図５参照）。
具体的には、例えばＡＬＤ法によって、約１～１０ｎｍの膜厚で、酸化チタン膜９Ａ、酸化アルミニウム膜９Ｂを交互に形成し、合計約２～約１００ｎｍの膜厚の積層構造として、酸化チタン膜９Ａと酸化アルミニウム膜９Ｂの積層膜９Ｙ（酸化チタンと酸化アルミニウムの混合膜９Ｚ）を形成する。ここでは、積層膜９Ｙの膜厚は約５０ｎｍである。
次に、酸化チタンと酸化アルミニウムからなる保護膜９上に、多結晶構造のダイヤモンド（多結晶ダイヤモンド膜１０）を形成する（例えば図６参照）。
具体的には、粉末状ダイヤモンド（種ダイヤ）を酸化チタン膜上に配置し、紫外線を併用したＣＶＤ法によって約１００～約５０００ｎｍの多結晶ダイヤモンド膜１０を成膜する（例えば図６参照）。ここでは、多結晶ダイヤモンド膜１０の膜厚は約１０００ｎｍである。
続いて、ゲート電極形成予定領域の多結晶ダイヤモンド膜１０を、例えばドライエッチングによって除去する（例えば図６参照）。
具体的には、例えばフォトリソグラフィ技術によって、ゲート電極形成予定領域に開口部を有するレジスト膜を設け、多結晶ダイヤモンド膜１０を、例えば酸素ガスを用いたドライエッチングによって除去する。
次に、多結晶ダイヤモンド膜１０の貫通口を埋め込むようにゲート電極６を形成する（例えば図６参照）。
具体的には、まず、例えばフォトリソグラフィ技術を用いて、ゲート電極領域を規定すべく、ゲート電極形成予定領域に開口部を有する新たなレジスト膜を設ける。
そして、全面に、例えばＮｉ、Ａｕを順に堆積させた後、レジスト膜とともにレジスト膜上に堆積したＮｉ／Ａｕを除去することによって（即ち、リフトオフ法によって）、多結晶ダイヤモンド膜１０の貫通口を埋め込むように例えばＮｉ／Ａｕの２層構造のゲート電極６を形成する。
このようにして、ＡｌＧａＮ／ＧａＮ－ＨＥＭＴ（化合物半導体装置）を製造することができる。
なお、この変形例では、保護膜９として、酸化アルミニウム膜９Ｂと酸化チタン膜９Ａの積層膜９Ｙ（酸化チタンと酸化アルミニウムの混合膜９Ｚ）を用いる場合を例に挙げて説明しているが、これに限られるものではない。
例えば、図７に示すように、保護膜９として、窒化シリコン膜９Ｃと酸化チタン膜９Ａの積層膜９Ｄ（酸化チタンと窒化シリコンの混合膜９Ｅ）を用いても良い。
つまり、保護膜９は、化合物半導体積層構造５上に設けられた窒化シリコン膜９Ｃ及び窒化シリコン膜９Ｃ上に設けられた酸化チタン膜９Ａを含むものとしても良い。つまり、保護膜９は、窒化シリコン膜９Ｃと酸化チタン膜９Ａの積層膜９Ｄとしても良い。これにより、絶縁性を向上させることができる。この場合、多結晶ダイヤモンド膜１０は、酸化チタン膜９Ａ上に設けられることになる。
このように、保護膜９を窒化シリコン膜９Ｃと酸化チタン膜９Ａの積層膜９Ｄとする場合、これらの膜９Ｃ、９Ａを積層した後に、酸化チタンと窒化シリコンが混合することがある。この場合、保護膜９は、酸化チタンと窒化シリコンの混合膜９Ｅとなる。このように、保護膜９は、酸化チタンと窒化シリコンの混合膜９Ｅであっても良い。なお、保護膜９の多結晶ダイヤモンド膜１０の側は酸化チタンを主成分とする膜となり、化合物半導体積層構造５の側は窒化シリコンを主成分とする膜となる。
この場合、保護膜９としての窒化シリコン膜９Ｃと酸化チタン膜９Ａの積層膜９Ｄ（酸化チタンと窒化シリコンの混合膜９Ｅ）は、上述の実施形態の場合と同様に、多結晶ダイヤモンド膜１０と半導体層（ここではＧａＮキャップ層４）の間に設ければ良い。
なお、上述の実施形態及び変形例では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ－ＨＥＭＴを例に挙げて説明しているが、これに限られるものではなく、例えばＩｎＡｌＮ、ＩｎＧａＡｌＮ等を用いた化合物半導体装置（窒化物半導体装置）に本発明を適用することも可能である。
［第２実施形態］
次に、第２実施形態にかかる増幅器について、図８を参照しながら説明する。
本実施形態にかかる増幅器は、上述の第１実施形態及びその変形例の化合物半導体装置（ＨＥＭＴ）のいずれかを備える高周波増幅器である。
本高周波増幅器は、図８に示すように、ディジタル・プレディストーション回路３１と、ミキサー３２ａ，３２ｂと、パワーアンプ３３とを備えて構成される。なお、パワーアンプを、単にアンプともいう。
ディジタル・プレディストーション回路３１は、入力信号の非線形歪みを補償するものである。
ミキサー３２ａ，３２ｂは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。
パワーアンプ３３は、交流信号とミキシングされた入力信号を増幅するものであり、上述の第１実施形態及びその変形例のいずれかのＨＥＭＴを備える。
なお、図８では、例えばスイッチの切り替えによって、出力側の信号をミキサー３２ｂで交流信号とミキシングしてディジタル・プレディストーション回路３１に送出できる構成となっている。
したがって、本実施形態にかかる増幅器によれば、上述の第１実施形態及びその変形例にかかる化合物半導体装置（ＨＥＭＴ）を、パワーアンプ３３に適用しているため、信頼性の高い高周波増幅器を実現することができるという利点がある。
［その他］
なお、本発明は、上述した各実施形態及びそれらの変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の各実施形態及びそれらの変形例に関し、更に、付記を開示する。
（付記１）
化合物半導体積層構造と、
前記化合物半導体積層構造上に設けられ、酸化チタンを含む保護膜と、
前記保護膜上に設けられた多結晶ダイヤモンド膜とを備えることを特徴とする化合物半導体装置。
（付記２）
前記化合物半導体積層構造の上方に設けられたゲート電極を備え、
前記保護膜は、前記化合物半導体積層構造と前記ゲート電極の間にも設けられていることを特徴とする、付記１に記載の化合物半導体装置。
（付記３）
前記保護膜は、酸化チタンと酸化アルミニウムの混合膜であることを特徴とする、付記１又は２に記載の化合物半導体装置。
（付記４）
前記保護膜は、前記化合物半導体積層構造上に設けられた酸化アルミニウム膜及び前記酸化アルミニウム膜上に設けられた酸化チタン膜を含み、
前記多結晶ダイヤモンド膜は、前記酸化チタン膜上に設けられていることを特徴とする、付記１又は２に記載の化合物半導体装置。
（付記５）
前記保護膜は、酸化チタンと窒化シリコンの混合膜であることを特徴とする、付記１に記載の化合物半導体装置。
（付記６）
前記保護膜は、前記化合物半導体積層構造上に設けられた窒化シリコン膜及び前記窒化シリコン膜上に設けられた酸化チタン膜を含み、
前記多結晶ダイヤモンド膜は、前記酸化チタン膜上に設けられていることを特徴とする、付記１に記載の化合物半導体装置。
（付記７）
前記多結晶ダイヤモンド膜のラマンピークにおけるグラファイトとダイヤモンドの強度比率（グラファイト／ダイヤモンド）が０．４以下であることを特徴とする、付記１～６のいずれか１項に記載の化合物半導体装置。
（付記８）
前記保護膜は、絶縁膜及び光触媒としての機能を有することを特徴とする、付記１～７のいずれか１項に記載の化合物半導体装置。
（付記９）
前記化合物半導体積層構造は、電子供給層及び電子走行層を含む窒化物半導体積層構造であることを特徴とする、付記１～８のいずれか１項に記載の化合物半導体装置。
（付記１０）
入力信号を増幅するアンプを備え、
前記アンプは、トランジスタを含み、
前記トランジスタは、
化合物半導体積層構造と、
前記化合物半導体積層構造上に設けられ、酸化チタンを含む保護膜と、
前記保護膜上に設けられた多結晶ダイヤモンド膜とを備えることを特徴とする増幅器。
（付記１１）
化合物半導体積層構造を形成する工程と、
前記化合物半導体積層構造上に、酸化チタンを含む保護膜を形成する工程と、
前記保護膜上に、多結晶ダイヤモンド膜を形成する工程とを含むことを特徴とする化合物半導体装置の製造方法。
（付記１２）
前記多結晶ダイヤモンド膜を形成する工程において、前記多結晶ダイヤモンド膜の形成中又は前記多結晶ダイヤモンド膜の形成後に紫外線を照射して活性酸素を生成させることを特徴とする、付記１１に記載の化合物半導体装置の製造方法。
（付記１３）
化合物半導体積層構造を形成する工程と、
前記化合物半導体積層構造上に、保護膜を形成する工程と、
前記保護膜上に、多結晶ダイヤモンド膜を形成する工程とを含み、
前記多結晶ダイヤモンド膜を形成する工程において、前記多結晶ダイヤモンド膜の形成中又は前記多結晶ダイヤモンド膜の形成後に光を照射して活性酸素を生成させることを特徴とする化合物半導体装置の製造方法。
（付記１４）
前記保護膜を形成する工程において、酸化チタンを含む保護膜を形成し、
前記多結晶ダイヤモンド膜を形成する工程において、紫外線を照射することを特徴とする、付記１３に記載の化合物半導体装置の製造方法。
（付記１５）
前記紫外線は、酸素、オゾン、二酸化炭素、一酸化炭素、水蒸気のいずれか１種類又は複数種類を混合した雰囲気中で照射することを特徴とする、付記１２又は１４に記載の化合物半導体装置の製造方法。
１ ＳｉＣ基板（基板；半導体基板）
２ ＧａＮ電子走行層（チャネル層）
３ ＡｌＧａＮ電子供給層
４ ＧａＮキャップ層
４Ａ ＡｌＮキャップ層
５ 化合物半導体積層構造
６ ゲート電極
７ ソース電極
８ ドレイン電極
９、９Ｘ 保護膜
９Ａ 酸化チタン膜
９Ｂ 酸化アルミニウム膜
９Ｃ 窒化シリコン膜
９Ｄ 積層膜
９Ｅ 混合膜
９Ｙ 積層膜
９Ｚ 混合膜
１０ 多結晶ダイヤモンド膜
３１ ディジタル・プレディストーション回路
３２ａ，３２ｂ ミキサー
３３ パワーアンプ

Claims (4)

  1. 化合物半導体積層構造を形成する工程と、
    前記化合物半導体積層構造上に、酸化チタンを含む保護膜を形成する工程と、
    前記保護膜上に、多結晶ダイヤモンド膜を形成する工程とを含み、
    前記多結晶ダイヤモンド膜を形成する工程において、前記多結晶ダイヤモンド膜の形成中又は前記多結晶ダイヤモンド膜の形成後に紫外線を照射して活性酸素を生成させることを特徴とする化合物半導体装置の製造方法。
  2. 化合物半導体積層構造を形成する工程と、
    前記化合物半導体積層構造上に、保護膜を形成する工程と、
    前記保護膜上に、多結晶ダイヤモンド膜を形成する工程とを含み、
    前記多結晶ダイヤモンド膜を形成する工程において、前記多結晶ダイヤモンド膜の形成中又は前記多結晶ダイヤモンド膜の形成後に光を照射して活性酸素を生成させることを特徴とする化合物半導体装置の製造方法。
  3. 前記保護膜を形成する工程において、酸化チタンを含む保護膜を形成し、
    前記多結晶ダイヤモンド膜を形成する工程において、紫外線を照射することを特徴とする、請求項２に記載の化合物半導体装置の製造方法。
  4. 前記紫外線は、酸素、オゾン、二酸化炭素、一酸化炭素、水蒸気のいずれか１種類又は複数種類を混合した雰囲気中で照射することを特徴とする、請求項１又は３に記載の化合物半導体装置の製造方法。
JP2018238510A 2018-12-20 2018-12-20 化合物半導体装置の製造方法 Active JP7167694B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018238510A JP7167694B2 (ja) 2018-12-20 2018-12-20 化合物半導体装置の製造方法
US16/687,745 US11088044B2 (en) 2018-12-20 2019-11-19 Compound semiconductor device and fabrication method therefor, and amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018238510A JP7167694B2 (ja) 2018-12-20 2018-12-20 化合物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020102489A JP2020102489A (ja) 2020-07-02
JP7167694B2 true JP7167694B2 (ja) 2022-11-09

Family

ID=71097286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018238510A Active JP7167694B2 (ja) 2018-12-20 2018-12-20 化合物半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11088044B2 (ja)
JP (1) JP7167694B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128646A (ja) 2004-09-28 2006-05-18 Sharp Corp 電子デバイスおよびヘテロ接合ｆｅｔ
US20090146186A1 (en) 2007-12-07 2009-06-11 The Government of the United State of America, as represented by the Secretary of the Navy Gate after Diamond Transistor
JP2016062910A (ja) 2014-09-12 2016-04-25 株式会社東芝 半導体装置
JP2016127110A (ja) 2014-12-26 2016-07-11 富士通株式会社 化合物半導体装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0733593A (ja) * 1993-07-26 1995-02-03 Kobe Steel Ltd 絶縁性ダイヤモンド薄膜の形成方法
KR101464909B1 (ko) * 2010-11-26 2014-11-24 후지쯔 가부시끼가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP5776217B2 (ja) * 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
US8653559B2 (en) * 2011-06-29 2014-02-18 Hrl Laboratories, Llc AlGaN/GaN hybrid MOS-HFET
JP6237429B2 (ja) * 2014-04-14 2017-11-29 富士通株式会社 化合物半導体装置及びその製造方法
JP6160584B2 (ja) 2014-09-19 2017-07-12 トヨタ自動車株式会社 燃料電池用セパレータの製造方法
JP6160877B2 (ja) 2015-04-13 2017-07-12 トヨタ自動車株式会社 燃料電池用セパレータの製造方法及び燃料電池用セパレータ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128646A (ja) 2004-09-28 2006-05-18 Sharp Corp 電子デバイスおよびヘテロ接合ｆｅｔ
US20090146186A1 (en) 2007-12-07 2009-06-11 The Government of the United State of America, as represented by the Secretary of the Navy Gate after Diamond Transistor
JP2016062910A (ja) 2014-09-12 2016-04-25 株式会社東芝 半導体装置
JP2016127110A (ja) 2014-12-26 2016-07-11 富士通株式会社 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
US11088044B2 (en) 2021-08-10
JP2020102489A (ja) 2020-07-02
US20200203519A1 (en) 2020-06-25

Similar Documents

Publication Publication Date Title
JP5200936B2 (ja) 電界効果トランジスタおよびその製造方法
JP6151487B2 (ja) 化合物半導体装置及びその製造方法
JP6087552B2 (ja) 化合物半導体装置及びその製造方法
TWI485850B (zh) 化合物半導體裝置及其製造方法
JP5724347B2 (ja) 化合物半導体装置及びその製造方法
JP5825017B2 (ja) 化合物半導体装置及びその製造方法
JP5672868B2 (ja) 化合物半導体装置及びその製造方法
US20120217543A1 (en) Compound semiconductor device and method of manufacturing the same
JP2013098440A (ja) 化合物半導体装置及びその製造方法
US20140151748A1 (en) Compound semiconductor device and manufacturing method of the same
JP5510544B2 (ja) 化合物半導体装置及びその製造方法
JP6604036B2 (ja) 化合物半導体装置及びその製造方法
JP7139774B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP2014072225A (ja) 化合物半導体装置及びその製造方法
JP5128060B2 (ja) 半導体素子および半導体素子の製造方法
JP6687831B2 (ja) 化合物半導体装置及びその製造方法
JP2006286698A (ja) 電子デバイス及び電力変換装置
JP5101143B2 (ja) 電界効果トランジスタ及びその製造方法
JP5673501B2 (ja) 化合物半導体装置
JP6880406B2 (ja) 化合物半導体装置及びその製造方法
JP2016213507A (ja) 化合物半導体装置
JP7167694B2 (ja) 化合物半導体装置の製造方法
JP6524888B2 (ja) 化合物半導体装置及びその製造方法
JP6163956B2 (ja) 化合物半導体装置及びその製造方法
JP6561610B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190607

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221010

R150 Certificate of patent or registration of utility model

Ref document number: 7167694

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150