JP7134911B2 - 固体撮像素子および撮像システム - Google Patents

Description

本発明は、基板の上に光電変換層が形成された固体撮像素子および撮像システムに係る。

固体撮像素子において、光電変換層が基板の上に形成された受光部を含む画素を備えた構成が知られている。特許文献１には、光電変換層として有機光電変換層を用いることが記載されている。特許文献１にはさらに、瞳分割位相差検出を実現するために、１対の位相差検出用画素を設けることが記載されている。位相差検出用画素は、光電変換層の上に設けられた保護層とマイクロレンズとの間に、入射光の一部を遮るための遮光膜を持つ。

特開２０１４－６７９４８号公報

特許文献１に記載の構成では、位相差検出用画素にのみ遮光膜を設けているため、カラーフィルタ層やマイクロレンズのように、光電変換膜の上に設けられる各層を均一に形成することが困難になる。この結果、位相差検出用画素と撮像用画素とでカラーフィルタ層の膜厚やマイクロレンズの形状が異なることにより、画素の感度が所望の特性から異なるものとなってしまう恐れがあった。

本発明は、光電変換部の上に設けられる各層を容易に均一に形成できるようにすることを目的とする。

上記の目的を達成する本発明の一つの側面である固体撮像素子は、二次元状に配列された複数の画素を有する固体撮像素子であって、前記複数の画素のそれぞれは、画素電極と、前記画素電極の上に設けられた光電変換層と、前記光電変換層を前記画素電極とで挟むように設けられた対向電極とを含む光電変換部および前記光電変換部の上に配置されたマイクロレンズを備え、前記複数の画素は第１の画素と複数の第２の画素を含み、前記複数の第２の画素は、前記第１の画素よりも前記画素電極および対向電極の少なくとも一方が小さく、さらに、前記対向電極とマイクロレンズとの間の構造が、前記第１の画素と前記複数の第２の画素で同じであることを特徴とする。

本発明によれば、光電変換部の上に設けられる各層を均一に形成することが容易になる。

固体撮像素子の構成例を示すためのブロック図である。 画素アレイの平面構造例を示すための図である。 画素アレイの断面構造例を示すための図である。 画素の構成例を示すための等価回路図である。 信号読み出し動作を説明するための光電変換部のポテンシャル図である。 画素アレイの断面構造例を示すための図である。 画素アレイの断面構造例を示すための図である。 画素アレイの断面構造例を示すための図である。 画素アレイの断面構造例を示すための図である。 撮像システムの構成例を示すためのブロック図である。

（第１の実施形態）
図１は、固体撮像素子１０００の構成例を示すためのブロック図である。固体撮像素子１０００は、複数の画素１００が二次元状に配された画素アレイ１１０、行駆動回路１２０、垂直信号線１３０、信号処理部１４０、列選択回路１５０、出力アンプ１７０および定電流源１８０を含む。

図１においては、４行×４列の画素１００を持つ場合を示しているが、画素アレイ１１０に含まれる画素１００の数はこれに限られない。

行駆動回路１２０は、複数の画素１００を行単位で制御する回路であって、例えばシフトレジスタやアドレスデコーダを含む。本実施形態において、行駆動回路１２０は信号ｐＲｅｓ（Ｍ）、ＰＡＤＤ（Ｍ）、Ｖａ（Ｍ）、Ｖｂ（Ｍ）およびｐＳＥＬ（Ｍ）を出力する。Ｍは、行を表す数字である。

同じ列に属する複数の画素１００は、共通の垂直信号線１３０に接続されている。画素１００から出力された信号は、垂直信号線１３０を介して信号処理部１４０に伝達される。

信号処理部１４０は、それぞれが画素アレイ１１０の列毎に設けられた複数の列信号処理部を含む。各列信号処理部は、ノイズを低減するためのＣＤＳ回路、信号を増幅するための増幅器、信号を保持するためのサンプルホールド回路などを備えても良い。列信号処理部は、列選択回路１５０から供給される信号ＣＳＥＬ（Ｎ）によって選択されると信号を出力し、出力された信号は出力アンプ１７０に伝達される。Ｎは、列を表す数字である。

本実施形態において、複数の画素１００は第１の画素である撮像用画素ＩＰのほかに、第２の画素である位相差検出用画素ＡＰを含む。図２は、本実施形態に係る画素アレイ１１０の平面構造例を示すための図である。ここでは、２個の位相差検出用画素ＡＰ以外は撮像用画素ＩＰからなる場合を示す。各画素は、後述する画素電極を備え、位相差検出用画素ＡＰは、撮像用画素ＩＰの画素電極よりも小さい画素電極を備える。

図２に示すＡ－Ａ’断面における構造例を図３に示す。画素アレイ１１０は、シリコン基板（Ｓｉ基板）３００と、Ｓｉ基板３００の上に設けられた下部絶縁層３０１および下部絶縁層３０１中に配された配線層３０２を含む。Ｓｉ基板３００上には、ＭＯＳトランジスタが形成され、ＭＯＳトランジスタに電源を供給するための配線ならびに、ＭＯＳトランジスタを制御するための信号を伝達するための配線も配線層３０２に含まれる。配線層３０２に含まれる配線の一部は、Ｓｉ基板３００に形成された不図示の信号読み出し回路と画素電極３０３とを接続する。図２にも示したように、位相差検出用画素ＡＰの画素電極３０３は、撮像用画素ＩＰの画素電極３０３よりも小さい。画素電極３０３の上には層間絶縁層３０４と、光電変換層３０５、ブロッキング層３０６、対向電極３０７、カラーフィルタ層３０８および複数のマイクロレンズを持つマイクロレンズ層３０９が設けられる。本実施形態において、対向電極３０７は、複数の画素に対して共通に設けられている。カラーフィルタ層３０８におけるカラーフィルタの配列は、ベイヤ配列を用いることができる。位相差検出用画素ＡＰは輝度情報を得るため、Ｒ（赤色）やＢ（青色）のフィルタよりもＧ（緑色）のフィルタを用いることが好ましい。そのため、ベイヤ配列におけるＧのフィルタが設けられた画素を位相差検出用画素ＡＰとしてもよい。また、ベイヤ配列においてＲやＢのフィルタが設けられる位置にある一部の画素について、ＲやＢのフィルタをＧフィルタに置き換えて、その画素を位相差検出用画素ＡＰとしてもよい。また、撮像用画素ＩＰにはＲ（赤色）、Ｇ、Ｂ（青色）のいずれかのカラーフィルタを設け、位相差検出用画素ＡＰについてのみ、透明のフィルタを設けても良い。

画素電極３０３の上に設けられた層間絶縁層３０４は、画素電極３０３と光電変換層３０５との間で電子およびホールが通過することを阻止するための層であって、たとえば水素化アモルファス窒化シリコン（ａ－ＳｉＮ：Ｈ）で形成される。層間絶縁層３０４の厚さは、トンネル効果による電子およびホールの通貨が生じない程度の厚さに設定される。具体的には、５０ｎｍ以上の厚さにすることが好ましい。

画素電極３０３の上に、層間絶縁層３０４を介して設けられた光電変換層３０５は、入射光を受けると電子－ホール対を生成する、光電変換能力を備える層である。光電変換層３０５を構成する材料として、真性の（イントリンシックな）水素化アモルファスシリコン（ａ－Ｓｉ：Ｈ）、化合物半導体や有機半導体を用いることができる。化合物半導体の例としては、ＢＮ、ＧａＡｓ、ＧａＰ、ＡｌＳｂ、ＧａＡｌＡｓＰなどのＩＩＩ－ＶＩ化合物半導体やＣｄＳｅ、ＺｎＳ、ＨｄＴｅなどのＩＩ－ＩＶ化合物半導体が挙げられる。また、有機半導体の例としては、フラーレン、クマリン６（Ｃ６）、ローダミン６Ｇ（Ｒ６Ｇ）、キナクリドン、亜鉛フタロシアニン（ＺｎＰｃ）等のフタロシアニン系材料、ナフタロシアニン系材料が挙げられる。

さらに、光電変換層３０５には、上述の化合物半導体を原材料とした量子ドット膜を用いることができる。非晶質シリコン膜、有機半導体膜、量子ドット膜は、薄膜の形成が容易であるため、好適である。

イントリンシックな半導体は、キャリア密度が少ないため、これを光電変換層３０５に用いることで、広い空乏層幅を実現できるという点で優れているが、Ｎ－型やＰ－型の半導体を用いても良い。

光電変換層３０５の上には、ブロッキング層３０６が設けられる。本実施形態のブロッキング層３０６は、対向電極３０７から光電変換層３０５にホールが注入されることを阻止する機能を有する層であって、例えばＮ＋型の水素化アモルファスシリコンが用いられる。本例では、ホールが注入されることを阻止するためにＮ＋型ａ－ＳｉＨを用いるが、電子が注入されることを阻止する場合には、Ｐ＋型ａ－ＳｉＨを用いればよい。ブロッキング層３０６としては、電子とホールのうち、どちらか一方の導電型のキャリアが、対向電極３０７から光電変換層３０５に注入されることを阻止することが求められる。ブロッキング層３０６には、光電変換層３０５に用いる半導体材料のＰ型あるいはＮ型の半導体を用いることができる。この場合には、ブロッキング層３０６に用いられる半導体中の不純物濃度が、光電変換層３０５に用いられる半導体中の不純物濃度よりも高くする。

光電変換層３０５の上にブロッキング層３０６を介して設けられた対向電極３０７は、マイクロレンズ層３０９およびカラーフィルタ層３０８を介して入射した光を光電変換層３０５に透過するような材料で形成される。具体的にはＩＴＯのようにインジウムおよびスズを含む化合物、酸化物などが用いられる。

対向電極３０７とマイクロレンズ層３０９との間に、さらに、光透過性層を設けてもよい。マイクロレンズ層３０９、カラーフィルタ層３０８および光透過性層は、マイクロレンズ層３０９の焦点が光電変換層３０５にあるように設計することが好ましい。光透過性層には参加Ｓｉや窒化シリコンのような無機物で形成されても良いし、有機物で形成されても良い。

図４は、本実施形態に係る画素１００の等価回路図である。撮像用画素ＩＰと位相差検出用画素ＡＰともに、等価回路図としては同じ構成となる。画素１００は、ブロッキング層３０６、光電変換層３０５、層間絶縁層３０４からなる光電変換部と信号読み出し回路４００とを含む。

信号読み出し回路４００は、リセットトランジスタ４０１、駆動容量４０２、増幅トランジスタ４０３および選択トランジスタ４０４を含む。リセットトランジスタ４０１の一方の主ノードにはリセット電圧が供給され、他方の主ノードは、増幅トランジスタ４０３の制御ノードに接続される。このノードをノードＮ１とする。リセットトランジスタ４０１の制御ノードには、リセット信号ｐＲＥＳが供給される。駆動容量４０２の一方のノードにはバイアス電圧Ｖｂが印加され、他方のノードはノードＮ１に接続される。光電変換部は、画素電極３０３を介してノードＮ１に接続される。増幅トランジスタ４０３の一方の主ノードには固定電圧が印加され、他方の主ノードは選択トランジスタ４０４を介して垂直信号線１３０に接続される。選択トランジスタ４０４の制御ノードには、画素選択信号ｐＳＥＬが供給される。画素内アンプとしての増幅トランジスタ４０３は、選択トランジスタ４０４がオンすると、定電流源１８０とともにソースフォロワ回路として動作し、ノードＮ１の電位に応じた電圧出力が、画素１００からの画素信号として信号処理部に入力される。ノードＮ１は、画素内アンプの入力部である。画素内アンプはソースフォロワ回路に限らず、ソース接地増幅回路としても良いし、複数のトランジスタで構成されるインバータや差動増幅器などでも良い。

次に、本実施形態に係る画素１００から信号を読み出す動作について説明する。図５は、信号読み出し動作を説明するための、光電変換部のポテンシャル図である。同図において、下に行くほど電子に対するポテンシャルが下がる。図中、左から対向電極３０７（ノードＮ１に相当）、光電変換層３０５、層間絶縁層３０４、画素電極３０３の順に各領域のポテンシャルの様子が描かれている。ここでは、説明を簡単にするために、ブロッキング層３０６は省略した。同図において、黒い丸は電子を表し、白い丸はホールを表す。

本実施形態において、リセット電圧は１［Ｖ］であり、上部電極に印加される光電変換部駆動バイアス電圧Ｖｓは３［Ｖ］であるとする。さらに、バイアス電圧Ｖｂは不図示の制御回路によって５［Ｖ］または０［Ｖ］に切り替え可能であるとする。

画素１００の読み出し動作は、下記のａ）～ｆ）の動作を行うことによって実現される。
ａ） 蓄積前リセット
ｂ） 光電荷蓄積
ｃ） 蓄積後リセット
ｄ） Ｎ信号読み
ｅ） 電荷転送
ｆ） Ｓ信号読み

以下では、上記の各ステップについて詳細に説明を行う。

ａ）蓄積前リセット
バイアス電圧Ｖｂを０［Ｖ］に設定した状態で、リセットトランジスタ４０１をオン状態にすることでノードＮ１を１［Ｖ］にリセットする。その後、リセットトランジスタ４０１をオフ状態にすると、リセットトランジスタの動作に伴うｋＴＣノイズ（ｋＴＣ１）が発生する。これにより、ノードＮ１、すなわち画素電極３０３の電位が１［Ｖ］＋ｋＴＣ１になる（図５（ａ））。

ｂ）光電荷蓄積
光電変換層３０５に光が入射した状態で、蓄積前リセットが完了すると、光電荷蓄積動作が開始する。光電荷蓄積を行っている期間中、バイアス電圧Ｖｂは０［Ｖ］に維持される。このため、画素電極３０３の電位は、３［Ｖ］の電圧が印加された対向電極３０７に対して負の電位になる。したがって、光電変換層３０５中の電子は対向電極３０７の方に導かれて、ブロッキング層３０６を介して対向電極３０７から排出される。一方、ホールは画素電極３０３の方に導かれる。なお、ブロッキング層３０６があるため、対向電極３０７から光電変換層３０５への注入は行われない（図５（ｂ－１））。

光電変換層３０５が入射光を吸収すると、入射光量に応じて電子－ホール対が発生する。発生した電子は、対向電極３０７から排出される一方で、発生したホールは光電変換層３０５内を移動して、層間絶縁層３０４との界面に達する。しかし、ホールは層間絶縁層３０４内には移動できないため、光電変換層３０５内に蓄積される（図５（ｂ－２））。こうして蓄積されるホールが、入射光に基づく信号電荷として用いられる。光電変換層３０５内に蓄積されたホールによって、ノードＮ１の電位がＶｐだけ上昇し、ノードＮ１の電位は１［Ｖ］＋ｋＴＣ１＋Ｖｐ１となる。

ｃ）蓄積後リセット
リセットトランジスタ４０１を一時的にオンして、ノードＮ１を１［Ｖ］にリセットする。リセットトランジスタ４０１の動作に伴ってノイズ（ｋＴＣ２）が発生するので、ノードＮ１の電位は１［Ｖ］＋ｋＴＣ２となる。蓄積前リセットで生じたノイズｋＴＣ１と蓄積後リセットで生じるノイズｋＴＣ２とは、互いに相関のない、いわゆるランダムノイズ成分である。

なお、リセットトランジスタ４０１によりノードＮ１をリセットしても、光電変換層３０５に蓄積されたホールは光電変換層３０５に留まる（図５（ｃ））。

ｄ）Ｎ信号読出し
選択トランジスタ４０４をオンし、この時のノードＮ１の電位に応じた信号が垂直信号線１３０に出力される。出力された信号は例えば列信号処理部によって保持される。

ｅ）電荷転送
バイアス電圧Ｖｂを０［Ｖ］から５［Ｖ］に変化させる。これにより、ノードＮ１の電位が変動する。この電位の変動量は、光電変換部の容量と駆動容量４０２の容量値の比で決まる。仮に、光電変換部の容量値をＣ１、駆動容量４０２の容量値をＣ２とし、バイアス電圧Ｖｂの正の変化量をΔＶｂとすると、ノードＮ１の電位の変動量ΔＶＮ１は、次式で表される。
ΔＶＮ１＝ΔＶｂ×Ｃ１／（Ｃ１＋Ｃ２） ・・・（１）

本実施形態において、駆動容量４０２の容量値Ｃ１が光電変換部の容量値Ｃ２の４倍であるとすると、バイアス電圧Ｖｂを５［Ｖ］変化させた時のノードＮ１の電位の変動量は４［Ｖ］となる。

ノードＮ１の電位が４［Ｖ］だけ上昇して、５［Ｖ］＋ｋＴＣ２となると、ノードＮ１の電位と対向電極３０７の電位とが逆転するこの結果、光電変換層３０５中のポテンシャルの傾きが逆転する（図５（ｅ－１））。これにより、電子が対向電極３０７からブロッキング層３０６を介して光電変換層３０５に注入される。また、光電変換層３０５に蓄積されていたホールは対向電極３０７の方へと導かれ、ブロッキング層３０６内で電子と再結合して消滅する。この結果、光電変換層３０５内に蓄積されていたホールはすべて光電変換層３０５から排出される。つまり、光電変換層３０５が完全空乏化されることによる完全転送が行われる（図５（ｅ－２））。

次に、バイアス電圧Ｖｂを再び０［Ｖ］にすると、ノードＮ１の電位は対向電極３０７の電位に対して負になるため、バイアス電圧Ｖｂが５［Ｖ］であったときに光電変換層３０５に注入されていた電子がブロッキング層３０６を介して光電変換層３０５から排出される。こうして排出される電子の量と、光電変換層３０５に注入されていた電子の量とは理想的には等しくなるので、信号の読み出しには影響しない。バイアス電圧Ｖｂを０［Ｖ］にすることで、ノードＮ１の電位も１［Ｖ］＋ｋＴＣ２に戻ろうとするが、対向電極３０７と光電変換層３０５との間にブロッキング層３０６が設けられているために、光電変換層３０５へのホールの注入が行われない。そのため、光電荷蓄積動作によって光電変換層３０５に蓄積されていたホールによる信号は、光信号成分Ｖｐとして残るので、ノードＮ１の電位は１［Ｖ］＋ｋＴＣ２＋Ｖｐとなる。

ｆ）Ｓ信号読み
選択トランジスタ４０４をオンし、この時のノードＮ１の電位に応じた信号が垂直信号線１３０に出力される。出力された信号は例えば列信号処理部によって保持される。本ステップにおいて得られる信号と、ｄ）のＮ信号読みによって得られた信号とを差分処理すると、ノイズ成分であるｋＴＣ２が相殺されるので、結果として光信号成分Ｖｐに相当する信号が得られる。

選択トランジスタ４０４は、Ｎ信号読み以降、オン状態に維持しても良い。

以上の動作により、画素信号を読み出すことができる。

上記の説明から理解されるように、光電変換層３０５のうち、画素電極３０３と対向電極３０７とで挟まれた領域で生じたホールが、信号電荷として用いられる。そのため、撮像用画素ＩＰの画素電極３０３よりも小さい画素電極３０３を持つ位相差検出用画素ＡＰでは、撮像用画素ＩＰよりも狭い領域へ入射した光に対応する信号しか得られない。図２に示したように、２個の位相差検出用画素ＡＰは、一方が画素の左側部分にのみ画素電極３０３を持ち、他方が画素の右側部分のみに画素電極３０３を持つように構成されている。これにより、これら２個の位相差検出用画素ＡＰから得られた信号を用いて位相差検出が実現できる。画素電極３０３は図２に示す構成以外に、一方の位相差検出用画素ＡＰには画素の上側部分にだけ設け、他方の位相差検出用画素ＡＰには画素の下側部分にだけ設けても良い。つまり、２個の位相差検出用画素について、画素電極３０３を互いに対称的な配置になるように設ければよい。

さらに、本実施形態では、対向電極３０７とマイクロレンズとの間の構造が、撮像用画素ＩＰと位相差検出用画素ＡＰとで同じである。ここで、２個の画素で構造が同じであるとは、両者が有している層の構成が同じであることを意味する。例えば、一方の画素が、他方の画素にはない層を持つ場合には、構造が異なるという。特許文献１の図２に記載された構成を例にとると、対向電極層１６の上に遮光膜１９が設けられた位相差検出用画素と、対向電極層１６の上に遮光膜１９を持たない画素とがあるため、構造が異なっている。

本実施形態によれば、対向電極３０７とマイクロレンズとの間の構造が、撮像用画素ＩＰと位相差検出用画素ＡＰとで同じである。この結果、カラーフィルタ層３０８やマイクロレンズ層３０９を容易に均一に形成することができるので、撮像用画素ＩＰの感度が所望の特性から異なるものになることを抑制できる。

（第２の実施形態）
画素アレイ１１０の別の構成例を説明する。図６は、図２のＡ－Ａ’断面における画素の構造を示す断面図である。

図３に示した構造と異なるのは、対向電極３０７とカラーフィルタ層３０８との間に遮光膜６０１と、保護層６０２が設けられた点である。

遮光膜は隣接する画素間に設けられる。隣接する２個の画素の境界をまたぐように遮光膜６０１を設けることにより、光が隣接する画素に入射することを低減できる。この結果、撮像用画素ＩＰにおいては混色が低減され、位相差検出用画素ＡＰにおいては位相差検出性能が向上する。

遮光膜６０１は一層の金属膜であってもよいし、複数層からなる積層構造の金属膜であっても良い。いくつか具体例を挙げると、Ｗ単層、ＷＳｉ単層、ＡｌＣｕ単層、Ｗ／ＴｉＮ積層、ＡｌＣｕ／ＴｉＮ積層、ＡｌＣｕ／ＴｉＮ／Ｔｉ積層が考えられる。遮光膜６０１同士の間には、保護層６０２と同じ材料の膜が設けられていても良いし、保護層６０２とは異なる材料の膜が設けられていても良い。

遮光膜６０１は、対向電極と接触していてもよいし、絶縁部材によって分離されていても良い。重要なのは、位相差検出用画素ＡＰと撮像用画素ＩＰとで、遮光膜６０１の構造が同じであることである。すなわち、遮光膜６０１の膜厚が位相差検出用画素ＡＰと撮像用画素ＩＰとで同じである。

保護層６０２は、ＳｉＯ膜やＳｉＮ膜のような絶縁膜からなる層であって、遮光膜６０１を覆うように設けられる。保護層６０２を設けることで、遮光膜６０１を設けたことで生じる凹凸を緩和することができるので、光学特性の向上に有効である。保護層６０２の上にカラーフィルタを形成する前に、保護層６０２の平坦化処理を行うとより好ましい。

保護層６０２を設ける場合にも、位相差検出用画素ＡＰと撮像用画素ＩＰとで、保護層６０２の構造が同じであることである。すなわち、保護層６０２の膜厚が位相差検出用画素ＡＰと撮像用画素ＩＰとで同じである。

図６には保護層６０２を持つ場合を例示したが、保護層６０２はなくても良い。

本実施形態によれば、実施形態１と同様の効果が得られるとともに、遮光膜６０１を隣接画素間に設けることにより、混色の低減と位相差検出性能の向上が図れる。さらに、保護層６０２を設けることで、光学特性を向上させることができる。

（第３の実施形態）
画素アレイ１１０の別の構成例を説明する。図７は、図２のＡ－Ａ’断面における画素の構造を示す断面図である。

図３では光電変換層３０５が複数の画素に対して連続した層として形成されていたのに対して、図７の構造は、隣接する２個の画素間に光電変換層３０５を分離するための光電変換層分離部７０１を持つ点で異なる。

光電変換層分離部７０１を、隣接する２個の画素の境界をまたぐように形成することにより、画素間の境界近傍で光電変換が行われなくなるので、混色の低減と位相差検出性能の向上が図れる。

光電変換層分離部７０１は、ＳｉＯ膜やＳｉＮ膜等からなる絶縁部材でもよいし、Ｗ単層、ＷＳｉ単層、ＡｌＣｕ単層、Ｗ／ＴｉＮ積層、ＡｌＣｕ／ＴｉＮ積層、ＡｌＣｕ／ＴｉＮ／Ｔｉ積層等からなる遮光部材であってもよい。遮光部材を用いる場合には、画素電極３０３と対向電極３０７のいずれかと接触していても良いが、両者とは接触させない。光電変換層分離部７０１を遮光部材とすることで、混色のさらなる低減および位相差検出性能のさらなる向上が図れる。

本実施形態によれば、実施形態１と同様の効果が得られるとともに、光電変換層分離部７０１を設けることにより、混色の低減と位相差検出性能の向上が図れる。さらに、光電変換層分離部７０１を遮光部材とすることで、混色のさらなる低減および位相差検出性能のさらなる向上が図れる。

（第４の実施形態）
画素アレイ１１０の別の構成例を説明する。図８は、図２のＡ－Ａ’断面における画素の構造を示す断面図である。

図３では光電変換層３０５が複数の画素に対して連続した層として形成されていたのに対して、図８の構造は、撮像用画素ＩＰの光電変換層３０５Ｉよりも位相差検出用画素ＡＰの光電変換層３０５Ａの方が小さい点で異なる。

先述のとおり、光電変換部は、画素電極３０３と対向電極３０７とで挟まれた光電変換層３０５の領域で発生した電荷が信号電荷として利用される。しかしながら、光電変換層３０５では、画素電極３０３と対向電極３０７とで挟まれていない領域においても光電変換が行われるため、ここで生じた電荷が、画素電極３０３と対向電極３０７とで挟まれた領域に移動する可能性がある。これにより、位相差検出画素ＡＰから読み出される画素信号に、不要な信号成分が含まれるおそれがある。そこで、本実施形態においては、位相差検出用画素ＡＰにおいて、画素電極３０３とその近傍を除く部分の光電変換層をなくし、光電変換層分離部８０１を設けている。これにより、画素電極３０３と対向電極３０７とで挟まれない領域において光電変換が行われなくなるので、混色の低減と位相差検出性能の向上が図れる。

光電変換層分離部８０１は、ＳｉＯ膜やＳｉＮ膜等からなる絶縁部材でもよいし、Ｗ単層、ＷＳｉ単層、ＡｌＣｕ単層、Ｗ／ＴｉＮ積層、ＡｌＣｕ／ＴｉＮ積層、ＡｌＣｕ／ＴｉＮ／Ｔｉ積層等からなる遮光部材であってもよい。遮光部材を用いる場合には、画素電極３０３と対向電極３０７のいずれかと接触していても良いが、両者とは接触させない。光電変換層分離部８０１を遮光部材とすることで、混色のさらなる低減および位相差検出性能のさらなる向上が図れる。

本実施形態によれば、実施形態１と同様の効果が得られるとともに、光電変換層分離部８０１を設けることにより、混色の低減と位相差検出性能の向上が図れる。さらに、光電変換層分離部８０１を遮光部材とすることで、混色のさらなる低減および位相差検出性能のさらなる向上が図れる。

また、本実施形態では、撮像用画素ＩＰの光電変換層３０５Ｉと位相差検出用画素ＡＰの光電変換層３０５Ａとを一体としているが、第３の実施形態で示したように、撮像用画素ＩＰと位相差検出用画素ＡＰとの間にも光電変換層分離部８０１を設けても良い。これにより、混色のさらなる低減および位相差検出性能のさらなる向上が図れる。

（第５の実施形態）
画素アレイ１１０の別の構成例を説明する。図９は、図２のＡ－Ａ’断面における画素の構造を示す断面図である。

画素電極３０３の大きさが、位相差検出用画素ＡＰが、撮像用画素ＩＰと比べて小さな対向電極３０７を有する点と、撮像用画素ＩＰと位相差検出用画素ＡＰとで同じである点で、図３に示した構造と異なる。

本実施形態において、位相差検出用画素ＡＰの対向電極３０７Ａは、撮像用画素ＩＰの対向電極３０７Ｉよりも小さい。これにより、位相差検出用画素ＡＰにおいては、光電変換層３０５の画素電極３０３と対向電極３０７とで挟まれた部分が、撮像用画素ＩＰよりも小さくなる。図２に示した画素電極３０３と同様に、２個の位相差検出用画素ＡＰは、一方が画素の左側部分にのみ対向電極３０７を持ち、他方が画素の右側部分のみに対向電極３０７を持つように構成されているので、これらの位相差検出用画素ＡＰから得られた信号を用いて位相差検出が実現できる。

本実施形態においても、第１の実施形態と同じ動作で信号を読み出すことができる。

図９において、撮像用画素ＩＰと位相差検出用画素ＡＰとで、画素電極３０３の大きさを等しい場合を示したが、図３と同様に、位相差検出用画素ＡＰの画素電極３０３を撮像用画素ＩＰの画素電極３０３よりも小さくしてもよい。撮像用画素ＩＰと位相差検出用画素ＡＰとで、画素電極３０３および対向電極３０７の少なくとも一方が、撮像用画素ＩＰより位相差検出用画素ＡＰの方が小さければよい。

本実施形態でも、対向電極３０７とマイクロレンズとの間の構造が、撮像用画素ＩＰと位相差検出用画素ＡＰとで同じである。この結果、カラーフィルタ層３０８やマイクロレンズ層３０９を容易に均一に形成することができるので、撮像用画素ＩＰの感度が所望の特性から異なるものになることを抑制できる。

（第６の実施形態）
図１０は、撮像システムの構成例を示す図である。撮像システム８００は、例えば、光学部８１０、固体撮像素子１０００、映像信号処理部８３０、記録・通信部８４０、タイミング制御部８５０、システム制御部８６０、及び再生・表示部８７０を含む。撮像装置８２０は、固体撮像素子１０００及び映像信号処理部８３０を有する。固体撮像素子１０００は、先の各実施形態で説明した固体撮像素子が用いられる。

レンズ等の光学系である光学部８１０は、被写体からの光を固体撮像素子１０００の、複数の画素が２次元状に配列された画素部１０に結像させ、被写体の像を形成する。固体撮像素子１０００は、タイミング制御部８５０からの信号に基づくタイミングで、画素部１０に結像された光に応じた信号を出力する。固体撮像素子１０００から出力された信号は、映像信号処理部である映像信号処理部８３０に入力され、映像信号処理部８３０が、プログラム等によって定められた方法に従って信号処理を行う。映像信号処理部８３０での処理によって得られた信号は画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像を再生・表示させる。記録・通信部８４０は、また、映像信号処理部８３０からの信号を受けて、システム制御部８６０と通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。

システム制御部８６０は、撮像システムの動作を統括的に制御するものであり、光学部８１０、タイミング制御部８５０、記録・通信部８４０、及び再生・表示部８７０の駆動を制御する。また、システム制御部８６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラム等が記録される。また、システム制御部８６０は、例えばユーザの操作に応じて駆動モードや感度を切り替える信号を撮像システム内に供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらし等である。ユーザの入力に応じて撮像システムの感度を切り替えると、この切り替えに応じて固体撮像素子１０００の感度も切り替えられる。すなわち、システム制御部８６０は、撮像システム８００の感度を選択するための感度選択部としての機能を備え、選択された感度に応じて、固体撮像素子１０００の感度が切り替えられる。

タイミング制御部８５０は、システム制御部８６０による制御に基づいて固体撮像素子１０００及び映像信号処理部８３０の駆動タイミングを制御する。また、タイミング制御部８５０は、固体撮像素子１０００の撮影感度を設定する感度設定部としても機能しうる。

上述した各実施形態は、例示的なものに過ぎず、本発明の思想から逸脱しない範囲で変更を加えることができる。

１０００ 固体撮像素子
１００ 画素
３０３ 画素電極
３０５ 光電変換層
３０７ 対向電極
３０９ マイクロレンズ層

Claims (15)

1. 二次元状に配列された複数の画素を有する光電変換素子であって、
   前記複数の画素のそれぞれは、
   第１の電極と、前記第１の電極の上に設けられた光電変換層と、前記光電変換層を前記第１の電極とで挟むように設けられた第２の電極とを含む光電変換部と、前記光電変換部の上に配置されたマイクロレンズと、前記光電変換部の上に配置されたカラーフィルタと、を備え、
   前記複数の画素は、複数の第１の画素と、複数の第２の画素を含み、
   平面視において、前記複数の第２の画素が有する前記第１の電極は、前記複数の第１の画素が有する前記第１の電極よりも小さく、
   前記複数の第１の画素が有する前記第１の電極と、前記複数の第２の画素が有する前記第１の電極は、同じ高さの配線層に設けられており、
   前記複数の第２の画素のうち、一方の前記第２の画素が有する前記第１の電極は、平面視において、前記一方の前記第２の画素の中心に対して、第１の方向に偏在し、かつ、前記複数の第２の画素のうち、他方の前記第２の画素が有する前記第１の電極は、平面視において、前記他方の前記第２の画素の中心に対して、前記第１の方向とは逆の方向である第２の方向に偏在することにより、前記一方の前記第２の画素と前記他方の前記第２の画素は位相差検出用の画素として構成され、
   前記複数の第２の画素に設けられている前記カラーフィルタは、緑色または透明フィルタであることを特徴とする光電変換素子。
2. 二次元状に配列された複数の画素を有する光電変換素子であって、
   前記複数の画素のそれぞれは、
   第１の電極と、前記第１の電極の上に設けられた光電変換層と、前記光電変換層を前記第１の電極とで挟むように設けられた第２の電極とを含む光電変換部と、前記光電変換部の上に配置されたマイクロレンズと、前記光電変換部の上に配置されたカラーフィルタと、を備え、
   前記複数の画素は、複数の第１の画素と、複数の第２の画素を含み、
   平面視において、前記複数の第２の画素が有する前記第１の電極は、前記複数の第１の画素が有する前記第１の電極よりも小さく、
   前記複数の第１の画素が有する前記第１の電極と、前記複数の第２の画素が有する前記第１の電極は、同じ高さの配線層に設けられており、
   前記複数の第２の画素のうち、一方の前記第２の画素が有する前記第１の電極は、平面視において、前記一方の前記第２の画素の中心に対して、第１の方向に偏在し、かつ、前記複数の第２の画素のうち、他方の前記第２の画素が有する前記第１の電極は、平面視において、前記他方の前記第２の画素の中心に対して、前記第１の方向とは逆の方向である第２の方向に偏在することにより、前記一方の前記第２の画素と前記他方の前記第２の画素は位相差検出用の画素として構成され、
   前記一方の前記第２の画素と、前記他方の前記第２の画素は、平面視において、前記第１の方向および前記第２の方向と交差する第３の方向において、隣り合って配されていることを特徴とする光電変換素子。
3. 前記複数の画素のそれぞれは、増幅トランジスタと、容量と、を備え、前記容量の一方のノードは、前記増幅トランジスタの制御ノードと電気的に接続されており、前記容量の他方のノードは、所定の電圧が印加されていることを特徴とする請求項１または２に記載の光電変換素子。
4. 前記複数の画素のうちの隣接する２個の画素の前記光電変換層を分離する光電変換層分離部が設けられたことを特徴とする請求項１から３のいずれか１項に記載の光電変換素子。
5. 前記光電変換層分離部は、絶縁部材および遮光部材の少なくとも一方を含んでなることを特徴とする請求項４に記載の光電変換素子。
6. 前記複数の第２の画素の各々の光電変換層は、前記第１の画素の光電変換層よりも小さいことを特徴とする請求項１～５のいずれか１項に記載の光電変換素子。
7. 前記第２の画素の光電変換層と、前記第２の画素に隣接する画素の光電変換層との間に、遮光部材が設けられたことを特徴とする請求項６に記載の光電変換素子。
8. 前記複数の画素間に設けられた遮光膜を有することを特徴とする請求項１～５のいずれか１項に記載の光電変換素子。
9. 前記遮光膜は、前記第２の電極と前記カラーフィルタとの間に設けられることを特徴とする請求項８に記載の光電変換素子。
10. 前記光電変換層は、イントリンシックな水素化アモルファスシリコン、化合物半導体および有機半導体のいずれかからなることを特徴とする請求項１～９のいずれか１項に記載の光電変換素子。
11. 前記複数の画素の各々は、信号読み出し回路をさらに有し、
    前記信号読み出し回路は、画素内アンプを備え、
    前記第１の電極が前記画素内アンプの入力部に接続されたことを特徴とする請求項１～１０のいずれか１項に記載の光電変換素子。
12. 平面視において、前記遮光膜は、前記複数の第２の画素の前記第１の電極と重複しないことを特徴とする請求項８または９に記載の光電変換装置。
13. 平面視において、前記遮光膜は、前記第１の画素の前記第１の電極と重複しないことを特徴とする請求項８または９、あるいは、請求項１２のいずれかに記載の光電変換装置。
14. 前記一方の前記第２の画素が有する前記カラーフィルタと、前記他方の前記第２の画素が有する前記カラーフィルタは、緑色フィルタであることを特徴とする請求項２に記載の光電変換装置。
15. 請求項１～１４のいずれか１項に記載の光電変換素子と、
    前記複数の画素に像を形成する光学系と、
    前記光電変換素子から出力された信号を処理して画像データを生成する映像信号処理部と、を備えたことを特徴とする撮像システム。

Images