JP2002185870A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JP2002185870A JP2002185870A JP2000376394A JP2000376394A JP2002185870A JP 2002185870 A JP2002185870 A JP 2002185870A JP 2000376394 A JP2000376394 A JP 2000376394A JP 2000376394 A JP2000376394 A JP 2000376394A JP 2002185870 A JP2002185870 A JP 2002185870A
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- channel
- transfer
- horizontal
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
リの電荷転送速度を低下させることがない固体撮像素子
を提供する。 【解決手段】CCDラインメモリ部40から水平電荷転
送素子45へ電荷を転送する際に、制御信号φLMをロ
ーレベルLMLにすると共に、水平駆動信号φH1をハ
イレベルHHにすると、第1水平転送電極47の下での
水平電荷転送チャネルの電位が、転送制御電極42の下
での垂直電荷転送チャネル20aの電位より高くなる。
従って、電荷QがCCDラインメモリ部40から水平電
荷転送素子45へ転送される。CCDラインメモリ部4
0に、ポテンシャルが転送方向に向かって徐々に高くな
る電位スロープを設けることにより、電荷転送チャネル
に欠陥が発生していても速やかにポテンシャルが大きい
方に信号電荷を転送することができる。
Description
り、特にラインメモリを備えることにより水平方向での
信号電荷の混合を行うことができる固体撮像素子に関す
る。
置として、CCD(電荷結合素子)エリアイメージセン
サが知られている。CCDエリアイメージセンサは、通
常、VCCD(垂直電荷転送素子)と呼ばれる電荷転送
素子と、HCCD(水平電荷転送素子)と呼ばれる電荷
転送素子とを備えている。
センサでは、多数個の光電変換素子が複数行、複数列に
沿って行列状に配設され、個々の光電変換素子列に1つ
ずつVCCDが配置される。多くのCCDエリアイメー
ジセンサでは、各VCCDが1つのHCCDに電気的に
接続されるが、複数のHCCDを有するCCDエリアイ
メージセンサも知られている。
るn型不純物の濃度が略一定で、n型チャネル上の電気
的絶縁膜の厚さも略一定の電荷転送素子によって構成さ
れる。この電荷転送素子(VCCD)は、通常、3相以
上の垂直駆動信号によって駆動される。個々のVCCD
では、1つの電極とこの電極の下に位置するn型チャネ
ルの一領域とによって1つの垂直電荷転送段が構成され
る。1個の光電変換素子に対しては、2〜4個程度の垂
直電荷転送段が配置されるのが一般的である。
型不純物添加領域と高不純物濃度のn+型不純物添加領
域とが交互に形成され、隣り合う1対の不純物添加領域
の上に共通結線された電極が配置される。これらの隣り
合う1対の不純物添加領域とその上の共通結線された電
極とによって、1つの水平電荷転送段が形成される。1
つのVCCDに対しては、2個の水平電荷転送段が配置
される。この電荷転送素子(HCCD)は、通常、2相
の水平駆動信号によって駆動される。
た電子スチルカメラ等のCCD撮像システムが開発され
ている。電子スチルカメラは、小型モニタを備え、静止
画を記録する静止画記録モードと、画像を小型モニタに
表示するモニタモードとを使用者が選択できるように構
成されている。モニタモードは、例えば、使用者が静止
画の画角を決める際に利用される。
素数は、近年では数100万に達し、さらには600万
を超えるものも存在している。一方、電子スチルカメラ
のモニタモードで動画を表示する際の画素数は、一般に
10万〜40万程度である。このためモニタモードで
は、一部の光電変換素子行のみからVCCDへ電荷を読
み出す間引き走査か、個々の光電変換素子列において光
電変換素子列方向に近接する2以上の光電変換素子の各
々に蓄積された電荷をVCCD内で混合する電荷の加算
(垂直加算)が行われる。このように電荷の加算を行え
ば、信号処理上1つの画素として扱われる信号(電荷)
量が増加するので、撮像感度が加算量に応じて増大する
という利点が得られ、比較的明るい画像を再生すること
が可能である。
CCD撮像システムにおいては、垂直駆動信号の波形を
適宜選定することにより、VCCD内で電荷の垂直加算
を行うことができるが、HCCD内での電荷の加算(水
平加算)は行われていなかった。このため、VCCD内
では電荷の垂直加算を行い、HCCD内では電荷の水平
加算を行わずに得た画像信号に基づいて画像データが生
成されることになり、垂直画素数だけが間引かれた画像
データとなり、良好な再生画像を得ることができない、
という問題があった。
図10に示すCCDイメージセンサを提案している。こ
のCCDイメージセンサでは、垂直電荷転送素子20の
各々の転送方向下流側に、垂直電荷転送素子20の電荷
転送チャネルと同じ導電型の電荷転送チャネル領域を含
むCCDラインメモリ部40が設けられている。このC
CDラインメモリ部40の電荷転送チャネル領域の各々
は、水平電荷転送素子45に電気的に接続されると共
に、チャネルストップ領域により電気的に分離されてい
る。
することにより、水平電荷転送素子45に電気的に接続
された複数のCCDラインメモリ部、すなわち複数の電
荷転送チャネル領域を複数のグループに分け、垂直電荷
転送素子20から転送されてきた信号電荷をCCDライ
ンメモリ部40に一時的に蓄積し、CCDラインメモリ
部40、すなわち垂直電荷転送素子20からグループ単
位で選択的に水平電荷転送素子45へ電荷を転送するこ
とができる。また、電荷転送チャネル領域から水平電荷
転送素子45へ選択的に電荷を転送することができれ
ば、互いに異なるグループに属する2つの電荷転送チャ
ネル領域から水平電荷転送素子45へ転送された2つの
電荷を容易に水平加算(混合)することができる。
転送素子20から転送されてきた信号電荷を一時的に蓄
積するために、少なくとも垂直電荷転送素子20と同等
またはそれ以上の蓄積容量を確保する必要がある。特に
8相駆動の垂直電荷転送素子を用いた場合には、4相駆
動の垂直電荷転送素子に比べて更に蓄積容量が多くな
る。CCDラインメモリ部40の電荷転送チャネルの水
平方向のピッチは、光電変換素子列のピッチにより制限
され、無制限に広げることはできない。このためCCD
ラインメモリ部40では、電荷転送チャネルの転送方向
の長さを長くして蓄積容量を確保している。
において、電荷転送チャネルの転送方向の長さを長くす
ると、電荷転送チャネルに欠陥が発生する確率が高くな
り、欠陥が発生した場合には電荷転送チャネル間で転送
速度差を生じる、という問題がある。
荷転送チャネルの欠陥例を示す。CCDラインメモリ部
40の半導体基板上には、垂直電荷転送チャネル20a
及び電荷転送チャネルを電気的に分離するチャネルスト
ップ領域22が交互に形成される。これらの形成時にお
いて、垂直電荷転送チャネル20a及びチャネルストッ
プ領域22が、パターンからはみ出して形成されたり、
パターンの一部が欠けて形成されるパターン欠陥が発生
する。これらのパターン欠陥は、電荷転送チャネルのポ
テンシャルを変動させる。パターンからはみ出して垂直
電荷転送チャネル20aが形成された場合及びパターン
の一部が欠けてチャネルストップ領域22が形成された
場合には、図12(A)に示すように、局部的な電位ポ
ケットが発生し、パターンの一部が欠けて垂直電荷転送
チャネル20aが形成された場合及びパターンからはみ
出してチャネルストップ領域22が形成された場合に
は、図12(B)に示すように、局部的な電位バリアが
発生する。そして、これらの電位ポケットや電位バリア
は、信号電荷の転送を妨害し、転送速度を低下させる。
信号電荷の転送速度の低下は、CCDエリアイメージセ
ンサを利用した撮像システムにおいて、再生画面上で縦
方向に画像が流れる、縦方向の解像度が低下する、カラ
ー画像の場合には色信号が混合された信号により変色を
生じる等の画質の低下を生じさせる、という問題があ
る。
れたものであり、本発明の目的は、水平方向の電荷の加
算を可能にするラインメモリの電荷転送速度を低下させ
ることがない固体撮像素子を提供することにある。
に、請求項1の発明は、複数の列方向及び列方向と交差
する複数の行方向に配列された多数個の光電変換素子
と、各光電変換素子列に沿って設けられ、各光電変換素
子で発生した信号電荷を前記光電変換素子列を構成する
光電変換素子の配列方向に転送する複数の第1シフトレ
ジスタと、前記第1シフトレジスタの各々に対応して前
記第1シフトレジスタの各々から信号電荷が転送される
ように配置され、前記第1シフトレジスタから転送され
た信号電荷を一時的に蓄積して選択に応じて転送すると
共に、転送方向に向かってポテンシャルが徐々に高くな
るように形成された複数のラインメモリと、前記ライン
メモリに蓄積された信号電荷を選択的に読み出し、該信
号電荷を前記配列方向と交差する方向に転送する第2シ
フトレジスタと、を含んで構成したものである。
ってポテンシャルが徐々に高くなるように形成されてい
るので、電荷転送チャネルに欠陥が発生していても速や
かにポテンシャルが大きい方に信号電荷を転送すること
ができる。
タのチャネル及び第2シフトレジスタのチャネルの各々
に接続された電荷転送チャネルと、隣り合うラインメモ
リの電荷転送チャネル間を電気的に分離するように隣り
合うラインメモリの電荷転送チャネルとの間に配置され
たチャネルストップ領域と、を含んで構成することがで
きる。
ネルストップ領域の少なくとも一方における幅及び不純
物濃度の少なくとも一方を徐々に変化させることにより
転送方向に向かってポテンシャルが高くなるように形成
することができる。
方向に向かって徐々に広がった電荷転送チャネルを設け
ることにより、または、ラインメモリに、隣り合うライ
ンメモリの電荷転送チャネル間を電気的に分離するよう
に隣り合うラインメモリの電荷転送チャネルとの間に配
置され、かつ幅が転送方向に向かって徐々に狭くなった
チャネルストップ領域を設けることにより、転送方向に
向かってポテンシャルが高くなるように形成することが
できる。
施の形態について詳細に説明する。
イメージセンサの構成を概略的に示す部分平面図であ
る。図1に示すように、CCDイメージセンサ10に
は、半導体基板11に多数個の光電変換素子15が複数
行、複数列に亘って行列状に配設されている。図では一
部のみを示した光電変換素子を除き5×7個の光電変換
素子が示されている。実際のCCDイメージセンサで
は、光電変換素子15の総数は、例えば数100万個を
超え、列方向及び行方向の光電変換素子のピッチは、例
えば2〜10μmの範囲内で適宜選定されている。ま
た、半導体基板11には、隣り合う光電変換素子列の間
の各々に、光電変換素子列の各々に対応して垂直電荷転
送チャネル20aが形成されている。
て、第1垂直転送電極31及び第2垂直転送電極32の
各々が1本ずつ配設されている。第1垂直転送電極31
の各々は、各垂直電荷転送チャネル20aの各々と交差
して光電変換素子行に沿って延在している。また、第1
垂直転送電極31の各々には、光電変換素子間に対応し
て光電変換素子に沿って電荷転送方向下流側に突出した
複数の突出部が設けられている。第2垂直転送電極32
の各々は、第1垂直転送電極31と同様に光電変換素子
行に沿って延在し、光電変換素子間で光電変換素子に沿
って電荷転送方向上流側に突出した複数の突出部が設け
られている。
は、対応する光電変換素子15の側方において、後述す
る1つの読出ゲート用チャネル領域21a(図2参照)
と共に、光電変換素子15で発生した信号電荷を読み出
す1つの読出ゲート21を構成する。
転送電極31及び第2垂直転送電極32は、縁部に位置
する光電変換素子列に含まれる光電変換素子15を除
き、この光電変換素子行中の光電変換素子15の各々を
取り囲んで光電変換素子領域16を確定している。
極31の下流側には、各垂直電荷転送チャネル20aと
交差し、かつ光電変換素子行方向に延在するように設け
られた第1補助転送電極34、及び第2補助転送電極3
5が配設されている。第2補助転送電極35の転送方向
下流側には、各垂直電荷転送チャネル20aと交差し、
かつ光電変換素子行方向に延在した転送制御電極42が
配設されている。
34、及び転送制御電極42は、半導体基板11上の第
1レベルに設けられた第1ポリシリコン層によって形成
される。第1垂直転送電極31、及び第2補助転送電極
35は、半導体基板11上の第1レベルよりも上の第2
レベルに設けられた第2ポリシリコン層によって形成さ
れる。個々の電極31、32、34、35、及び42
は、後述するように電気的絶縁膜(熱酸化膜)50(図
2参照)によって覆われている。
て、第1垂直転送電極31、第2垂直転送電極32、第
1補助転送電極34、または第2補助転送電極35と対
向する領域は、電極31、32、34または35と共に
1つの垂直電荷転送段を構成する。
で構成される垂直電荷転送段の各々は、光電変換素子列
方向に連なって第1シフトレジスタとしての1つの垂直
電荷転送素子20を構成する。個々の垂直電荷転送チャ
ネル20aのうちで垂直電荷転送素子20を構成する領
域は、n型チャネルによって構成されている。
において転送制御電極42と対向する領域は、その上の
転送制御電極42と共に1つの電荷転送段40a(以
下、転送制御段40aという)を構成する。また、この
転送制御段40aによって、CCDラインメモリ部40
が構成されている。
下流端(第1電荷転送チャネル領域の下流端)は、第2
シフトレジスタとしての水平電荷転送素子(HCCD)
45に電気的に接続されている。この水平電荷転送素子
45の転送方向下流端には出力部60が接続されてい
る。この出力部60は、水平電荷転送素子45から送ら
れてきた電荷を、例えばフローティング容量(図示せ
ず)によって信号電圧に変換し、この信号電圧をソース
ホロワ回路(図示せず)等を利用して増幅する。検出
(変換)された後のフローティング容量の電荷は、図示
を省略したリセットトランジスタを介して電源(図示せ
ず)に吸収される。
変換素子15とその周辺部の構成を概略的に示すための
図1のII―II線拡大断面図である。なお、図1において
既に示した構成要素については、同じ符号を付して説明
を省略する。
体基板11aと、n型半導体基板11a上に形成された
p型不純物添加領域11bとからなる半導体基板11の
一表面には、光電変換素子15が形成されている。
添加領域11bの所定箇所にn型不純物添加領域15a
を設け、このn型不純物添加領域15aにp+型不純物
添加領域15bを設けることによって形成された埋込型
のフォトダイオードで構成されている。n型不純物添加
領域15aの各々は、電荷蓄積領域として機能する。
では右側)に近接して、幅0.3〜5μm程度の垂直電
荷転送チャネル20aが形成されている。各垂直電荷転
送チャネル20aは、p型不純物添加領域11bの所定
箇所にn型不純物添加領域を設けることによって形成さ
れたn型チャネルを基本構造とし、後述するように、部
分的にn型不純物添加領域上にp-型不純物添加領域が
形成された領域を含んでいる。
ル20aとの間には、p型不純物添加領域11bの一部
分の領域が介在されている。p型不純物添加領域11b
におけるこの領域は、読出ゲート用チャネル領域21a
として利用される。読出ゲート用チャネル領域21aの
各々は、図1に示したように、対応する光電変換素子1
5の右側縁部の略中央から光電変換素子の転送方向下流
端にかけて延在している。これによって、垂直電荷転送
チャネル20aと垂直電荷転送チャネル20aに対応す
る光電変換素子15とは、読出ゲート用チャネル領域2
1aを介して隣接することになる。
れている箇所を除いた各光電変換素子15の周囲には、
光電変換素子15同士、及び、光電変換素子15と光電
変換素子に対応しない垂直電荷転送チャネル20aとを
電気的に分離するために、p型不純物添加領域11bの
所定箇所にp+型不純物添加領域を設けることによって
形成されたチャネルストップ領域22が配置されてい
る。このチャネルストップ領域22の幅は、例えば0.
5μm程度である。
注入とその後のアニールとによって形成することができ
る。p型不純物添加領域11bは、例えばエピタキシャ
ル成長法によって形成することもできる。p+型不純物
添加領域におけるp型不純物の濃度は、p型不純物添加
領域におけるp型不純物の濃度よりも高く、p-型不純
物添加領域におけるp型不純物の濃度は、p型不純物添
加領域におけるp型不純物の濃度よりも低くなってい
る。
が、半導体基板11における一表面上、すなわち、上述
した各種の不純物添加領域が形成されている側の表面
(各種の不純物添加領域の表面を含む)上に形成されて
いる。
等の電気絶縁性酸化物や、窒化ケイ素等の電気絶縁性窒
化物を用いて形成されている。この電気的絶縁膜25
は、例えば、1つの電気絶縁性酸化物層からなる単層構
造、電気絶縁性酸化物層とその上に形成された電気絶縁
性窒化物層との2層積層構造、または、電気絶縁性酸化
物層とその上に形成された電気絶縁性窒化物層とその上
に形成された電気絶縁性酸化物層との3層積層構造を有
する。
極31、第2垂直転送電極32、第1補助転送電極3
4、第2補助転送電極35、転送制御電極42、及び後
述する第1水平転送電極47、第2水平転送電極48が
形成されている。但し、図2においては、第1垂直転送
電極31のみを図示している。図2に示されていない各
電極については、後述する。各電極31、32、34、
35、42、47及び48は、それぞれ別々に、電気的
絶縁膜(熱酸化膜)50によって覆われている。
荷転送チャネル20aの一領域を覆って、この一領域と
共に垂直電荷転送素子(VCCD)20を構成する。ま
た、第1垂直転送電極31の他の一領域は、読出ゲート
用チャネル領域21aを覆って、この読出ゲート用チャ
ネル領域21aと共に読出ゲート21を構成する。
スを印加すると、読出ゲート21(読出ゲート用チャネ
ル領域21a)にn型チャネルが誘起され、光電変換素
子15(n型不純物添加領域15a)とこれに対応する
垂直電荷転送チャネル20aとが導通する。
の上に形成されている各種の電極を覆っている。ただ
し、この光遮蔽膜51は、光電変換素子15(p型不純
物添加領域15b)それぞれの上に1個ずつ所定形状の
開口部51aを有する。各開口部51aは、光電変換素
子15におけるn型不純物添加領域15aの外周面より
も内側において開口している。
ロム、タングステン、チタン、モリブデン等の金属から
なる薄膜やこれらの金属の2種以上からなる合金薄膜、
あるいは、前記の金属薄膜と前記の合金薄膜とを含む群
から選択された2種以上を組み合わせた多層金属薄膜等
によって形成される。
51aから露出している電気的絶縁膜25上に形成され
ている。この保護膜52は、例えばシリコン窒化物、シ
リコン酸化物、PSG(燐添加シリコンガラス)、BP
SG(ホウ素燐添加シリコンガラス)、ポリイミド等に
よって形成される。
いる。第1の平坦化膜53はマイクロレンズ用の焦点調
節層としても利用される。必要に応じて、第1の平坦化
膜53中にインナーレンズが形成される。第1の平坦化
膜53は、例えばフォトレジスト等の透明樹脂を、例え
ばスピンコート法によって所望の厚さに塗布することに
よって形成される。
53上に形成されている。この色フィルタアレイ55
は、カラー撮像を可能にする複数種の色フィルタを所定
のパターンで形成したものである。カラー撮像用の色フ
ィルタアレイとしては、原色型の色フィルタアレイ、及
び、補色型の色フィルタアレイがある。
フィルタアレイのいずれにおいても、個々の光電変換素
子15の上方に色フィルタが1個ずつ配設される。色フ
ィルタアレイ55における色フィルタの配列パターンに
ついては、説明を省略するが、図2においては、赤色フ
ィルタ55R、緑色フィルタ55G及び青色フィルタ5
5Bが1個ずつ示されている。色フィルタアレイ55
は、例えば、所望色の顔料もしくは染料を含有させた樹
脂(カラーレジン)の層を、フォトリソグラフィ法等の
方法によって所定箇所に形成することによって作製する
ことができる。
55上に形成されている。第2の平坦化膜56は、例え
ばフォトレジスト等の透明樹脂を例えばスピンコート法
によって所望の厚さに塗布することによって形成され
る。
化膜56上に形成されている。このマイクロレンズアレ
イ58は、個々の光電変換素子15の上方に1個ずつ配
設されたマイクロレンズ58aによって構成されてい
る。これらのマイクロレンズ58aは、例えば、屈折率
が概ね1.3〜2.0の透明樹脂(フォトレジストを含
む)からなる層をフォトリソグラフィ法等によって所定
形状に区画した後、熱処理によって各区画の透明樹脂層
を溶融させ、表面張力によって角部を丸め込ませた後に
冷却すること等によって得られる。
液膜51、保護膜52、第1の平坦化膜53、第2の平
坦化膜56及びマイクロレンズアレイ58の図示を省略
している。また、図1においては、色フィルタアレイ5
5自体の図示も省略しているが、各光電変換素子15上
に配置されている色フィルタの色を記号G1、G2、R
またはBで示してある。
平電荷転送素子45の構成を示す部分拡大図であり、図
4は、図3のy−y線断面図である。
40において、垂直電荷転送チャネル20aの各々のチ
ャネル幅は、下流に行くに従って徐々に広くなり、垂直
電荷転送チャネル20aの各々の下流端は、水平電荷転
送チャネル46に接続されている。垂直電荷転送チャネ
ル20aチャネル幅が徐々に広くなっていることから、
CCDラインメモリ部40は、転送方向に向かってポテ
ンシャルが高くなっている。また、各垂直電荷転送チャ
ネル20aの間には、光電変換素子配置部分を除いて、
チャネルストップ領域22が配置されている。
方向に帯状に延在する1本の水平電荷転送チャネル46
と、この水平電荷転送チャネル46上に形成された多数
個の第1水平転送電極47及び第2水平転送電極48を
有する。第1水平転送電極47は略逆L字状に形成さ
れ、第2水平転送電極48は矩形状に形成されている。
及び第2水平転送電極48は、電気的絶縁膜23を介し
て半導体基板1上に形成されている。例えば、第1ポリ
シリコン層によって第2水平転送電極48が形成され、
第2ポリシリコン層によって第1水平転送電極47が形
成されている。個々の電極47及び48は、電気的絶縁
膜50によって覆われている。
添加領域(n型チャネル)46aに代えてp-型不純物
添加領域46bが形成されているポテンシャル・バリア
領域46Bと、n型不純物添加領域(n型チャネル)4
6aによって構成されているポテンシャル・ウェル領域
46Wとを有する。いずれの領域46B、46Wも、電
荷転送チャネルとしての導電型はn型である。
変換素子行方向に帯状に延在する1つの第1バリア領域
46B1と、第1バリア領域46B1から一定の間隔で
分岐して光電変換素子列方向に帯状に延在する多数の第
2バリア領域46B2とを含んでいる。1つの第2バリ
ア領域46B2とその下流の第2バリア領域46B2と
の間に、これらに隣接する1つのポテンシャル・ウェル
領域46Wが形成されている。最も下流の第2バリア領
域46B2の下流側にも、1つのポテンシャル・ウェル
領域46Wが形成されている。
0aと水平電荷転送素子45内のポテンシャル・ウェル
領域46Wとを分離する。第2バリア領域46B2の各
々は、水平電荷転送素子45内でポテンシャル・ウェル
領域46W同士を分離する。個々の第1水平転送電極4
7は、1つの第2バリア領域46B2と、この第2バリ
ア領域46B2に続く第1バリア領域46B1とを覆っ
ている。個々の第2水平転送電極48は、1つのポテン
シャル・ウェル領域46Wを覆っている。
送電極47直下のポテンシャル・バリア領域46B、1
個の第2水平転送電極48、及び第2水平転送電極48
直下の下方のポテンシャル・ウェル領域46Wにより、
1つの水平電荷転送段45aが構成されている。水平電
荷転送段45aは、1本の垂直電荷転送チャネル20a
に1つずつ対応しながら一列に形成されている。
センサ10は、駆動回路(図示せず)から供給される駆
動信号及び制御信号に従って、以下のように駆動され
る。
駆動信号φV1〜φV8によって駆動させる際には、図
1に示すように、第1〜第2垂直転送電極31〜32の
各方と第1〜第2補助転送電極34〜35とが8つのグ
ループに分けられ、グループ毎に異なる垂直駆動信号φ
V1〜φV8が、図示しない駆動回路からCCDイメー
ジセンサ10に供給される。1つのグループは、7本お
きに選択された第1垂直転送電極31、第2垂直転送電
極32、第1補助転送電極34、または第2補助転送電
極35によって構成される。この場合、制御信号φLM
は、転送制御電極42に供給される。
駆動信号φH1及びφH2によって駆動させる際には、
隣り合う第1水平転送電極47及び第2水平転送電極4
8は共通結線され、共通結線された第1水平転送電極4
7及び第2水平転送電極48を含む水平電荷転送段45
aが2つのグループに分けられて、グループ毎に異なる
水平駆動信号φH1及びφH2が、図示しない駆動回路
からCCDイメージセンサ10に供給される。
ルVL、ミドルレベルVM、及びハイレベルVHの3値
を有し、制御信号φLMは、ローレベルLML、及びハ
イレベルLMHの2値を有し、水平駆動信号φH1及び
φH2は、ローレベルHL、及びハイレベルHHの2値
を有する。
する際のタイミングチャートを示す。また、図6には、
図3のy−y線断面における電極配置及び電極下の電荷
転送チャネルのポテンシャル分布の経時変化を示す。以
下、図5及び図6を参照して、各垂直電荷転送素子2
0、CCDラインメモリ部40及び水平電荷転送素子4
5の電荷転送動作の一例について説明する。
に応じてCCDラインメモリ部40から水平電荷転送素
子45へ電荷を転送する前の段階の時刻t2では、水平
駆動信号φH1がローレベルHL(例えば0V)にあ
り、水平駆動信号φH2がハイレベルHH(例えば5.
0V)にあり、そして制御信号φLMがハイレベルLM
H(例えば5.0V)にある。
ローレベルHLのとき、第1水平転送電極47直下での
水平電荷転送チャネル46(ポテンシャル・バリア領域
46B1)の電位は、制御信号φLMがハイレベルLM
HにあるかローレベルLMLにあるかに拘わらず、転送
制御電極42の下での垂直電荷転送チャネル20aの電
位より低くなる。従って、水平駆動信号φH1がローレ
ベルHLにあると、電荷QはCCDラインメモリ部40
から水平電荷転送素子45へ転送されることなく、CC
Dラインメモリ部40に留まる。従って、時刻t2にお
いては、CCDラインメモリ部40から水平電荷転送素
子45へ電荷が転送されない。
各垂直電荷転送素子20からCCDラインメモリ部40
へ電荷を転送することになるので、駆動信号φV1がミ
ドルレベルVM(例えば、0V)、駆動信号φV8がロ
ーレベルVL(例えば−8V)、駆動信号φV2〜φV
7がミドルレベルVMにあり、制御信号φLMがハイレ
ベルLMH(例えば5.0V)にある。
ルレベルVMにあり、かつ、制御信号φLMがハイレベ
ルLMHにあると、転送制御電極42の下での垂直電荷
転送チャネル20aの電位が、第2補助転送電極35の
下での垂直電荷転送チャネル20aの電位より高くな
る。従って、電荷Qが垂直電荷転送素子20からCCD
ラインメモリ部40へ転送される。
に、CCDラインメモリ部40から水平電荷転送素子4
5へ電荷を転送する際には、制御信号φLMをハイレベ
ルLMHからローレベルLML(例えば0V)にすると
共に、水平駆動信号φH2をローレベルHLにし、水平
駆動信号φH1をハイレベルHHにする。
ハイレベルHHにあり、かつ、制御信号φLMがローレ
ベルLMLにあると、第1水平転送電極47の下での水
平電荷転送チャネル46(ポテンシャル・バリア領域4
6B1)の電位が、転送制御電極42の下での垂直電荷
転送チャネル20aの電位より高くなる。従って、電荷
QがCCDラインメモリ部40から水平電荷転送素子4
5へ転送される。
のポテンシャル分布を示す。図3を参照して説明したよ
うに、CCDラインメモリ部40においては、垂直電荷
転送チャネル20aの各々のチャネル幅が、下流に行く
に従い徐々に広くなっているので、チャネル幅の拡大に
伴い狭チャネル効果が緩和され、図7に示すように、ポ
テンシャルが転送方向に向かって高くなる電位スロープ
が発生する。
うに、CCDラインメモリ部の電荷転送チャネルに欠陥
が有り、電位ポケットや電位バリアが発生している場合
であっても、電位スロープにより凹凸が緩和されるの
で、信号電荷の転送が妨げられることがなく、垂直電荷
転送チャネル20aの各々について転送速度が均一とな
る。
に、制御信号φLMがローレベルLMLからハイレベル
LMHに転じ、CCDラインメモリ部40から水平電荷
転送素子45への電荷の転送を禁止する。その後、図5
の時刻t2におけるように、水平駆動信号φH2をロー
レベルHLからハイレベルHHにすると共に、水平駆動
信号φH1をハイレベルHHからローレベルHLにす
る。水平駆動信号φH1が供給されている水平電荷転送
段内の電荷が、水平駆動信号φH2が供給されている水
平電荷転送段へ転送され、水平駆動信号φH1が供給さ
れている水平電荷転送段が空になる。
3での状態から水平電荷転送素子45内の電荷が1水平
電荷転送段分だけ下流側に転送されている。以下、同様
にして、水平駆動信号φH1をローレベルHLからハイ
レベルHHにすると共に、水平駆動信号φH2をハイレ
ベルHHからローレベルHLにすると、水平駆動信号φ
H2が供給されている水平電荷転送段内の電荷が、水平
駆動信号φH1が供給されている水平電荷転送段へ転送
され、水平駆動信号φH2をローレベルHLからハイレ
ベルHHにすると共に、水平駆動信号φH1をハイレベ
ルHHからローレベルHLにすると、水平駆動信号φH
1が供給されている水平電荷転送段内の電荷が、水平駆
動信号φH2が供給されている水平電荷転送段へ転送さ
れる。
受け取った電荷に基づいて、画像信号(信号電圧)を順
次出力する。このときの画像信号の出力波形の例(O
S)を図5に併せて示す。映像信号処理回路(図示せ
ず)は、これらの画像信号(信号電圧)を利用して画像
データを生成する。生成された画像データは、画像デー
タ出力部(図示せず)へ送られて、フレームメモリ等の
記憶媒体に一旦記憶される。その後、画像データ出力部
から表示部(図示せず)へ画像データが供給され、表示
部が画像を表示する。
CDイメージセンサには、垂直電荷転送素子の各々の転
送方向下流側に、垂直電荷転送素子20の電荷転送チャ
ネルと同じ導電型の電荷転送チャネル領域を含み、水平
電荷転送素子45に電気的に接続されたCCDラインメ
モリ部が設けられているので、CCDラインメモリ部の
複数の電荷転送チャネル領域を複数のグループに分け、
垂直電荷転送素子から転送されてきた信号電荷をCCD
ラインメモリ部に一時的に蓄積すると共に、蓄積した電
荷をCCDラインメモリ部からグループ単位で選択的に
水平電荷転送素子へ転送することができる。また、互い
に異なるグループに属する2つの電荷転送チャネル領域
から水平電荷転送素子へ転送された2つの電荷を容易に
水平加算(混合)することができ、電荷の垂直加算のみ
を行って画像データを得た場合に比べて、より良好な再
生画像を得ることができる。
向かってポテンシャルが徐々に高くなるように形成され
ているので、電荷転送チャネルに欠陥が発生していても
速やかにポテンシャルが大きい方に信号電荷を転送する
ことができる。これにより、再生画面上で縦方向に画像
が流れる、縦方向の解像度が低下する、カラー画像の場
合には色信号が混ざった所謂色偽信号により変色を生じ
る等の画質の低下が防止され、良好な再生画像を得るこ
とができる。
Dラインメモリ部において、チャネルストップ領域の幅
は一定として、電荷転送チャネルの各々のチャネル幅が
転送方向に向かって連続的に広がった構成として、狭チ
ャネル効果により電位スロープを発生させる例について
説明したが、転送方向に向かってポテンシャルが徐々に
高くなる電位スロープが発生していればよく、他の方法
により電位スロープが発生するようにしてもよい。
送チャネルのチャネル幅が転送方向に向かって段階的に
広がる構成とすることができる。また、図9(C)及び
(D)に示すように、チャネルストップ領域の幅が転送
方向に向かって連続的または段階的に狭くなった構成と
しても、同様の効果を得ることができる。更に、図9
(E)及び(F)に示すように、電荷転送チャネルのチ
ャネル幅が転送方向に向かって連続的または段階的に広
がると共に、チャネルストップ領域の幅が転送方向に向
かって連続的または段階的に狭まる構成とすることもで
きる。
チャネルストップ領域の幅や電荷転送チャネル幅の変更
には限られない。例えば、チャネルストップ領域の不純
物濃度を転送方向に向かって連続的または段階的に低下
させることによっても、狭チャネル効果が緩和され、転
送方向に向かってポテンシャルが徐々に高くなる電位ス
ロープが発生する。また、電荷転送チャネルのチャネル
深さが転送方向に向かって連続的または段階的に深くな
る構成としても、同様の効果を得ることができる。さら
に、チャネルストップ領域のチャネル深さが転送方向に
向かって連続的または段階的に浅くなる構成としても、
同様の効果を得ることができる。
ネル効果の緩和には限られない。例えば、転送方向に向
かってポテンシャルが徐々に高くなるように、印加電圧
を変化させることによっても、電位スロープを発生させ
ることができる。
を設けることにより水平方向の電荷の加算を可能にする
と共に、ラインメモリの電荷転送速度を低下させること
がなく良好な画像を得ることができる、という効果を奏
する。
サの構成を概略的に示す部分平面図である。
サの光電変換素子とその周辺部の構成を概略的に示す断
面図である。
サのCCDラインメモリ部の構成を示す部分拡大図であ
る。
サを駆動する際のタイミングチャートである。
下の電荷転送チャネルのポテンシャル分布の経時変化を
示す図である。
サのCCDラインメモリ部の電荷転送チャネルのポテン
シャル分布を示す図である。
るCCDイメージセンサのCCDラインメモリ部の電荷
転送チャネルに欠陥が有る場合の電荷転送チャネルのポ
テンシャル分布を示す図である。
ーンの変形例を示す図である。
ジセンサの概略構成図である。
欠陥例を示す図である。
チャネルのポテンシャル分布を示す図である。
Claims (5)
- 【請求項1】複数の列方向及び列方向と交差する複数の
行方向に配列された多数個の光電変換素子と、 各光電変換素子列に沿って設けられ、各光電変換素子で
発生した信号電荷を前記光電変換素子列を構成する光電
変換素子の配列方向に転送する複数の第1シフトレジス
タと、 前記第1シフトレジスタの各々に対応して前記第1シフ
トレジスタの各々から信号電荷が転送されるように配置
され、前記第1シフトレジスタから転送された信号電荷
を一時的に蓄積して選択に応じて転送すると共に、転送
方向に向かってポテンシャルが徐々に高くなるように形
成された複数のラインメモリと、 前記ラインメモリに蓄積された信号電荷を選択的に読み
出し、該信号電荷を前記配列方向と交差する方向に転送
する第2シフトレジスタと、 を含む固体撮像素子。 - 【請求項2】前記ラインメモリの各々を、第1シフトレ
ジスタのチャネル及び第2シフトレジスタのチャネルの
各々に接続された電荷転送チャネルと、隣り合うライン
メモリの電荷転送チャネル間を電気的に分離するように
隣り合うラインメモリの電荷転送チャネルとの間に配置
されたチャネルストップ領域と、を含んで構成した請求
項1記載の固体撮像素子。 - 【請求項3】前記電荷転送チャネル及び前記チャネルス
トップ領域の少なくとも一方における幅及び不純物濃度
の少なくとも一方を徐々に変化させることにより、転送
方向に向かってポテンシャルが徐々に高くなるように形
成した請求項2記載の固体撮像素子。 - 【請求項4】前記ラインメモリに、チャネル幅が転送方
向に向かって徐々に広がった電荷転送チャネルを設けた
請求項1記載の固体撮像素子。 - 【請求項5】前記ラインメモリに、隣り合うラインメモ
リの電荷転送チャネル間を電気的に分離するように隣り
合うラインメモリの電荷転送チャネルとの間に配置さ
れ、かつ幅が転送方向に向かって徐々に狭くなったチャ
ネルストップ領域を設けた請求項1記載の固体撮像素
子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000376394A JP2002185870A (ja) | 2000-12-11 | 2000-12-11 | 固体撮像素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000376394A JP2002185870A (ja) | 2000-12-11 | 2000-12-11 | 固体撮像素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002185870A true JP2002185870A (ja) | 2002-06-28 |
Family
ID=18845258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000376394A Pending JP2002185870A (ja) | 2000-12-11 | 2000-12-11 | 固体撮像素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002185870A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100624341B1 (ko) | 2004-09-22 | 2006-09-15 | (주)아이디에스 | 시시디 고체촬상소자 |
JP2007228265A (ja) * | 2006-02-23 | 2007-09-06 | Fujifilm Corp | 出力2分岐型固体撮像素子及びその駆動方法並びに撮像装置 |
US7595822B2 (en) | 2005-11-08 | 2009-09-29 | Fujifilm Corporation | Driving method of solid-state image pickup device |
JP2010103197A (ja) * | 2008-10-21 | 2010-05-06 | Sharp Corp | 固体撮像装置及び電子情報機器 |
US7760262B2 (en) | 2006-08-08 | 2010-07-20 | Fujifilm Corporation | Method for solid-state imaging device with overlapping signal charge transfer processes |
WO2011086622A1 (ja) * | 2010-01-12 | 2011-07-21 | パナソニック株式会社 | 固体撮像装置、その駆動方法及びカメラ |
KR20150033611A (ko) * | 2012-07-03 | 2015-04-01 | 소니 주식회사 | 고체 촬상 소자, 고체 촬상 장치 및 카메라 장치 |
-
2000
- 2000-12-11 JP JP2000376394A patent/JP2002185870A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100624341B1 (ko) | 2004-09-22 | 2006-09-15 | (주)아이디에스 | 시시디 고체촬상소자 |
US7595822B2 (en) | 2005-11-08 | 2009-09-29 | Fujifilm Corporation | Driving method of solid-state image pickup device |
JP2007228265A (ja) * | 2006-02-23 | 2007-09-06 | Fujifilm Corp | 出力2分岐型固体撮像素子及びその駆動方法並びに撮像装置 |
US7760262B2 (en) | 2006-08-08 | 2010-07-20 | Fujifilm Corporation | Method for solid-state imaging device with overlapping signal charge transfer processes |
JP2010103197A (ja) * | 2008-10-21 | 2010-05-06 | Sharp Corp | 固体撮像装置及び電子情報機器 |
WO2011086622A1 (ja) * | 2010-01-12 | 2011-07-21 | パナソニック株式会社 | 固体撮像装置、その駆動方法及びカメラ |
KR20150033611A (ko) * | 2012-07-03 | 2015-04-01 | 소니 주식회사 | 고체 촬상 소자, 고체 촬상 장치 및 카메라 장치 |
KR102081466B1 (ko) | 2012-07-03 | 2020-04-14 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 소자, 고체 촬상 장치 및 카메라 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6388278B1 (en) | Solid state image pickup device and its driving method | |
JP4338298B2 (ja) | 電荷転送装置およびその駆動方法 | |
US4040092A (en) | Smear reduction in ccd imagers | |
JP4423452B2 (ja) | 固体撮像装置 | |
JP2003218343A (ja) | 固体撮像装置 | |
US6541805B1 (en) | Solid-state image pickup device | |
US7052929B2 (en) | Solid state image pickup device capable of suppressing smear | |
JP3950655B2 (ja) | 撮像装置 | |
JP2002185870A (ja) | 固体撮像素子 | |
JP4252685B2 (ja) | 固体撮像装置 | |
JP3928840B2 (ja) | 固体撮像装置 | |
JP4497261B2 (ja) | 電荷転送装置、ccdイメージセンサおよびccd撮像システム | |
JP4514912B2 (ja) | 固体撮像装置およびその駆動方法 | |
US7061655B2 (en) | Provision of bright and high quality image from CCD image pick-up device | |
JP4132003B2 (ja) | 固体撮像装置 | |
JP3795808B2 (ja) | 固体撮像素子およびこれを用いた撮像装置 | |
JP4251313B2 (ja) | 固体撮像装置 | |
JPH06104418A (ja) | 固体撮像素子 | |
JP3367852B2 (ja) | 固体撮像装置 | |
JP4004833B2 (ja) | 固体撮像素子の駆動方法および撮像装置 | |
JP4010446B2 (ja) | 電荷転送装置および固体撮像素子 | |
JPH08279608A (ja) | 電荷転送素子及び電荷転送素子の駆動方法 | |
JP2001244451A (ja) | 固体撮像装置 | |
JP2002064833A (ja) | 固体撮像素子および固体撮像装置 | |
JPS6089177A (ja) | 撮像素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061221 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090310 |