JP7130145B2 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP7130145B2
JP7130145B2 JP2021545069A JP2021545069A JP7130145B2 JP 7130145 B2 JP7130145 B2 JP 7130145B2 JP 2021545069 A JP2021545069 A JP 2021545069A JP 2021545069 A JP2021545069 A JP 2021545069A JP 7130145 B2 JP7130145 B2 JP 7130145B2
Authority
JP
Japan
Prior art keywords
pulse
pulse signal
dead time
signal
arm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021545069A
Other languages
English (en)
Other versions
JPWO2021048999A1 (ja
Inventor
遼司 鶴田
博史 益永
智大 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Mitsubishi Electric Corp
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021048999A1 publication Critical patent/JPWO2021048999A1/ja
Application granted granted Critical
Publication of JP7130145B2 publication Critical patent/JP7130145B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H02M1/385—Means for preventing simultaneous conduction of switches with means for correcting output voltage deviations introduced by the dead time
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/66—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal
    • H02M7/68—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters
    • H02M7/72—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/79—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/797—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Description

本願は、電力変換装置に関する。
電源からモータなどの負荷に電力を供給するために、電源と負荷との間には電力変換装置が接続されている。このような電力変換装置として、例えば入力端子に直流電源が接続され出力端子に交流で駆動される負荷が接続されるインバータがある。このインバータは、入力端子に供給される直流電圧をインバータ回路で高周波交流電圧に変換する。
インバータ回路は、半導体スイッチング素子とこの半導体スイッチング素子に逆並列に接続されたダイオードとを有したアームが２つ直列に接続されている。この２つのアームの半導体スイッチング素子をゲート信号でオンオフ制御することで、直流入力電力を交流出力電力へ変換している。この２つの半導体スイッチング素子は一方がオンのとき他方はオフとなっているが、瞬時にオンとオフとが切り替わることができない。そのため、両方の半導体スイッチング素子がオン状態となった場合、過大な短絡電流が流れる恐れがある。この短絡電流を防止するために、半導体スイッチング素子のオンとオフとが切り替わるときに両方の半導体スイッチング素子が共にオフとなる時間が設定されている。この時間はデッドタイムと呼ばれている。
従来、デッドタイムはパルスのターンオン時に設定されているため、半導体スイッチング素子に対する本来のゲート信号ではオンとなる期間にも関わらずオフを維持する期間が生じる。このデッドタイムに起因して、電圧指令値に対して出力電圧に誤差が発生する。この出力電圧の誤差を低減する方法として、従来の電力変換装置においては、出力電流の極性に応じてデッドタイムに対する補償を実施している（例えば、特許文献１参照）。
特開平１０－５６７８１号公報
２つのアームを備えた電力変換装置において、デッドタイムを設定することで出力電圧に誤差が発生する場合、出力電流の極性によって出力電圧の誤差を発生するアームと出力電圧の誤差を発生しないアームとに分かれる。デッドタイムに対する補償を実施している従来の電力変換装置は、結果として出力電圧の誤差を発生するアームの半導体スイッチング素子のゲート信号に対してデッドタイムを付与することになる。
半導体スイッチング素子は瞬時にオンとオフとが切り替わることはなく、オンとオフとが切り替わるために必要な時間が存在する。このオンとオフとが切り替わるために必要な時間よりも短い時間でオンとオフとを切り替えると、半導体スイッチング素子の動作が不安定になりゲート信号の指令通りのスイッチング制御が実施されない場合がある。
従来の電力変換装置は、出力電圧の誤差を発生するアームの半導体スイッチング素子のゲート信号に対してデッドタイムを付与している。このとき、デッドタイムが付与されたゲート信号のパルス幅が狭くなり、オンとオフとが切り替わるために必要な時間よりも短いパルス幅となった場合、半導体スイッチング素子の動作が不安定となりデッドタイムに起因する出力電圧の誤差を抑制することが困難になる場合がある。
本願は、上述の課題を解決するためになされたもので、ゲート信号のパルス幅が狭くなってもデッドタイムに起因する出力電圧の誤差を抑制することができる電力変換装置を提供することを目的とする。
本願の電力変換装置は、外部の直流電源に接続される正極入力端子および負極入力端子と、正極入力端子と負極入力端子との間に直列に接続される正アームおよび負アームと、正アームと負アームとの接続点に接続された出力端子と、出力端子に出力される出力電流を検知する電流検知部と、正アームおよび負アームはそれぞれ半導体スイッチング素子とこの半導体スイッチング素子に逆並列に接続されたダイオードとを有しており、正アームおよび負アームの半導体スイッチング素子をゲート信号で駆動する駆動部と、ゲート信号を制御する制御部とを備えている。そして制御部は、電圧指令値とキャリア信号とに基づいてパルス信号を生成するパルス信号生成部と、パルス信号生成部で生成されたパルス信号およびパルス信号が反転されたパルス信号のどちらか一方のパルス信号のパルス幅にデッドタイムの時間幅を加えるまたは除くことで一方のパルス信号にのみデッドタイムを付与するデッドタイム付与部と、電流検知部で検知された出力電流に基づいて出力電流の極性を検出する電流極性検出部と、電流極性検出部で検出された出力電流の極性が正の場合、デッドタイムが付与された一方のパルス信号を正アームのゲート信号として選択しデッドタイムが付与されない他方のパルス信号を負アームのゲート信号として選択し、電流極性検出部で検出された出力電流の極性が負の場合、デッドタイムが付与された一方のパルス信号を負アームのゲート信号として選択しデッドタイムが付与されない他方のパルス信号を正アームのゲート信号として選択するゲート信号選択部とを備えている。
本願の電力変換装置は、出力電流の極性が正の場合、デッドタイムが付与された一方のパルス信号を正アームのゲート信号として選択しデッドタイムが付与されない他方のパルス信号を負アームのゲート信号として選択し、出力電流の極性が負の場合、デッドタイムが付与された一方のパルス信号を負アームのゲート信号として選択しデッドタイムが付与されない他方のパルス信号を正アームのゲート信号として選択しているので、ゲート信号のパルス幅が狭くなってもデッドタイムに起因する出力電圧の誤差を抑制することができる。
実施の形態１に係る電力変換装置の構成図である。 実施の形態１におけるパルス信号生成部の構成図である。 実施の形態１におけるパルス信号を示す図である。 実施の形態１における出力電流の極性と電圧誤差との関係の説明図である。 実施の形態１におけるデッドタイムが付与されたパルス信号の説明図である。 実施の形態１のデットタイム付与部の構成図である。 実施の形態１のデッドタイム付与部におけるパルス信号の説明図である。 実施の形態１の電流極性検出部の構成図である。 実施の形態１のゲート信号選択部の構成図である。 実施の形態２におけるキャリア信号を利用したデッドタイム付与方法の説明図である。 実施の形態２のデットタイム付与部の構成図である。 実施の形態３に係る電力変換装置の構成図である。 実施の形態３におけるパルス信号を示す図である。 実施の形態３のパルス幅制御部の構成図である。 実施の形態３におけるパルス信号を示す図である。 実施の形態３のオンパルス除去部の構成図である。 実施の形態４の電力変換装置の出力電流の波形を示す図である。 実施の形態４の電流極性検出部およびゲート信号選択部の構成図である。 実施の形態４における出力電流、パルス信号および出力電圧を示す図である。 実施の形態４におけるパルス信号を示す図である。 実施の形態１から４の制御部のハードウェアの一例を示す模式図である。
以下、本願を実施するための実施の形態に係る電力変換装置について、図面を参照して詳細に説明する。なお、各図において同一符号は同一もしくは相当部分を示している。
図１は、実施の形態１に係る電力変換装置の構成図である。本実施の形態の電力変換装置は、電力変換装置の一例としてのインバータである。インバータは、入力された直流電力を高周波交流電力に変換して出力する機能を備えている。
図１において、本実施の形態の電力変換装置１は、外部の直流電源２に接続される正極入力端子１ａおよび負極入力端子１ｂを備えている。正極入力端子１ａと負極入力端子１ｂとの間には、正アーム１１ａと負アーム１１ｂとが直列に、正アーム１２ａと負アーム１２ｂとが直列に、および正アーム１３ａと負アーム１３ｂとが直列にそれぞれ接続されている。正アーム１１ａ、１２ａ、１３ａおよび負アーム１１ｂ、１２ｂ、１３ｂは、それぞれ半導体スイッチング素子１４とこの半導体スイッチング素子１４に逆並列に接続された還流ダイオード１５とで構成されている。正アームと負アームとの直列接続を１つのレグと呼ぶ。本実施の形態の電力変換装置１は、３つのレグが並列に接続されている。この３つのレグが並列に接続されて、いわゆる三相ブリッジ回路が構成されている。また、正極入力端子１ａと負極入力端子１ｂとの間にはコンデンサ１６が接続されている。
半導体スイッチング素子１４は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ－Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）またはＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ－Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの半導体スイッチング素子を使用することができる。また、コンデンサ１６は、電解コンデンサまたはフィルムコンデンサなどを使用することができる。
正アーム１１ａと負アーム１１ｂとの接続点１１ｃは出力端子１７ａに接続されている。正アーム１２ａと負アーム１２ｂとの接続点１２ｃは出力端子１７ｂに接続されている。正アーム１３ａと負アーム１３ｂとの接続点１３ｃは出力端子１７ｃに接続されている。出力端子１７ａ、１７ｂおよび１７ｃには三相交流電力が出力される。なお、単相交流電流を出力する電力変換装置の場合は、正アームと負アームとの直列接続のレグが２つ並列に接続された構成となる。
接続点１１ｃと出力端子１７ａとの間、接続点１２ｃと出力端子１７ｂとの間および接続点１３ｃと出力端子１７ｃとの間には、それぞれ電流センサ２０、フィルタリアクトル２１およびフィルタコンデンサ２２が接続されている。電流センサ２０は、接続点１１ｃ、１２ｃ、１３ｃと出力端子１７ａ、１７ｂ、１７ｃとの間に流れる出力電流を検知する。フィルタリアクトル２１は、各相が互いに磁気結合した三相リアクトルを用いてもよいし、単相リアクトルを３台用いてもよい。フィルタコンデンサ２２は、各相にコンデンサを有し、スター結線で接続されている。フィルタコンデンサ２２のスター結線の中性点は図１では接地されているが、接地あるいは非接地のどちらでもよい。また、出力端子１７ａ、１７ｂおよび１７ｃには負荷３が接続される。本実施の形態の電力変換装置１は、有効電力の電力潮流が正極入力端子１ａおよび負極入力端子１ｂから出力端子１７ａ、１７ｂおよび１７ｃを経由して負荷３への向きとなる力率が１の運転であるとして説明する。
電力変換装置１は、６つの半導体スイッチング素子１４のオンオフを制御することで出力電圧の制御が行われる。６つの半導体スイッチング素子１４は、ゲート駆動部３０から送られるゲート信号で駆動される。また、ゲート信号は制御部３１によって制御される。
制御部３１は、パルス信号生成部３２、デッドタイム付与部３３、電流極性検出部３４およびゲート信号選択部３５を備えている。パルス信号生成部３２は、電圧指令値とキャリア信号とに基づいてパルス信号を生成する。デッドタイム付与部３３は、パルス信号生成部３２で生成されたパルス信号を反転させたパルス信号を生成して一対のパルス信号の組を生成する。そしてデッドタイム付与部３３は、一方のパルス信号のパルス幅にデッドタイムの時間幅を加えるまたは除くことで一方のパルス信号にのみにデッドタイムを付与する。電流極性検出部３４は、電流センサ２０で検知された出力電流に基づいて出力電流の極性を検出する。ゲート信号選択部３５は、電流極性検出部３４で検出された出力電流の極性が正の場合、デッドタイム付与部３３でデッドタイムが付与された一方のパルス信号を正アームのゲート信号として、他方のパルス信号を負アームのゲート信号として選択し、電流極性検出部３４で検出された出力電流の極性が負の場合、デッドタイム付与部３３でデッドタイムが付与された一方のパルス信号を負アームのゲート信号として、他方のパルス信号を正アームのゲート信号として選択する。
次に、制御部３１の各構成について詳しく説明する。
図２は、パルス信号生成部の構成図である。パルス信号生成部３２は、比較器３２０を備えている。比較器３２０は、変調信号である規格化された電圧指令値とキャリア信号との大小を比較することで半導体スイッチング素子をオンオフさせるためのパルス信号を生成する。１つのレグの正アームと負アームとは交互にオンオフを繰り返すため、一方がオンの場合、他方はオフとなる。すなわち、比較器３２０の出力が１つのレグにおける正アームのパルス信号となるのに対して、比較器３２０の出力を反転させたパルス信号が負アームのパルス信号となる。パルス信号生成部３２は、１つのレグに対して１つ備えられている。
図３は、比較器３２０が出力する正アームのパルス信号と電圧指令値およびキャリア信号との関係を表した図である。なお、図３には後述するデッドタイム付与部３３の反転回路から出力される負アームのパルス信号も合わせて示している。電圧指令値は正弦波を使用している。キャリア信号は三角波を使用している。比較器３２０は、電圧指令値とキャリア信号とを比較し、電圧指令値がキャリア信号よりも大きいときには正アームのパルス信号がオンとなるように制御する。負アームのパルス信号は、デッドタイム付与部３３の反転回路で正アームのパルス信号がオンとなるときにオフとなるように制御される。このような制御方法は、一般的にＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御と呼ばれる。三相の電力変換装置においては、Ｕ相、Ｖ相およびＷ相の各相それぞれの電圧指令値とキャリア信号とに基づいて、３つのレグの正アームおよび負アームの半導体スイッチング素子を駆動するための基本となる３つのパルス信号がパルス信号生成部３２で生成される。それぞれの半導体スイッチング素子は、キャリア信号の三角波の１周期でオンとオフとを１回ずつ行うため、キャリア信号の周波数と半導体スイッチング素子のスイッチング周波数とは一致する。
図４は、１つのレグにおいて、出力電流の極性と電圧誤差との関係を説明するための説明図である。コンデンサ１６の電圧をＥとする。正アーム１１ａと負アーム１１ｂとの接続点１１ｃから出力端子側に流れる出力電流は、電流センサ２０で検知される。図４において、太線の破線は電流の流れを示している。なお、図４に関する以下の説明は、正アーム１１ａおよび負アーム１１ｂのそれぞれのスイッチング素子のゲート信号にデッドタイムを付与した場合の出力電流の極性と電圧誤差との関係である。
図４（ａ）に示すように、正アーム１１ａと負アーム１１ｂとの接続点１１ｃから出力端子側に流れる出力電流が正の場合、正アーム１１ａの半導体スイッチング素子がオンのときは出力端子側には＋Ｅ／２の電圧が出力される。また、正アーム１１ａの半導体スイッチング素子がオンではない期間は、負アーム１１ｂの還流ダイオードを介して電流が流れるため、出力端子側には－Ｅ／２の電圧が出力される。したがって、出力電流が正の場合に正アーム１１ａの半導体スイッチング素子が本来オンの指令となっているときにデッドタイムによってオフとなっていると、出力電圧は＋Ｅ／２ではなく－Ｅ／２となる。一方、負アーム１１ｂについては、出力電流が正の場合は半導体スイッチング素子のオンまたはオフに関わらず負アーム１１ｂの還流ダイオードを介して電流が流れる。したがって、出力電流が正の場合、出力電圧は正アーム１１ａの半導体スイッチング素子のオンオフに依存する。その結果、デッドタイムによって本来のゲート信号とは異なるパルス幅のゲート信号の影響を受けるのは正アーム１１ａのみで、負アーム１１ｂは影響を受けない。上述のように、出力電流が正の場合、正アーム１１ａの半導体スイッチング素子が本来オンであるべきときにデッドタイムによってオフとなっている期間がある。この期間の出力電圧は本来＋Ｅ／２であるべきものが－Ｅ／２となる。したがって、この期間に発生する電圧誤差の大きさは（－Ｅ／２）－（＋Ｅ／２）＝－Ｅとなる。
図４（ｂ）に示すように、正アーム１１ａと負アーム１１ｂとの接続点１１ｃから出力端子側に流れる出力電流が負の場合、出力電流が正の場合の逆の現象となる。つまり、出力電流が負の場合、出力電圧は負アーム１１ｂの半導体スイッチング素子のオンオフに依存する。その結果、デッドタイムによって本来のゲート信号とは異なるパルス幅のゲート信号の影響を受けるのは負アーム１１ｂのみで、正アーム１１ａは影響を受けない。出力電流が負の場合、負アーム１１ｂの半導体スイッチング素子が本来オンであるべきときにデッドタイムによってオフとなっている期間がある。この期間の出力電圧は本来－Ｅ／２であるべきものが＋Ｅ／２となる。したがって、この期間に発生する電圧誤差の大きさは（＋Ｅ／２）－（－Ｅ／２）＝＋Ｅとなる。
本実施の形態の電力変換装置は、このような１つのレグにおける電圧誤差の発生要因に着目し、出力電流の極性に応じてデッドタイムを付与したゲート信号を送るアームを選択している。
図５は、デッドタイムが付与されたパルス信号を説明する説明図である。これ以降デッドタイムの時間をｔｄと記す。図５（ａ）は、デッドタイムを付与する前のターンオンのパルス信号とターンオフのパルス信号とを示している。実線がターンオン３３ａのパルス信号、破線がターンオフ３３ｂのパルス信号を示している。図５（ｂ）は、デッドタイムを付与した後のターンオン３３ａのパルス信号とターンオフ３３ｂのパルス信号を示している。破線で示したターンオフ３３ｂのパルス信号にはデッドタイムを付与せず、実線で示したターンオン３３ａのパルス信号にデッドタイムを付与した例を示している。図５（ｂ）に示すように、ターンオン３３ａのパルス信号の立ち上がりをデッドタイムｔｄの時間分遅らせ、立ち下がりをデッドタイムｔｄの時間分早めている。このように、デッドタイムを付与するとは、ターンオンのパルス信号の立ち上がりをデッドタイムｔｄの時間分遅らせたり、パルス信号の立ち下がりをデッドタイムｔｄの時間分早めたりすることを意味する。つまり、デッドタイムが付与されたターンオンのパルス信号は、パルス幅が狭くなる。なお、後述するパルス信号をデッドタイムの時間分遅延させる（シフトさせる）ことはデッドタイムの付与には含まれない。
図６は、デッドタイム付与部３３の構成図である。パルス信号生成部３２で生成されたパルス信号は２つに分けられ、一方のパルス信号は遅延回路３３１ａでデッドタイムの時間分遅延されたターンオフのパルス信号として出力される。他方のパルス信号は反転回路３３２で反転され遅延回路３３１ｂとＡＮＤ回路３３３ａとに送られ、立ち下がりでデッドタイムが付与されたターンオンのパルス信号となる。さらにこのパルス信号が遅延回路３３１ｃとＡＮＤ回路３３３ｂとに送られ、立ち上がりでデッドタイムが付与されたターンオンのパルス信号となる。
図７は、図６のＡ、Ｂ、Ｃ、Ｄ、ＥおよびＦの位置のパルス信号を示す図である。図７において、破線で示すパルス信号Ａは、図６のＡの位置でデッドタイム付与部３３に入力されるパルス信号である。実線で示すパルス信号Ｂは、図６のＢの位置でパルス信号Ａを反転させたパルス信号である。実線で示すパルス信号Ｃは、図６のＣの位置でパルス信号Ｂをデッドタイムｔｄ分遅延させたパルス信号である。実線で示すパルス信号Ｄは、図６のＤの位置でパルス信号Ｃの立ち下がりをデッドタイムｔｄの時間分早めたパルス信号である。実線で示すパルス信号Ｅは、図６のＥの位置でパルス信号Ｄの立ち上がりをデッドタイムｔｄの時間分遅らせたパルス信号である。破線で示すパルス信号Ｆは、図６のＦの位置でパルス信号Ａをデッドタイムｔｄ分遅延させたパルス信号である。デッドタイム付与部３３は、パルス信号Ｅおよびパルス信号Ｆを出力する。すなわち、デッドタイム付与部３３は、一対のパルス信号のうち一方のパルス信号にのみデッドタイムを付与し、他方のパルス信号にはデッドタイムを付与しない。なお、図６に示すデッドタイム付与部３３は、１つのアームに対して１つ備えられている。また、デッドタイム付与部３３が出力するパルス信号Ｅおよびパルス信号Ｆは、パルス信号Ａおよびパルス信号Ｂに対してデッドタイムの時間だけ遅延したものとなるが、この遅延時間は電圧指令値の周波数に対しては十分短い時間であるため影響は小さい。
なお、本実施の形態においては、パルス信号生成部３２が１つのパルス信号を生成し、デッドタイム付与部３３の反転回路３３２がそのパルス信号を反転させて一対のパルス信号を生成しているが、パルス信号生成部３２が反転回路を備えて一対のパルス信号を生成してデッドタイム付与部３３に送ってもよい。
図８は、電流極性検出部３４の構成図である。電流極性検出部３４は、比較器３４０を備えている。比較器３４０は電流センサ２０で検知された出力電流値と０との大小関係を比較し、出力電流値が０よりも大きいすなわち電流極性が正の場合は１を出力し、出力電流値が０以下すなわち電流値が０または電流極性が負の場合には０を出力する。図８に示す電流極性検出部３４は、３つの電流センサに対応してそれぞれ備えられている。
図９は、ゲート信号選択部３５の構成図である。ゲート信号選択部３５は、反転回路３５２と、２つのＡＮＤ回路３５３ａ、３５３ｂと、加算器３５４とを備えている。ＡＮＤ回路３５３ａには、デッドタイムが付与されていないパルス信号と、電流極性検出部３４の出力が入力される。ＡＮＤ回路３５３ｂには、デッドタイムが付与されたパルス信号と、反転回路３５２で反転された電流極性検出部３４の出力が入力される。加算器３５４は、２つのＡＮＤ回路３５３ａ、３５３ｂの出力を加算してゲート駆動部３０へ出力する。なお、図９に示すゲート信号選択部３５は、各アームに対応してそれぞれ備えられている。なお、図９に示すゲート信号選択部３５は正アームに対応したものであり、負アームに対応したゲート信号選択部では、反転回路３５２がＡＮＤ回路３５３ｂ側ではなくＡＮＤ回路３５３ａ側に備えられている。
図９に示す正アームに備えられたゲート信号選択部３５においては、電流極性検出部３４で検出された出力電流の極性が正の場合、デッドタイムが付与されていないパルス信号がゲート信号として選択され、電流極性検出部３４で検出された出力電流の極性が負の場合、デッドタイムが付与されたパルス信号がゲート信号として選択される。また、負アームに備えられたゲート信号選択部３５においては、反転回路３５２がＡＮＤ回路３５３ａ側に備えられているので、電流極性検出部３４で検出された出力電流の極性が正の場合、デッドタイムが付与されたパルス信号がゲート信号として選択され、電流極性検出部３４で検出された出力電流の極性が負の場合、デッドタイムが付与されていないパルス信号がゲート信号として選択される。
すなわち、ゲート信号選択部３５では、出力電流の極性が正の場合には電圧誤差の要因となる正アームに対してデッドタイムが付与されていないパルス信号がゲート信号として選択され、電圧誤差の要因とならない負アームに対してデッドタイムが付与されたパルス信号がゲート信号として選択される。また、ゲート信号選択部３５では、出力電流の極性が負の場合には電圧誤差の要因となる負アームに対してデッドタイムが付与されていないパルス信号がゲート信号として選択され、電圧誤差の要因とならない正アームに対してデッドタイムが付与されたパルス信号がゲート信号として選択される。
本実施の形態の電力変換装置は、出力電流の極性を検出して電圧誤差の要因とならない方のアームに対してデッドタイムが付与されたパルス信号をゲート信号として選択している。そのため、ゲート信号のパルス幅が狭くなって半導体スイッチング素子の動作が不安定になったとしても、電圧誤差の要因とならない方のアームは還流ダイオードを介して電流が流れるので電圧誤差の原因とはならない
このように構成された電力変換装置は、デッドタイムの付与に起因してゲート信号のパルス幅が狭くなってもデッドタイムに起因する出力電圧の誤差を抑制することができる。
なお、本実施の形態においては、デッドタイム付与部３３で一対のパルス信号のうちの一方のパルス信号にデッドタイムが付与された後、ゲート信号選択部３５で一対のパルス信号から正アームおよび負アームのそれぞれのゲート信号が選択される方法を示した。別の方法として、ゲート信号選択部３５でデッドタイムが付与される前の一対のパルス信号から正アームおよび負アームのそれぞれのゲート信号が選択された後に、デッドタイム付与部３３で一対のパルス信号のうちの一方のパルス信号にデッドタイムが付与される方法でもよい。例えば、ゲート信号選択部３５は、電流極性検出部３４で検出された出力電流の極性が正の場合、パルス信号生成部３２で生成されたパルス信号およびそのパルス信号が反転されたパルス信号のうち、一方のパルス信号を正アームのゲート信号として選択し、他方のパルス信号を負アームのゲート信号として選択し、電流極性検出部３４で検出された出力電流の極性が負の場合、一方のパルス信号を負アームのゲート信号として選択し、他方のパルス信号を正アームのゲート信号として選択する。そして、デッドタイム付与部３３は、ゲート信号選択部３５で選択された一方のパルス信号のパルス幅にデッドタイムの時間幅を加えるまたは除くことで当該一方のパルス信号にデッドタイムを付与する。このような方法を用いても、電圧誤差の要因とならない方のアームのゲート信号としてデッドタイムが付与されたパルス信号を選択することができる。
実施の形態２．
実施の形態１の電力変換装置において、デッドタイム付与部を図６に示す回路構成で説明した。実施の形態２の電力変換装置は、三角波のキャリア信号を利用してパルス信号にデッドタイムを付与するものである。本実施の形態の電力変換装置において、パルス信号生成部およびデッドタイム付与部以外の構成は、実施の形態１の電力変換装置と同様である。
図１０は、三角波のキャリア信号を利用してデッドタイムを付与する方法の説明図である。本実施の形態のキャリア信号は三角波である。また、電圧指令値は正弦波ではなく、キャリア信号の山と谷とで電圧値が更新される矩形波とする。パルス信号生成部は、キャリア信号と電圧指令値との大小を比較してパルス信号を生成している。本実施の形態のパルス信号生成部は、初期値のキャリア信号Ｘに対してデッドタイムｔｄ分位相を進めたキャリア信号Ｙを生成する。さらにパルス信号生成部は、初期値のキャリア信号Ｘと電圧指令値との大小の比較で生成したパルス信号Ｘと、キャリア信号Ｙと電圧指令値との大小の比較で生成したパルス信号Ｙとを出力する。
図１１は、本実施の形態のデッドタイム付与部の構成図である。デッドタイム付与部３３は、２つのＡＮＤ回路３３３ａ、３３３ｂと遅延回路３３１ａ、３３１ｂとを備えている。デッドタイム付与部３３には、パルス信号生成部で生成されたパルス信号Ｘとパルス信号Ｙとが入力される。入力されたパルス信号Ｘは２つに分けられ、一方は遅延回路３３１ａでデッドタイムの時間分遅延されて出力される。他方のパルス信号Ｘとパルス信号Ｙとは、ＡＮＤ回路３３３ａに入力される。ＡＮＤ回路３３３ａは、パルス信号Ｘとパルス信号Ｙとの論理積をとることで立ち下がりをデッドタイムｔｄの時間分早めたパルス信号を出力する。この立ち下がりにデッドタイムが付与されたパルス信号は、遅延回路３３１ｂとＡＮＤ回路３３３ｂとに入力される。ＡＮＤ回路３３３ｂは、遅延回路３３１ｂでデッドタイムの時間分遅延されたパルス信号と立ち下がりにデッドタイムが付与されたパルス信号との論理積をとることで、図１１に示した立ち上がりと立ち下がりとにデッドタイムが付与されたパルス信号Ｚを出力する。このように本実施の形態のデッドタイム付与部３３も、実施の形態１と同様に、一対のパルス信号のうち一方のパルス信号にのみデッドタイムを付与し、他方のパルス信号にはデッドタイムを付与しない。このようにして、デッドタイム付与部３３はデッドタイムが付与されたパルス信号Ｚとデッドタイムが付与されていないパルス信号Ｘとを生成している。なお、本実施の形態において、パルス信号生成部およびデッドタイム付与部以外の動作は、実施の形態１の電力変換装置の動作と同様である。すなわち、本実施の形態の電力変換装置も、出力電流の極性を検出して電圧誤差の要因とならない方のアームに対してデッドタイムが付与されたパルス信号をゲート信号として選択している。
このように構成された電力変換装置は、実施の形態１と同様に、デッドタイムの付与に起因してゲート信号のパルス幅が狭くなってもデッドタイムに起因する出力電圧の誤差を抑制することができる。
実施の形態３．
すでに述べたように、半導体スイッチング素子は瞬時にオンとオフとが切り替わることはなく、オンとオフとが切り替わるために必要な時間が存在する。半導体スイッチング素子が安定動作するために必要な最小の時間を最小動作時間と定義する。半導体スイッチング素子をこの最小動作時間より短い時間でオンとオフとを切り替えると、半導体スイッチング素子の動作が不安定になると共に故障の原因ともなる。実施の形態３の電力変換装置は、デッドタイムの付与によってゲート信号のパルス幅を狭くしても、パルス幅が最小動作時間よりも短くなることを防ぐことができる機能を備えている。
図１２は、本実施の形態に係る電力変換装置の構成図である。本実施の形態の電力変換装置は、実施の形態１の電力変換装置において、制御部の構成にパルス幅制御部およびオンパルス除去部を加えたものである。本実施の形態の電力変換装置において、パルス幅制御部およびオンパルス除去部以外の構成は、実施の形態１の電力変換装置と同様である。
図１２に示すように、本実施の形態の電力変換装置は、制御部３１のパルス信号生成部３２とデッドタイム付与部３３との間にパルス幅制御部３６を備えている。また、制御部３１のゲート信号選択部３５の出力側にオンパルス除去部３７を備えている。以下、パルス幅制御部３６およびオンパルス除去部３７について詳細に説明する。
始めに、パルス幅制御部３６について説明する。
図１３は、パルス幅制御部３６でパルス幅が制御されるパルス信号を示す図である。パルス幅制御部３６で設定される最小パルス幅（ｔｍｉｎ）は、最小動作時間にデッドタイムを加えた時間である。つまり、デッドタイム付与前のパルス幅がこの最小パルス幅（ｔｍｉｎ）よりも短い場合は、デッドタイム付与後のパルス幅が最小動作時間よりも短くなる可能性がある。オンとオフとを繰り返すパルス信号に関して、一定期間オンとなる期間をオンパルス、一定期間オフとなる期間をオフパルスと定義する。図１３（ａ）に示すように、最小パルス幅よりもパルス幅が短いオンパルスは、最小パルス幅まで引き延ばされたオンパルスに制御される。また、図１３（ｂ）に示すように、最小パルス幅よりもパルス幅が短いオフパルスは、最小パルス幅まで引き延ばされたオフパルスに制御される。
図１４は、パルス幅制御部３６の構成図である。パルス幅制御部３６は、最小パルス幅よりも時間幅が短いパルス信号が入力されたときにそのパルス信号のパルス幅を最小パルス幅まで引き延ばすパルス幅伸張部３６１と、パルス幅伸張部３６１でパルス幅が引き延ばされたパルス信号を反転させる反転回路３６２とを備えている。パルス幅制御部３６は、最小パルス幅よりも時間幅が短いパルス信号が入力されたときは、そのパルス信号のパルス幅を最小パルス幅まで引き延ばしたパルス信号と、そのパルス信号を反転させたパルス信号とを出力する。
図１５は、パルス幅制御部３６でパルス幅が制御されたパルス信号に対してデッドタイム付与部３３でデッドタイムが付与されたパルス信号を示す図である。図１５（ａ）に示すように、最小パルス幅よりもパルス幅が短いオンパルスは、パルス幅制御部３６で一端最小パルス幅までパルス幅が引き延ばされたのちにパルス信号の立ち上がりをデッドタイムｔｄの時間分遅らされている。また、図１５（ｂ）に示すように、最小パルス幅よりもパルス幅が短いオフパルスは、パルス幅制御部３６で一端最小パルス幅までパルス幅が引き延ばされたのちにそのオフパルスが終了するときに立ち上がるオンパルスのパルス信号の立ち上がりをデッドタイムｔｄの時間分遅らされている。そのため、最小パルス幅よりもパルス幅が短いオンパルスのパルス幅は、パルス幅制御部３６で制御されたのちにデッドタイム付与部３３でデッドタイムｔｄが付与された結果、ｔｍｉｎ－ｔｄとなる。また、最小パルス幅よりもパルス幅が短いオフパルスのパルス幅は、パルス幅制御部３６で制御されたのちにデッドタイム付与部３３でデッドタイムｔｄが付与された結果、ｔｍｉｎ＋ｔｄとなる。
次に、オンパルス除去部３７について説明する。
デッドタイム付与部において、ターンオンのパルス信号とターンオフのパルス信号にデッドタイムを付与する場合、オンパルスに対してはデッドタイムでパルス幅の前後が削られるため、パルス幅制御部３６で制限したパルス幅以下になってしまう場合がある。オンパルスのパルス幅が最小動作時間よりも短くなると、半導体スイッチング素子の動作が不安定になる恐れがある。オンパルス除去部３７は、ゲート信号選択部３５から出力されるゲート信号に対して最小動作時間よりも短いオンパルスを除去している。
図１６は、オンパルス除去部３７の構成図である。オンパルス除去部３７は、パルス幅測定部３７１と比較器３７０とＡＮＤ回路３７３とを備えている。パルス幅測定部３７１は、ゲート信号選択部３５から出力されるゲート信号のオンパルスのパルス幅を測定する。比較器３７０は、パルス幅測定部３７１で測定されたオンパルスのパルス幅と最小動作時間とを比較し、パルス幅が最小動作時間よりも短い場合は０を出力する。ＡＮＤ回路３７３は、比較器３７０の出力が０の場合はそれに対応するオンパルスのパルス幅を０とする。すなわち、オンパルス除去部３７は、オンパルスのパルス幅が最小動作時間よりも短い場合は、そのオンパルスをゲート信号から除去する機能を備えている。
オンパルス除去部３７を備えた場合、ゲート駆動部はゲート信号選択部３５から出力されるゲート信号とは異なるパルス信号で半導体スイッチング素子を駆動することになる。図３に示すように、パルス幅が短いオンパルスは、出力電流が正のときは負アームのパルス信号、出力電流が負のときは正アームのパルス信号に含まれている。また、図４で説明したとおり、出力電流の極性が正の場合、電圧誤差の要因となるのは正アームであり負アームは電圧誤差の要因とはならず、出力電流の極性が負の場合、電圧誤差の要因となるのは負アームであり、正アームは電圧誤差の要因とはならない。そのため、オンパルス除去部３７でパルス幅が最小動作時間よりも短いオンパルスがゲート信号から除去されても、そのオンパルスが除去されたゲート信号は電圧誤差の要因とはならないアームのゲート信号であるため、出力電圧には影響を与えない。
このように構成された電力変換装置は、実施の形態１と同様に、デッドタイムの付与に起因してゲート信号のパルス幅が狭くなってもデッドタイムに起因する出力電圧の誤差を抑制することができる。
また、本実施の形態の電力変換装置は、パルス幅制御部およびオンパルス除去部を備えており、パルス幅が最小動作時間よりも短いパルスをゲート信号から除くことができるので、半導体スイッチング素子の故障を防ぐことができる。
なお、本実施の形態の電力変換装置はパルス幅制御部およびオンパルス除去部の両方を備えているが、どちらか一方のみを備えていてもよい。
実施の形態４．
実施の形態１から３の電力変換装置では、出力電流の極性を検出して電圧誤差の要因とならない方のアームに対してデッドタイムが付与されたパルス信号をゲート信号として選択している。しかしながら、電流センサでの遅延および電流極性検出部での演算遅れ時間などに起因して、実際の出力電流の極性と電流極性検出部で検出した極性とが異なる時間帯が発生し、電圧誤差を増大させてしまう恐れがある。これ以降、実際の出力電流の極性と電流極性検出部で検出した極性とが異なることを電流極性の誤判別と呼ぶ。とくに、スイッチング周期内に電流極性が正と負との間を行き来する電流ゼロクロスの付近で電流極性の誤判別が発生し易い。実施の形態４の電力変換装置は、半導体スイッチング素子のスイッチング周期内の電流極性を検知して、スイッチング周期内に電流極性が変化しない期間は電圧誤差の要因とならない方のアームに対してデッドタイムが付与されたパルス信号をゲート信号とし、半導体スイッチング素子のスイッチング周期内に電流極性が変化する期間は正アームおよび負アームのそれぞれのパルス信号のターンオンの立ち上がりにデッドタイムを付与してゲート信号とするようにしたものである。以下、実施の形態１で説明した出力電流の極性を検出して電圧誤差の要因とならない方のアームに対してデッドタイムが付与されたパルス信号をゲート信号とする付与方法を第１の付与方法、正アームおよび負アームのそれぞれのパルス信号のターンオンの立ち上がりにデッドタイムを付与してゲート信号とする付与方法を第２の付与方法と呼ぶこととする。
図１７は、本実施の形態の電力変換装置の出力電流の波形を示している。図１７（ａ）は定格出力電力の場合の出力電流、図１７（ｂ）は軽負荷のため出力電力が定格に対して小さい場合の出力電流を示している。出力電流はスイッチング周波数および出力フィルタなどに依存したリップルが生じるため、出力電力の大きさにかかわりなく電流ゼロクロス付近においてスイッチング周期内で電流極性が変化する期間が存在する。さらに、図１７（ｂ）に示す軽負荷の条件では、出力電流の実効値が小さくなるほどスイッチング周期内で電流極性が変化する期間は長くなる。このようなスイッチング周期内で電流極性が変化する期間は、電流極性の誤判別が発生し易い。
図１８は、本実施の形態の電力変換装置における電流極性検出部およびゲート信号選択部の構成図である。本実施の形態の電流極性検出部３４は、実施の形態１と同様であるが、電流センサから入力される出力電流値をゲート信号選択部３５の付与方法選択部３５５に出力する機能を備えている。ゲート信号選択部３５には、デッドタイム付与部が出力するデッドタイムが付与されたパルス信号、デッドタイムが付与されていないパルス信号および電流極性検出部３４の出力が入力される。
ゲート信号選択部３５のＡＮＤ回路３５３ａには、デッドタイムが付与されていないパルス信号と電流極性検出部の出力とが入力される。ＡＮＤ回路３５３ｂには、デッドタイムが付与されたパルス信号と反転回路３５２ａで反転された電流極性検出部の出力とが入力される。加算器３５４ａは、２つのＡＮＤ回路３５３ａ、３５３ｂの出力を加算してパルス信号として出力する。ＡＮＤ回路３５３ａ、３５３ｂ、反転回路３５２ａおよび加算器３５４ａは、実施の形態１において図９を用いて説明したゲート信号選択部３５の動作と同様である。したがって、加算器３５４ａから出力されるパルス信号は第１の付与方法で生成されたパルス信号に相当する。
ゲート信号選択部３５のＡＮＤ回路３５３ｃには、デッドタイムが付与されていないパルス信号と、同じパルス信号が遅延回路３５１でデッドタイムの時間分遅延されたパルス信号とが入力される。ＡＮＤ回路３５３ｃは、入力された２つのパルス信号の論理積をとることで、ターンオンの立ち上がりにデッドタイムを付与したゲート信号を出力する。したがって、ＡＮＤ回路３５３ｃから出力されるパルス信号は、第２の付与方法で生成されたパルス信号に相当する。
付与方法選択部３５５は、出力電流値に基づいて、第１の付与方法で生成されたパルス信号および第２の付与方法で生成されたパルス信号のどちらか一方をゲート信号として選択するかを決める信号を出力する。例えば、付与方法選択部３５５は第１の付与方法を選択した場合は０を、第２の付与方法を選択した場合は１を出力する。付与方法選択部３５５がどちらの付与方法を選択するかの判断については後述する。
ＡＮＤ回路３５３ｄは、ＡＮＤ回路３５３ｃから出力されるパルス信号と付与方法選択部３５５の出力とが入力され、入力された２つの信号の論理積を出力する。ＡＮＤ回路３５３ｅは、加算器３５４ａから出力されるパルス信号と付与方法選択部３５５の出力が反転回路３５２ｂで反転された信号とが入力され、入力された２つの信号の論理積を出力する。加算器３５４ｂは、２つのＡＮＤ回路３５３ｄ、３５３ｅの出力を加算してゲート信号として出力する。図１８に示すゲート信号選択部３５は、各アームに対応してそれぞれ備えられている。なお、図１８に示すゲート信号選択部３５は正アームに対応したものであり、負アームに対応したゲート信号選択部では、反転回路３５２ａがＡＮＤ回路３５３ｂ側ではなくＡＮＤ回路３５３ａ側に備えられている。
図１９は、スイッチング周期内で電流極性が変化する期間における出力電流、正アームのパルス信号、負アームのパルス信号および出力電圧の関係を示す図である。図１９に示すように、スイッチング周期内で電流極性が変化する期間では、出力電圧が変化するのは正アームおよび負アームのそれぞれのパルス信号の立ち下がりのときとなるため、正アームおよび負アームのパルス信号の立ち上がりにデッドタイムを付与した場合でも電圧誤差は発生しない。したがって、スイッチング周期内で電流極性が変化する期間に限っては、出力電流の極性を検出して電圧誤差の要因とならない方のアームに対してデッドタイムが付与されたパルス信号をゲート信号として選択するよりも、正アームおよび負アームのそれぞれのパルス信号にターンオンの立ち上がりにデッドタイムを付与したパルス信号をゲート信号とした方がよい。
このような理由から付与方法選択部３５５は、出力電流値に基づいてスイッチング周期内で電流極性が変化する期間とそれ以外の期間とを判定する。そして、付与方法選択部３５５は、スイッチング周期内で電流極性が変化する期間は第２の付与方法で生成されたパルス信号をゲート信号として選択し、それ以外の期間は第１の付与方法で生成されたパルス信号をゲート信号として選択する。つまり、付与方法選択部３５５は、スイッチング周期内で電流極性が変化する期間はＡＮＤ回路３５３ｃから出力されるパルス信号を選択し、それ以外の期間は加算器３５４ａから出力されるパルス信号を選択する信号を出力する。
このように構成された電力変換装置は、スイッチング周期内で電流極性が変化する期間において電流極性の誤判別による電圧誤差の増大を抑制することができる。
図２０は、回生動作運転における電圧指令値、キャリア信号および出力電流と、正アームのパルス信号および負アームのパルス信号とを示した図である。回生動作運転においては、電圧指令値の極性と出力電流の極性とは反対になる。この回生動作運転および力率が０．８未満の低力率運転においては、例えば、電流極性が正の場合にデッドタイムによって電圧誤差の要因とならない正アームは、パルス幅が短いオフパルスで電圧誤差が発生するのではなく、パルス幅が短いオンパルスで電圧誤差が発生するようになる。このような運転においては、第２の付与方法で生成されたパルス信号をゲート信号としても電圧誤差を抑制することができる。したがって、実施の形態１で説明した第１の付与方法で生成されたパルス信号をゲート信号として選択する必要性は、力率が１の運転条件の場合と比較すると小さくなる。このように、本実施の形態の電力変換装置を用いることで、回生動作運転および力率が０．８未満の低力率運転などの運転条件においても、第１の付与方法で生成されたパルス信号と第２の付与方法で生成されたパルス信号とのいずれかをゲート信号として選択することができる。
なお、実施の形態１から４に示した電力変換装置における制御部３１は、ハードウェアの一例を図２１に示すように、プロセッサ１００および記憶装置１０１から構成されていてもよい。記憶装置１０１は、図示していないがランダムアクセスメモリなどの揮発性記憶装置とフラッシュメモリなどの不揮発性の補助記憶装置とを具備する。また、フラッシュメモリの代わりにハードディスクの補助記憶装置を具備してもよい。プロセッサ１００は、記憶装置１０１から入力されたプログラムを実行する。この場合、補助記憶装置から揮発性記憶装置を介してプロセッサ１００にプログラムが入力される。また、プロセッサ１００は、演算結果などのデータを記憶装置１０１の揮発性記憶装置に出力してもよいし、揮発性記憶装置を介して補助記憶装置にデータを保存してもよい。このように構成された制御部は、実施の形態１から４において論理回路などで示した動作をプログラムによって実行する。
本願は、様々な例示的な実施の形態が記載されているが、１つまたは複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
１ 電力変換装置、２ 直流電源、３ 負荷、１ａ 正極入力端子、１ｂ 負極入力端子、１１ａ、１２ａ、１３ａ 正アーム、１１ｂ、１２ｂ、１３ｂ 負アーム、１１ｃ、１２ｃ、１３ｃ 接続点、１４ 半導体スイッチング素子、１５ 還流ダイオード、１６ コンデンサ、１７ａ、１７ｂ、１７ｃ 出力端子、２０ 電流センサ、２１ フィルタリアクトル、２２ フィルタコンデンサ、３０ ゲート駆動部、３１ 制御部、３２ パルス信号生成部、３３ デッドタイム付与部、３４ 電流極性検出部、３５ ゲート信号選択部、３６ パルス幅制御部、３７ オンパルス除去部、１００ プロセッサ、１０１ 記憶装置、３２０、３４０、３７０ 比較器、３３１ａ、３３１ｂ、３３１ｃ、３５１ 遅延回路、３３２、３５２、３５２ａ、３５２ｂ、３６２ 反転回路、３３３ａ、３３３ｂ、３５３ａ、３５３ｂ、３５３ｃ、３５３ｄ、３５３ｅ、３７３ ＡＮＤ回路、３５４、３５４ａ、３５４ｂ 加算器、３５５ 付与方法選択部、３６１ パルス幅伸張部、３７１ パルス幅測定部。

Claims (7)

  1. 外部の直流電源に接続される正極入力端子および負極入力端子と、
    前記正極入力端子と前記負極入力端子との間に直列に接続される正アームおよび負アームと、
    前記正アームと前記負アームとの接続点に接続された出力端子と、
    前記出力端子に出力される出力電流を検知する電流検知部と、
    前記正アームおよび前記負アームはそれぞれ半導体スイッチング素子とこの半導体スイッチング素子に逆並列に接続されたダイオードとを有しており、前記正アームおよび前記負アームの前記半導体スイッチング素子をゲート信号で駆動する駆動部と、
    前記ゲート信号を制御する制御部とを備えた電力変換装置であって、
    前記制御部は、
    電圧指令値とキャリア信号とに基づいてパルス信号を生成するパルス信号生成部と、前記パルス信号生成部で生成された前記パルス信号および前記パルス信号が反転されたパルス信号のどちらか一方のパルス信号のパルス幅にデッドタイムの時間幅を加えるまたは除くことで前記一方のパルス信号にのみデッドタイムを付与するデッドタイム付与部と、前記電流検知部で検知された出力電流に基づいて出力電流の極性を検出する電流極性検出部と、前記電流極性検出部で検出された前記出力電流の極性が正の場合、前記一方のパルス信号を前記正アームのゲート信号として選択し他方のパルス信号を前記負アームのゲート信号として選択し、前記電流極性検出部で検出された前記出力電流の極性が負の場合、前記一方のパルス信号を前記負アームのゲート信号として選択し前記他方のパルス信号を前記正アームのゲート信号として選択するゲート信号選択部とを備えたことを特徴とする電力変換装置。
  2. 前記制御部は、
    前記パルス信号生成部で生成された前記パルス信号に含まれるパルスのパルス幅が予め設定された最小パルス幅よりも狭いときに、当該パルスのパルス幅を前記最小パルス幅まで引き延ばすようにパルス幅を制御するパルス幅制御部を備えたことを特徴とする請求項１に記載の電力変換装置。
  3. 前記制御部は、
    前記ゲート信号選択部で選択された前記ゲート信号に含まれるオンパルスのパルス幅が予め設定された最小動作時間よりも短いときに、当該オンパルスを前記ゲート信号から除去するオンパルス除去部を備えたことを特徴とする請求項１または２に記載の電力変換装置。
  4. 前記デッドタイム付与部は、
    前記他方のパルス信号を前記デッドタイムの時間分遅延させることを特徴とする請求項１から３のいずれか１項に記載の電力変換装置。
  5. 前記パルス信号生成部は、
    前記電圧指令値と前記キャリア信号とを比較した第１パルス信号と、前記キャリア信号の位相をデッドタイムの時間分進めた第２キャリア信号と前記電圧指令値とを比較した第２パルス信号とを生成し、
    前記デッドタイム付与部は、
    前記第１パルス信号と前記第２パルス信号とを用いて前記第１パルス信号にデッドタイムを付与したパルス信号を前記一方のパルス信号としたことを特徴とする請求項１から４のいずれか１項に記載の電力変換装置。
  6. 前記ゲート信号選択部は、
    前記他方のパルス信号を用いて前記正アームおよび前記負アームのそれぞれのターンオンの立ち上がりにデッドタイムを付与したパルス信号を生成し、前記半導体スイッチング素子のスイッチング周期内に前記出力電流の極性が変化する期間は前記ターンオンの立ち上がりにデッドタイムを付与した前記パルス信号を前記正アームおよび前記負アームのそれぞれのゲート信号に選択することを特徴とする請求項１から５のいずれか１項に記載の電力変換装置。
  7. 前記ゲート信号選択部は、
    前記他方のパルス信号を用いて前記正アームおよび前記負アームのそれぞれのターンオンの立ち上がりにデッドタイムを付与したパルス信号を生成し、前記電圧指令値の極性と前記出力電流の極性とが異なるときは前記ターンオンの立ち上がりにデッドタイムを付与した前記パルス信号を前記正アームおよび前記負アームのそれぞれのゲート信号に選択することを特徴とする請求項１から５のいずれか１項に記載の電力変換装置。
JP2021545069A 2019-09-13 2019-09-13 電力変換装置 Active JP7130145B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/036064 WO2021048999A1 (ja) 2019-09-13 2019-09-13 電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2021048999A1 JPWO2021048999A1 (ja) 2021-03-18
JP7130145B2 true JP7130145B2 (ja) 2022-09-02

Family

ID=74866329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021545069A Active JP7130145B2 (ja) 2019-09-13 2019-09-13 電力変換装置

Country Status (5)

Country Link
US (1) US11929689B2 (ja)
JP (1) JP7130145B2 (ja)
KR (1) KR102564090B1 (ja)
CN (1) CN114175487B (ja)
WO (1) WO2021048999A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7247065B2 (ja) * 2019-09-20 2023-03-28 日立Astemo株式会社 インバータ制御装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014158328A (ja) 2013-02-14 2014-08-28 Denso Corp 電力変換装置及び電力変換装置の制御方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2775822B2 (ja) * 1989-03-22 1998-07-16 株式会社明電舎 インバータのオンディレイ回路
JPH077967A (ja) * 1993-06-15 1995-01-10 Hitachi Ltd 負荷電流の極性判別方法およびインバータ装置
JPH1056781A (ja) 1996-08-07 1998-02-24 Shinko Electric Co Ltd インバータ回路
JPH10337046A (ja) * 1997-06-02 1998-12-18 Toshiba Corp 電力変換装置
JP2002142466A (ja) 2000-11-07 2002-05-17 Fuji Electric Co Ltd 電力変換装置のスイッチング補正方法
KR20060119925A (ko) * 2003-09-02 2006-11-24 닛본 세이고 가부시끼가이샤 전동 파워 스티어링 장치의 제어 장치
JP4621013B2 (ja) 2004-12-06 2011-01-26 ヤンマー株式会社 インバータの制御装置
JP5521291B2 (ja) * 2008-08-07 2014-06-11 日産自動車株式会社 電力変換装置の制御装置および制御方法
KR101106792B1 (ko) * 2009-08-10 2012-01-19 엘에스산전 주식회사 인버터 출력 전압 보상 장치 및 방법
JP5518004B2 (ja) * 2011-06-29 2014-06-11 三菱電機株式会社 電力変換装置
GB2517761A (en) 2013-08-30 2015-03-04 Control Tech Ltd Dead-time selection in power converters
US9998052B2 (en) 2014-04-17 2018-06-12 Aisin Aw Co., Ltd. Rotary electric machine control device
JP6295809B2 (ja) * 2014-04-28 2018-03-20 株式会社安川電機 電力変換装置、制御装置および電力変換装置の制御方法
WO2015198391A1 (ja) * 2014-06-24 2015-12-30 三菱電機株式会社 電力変換装置
EP3316472A4 (en) 2016-09-02 2018-09-26 Mitsubishi Electric Corporation Inverter device, compressor drive device, and air-conditioner
CN110521102B (zh) * 2017-04-03 2021-05-18 东芝三菱电机产业***株式会社 电力转换装置
WO2019180763A1 (ja) * 2018-03-19 2019-09-26 三菱電機株式会社 電力変換装置および回転機駆動システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014158328A (ja) 2013-02-14 2014-08-28 Denso Corp 電力変換装置及び電力変換装置の制御方法

Also Published As

Publication number Publication date
JPWO2021048999A1 (ja) 2021-03-18
WO2021048999A1 (ja) 2021-03-18
US20220286062A1 (en) 2022-09-08
CN114175487B (zh) 2023-08-29
KR20220026590A (ko) 2022-03-04
US11929689B2 (en) 2024-03-12
CN114175487A (zh) 2022-03-11
KR102564090B1 (ko) 2023-08-04

Similar Documents

Publication Publication Date Title
JP4942569B2 (ja) 電力変換装置
JP6555186B2 (ja) 交流電動機の制御装置
JP2009118621A (ja) 多相電動機の制御装置
JP2007110811A (ja) インバータ装置とその制御方法
JP7130145B2 (ja) 電力変換装置
JP2011120349A (ja) ３相インバータ装置
JP5270272B2 (ja) インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム、このインバータ制御回路を実現するためのプログラム、及びこのプログラムを記録した記録媒体
JP6270696B2 (ja) 電力変換装置
JP2011193543A (ja) 電圧形インバータのゲート電圧制御装置、ゲート電圧制御方法及びインテリジェントパワーモジュール
JP2018183018A (ja) マトリクスコンバータ及び交流電動機の定数決定方法
KR102594764B1 (ko) 3-레그형 2상 인버터의 3-션트 저항에 의한 상전류 검출 시 전류 복원 영역 확장 방법
JP2006280055A (ja) インバータ制御装置
JP2009118622A (ja) 多相電動機の制御装置
JP5910001B2 (ja) 電力変換装置
JP3404230B2 (ja) 三相ｐｗｍ波形発生装置
JP2003033042A (ja) 二相変調制御式インバータ装置
JP2018102116A (ja) インバータ制御装置
JP6065816B2 (ja) インバータ装置
JP5987777B2 (ja) 電力変換装置
CN113302831A (zh) 电力变换装置
JP4284585B2 (ja) 電圧形インバータの制御方法
JP2006081322A (ja) 交流電動機の制御装置
JPWO2018225393A1 (ja) 電力変換装置、故障検知回路、駆動回路
JP2012130116A (ja) インバータの制御方法
JP6471670B2 (ja) 電力制御方法、及び、電力制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220823

R150 Certificate of patent or registration of utility model

Ref document number: 7130145

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150