JP7127283B2 - 炭化珪素半導体基板および炭化珪素半導体基板の製造方法 - Google Patents

炭化珪素半導体基板および炭化珪素半導体基板の製造方法 Download PDF

Info

Publication number
JP7127283B2
JP7127283B2 JP2018000708A JP2018000708A JP7127283B2 JP 7127283 B2 JP7127283 B2 JP 7127283B2 JP 2018000708 A JP2018000708 A JP 2018000708A JP 2018000708 A JP2018000708 A JP 2018000708A JP 7127283 B2 JP7127283 B2 JP 7127283B2
Authority
JP
Japan
Prior art keywords
silicon carbide
epitaxial layer
semiconductor substrate
carbide semiconductor
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018000708A
Other languages
English (en)
Other versions
JP2019121690A (ja
Inventor
研介 竹中
智教 水島
喜幸 米澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018000708A priority Critical patent/JP7127283B2/ja
Publication of JP2019121690A publication Critical patent/JP2019121690A/ja
Application granted granted Critical
Publication of JP7127283B2 publication Critical patent/JP7127283B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

この発明は、炭化珪素半導体基板および炭化珪素半導体基板の製造方法に関する。
従来、単結晶SiC(炭化珪素)基板の上に単結晶SiCをエピタキシャル成長(以下、エピタキシャルをエピと略する場合がある。)させた単結晶SiCエピ基板は、1kV級の高耐圧ショットキーダイオードや高耐圧MOSFET(Metal Oxide Semiconductor Field Effect Transistor:絶縁ゲート型電界効果トランジスタ)用途として研究開発が進められ、実用化に至った。
しかしながら、10kV超級の超高耐圧・低損失デバイスを実現するためには、単結晶炭化珪素半導体基板の上に、キャリア濃度が1×1014/cm3~1×1015/cm3の低濃度の単結晶SiCをエピタキシャル成長させた単結晶SiCエピ基板を作製(製造)する必要がある。以下、単結晶炭化珪素半導体基板の上に、エピタキシャル成長させた単結晶SiC基板をエピ基板と略する場合がある。また、低濃度のエピ層をドリフト層と称する場合がある。
低濃度のエピ基板として、1×1014/cm3~1×1017/cm3程度の低窒素(N)濃度のエピ層を形成する技術がある(例えば、下記特許文献1参照)。また、1×1014/cm3以上1×1016/cm3以下の不純物濃度を有するエピタキシャル層をエピタキシャル成長により形成する技術がある(例えば、下記特許文献2参照)。
特開2015-002207号公報 特開2012-253115号公報
しかしながら、従来技術では、設定したキャリア濃度より低くドリフト層が形成され、設定したキャリア濃度のドリフト層が形成されないことがある。例えば、キャリア濃度4×1014/cm3を設定して、ドリフト層を成膜しても、ドリフト層のキャリア濃度のCV(Capacitance-Voltage)測定値が1×1014/cm3前後になる場合がある。これにより、このエピ基板を用いて、例えばドリフト層を設定膜厚135μmとして、耐圧10kV級のSBD(Schottky Barrier Diode)を作製した場合、オン抵抗特性が悪化することがある。
これは、ドリフト層のキャリア濃度の設定値が非常に低いため、単結晶SiCをエピタキシャル成長させるエピタキシャル成長装置内で、ドリフト層の不純物と異なる導電型の不純物がドリフト層に入り込むことによる影響を無視できなくなり、目的とするキャリア濃度より低く、ドリフト層が成膜されるためである。
例として、設定濃度4×1014/cm3、設定膜厚135μmのn型ドリフト層を成膜したエピ基板を用いてSBD(ショットキーバリアダイオード)を試作したところ、良品のエピ基板はRonA(オン抵抗)が室温で約0.11Ω/cm2だったのに対して、不良品のエピ基板では約1.2Ωcm2程度と10倍も高くなった。図5は、ショットキーバリアダイオードの電流電圧特性を示すグラフである。図5に示すように、良品では、順方向電圧Vfを増加させ、閾値電圧を超えると順方向電流Ifが急激に増加するが、不良品では、オン抵抗が高いため、閾値電圧を超えても順方向電流Ifの増加が緩やかである。オン抵抗が高くなった原因を調査するため、SIMS分析(Secondary Ion Mass Spectrometry:二次イオン質量分析)を検討したところ、不良品のエピ基板のドリフト層の窒素濃度は4~6×1014/cm3であったが、ホウ素(B)の濃度も2~4×1014/cm3ほど観測された。このため、ホウ素によるカウンタードーピングで、ドリフト層の実効キャリア濃度が低下して、SBDのオン抵抗特性が低下したと考えられた。
ここで、ドリフト層中に、ホウ素が混入した原因は以下のことが考えられる。図6は、単結晶SiC用のエピタキシャル成長装置の構造を示す断面図である。エピタキシャル成長装置6では、矢印で示される方向に、原料ガス、キャリアガスおよびドーパントガスを、ガス導入口66からガス排出口67へ水平方向に導入移動させる。ガスは、主に半導体基板65の表面側へ供給され、図示しないIH(Induction Heating)コイル等の加熱装置により、サセプタ61が加熱され、半導体基板65上にドリフト層が形成される。半導体基板としては単結晶4H-SiC(四層周期六方晶の炭化珪素)基板や、単結晶6H-SiC(六層周期六方晶の炭化珪素)基板を用いる。また、エピタキシャル成長装置6は、周囲を黒鉛部材が含まれる断熱材64で囲まれている。
サセプタ61の素材には、高純度カーボン材63が用いられており、表面は多結晶SiCコート層62で覆われている。ただし、高純度カーボン材63の純度にも限界があり、不純物として微量のホウ素等が含まれている場合がある。このため、新品のサセプタ61の使用開始直後は、エピ成長時に加熱すると、例えば、矢印68が示すようにp型ドーパントとして寄与するホウ素が微量に発生し、エピタキシャル成長装置6内に拡散してしまう。ドリフト層の設定濃度が5×1015/cm3以上くらいなら、1×1014/cm3台の微量のホウ素混入は無視できるが、ドリフト層の設定濃度が1×1015/cm3以下になると、ホウ素混入が無視できないレベルとなり、n型の窒素の中にp型のホウ素が混入されるため、目的とするキャリア濃度より低いキャリア濃度のドリフト層が形成される。
この発明は、キャリア濃度が低いドリフト層を有する炭化珪素半導体基板および炭化珪素半導体基板の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体基板は、次の特徴を有する。炭化珪素半導体基板は、キャリア濃度が、1×1014/cm3以上×1014 /cm3以下であり、前記不純物の内、導電型を決定する不純物と異なる導電型の不純物成分の各々、または合計の濃度が、1×1014/cm3未満であるエピタキシャル層を備える。結晶構造が4H-SiCで、前記エピタキシャル層を備える主面は、(0001)Si面である。耐圧が10kV以上の炭化珪素半導体装置のための炭化珪素半導体基板である。このエピタキシャル層の設定膜厚は任意とする。
また、この発明にかかる炭化珪素半導体基板は、上述した発明において、前記導電型を決定する不純物は、n型ドリフト層である場合は窒素であり、前記導電型を決定する不純物と異なる導電型の不純物成分はホウ素、ないしアルミニウム、ないしホウ素とアルミニウムの両方であることを特徴とする。オフ角度は、0°以上10°以下であり、直径は25mm以上200mm以下であることを特徴とする。このエピタキシャル層の設定膜厚は任意とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体基板の製造方法は、次の特徴を有する。炭化珪素半導体基板の製造方法は、まず、エピタキシャル成長装置内に、水素を含むガスを供給して、前記エピタキシャル成長装置内を所定時間、加熱する。次に、前記エピタキシャル成長装置内に、単結晶炭化珪素基板を搬入し、原料ガスとキャリアガスと導電型を決定する不純物を含むドーパントガスを供給して前記単結晶炭化珪素基板上に第1エピタキシャル層を形成する第1の条件出し成膜を行う第1成膜工程を行う。次に、前記第1成膜工程後、前記第1エピタキシャル層の不純物の濃度、及び膜厚を計測する第1計測工程を行う。次に、前記第1計測工程後、前記ドーパントガスを供給して、前記第1エピタキシャル層上に第2エピタキシャル層を形成する第2の条件出し成膜を行う第2成膜工程を行う。次に、前記第2成膜工程後、前記第2エピタキシャル層の不純物の濃度、及び膜厚を計測する第2計測工程を行う。次に、前記第1計測工程と前記第2計測工程での計測結果から前記不純物の流量と前記第1エピタキシャル層の不純物の濃度および前記第2エピタキシャル層の不純物の濃度との関係を算出し、前記ドーパントガスの流量を決定する決定工程を行う。次に、前記決定工程後、前記ドーパントガスを供給して、前記第2エピタキシャル層上に第3エピタキシャル層を形成する第3の条件出し成膜を行う第3成膜工程を行う。次に、前記第3成膜工程後、前記第3エピタキシャル層の膜厚と前記不純物の取り込み依存関係を算出し、前記ドーパントガスの流量を調節する調節工程を行う。次に、前記調節工程で調節された流量で前記ドーパントガスを供給して前記第3エピタキシャル層上に単結晶炭化珪素の膜をエピタキシャル成長により形成する。
また、この発明にかかる炭化珪素半導体基板の製造方法は、上述した発明において、前記所定時間、加熱する工程は、前記エピタキシャル成長装置内を少なくとも温度1600℃以上、ガス圧力1000Pa以上、10分以上、好ましくは温度1725℃、ガス圧力2500Paで3.5時間加熱することを特徴とする。なお、水素ガス流量については、ガス圧力を制御できる範囲内にて任意の流量とする。
また、この発明にかかる炭化珪素半導体基板の製造方法は、上述した発明において、前記導電型を決定する不純物は窒素であることを特徴とする。また、上述した発明において、エピタキシャル成長を行う単結晶炭化珪素基板の主面は、(0001)Si面良い。また、上述した発明においてエピタキシャル成長を行う炭化珪素半導体基板のオフ角度は、0度以上10度以下の範囲内なら、何度でも良い。また、上述した発明において製造されるエピ基板の直径は、25mm以上200mm以下の範囲内なら何mmでも良い。
上述した発明によれば、n-型エピタキシャル層のキャリア濃度が、1×1014/cm3以上1×1015/cm3以下である。このため、この炭化珪素半導体基板のn-型エピタキシャル層の設定膜厚を適切な値とすることにより、高耐圧、例えば、10kV級以上の炭化珪素半導体装置が実現できる。また、n-型エピタキシャル層のキャリア濃度が、1×1014/cm3以上5×1014/cm3以下とした上で、n-型エピタキシャル層の設定膜厚を適切な値とすることで、より高耐圧、例えば、13kV級以上、ないし20kV級以上の炭化珪素半導体装置が実現できる。
また、n-型エピタキシャル層をエピタキシャル成長させる前に、エピタキシャル成長装置内を所定時間、加熱することで、エピタキシャル成長装置内のサセプタ等の部材を構成するカーボンに含まれるホウ素を事前に放出することができる。これにより、エピタキシャル成長の際にn-型エピタキシャル層に混入するホウ素の量を低減させ、p型の不純物成分の各々、または合計の濃度を、1×1014/cm3未満にすることができる。このため、例えばn-型エピタキシャル層を設定膜厚135μmとして、10kV級のSBD等のユニポーラデバイスを作製した場合、設定したキャリア濃度より低くなることを防ぐことができ、SBDに関してはオン抵抗特性が悪化することを防ぐことができる。
本発明にかかる炭化珪素半導体基板および炭化珪素半導体基板の製造方法によれば、キャリア濃度が1×1014/cm3~1×1015/cm3の低濃度ドリフト層を有する炭化珪素半導体基板を提供できるという効果を奏する。
実施の形態にかかる炭化珪素半導体基板の構成を示す断面図である。 実施の形態にかかる炭化珪素半導体基板の形成工程のフローチャートである。 実施の形態にかかる炭化珪素半導体基板におけるドーパント時のドーパントガスの流量とエピタキシャル層のキャリア濃度との対応関係を示すグラフである。 実施の形態にかかる炭化珪素半導体基板のn-型エピタキシャル層のSIMS分析およびCV測定の実測値を示す表である。 ショットキーバリアダイオードの電流電圧特性を示すグラフである。 単結晶SiC用のエピタキシャル成長装置の構造を示す断面図である。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体基板および炭化珪素半導体基板の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および-は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。+および-を含めたnやpの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、“-”はその直後の指数につくバーを意味しており、指数の前に“-”を付けることで負の指数をあらわしている。
(実施の形態)
図1は、実施の形態にかかる炭化珪素半導体基板の構成を示す断面図である。図1に示すように、実施の形態にかかる炭化珪素半導体基板は、n型炭化珪素基板(単結晶炭化珪素基板)1の第1主面(おもて面)、例えば(0001)面(Si面)に、n型バッファ層2が堆積されている。なお、n型バッファ層2は成膜しても良いし、しなくても良い。また、n型バッファ層2の膜厚は、n-型ドリフト層より薄くても良いし、厚くても良い。
n型炭化珪素基板1は、炭化珪素単結晶基板である。n型バッファ層2は、例えばn型炭化珪素基板1より高濃度のバッファ層である。n型バッファ層2は、エピタキシャル成長により形成された膜である。n型バッファ層2のn型炭化珪素基板1と反対側の表面にn-型エピタキシャル層(エピタキシャル層)3が堆積されている。なお、n型バッファ層2は、n型炭化珪素基板1より低濃度でも良い。
-型エピタキシャル層3は、n型炭化珪素基板1、及びn型バッファ層2よりも低い不純物濃度で、例えば低濃度n-型ドリフト層である。n-型エピタキシャル層3は、エピタキシャル成長により形成された層であり、キャリア濃度が、1×1014/cm3以上1×1015/cm3以下である。ここで、キャリア濃度とは、n-型エピタキシャル層3に含まれるn型の不純物、例えば窒素の濃度と、p型の不純物、例えばホウ素やアルミニウムの濃度とを加えた濃度のことである。また、n-型エピタキシャル層3中で、p型の不純物成分の各々、または合計の濃度は1×1014/cm3未満である。つまり、p型の不純物が複数種類含まれるとき、p型の不純物の合計の濃度が1×1014/cm3未満である。また、n-型エピタキシャル層3のキャリア濃度は、1×1014/cm3以上5×1014/cm3以下であることがより好ましい。キャリア濃度を1×1014/cm3以上5×1014/cm3以下とした上で、n-型エピタキシャル層の設定膜厚を適切な値にすることにより、より高耐圧、例えば、13kV級以上、ないし20kV級以上の炭化珪素半導体装置が実現できる。
(実施の形態にかかる炭化珪素半導体基板の製造方法)
次に、実施の形態にかかる炭化珪素半導体基板の製造方法について説明する。図2は、実施の形態にかかる炭化珪素半導体基板の形成工程のフローチャートである。また、図3は、実施の形態にかかる炭化珪素半導体基板におけるドーパント時のドーパントガスの流量とエピタキシャル層のキャリア濃度との対応関係を示すグラフである。図3において、縦軸は、炭化珪素半導体基板上に形成されたエピタキシャル層の窒素の濃度であり、単位は/cm3であり、横軸は、ドーパントガス内の窒素の流量であり、単位はsccm(standard cubic centimeter per minute)またはslm(standard liter per minute)である。
実施の形態にかかる炭化珪素半導体基板の製造方法では、まず、エピタキシャル成長装置6のベーキングを行う(ステップS1)。エピタキシャル成長装置6内に、水素(H2)を含むガスを供給して、エピタキシャル成長装置6内を所定時間、加熱する。例えば、エピタキシャル成長装置6内に、水素を含むガスを供給して、エピタキシャル成長装置6内を少なくとも温度1600℃以上まで昇温して、圧力を1000Pa以上に制御して、サセプタ61を10分以上加熱する。好ましくは、エピタキシャル成長装置6内を1725℃まで昇温して、圧力を2500Paに制御して、サセプタ61を3.5時間加熱する。これにより、サセプタ61内の高純度カーボン材63および断熱材64に含まれるホウ素を放出することができ、エピ成長時に高純度カーボン材63および断熱材64からホウ素が放出することを防止できる。
次に、窒素を添加した第1の条件出し成膜を行う(ステップS2)。例えば、炭化珪素半導体基板の温度を1580℃以上1725℃以下の範囲内での所望の設定温度にして、炭化珪素半導体基板の表面に、水素ガスをキャリアガスに用いて、シラン(SiH4)ガスとプロパン(C38)ガスとを同時に供給すると共に、窒素を含むドーパントガスを供給して、ガスの圧力を1000Pa以上20000Pa以下の範囲内での所望の圧力に制御して、例えば、設定膜厚10μmのエピタキシャル層を形成する。ここで、同時に供給とは、完全に同一時刻であることまでは要しないが、数秒から数十秒以内に原料ガスであるSiH4ガスとC38ガスが供給されることを意味する。第1の条件出し成膜後、形成されたエピタキシャル層の窒素の濃度、及び膜厚を計測する。第1の条件出し成膜におけるドーパントガスの窒素の流量、および、形成されたエピタキシャル層の窒素の濃度は、図3において点31にプロットされる。
次に、窒素を添加した第2の条件出し成膜を行う(ステップS3)。例えば、炭化珪素半導体基板の温度を1580℃以上1725℃以下の範囲内での所望の設定温度にして、炭化珪素半導体基板の表面に、H2ガスをキャリアガスに用いて、原料ガスであるSiH4ガスとC38ガスとを同時に供給すると共に、窒素を含むドーパントガスを供給して、ガスの圧力を1000Pa以上20000Pa以下の範囲内での所望の圧力に制御して、例えば、設定膜厚6μmのエピタキシャル層を形成する。第2の条件出し成膜後、形成されたエピタキシャル層の窒素の濃度、及び膜厚を計測する。第2の条件出し成膜におけるドーパントガスの窒素の流量、および、形成されたエピタキシャル層の窒素の濃度は、図3において点32にプロットされる。
次に、添加した窒素の流量とエピタキシャル層の窒素の濃度との関係を算出する(ステップS4)。例えば、第1の条件出し成膜の結果の点と第2の条件出し成膜の結果の点を直線で結ぶことにより、添加した窒素の流量とエピタキシャル層の窒素の濃度との関係を算出する。図3において、点31と点32を結んだ直線33が、添加した窒素の流量とエピタキシャル層の窒素の濃度との関係を示している。
次に、窒素を添加した第3の条件出し成膜を行う(ステップS5)。ステップS4で算出した直線33から、点34の濃度dtのエピタキシャル層を形成する場合、ドーパントガス内の窒素の流量をn2にすればよいことが分かる。そのため、例えば、炭化珪素半導体基板の温度を1580℃以上1725℃以下の範囲内での所望の設定温度にして、炭化珪素半導体基板の表面に、H2ガスをキャリアガスに用いて、原料ガスであるSiH4ガスとC38ガスとを同時に供給すると共に、窒素を含むドーパントガスをn2の流量で供給して、ガスの圧力を1000Pa以上20000Pa以下の範囲内での所望の圧力に制御して、例えば、設定膜厚20μmのエピタキシャル層を形成する。
次に、膜厚と窒素の取り込み依存関係を算出する(ステップS6)。ステップS5で設定膜厚20μmのエピタキシャル層を形成すると、形成されたエピタキシャル層の窒素濃度は、点34の位置にならず、点35の位置になる場合がある。これは、例えば、エピタキシャル成長装置6のメンテナンスで大気を解放した際に、炉壁に窒素が付着することにより、窒素の取り込みレートが時間変化してしまうためである。また、例えば、エピタキシャル層中にサセプタ61にn型の副生成物(多結晶SiC)が成長して、n型の副生成物が再昇華してしまうため、窒素を放出し、さらにエピ条件のC/Si比(珪素に対する炭素の比率)が崩れて、窒素の取り込みレートが時間変化してしまうためである。また、例えば、カーボン製SiCコートサセプタの表面に、大気中の窒素分子が吸着しているためである。
例えば、エピタキシャル層の窒素濃度が高くなる場合は、ドーパントガスの流量を少なくなるように調節する。逆に、エピタキシャル層の窒素濃度が低くなる場合は、ドーパントガスの流量が多くなるように調節する。調節する量は、目的とする濃度と実際の濃度との差異に応じて決定する。
次に、低濃度のエピタキシャル層をエピタキシャル成長により形成する(ステップS7)。例えば、エピタキシャル成長装置6内に、n型炭化珪素基板1を搬入し、n型炭化珪素基板1の温度を1580℃以上1725℃以下の範囲内での所望の設定温度にして、n型炭化珪素基板1の表面に、H2ガスをキャリアガスに用いて、原料ガスであるSiH4ガスとC38ガスとを同時に供給すると共に、窒素を含むドーパントガスを供給して、ガスの圧力を1000Pa以上20000Pa以下の範囲内での所望の圧力に制御して、所望の設定膜厚に応じた成膜時間を設定することで、エピタキシャル層を形成する。ドーパントガス内の窒素の流量は、ステップS5で決定された流量とする。
これにより、本フローチャートにおける一連の処理は終了する。本フローチャートを実施することで、n型バッファ層2上に、キャリア濃度が1×1014/cm3~1×1015/cm3のn-型エピタキシャル層3がエピタキシャル成長より形成される。
なお、実施の形態では、窒素に対して条件出し成膜を3回行ったが、ステップS5を省略して、2回の条件出し成膜だけとすることもできる。最初の2回の条件出し成膜で、直線33を算出することができ、添加した窒素の流量とエピタキシャル成長膜の窒素の濃度との関係を得ることができるためである。
次に、実施の形態で説明した製造方法で炭化珪素半導体基板を製造した結果を示す。n型炭化珪素基板1として、n型4H-SiCを用いて、n型4H-SiCのSi面に、設定膜厚約1.5μmのn型バッファ層2をエピタキシャル成長させた。次に、n型バッファ層2の表面に設定キャリア濃度4×1014/cm3で設定膜厚約25μmのn-型エピタキシャル層3を形成した。
図4は、実施の形態にかかる炭化珪素半導体基板のn-型エピタキシャル層3のSIMS分析およびCV測定の実測値を示す表である。図4は、上記で製造された炭化珪素半導体基板のn-型エピタキシャル層3の測定結果である。SIMS分析では、n-型エピタキシャル層3の中心近傍で深さ約10μmの箇所の濃度を測定した。測定結果によると、平均窒素濃度は5.6×1014/cm3であり、平均ホウ素濃度は5.1×1013/cm3であり、平均アルミニウム濃度は7.2×1013/cm3であった。この結果、正味の不純物濃度が4.4×1014/cm3であり、p型の不純物(ホウ素、アルミニウム)の濃度がそれぞれ、5.1×1013/cm3、7.2×1013/cm3と1×1014/cm3未満であった。また、CV測定によるn-型エピタキシャル層3のキャリア濃度は、5.0×1014/cm3であり、1×1014/cm3~1×1015/cm3の範囲内にあった。このように、実施の形態にかかる炭化珪素半導体基板の製造方法により、n-型エピタキシャル層のキャリア濃度が、1×1014/cm3以上1×1015/cm3以下であり、p型の不純物成分の各々の濃度が、1×1014/cm3未満であるn-型エピタキシャル層3が形成されることが分かった。
以上、説明したように、実施の形態にかかる炭化珪素半導体基板によれば、キャリア濃度が低いドリフト層を実現できる。具体的には、ドリフト層となるn-型エピタキシャル層のキャリア濃度は、1×1014/cm3以上1×1015/cm3以下である。このため、この炭化珪素半導体基板のn-型エピタキシャル層の設定膜厚を適切な値とすることにより、高耐圧、例えば、10kV級以上の炭化珪素半導体装置が実現できる。また、n-型エピタキシャル層のキャリア濃度を、1×1014/cm3以上5×1014/cm3以下とした上で、n-型エピタキシャル層の設定膜厚を適切な値とすることで、より高耐圧、例えば、13kV級以上、ないし20kV級以上の炭化珪素半導体装置が実現できる。
また、n-型エピタキシャル層をエピタキシャル成長させる前に、エピタキシャル成長装置内を所定時間、加熱することで、エピタキシャル成長装置内のサセプタ等のカーボン部材に含まれるホウ素等のp型ドーパントとして働く不純物を事前に放出することができる。これにより、エピタキシャル成長の際にn-型エピタキシャル層に混入するホウ素等のp型ドーパントとして働く不純物の量を低減させ、p型の不純物成分の各々、または合計の濃度を、1×1014/cm3未満にすることができる。このため、例えば、設定膜厚135μmとして10kV級のSBDを作製した場合、設定したキャリア濃度より低くなることを防ぐことができ、SBDのオン抵抗特性が悪化することを防ぐことができる。
また、上述した発明においてエピタキシャル成長を行う炭化珪素半導体基板の主面は、(0001)Si面でも良いし、(000-1)C面でも良いし、それ以外の面でも良い
。また、上述した発明においてエピタキシャル成長を行う炭化珪素半導体基板のオフ角度は、0°以上10°以下の範囲内なら、何度の角度でも良い。また、上述した発明において製造されるエピ基板の直径は、25mm以上200mm以下の範囲内なら何mmでも良い。
以上のように、本発明にかかる炭化珪素半導体基板は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置の半導体基板に有用である。
1 n型炭化珪素基板
2 n型バッファ層
3 n-型エピタキシャル層
6 エピタキシャル成長装置
61 サセプタ
62 多結晶SiCコート層
63 高純度カーボン材
64 断熱材
65 半導体基板
66 ガス導入口
67 ガス排出口

Claims (7)

  1. キャリア濃度が、1×1014/cm3以上×1014 /cm3以下であり、導電型を決定する不純物と異なる導電型の不純物成分の各々、または合計の濃度が、1×1014/cm3未満であるエピタキシャル層を、
    備え、
    結晶構造が4H-SiCで、前記エピタキシャル層を備える主面は、(0001)Si面であることを特徴とする耐圧が10kV以上の炭化珪素半導体装置のための炭化珪素半導体基板。
  2. 前記導電型を決定する不純物は窒素であり、前記導電型を決定する不純物と異なる導電型の不純物成分はホウ素、ないしアルミニウム、ないしホウ素とアルミニウムの両方であることを特徴とする請求項1に記載の炭化珪素半導体基板。
  3. オフ角度は、0°以上10°以下であり、直径は25mm以上200mm以下であることを特徴とする請求項1または2に記載の炭化珪素半導体基板。
  4. エピタキシャル成長装置内に、水素を含むガスを供給して、前記エピタキシャル成長装置内を所定時間、加熱する工程と、
    前記エピタキシャル成長装置内に、単結晶炭化珪素基板を搬入し、原料ガスとキャリアガスと導電型を決定する不純物を含むドーパントガスを供給して前記単結晶炭化珪素基板上に第1エピタキシャル層を形成する第1の条件出し成膜を行う第1成膜工程と、
    前記第1成膜工程後、前記第1エピタキシャル層の不純物の濃度、及び膜厚を計測する第1計測工程と、
    前記第1計測工程後、前記ドーパントガスを供給して、前記第1エピタキシャル層上に第2エピタキシャル層を形成する第2の条件出し成膜を行う第2成膜工程と、
    前記第2成膜工程後、前記第2エピタキシャル層の不純物の濃度、及び膜厚を計測する第2計測工程と、
    前記第1計測工程と前記第2計測工程での計測結果から前記不純物の流量と前記第1エピタキシャル層の不純物の濃度および前記第2エピタキシャル層の不純物の濃度との関係を算出し、前記ドーパントガスの流量を決定する決定工程と、
    前記決定工程後、前記ドーパントガスを供給して、前記第2エピタキシャル層上に第3エピタキシャル層を形成する第3の条件出し成膜を行う第3成膜工程と、
    前記第3成膜工程後、前記第3エピタキシャル層の膜厚と前記不純物の取り込み依存関係を算出し、前記ドーパントガスの流量を調節する調節工程と、
    前記調節工程で調節された流量で前記ドーパントガスを供給して前記第3エピタキシャル層上に単結晶炭化珪素の膜をエピタキシャル成長により形成する工程と、
    を含むことを特徴とする炭化珪素半導体基板の製造方法。
  5. 前記所定時間、加熱する工程は、前記エピタキシャル成長装置内を少なくとも温度1600℃以上、ガス圧力1000Pa以上、10分以上加熱することを特徴とする請求項4に記載の炭化珪素半導体基板の製造方法。
  6. 前記導電型を決定する不純物は窒素であることを特徴とする請求項4または5に記載の炭化珪素半導体基板の製造方法。
  7. 前記単結晶炭化珪素基板の主面は、(0001)Si面であり、オフ角度は、0°以上10°以下であり、直径は25mm以上200mm以下であることを特徴とする請求項4~6のいずれか一つに記載の炭化珪素半導体基板の製造方法。
JP2018000708A 2018-01-05 2018-01-05 炭化珪素半導体基板および炭化珪素半導体基板の製造方法 Active JP7127283B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018000708A JP7127283B2 (ja) 2018-01-05 2018-01-05 炭化珪素半導体基板および炭化珪素半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018000708A JP7127283B2 (ja) 2018-01-05 2018-01-05 炭化珪素半導体基板および炭化珪素半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2019121690A JP2019121690A (ja) 2019-07-22
JP7127283B2 true JP7127283B2 (ja) 2022-08-30

Family

ID=67307441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018000708A Active JP7127283B2 (ja) 2018-01-05 2018-01-05 炭化珪素半導体基板および炭化珪素半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JP7127283B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7183358B1 (ja) 2021-08-04 2022-12-05 昭和電工株式会社 SiCエピタキシャルウェハ及びSiCエピタキシャルウェハの製造方法
JP7311009B2 (ja) * 2021-08-04 2023-07-19 株式会社レゾナック SiCデバイス及びSiCデバイスの製造方法
JP7285890B2 (ja) * 2021-08-04 2023-06-02 株式会社レゾナック SiCエピタキシャルウェハ及びSiCエピタキシャルウェハの製造方法
CN118020143A (zh) 2021-10-05 2024-05-10 学校法人关西学院 使外延层中的载流子浓度均匀化的方法以及通过该方法制造的结构
CN118077034A (zh) 2021-10-05 2024-05-24 学校法人关西学院 提高掺杂剂的活化率的方法以及通过该方法制造的结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086518A (ja) 2001-09-10 2003-03-20 Toshiba Corp 炭化珪素膜のcvd方法、cvd装置及びcvd装置用サセプター
JP2013207057A (ja) 2012-03-28 2013-10-07 Hitachi Kokusai Electric Inc 基板処理装置、基板の製造方法、及び、基板処理装置のクリーニング方法
WO2016051975A1 (ja) 2014-10-01 2016-04-07 住友電気工業株式会社 炭化珪素エピタキシャル基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086518A (ja) 2001-09-10 2003-03-20 Toshiba Corp 炭化珪素膜のcvd方法、cvd装置及びcvd装置用サセプター
JP2013207057A (ja) 2012-03-28 2013-10-07 Hitachi Kokusai Electric Inc 基板処理装置、基板の製造方法、及び、基板処理装置のクリーニング方法
WO2016051975A1 (ja) 2014-10-01 2016-04-07 住友電気工業株式会社 炭化珪素エピタキシャル基板
JP2016165004A (ja) 2014-10-01 2016-09-08 住友電気工業株式会社 炭化珪素エピタキシャル基板

Also Published As

Publication number Publication date
JP2019121690A (ja) 2019-07-22

Similar Documents

Publication Publication Date Title
JP7127283B2 (ja) 炭化珪素半導体基板および炭化珪素半導体基板の製造方法
KR101430217B1 (ko) 에피택셜 탄화규소 단결정 기판 및 그 제조 방법
JP3650727B2 (ja) 炭化珪素製造方法
JP5637086B2 (ja) エピタキシャルウエハ及び半導体素子
TW201710548A (zh) 形成高p型摻雜鍺錫膜的方法以及包含該等膜的結構和裝置
US10026610B2 (en) Silicon carbide semiconductor device manufacturing method
US10697086B2 (en) Method for manufacturing silicon carbide epitaxial substrate, method for manufacturing silicon carbide semiconductor device, and apparatus for manufacturing silicon carbide epitaxial substrate
JP6245416B1 (ja) 炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法
US9418840B2 (en) Silicon carbide semiconductor device manufacturing method and silicon carbide semiconductor device
WO2017090285A9 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP2009277757A (ja) 半導体装置の製造方法
JP2023093554A (ja) SiCエピタキシャルウェハ
JP6330407B2 (ja) Iii族窒化物半導体素子、iii族窒化物半導体エピタキシャル基板およびiii族窒化物半導体素子の製造方法
JP6648627B2 (ja) 炭化珪素エピタキシャルウエハの製造方法、炭化珪素半導体装置の製造方法及び炭化珪素エピタキシャルウエハの製造装置
JP6915627B2 (ja) 炭化珪素エピタキシャル基板の製造方法
US8802546B2 (en) Method for manufacturing silicon carbide semiconductor device
US12020927B2 (en) Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP2018022853A (ja) 炭化珪素半導体基板および炭化珪素半導体基板の製造方法
KR20130044789A (ko) 에피 웨이퍼 제조 장치, 에피 웨이퍼 제조 방법 및 에피 웨이퍼
JP2004343133A (ja) 炭化珪素製造方法、炭化珪素及び半導体装置
JP6090552B1 (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法および炭化珪素エピタキシャル基板の製造装置
JPH04245419A (ja) 半導体基板の製造方法
US11735415B2 (en) Method for manufacturing silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
CN113913930A (zh) 一种具有n型缓冲层的外延结构及其制备方法
JP2015042602A (ja) 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20181029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20181030

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201222

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220801

R150 Certificate of patent or registration of utility model

Ref document number: 7127283

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150