CN118020143A - 使外延层中的载流子浓度均匀化的方法以及通过该方法制造的结构 - Google Patents

使外延层中的载流子浓度均匀化的方法以及通过该方法制造的结构 Download PDF

Info

Publication number
CN118020143A
CN118020143A CN202280064829.0A CN202280064829A CN118020143A CN 118020143 A CN118020143 A CN 118020143A CN 202280064829 A CN202280064829 A CN 202280064829A CN 118020143 A CN118020143 A CN 118020143A
Authority
CN
China
Prior art keywords
epitaxial layer
carrier concentration
less
layer
container
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280064829.0A
Other languages
English (en)
Inventor
金子忠昭
堂岛大地
户田晃平
佐佐木淳
小岛清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Tsusho Corp
Kwansei Gakuin Educational Foundation
Original Assignee
Toyota Tsusho Corp
Kwansei Gakuin Educational Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Tsusho Corp, Kwansei Gakuin Educational Foundation filed Critical Toyota Tsusho Corp
Publication of CN118020143A publication Critical patent/CN118020143A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明要解决的问题是提供一种使外延层的载流子浓度均匀化的新技术。本发明是一种使外延层的载流子浓度均匀化的方法，该方法包括：在平衡蒸气压环境下在主体层(10)上生长外延层(20)的生长步骤(S10)。这样，通过包括在平衡蒸气压环境下生长外延层(20)的生长步骤(S10)，可以抑制外延层(20)中的载流子浓度的变化。

Description

使外延层中的载流子浓度均匀化的方法以及通过该方法制造 的结构
技术领域
本发明涉及一种使外延层的载流子浓度均匀化的方法以及通过该方法制造的结构。
背景技术
碳化硅(SiC)、氮化镓(GaN)、氧化镓(Ga2O3)等化合物半导体作为取代硅(Si)的下一代半导体材料而受到关注。
例如，碳化硅的介电击穿场比硅大一个数量级，带隙大三倍，导热率高约三倍。因此，碳化硅有望应用于功率器件、高频器件、高温工作器件等。
为了在半导体装置(器件)中实现超高击穿电压和低损耗，需要适当控制外延层中的杂质(掺杂剂)浓度。为了解决这些问题，为了控制杂质浓度的目的，已经提出了各种外延生长方法。
例如，专利文献1记载了以下技术：“一种碳化硅半导体基板的制造方法，其特征在于，包括：向外延生长装置内供给含有氢的气体并将所述外延生长装置的内部加热规定时间的步骤；以及将单晶碳化硅基板搬入所述外延生长装置内，通过供应原料气体、载气和含有决定导电类型的杂质的掺杂剂气体并在所述单晶碳化硅基板上外延生长单晶碳化硅膜来形成的步骤”。
而本申请的发明人等开发了与热CVD法不同的生长方法，并且已经提交了专利申请。例如，专利文献2记载了在SiC-C平衡蒸气压环境下生长碳化硅外延层的技术。另外，专利文献3记载了在SiC-Si平衡蒸气压环境下生长碳化硅外延层的技术。
[现有技术文件]
[专利文献]
专利文献1：日本专利申请公开第2019-121690号公报
专利文献2：国际公开第2020/095872号公报
专利文献3：国际公开第2020/095873号公报。
发明内容
[本发明要解决的问题]
而导通电阻特性劣化的原因之一是外延层的载流子浓度的变化。如果外延层平面内的载流子浓度存在变化，这将导致半导体装置的阈值电压和导通电阻的变化。此外，阈值电压和导通电阻的变化不仅会降低通电能力，还会导致电流集中到特定位置，从而导致半导体装置的损坏。因此，需要使外延层的载流子浓度均匀。
本发明要解决的问题是提供一种使外延层的载流子浓度均匀化的新技术。
[解决问题的手段]
解决上述问题的本发明是一种使外延层的载流子浓度均匀化的方法，所述方法包括：在平衡蒸气压环境下在主体层上生长外延层的生长步骤。
本发明的优选实施例包括：计量所述载流子浓度的平均值和标准偏差的计量步骤。
在本发明的优选实施例中，所述计量步骤包括：测量所述外延层的多个测量点处的所述载流子浓度的测量步骤；以及根据所述多个测量点的结果计算所述载流子浓度的平均值和标准偏差的计算步骤。
在本发明的优选实施例中，所述生长步骤是生长所述载流子浓度的变动系数为0.05以下的外延层的步骤。
在本发明的优选实施例中，所述生长步骤是生长所述载流子浓度的标准偏差为1×1017cm-3以下的外延层的步骤。
在本发明的优选实施例中，所述生长步骤是在具有至少4英寸以上的直径的主体层上生长所述外延层的步骤。
此外，本发明还涉及一种半导体基板的制造方法。即，解决上述问题的本发明涉及一种半导体基板的制造方法，所述制造方法包括：在平衡蒸气压环境下在主体层上生长外延层的生长步骤。
此外，本发明还涉及一种半导体基板。即，解决上述问题的本发明涉及一种半导体基板，其中，外延层中的载流子浓度的变动系数为0.05以下。此外，解决上述问题的本发明涉及一种半导体基板，其中，外延层中的所述载流子浓度的标准偏差为1×1017cm-3以下。
在本发明的优选实施例中，具有至少4英寸以上的直径。
此外，本发明还涉及一种半导体装置的制造方法。即，解决上述问题的本发明涉及一种半导体装置的制造方法，包括：在平衡蒸气压环境下在主体层上生长外延层以获得基板的生长步骤；以及在所述基板的至少一部分上形成器件区域的器件形成步骤。
此外，本发明还涉及一种半导体装置。即，解决上述问题的本发明涉及一种半导体装置，所述半导体装置具有：载流子浓度的变动系数为0.05以下的外延层。此外，解决上述问题的本发明涉及一种半导体装置，所述半导体装置具有：载流子浓度的标准偏差为1×1017cm-3以下的外延层。
[发明效果]
根据所公开的技术，可以提供一种用于使外延层的载流子浓度均匀化的新技术。
当结合附图和权利要求时，从下面阐述的详细描述中，其他目的、特征和优点将变得显而易见。
附图说明
图1是示出根据实施例的使外延层的载流子浓度均匀化的方法的说明图。
图2是示出根据实施例的使外延层的载流子浓度均匀化的方法的说明图。
图3是示出根据实施例的用于使外延层的载流子浓度均匀化的方法的说明图。
图4是示出根据本发明的外延层的载流子浓度的测量方法的说明图。
图5是示出根据另一实施例的使外延层的载流子浓度均匀化的方法的说明图。
图6是示出根据实施例的制造半导体装置的方法的说明图。
图7是示出根据另一实施例的制造半导体装置的方法的说明图。
具体实施方式
下面结合附图对根据本发明的使外延层的载流子浓度均匀化的方法及通过该方法制造的结构的优选实施例进行详细说明。本发明的技术范围不限于附图所示的实施例，并且可以在权利要求的范围内进行适当修改。在本说明书和附图中，以n或p为前缀的层或区域分别表示电子或空穴是多数载流子。此外，附加到n和p的+和-分别表示比未附加的层或区域更高和更低的杂质浓度。如果n或p包括+和-的符号相同，则意味着浓度接近，但并不一定意味着浓度相同。另外，在本说明书中，在米勒指数的表示法中，“-”表示紧随其后的指数所附的横线，在指数前面附加“-”表示负指数。此外，在以下实施例的描述和附图中，同样的部件由相同的附图标记表示，并且将省略重复的描述。
《使外延层的载流子浓度均匀化的方法》
根据本发明的使外延层的载流子浓度均匀化的方法包括：在平衡蒸气压环境下在主体层10上生长外延层20的生长步骤S10；以及计量所述外延层20的载流子浓度的平均值和标准偏差的计量步骤S20。
本发明可以通过包括在平衡蒸气压环境下生长外延层20的生长步骤S10来抑制外延层20的载流子浓度的变化。载流子浓度的变化会对半导体装置造成损坏，因此使载流子浓度均匀化有助于提高半导体装置的成品率。
图1是示出使外延层的载流子浓度均匀化的方法的实施例的说明图。根据本实施例的使外延层的载流子浓度均匀化的方法包括：在平衡蒸气压环境下在化合物半导体的n+型主体层10上生长掺杂剂浓度(掺杂浓度)低于该n+型主体层10的n-型外延层20。
<生长步骤S10>
以下，对根据实施例的生长步骤S10的生长条件进行详细说明。
(平衡蒸气压环境)
在本说明书中，术语“平衡蒸气压环境”是指当主体层10的材料和外延层20的原材料通过气相处于相平衡状态时的蒸气压环境。
在下文中，将通过示例来详细描述用于生长碳化硅的外延层20的生长步骤S10。
生长碳化硅外延层20的“平衡蒸气压环境”包括“SiC-C平衡蒸气压环境”和“SiC-Si平衡蒸气压环境”。
在本说明书中，“SiC-C平衡蒸气压环境”是指当SiC(固相)和C(固相)通过气相进入相平衡状态时的蒸气压环境。该SiC-C平衡蒸气压环境可以通过对原子比Si/C为1以下的半封闭空间进行热处理来形成。例如，可以采用专利文献2中记载的制造装置和生长条件。
具体地，当将满足化学计量比1:1的SiC基板配置在满足化学计量比1:1的SiC容器内时，容器内的原子比Si/C变为1。另外，通过配置C蒸气供给源(例如C颗粒等)，也可以将原子比Si/C设定为1以下。通过对这种被配置为容器内的原子比Si/C为1以下的容器进行加热，可以在容器内形成SiC-C平衡蒸气压环境。
在本说明书中，“SiC-Si平衡蒸气压环境”是指当SiC(固相)和Si(液相)通过气相进入相平衡状态时的蒸气压环境。通过对原子比Si/C超过1的半封闭空间进行热处理，可以形成SiC-Si平衡蒸气压环境。例如，可以采用专利文献3中记载的制造装置和生长条件。
具体而言，当将满足化学计量比1:1的SiC基板和Si蒸汽供给源(Si颗粒等)配置在满足化学计量比1:1的SiC容器内时，容器内的原子比Si/C超过1。通过对这种被配置为容器内的原子比Si/C超过1的容器进行加热，可以在容器内形成SiC-Si平衡蒸气压环境。
此外，本说明书中的SiC-C平衡蒸气压环境和SiC-Si平衡蒸气压环境包括满足从理论热平衡环境导出的生长速率和生长温度之间的关系的近热平衡蒸气压环境。
此外，本文所用的术语“半封闭空间”是指容器内部可被抽真空、但容器内产生的蒸汽的至少一部分可被限制的空间。这种半封闭空间可以形成在容器内。
图2和图3是示出如何使用在根据实施例的碳化硅生长方法中采用的制造装置来生长外延层20的说明图。实现平衡蒸气压环境的制造装置包括容纳基底基板(主体层10)的主体容器30和容纳该主体容器30的高熔点容器40。
在将基底基板(主体层10)容纳在主体容器30中并且将该主体容器30容纳在高熔点容器40中的状态下，通过以温度梯度加热使得基底基板侧处于低温，从高温侧的主体容器30的一部分向基底基板供给原子，形成外延层20。
此外，图2是通过将主体容器30中的原子比Si/C设定为1以下来形成SiC-C平衡蒸气压环境的说明图。图3是通过使主体容器30内的原子比Si/C超过1来形成SiC-Si平衡蒸气压环境的说明图。
(主体层10)
作为主体层10的半导体材料，可以使用任何常用的化合物半导体材料。虽然将作为示例详细描述碳化硅(SiC)，但是可以采用其他公知的IV-IV族化合物半导体材料。此外，作为半导体材料，也可以采用氧化锌(ZnO)、硫化锌(ZnS)、硒化锌(ZnSe)、硫化镉(CdS)、碲化镉(CdTe)等公知的II-VI族化合物半导体材料。此外，作为半导体材料，也可以采用例如氮化硼(BN)、砷化镓(GaAs)、氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、磷化镓(GaP)、磷化铟(InP)、锑化铟(InSb)等公知的III-V族化合物半导体材料。此外，作为半导体材料，也可以采用例如氧化铝(Al2O3)、氧化镓(Ga2O3)等氧化物半导体材料。此外，主体层10可以具有适当添加根据其材料而使用的公知的添加原子的结构。
主体层10包括由通过升华法等制造的锭切成圆盘状的晶片、或者通过将化合物半导体单晶加工成薄板状而形成的基板。另外，作为化合物半导体的单晶的多晶型，可以采用任意的多型。
添加到主体层10的掺杂剂可以是掺杂到常用的半导体材料中的任何元素。具体而言，可以举出氮(N)、磷(P)、铝(Al)、硼(B)等。在实施例中，尽管使用氮或磷来使主体层10为n型，但也可以使用铝或硼来使主体层10为p型。
主体层10中的掺杂剂的浓度优选为高于1×1017cm-3，更优选为1×1018cm-3以上，进一步优选为1×1019cm-3以上。
主体层10的直径优选为4英寸以上，更优选为6英寸以上，进一步优选为8英寸以上。
(外延层20)
外延层20是载流子浓度的变化被抑制的层。外延层20的载流子浓度的标准偏差优选为1.0×1017cm-3以下，更优选为5.0×1016cm-3以下，进一步优选为3.0×1016cm-3以下，进一步优选为2.0×1016cm-3以下，进一步优选为1.0×1016cm-3以下，进一步优选为5.0×1015cm-3以下，进一步优选为3.0×1015cm-3以下。
另外，外延层20的面内的载流子浓度的变动系数(标准偏差/平均值)的值优选为0.05以下，更优选为0.04以下，进一步优选为0.04以下，进一步优选为0.02以下，进一步优选为0.01以下。
除了碳化硅之外，外延层20的材料可以是通常外延生长为化合物半导体材料的任何材料。例如，外延层20的材料可以是能够用作上述主体层10的材料的公知材料，或者可以是能够在主体层10上外延生长的公知材料。
具体地，外延层20的材料例如可以为GaN、AlN、InN、ZnS、ZnSe、CdTe、GaP、GaAs、InP、InAs、InSb等。主体层10的材料和外延层20的材料的组合可以考虑两种材料之间的晶格常数和热膨胀系数之差来适当选择。
外延层20中的掺杂剂的浓度优选为低于1×1017cm-3，更优选为1×1016cm-3以下，进一步优选为1×1015cm-3以下。
(主体容器30)
主体容器30能够容纳基底基板(主体层10)，并且被配置为产生包含待生长的半导体材料的元素的气相物质的内部蒸气压。例如，在生长碳化硅外延层20的情况下，可以使用任何结构，只要其在加热处理时在内部空间中产生包含Si元素的气相物质和包含C元素的气相物质的蒸气压即可。例如，主体容器30由包含多晶SiC的材料构成。在实施例中，主体容器30整体由多晶SiC形成。通过对由这样的材料构成的主体容器30进行加热，能够产生含有Si元素的气相物质和含有C元素的气相物质的蒸气压。
即，优选加热处理后的主体容器30内的环境为含有Si元素的气相物质和含有C元素的气相物质的混合体系的蒸气压环境。作为含有Si元素的气相物质，可以举出Si、Si2、Si3、Si2C、SiC2、SiC等。另外，作为含有C元素的气相物质，可以举出Si2C、SiC2、SiC、C等。即，成为主体容器30内存在SiC类气体的状态。
另外，作为主体容器30的材料，可以采用GaN、AlN、InN、ZnS、ZnSe、CdTe、GaP、GaAs、InP、InAs、InSb等。通过采用与待生长的外延层20相同材料制成的主体容器30，可以获得期望的外延层20。
主体容器30的掺杂剂和掺杂剂浓度可以根据期望的外延层20的掺杂剂和掺杂剂浓度来选择。通过采用具有比主体层10低的掺杂剂浓度的多晶SiC作为主体容器30的材料，可以生长具有比主体层10低的掺杂剂浓度的外延层20。
另外，可以采用任何结构，只要其在主体容器30的加热处理时在内部空间产生含有Si元素的气相物质和含有C元素的气相物质的蒸气压即可。例如，可以示出多晶SiC在内表面的一部分露出的结构、多晶SiC另外配置在主体容器30的内部的结构等。
如图2和图3所示，主体容器30是嵌合容器，其包括能够彼此嵌合的上容器31和下容器32。在上容器31和下容器32的嵌合部形成有微小间隙33，并且被构成为使得主体容器30的内部能够通过该间隙33进行排气(抽真空)。此外，如果需要在SiC-Si平衡蒸气压环境下进行加热，则如图3所示配置Si蒸气供给源34来进行加热。作为Si蒸气供给源34，可以举出固体Si(单晶Si片、Si粉末等Si颗粒)、Si化合物等。
生长步骤S10是利用主体层10和主体容器30之间设置的温度差作为驱动力将主体容器30的Si原子和C原子输送到主体层10的表面的步骤。即，由于加热炉形成的温度梯度，至少主体容器30的一部分(例如，上容器31的顶表面)变得比主体层10更高的温度，从而产生将原材料输送到主体层10的驱动力。
具体地，当比较主体层10的表面的温度和面对主体层10的上容器31的顶表面的温度时，进行加热使得主体层10侧的温度较低并且上容器31侧的温度较高。这样，通过在主体容器30内形成被设计成在主体层10和上容器31之间具有温度差的空间，可以利用该温度差作为驱动力将上容器31的Si原子和C原子传输到主体层10。
(高熔点容器40)
高熔点容器40被配置为包含高熔点材料。例如，可以举出：作为通用耐热部件的C、作为高熔点金属的W、Re、Os、Ta、Mo、作为碳化物的Ta9C8、HfC、TaC、NbC、ZrC、Ta2C、TiC、WC、MoC、作为氮化物的HfN、TaN、BN、Ta2N、ZrN、TiN、作为硼化物的HfB2、TaB2、ZrB2、NB2、TiB2、多晶SiC、或者与主体容器30相同的材料等。
与主体容器30相同，该高熔点容器40是包括能够彼此嵌合的上容器41和下容器42的嵌合容器，并且被构造成能够容纳主体容器30。在上容器41和下容器42的嵌合部形成有微小间隙43，并且被构成为使得高熔点容器40的内部能够通过该间隙43进行排气(抽真空)。
高熔点容器40具有产生包含待长的半导体材料的元素的气相物种的蒸气压的蒸气供应源。例如，当生长碳化硅的外延层20时，在高熔点容器40内设置能够供给含有Si元素的气相物质的蒸气压的Si蒸气供给源44。Si蒸气供给源44只要是在热处理时在高熔点容器40内产生Si蒸气的结构即可，可以举出固体Si(单晶Si片、Si粉末等Si颗粒)、Si化合物等。例如，可以在上述高熔点容器40内侧设置由硅化高熔点材料制成的层。
除此之外，只要采用在加热处理时在高熔点容器40内产生含有Si元素的气相物质的蒸气压的结构即可。
<计量步骤S20>
计量步骤S20包括：测量外延层20的多个测量点P处的载流子浓度的测量步骤S21；以及根据多个测量点P的结果计算平均值和标准偏差的计算步骤S22。
作为测量步骤S21中的载流子浓度的测量方法，可以采用拉曼光谱或电容(C-V)测量。此外，当然可以采用任何能够测量外延层20的载流子浓度的方法。
在测量步骤S21中，如图4所示，期望将外延层20的整个区域划分为多个分区来设置任意区域A，并针对每个这种任意区域A配置测量点P。期望的是，在这种任意区域A中设置至少五个以上的分区，并且图5示出了设置九个任意区域A的示例。
此外，在图4中，扇形任意区域A被设置在同心圆上，但是它们可以被设置为任何形状或面积，例如格子状或螺旋状。
计算步骤S22是根据在测量步骤S21中得到的多个测量点P的载流子浓度来计算平均值和标准偏差的步骤。此外，可以通过将所获得的标准偏差除以平均值来计算变异系数。这样，通过使用多个测量点P的结果计算标准偏差和变异系数，可以量化外延层20中载流子浓度的变化并确定基板是否适合制造半导体装置。
根据本实施例的用于均匀化外延层的载流子浓度的方法，通过包括在平衡蒸气压环境下生长外延层20的生长步骤S10来抑制外延层20的载流子浓度的变化。
此外，根据本发明的生长步骤S10可以包括在平衡蒸气压环境下生长至少一个外延层20的步骤。因此，当通过改变生长条件来生长两层外延层20时，可以通过在平衡蒸气压环境下生长其中一层来使载流子浓度均匀化。
图5是示出使外延层的载流子浓度均匀化的方法的另一实施例的说明图。此外，与先前实施例中所示的配置基本相同的组件被赋予相同的附图标记以简化其说明。
根据该另一实施例的使外延层的载流子浓度均匀化的方法包括：在主体层10上生长外延层20的生长步骤S10，并且该生长步骤S10包括：在平衡蒸气压环境下生长n+型或n-型第一外延层21的第一生长步骤S11；以及生长掺杂浓度低于体层10的n-型第二外延层22的第二生长步骤S12。
即，如图4所示，另一实施例的外延层20包括主体层10、载流子浓度均匀化的第一外延层21以及掺杂剂浓度低于主体层10的第二外延层22。
在第一生长步骤S11中，可以生长具有与n+型主体层10相同的掺杂剂浓度的n+型第一外延层21，或者可以生长具有比主体层10低的掺杂剂浓度的n-型第一外延层21。即，第一外延层21中的掺杂剂浓度优选为1×1017cm-3以下，更优选为1×1016cm-3以下，进一步优选为1×1015cm-3以下，此外，优选为1×1017cm-3以上，更优选为1×1018cm-3以上，进一步优选为1×1019cm-3以上。作为该第一生长步骤S11的生长方法，可以采用与前述实施例相同的方法。
第一外延层21是载流子浓度的变化被抑制的层。第一外延层21的载流子浓度的标准偏差优选为1.0×1017cm-3以下，更优选为5.0×1016cm-3以下，进一步优选为3.0×1016cm-3以下，进一步优选为2.0×1016cm-3以下，进一步优选为1.0×1016cm-3以下，进一步优选为5.0×1015cm-3以下，进一步优选为3.0×1015cm-3以下。
另外，第一外延层21的面内的载流子浓度的变动系数(标准偏差/平均值)的值优选为0.05以下，更优选为0.04以下，进一步优选为0.04以下，进一步优选为0.02以下，进一步优选为0.01以下。
第二生长步骤S12可以采用与先前的第一生长步骤S11不同的生长方法。例如，可以采用物理气相沉积法(PVD法)、化学气相沉积法(CVD法)等公知的成膜方法。
第二外延层22中的掺杂剂浓度优选为低于1×1017cm-3，更优选为1×1016cm-3以下，进一步优选为1×1015cm-3以下。
《半导体基板》
根据本发明的半导体基板是使用上述用于使外延层的载流子浓度均匀化的方法制造的基板100、101，并且包括具有载流子浓度均匀化的外延层20。此外，在制造基板的过程中，当去除所有主体层10时，半导体基板由外延层20组成。
如图1所示，根据本实施例的半导体基板100具有载流子浓度均匀化的一层外延层20。在该外延层20中，面内方向上的载流子浓度的变化被抑制。具体而言，外延层20的载流子浓度的标准偏差优选为1.0×1017cm-3以下，更优选为5.0×1016cm-3以下，进一步优选为3.0×1016cm-3以下，进一步优选为2.0×1016cm-3以下，进一步优选为1.0×1016cm-3以下，进一步优选为5.0×1015cm-3以下，进一步优选为3.0×1015cm-3以下。
另外，外延层20的面内的载流子浓度的变动系数(标准偏差/平均值)的值优选为0.05以下，更优选为0.04以下，进一步优选为0.04以下，进一步优选为0.02以下，进一步优选为0.01以下。
此外，如图4所示，平均值和标准偏差是通过在多个测量点P处测量外延层20的载流子浓度并根据这多个测量点P的结果计算平均值和标准偏差来获得的。另外，在图4中，将外延层20的整个区域划分为9个分区来设定任意区域A，并针对每个任意区域A配置测量点P。
外延层20的掺杂剂的浓度优选为低于1×1017cm-3，更优选为1×1016cm-3以下，进一步优选为1×1015cm-3以下。
此外，如图5所示，根据另一实施例的基板101包括具有载流子浓度均匀化的第一外延层21和具有比主体层10更低的掺杂剂浓度的第二外延层22。
第一外延层21可以是具有与主体层10相同的掺杂剂浓度的n+型外延层，或者可以是具有比主体层10低的掺杂剂浓度的n-型外延层。即，第一外延层21的掺杂剂浓度优选为1×1017cm-3以下，更优选为1×1016cm-3以下，进一步优选为1×1015cm-3以下，此外，更优选为1×1017cm-3以上，更优选为1×1018cm-3以上，进一步优选为1×1019cm-3以上。
在第一外延层21中，面内方向上的载流子浓度的变化被抑制。具体而言，在第一外延层21的面内多点测量的载流子浓度的标准偏差优选为1.0×1017cm-3以下，更优选为5.0×1016cm-3以下，进一步优选为3.0×1016cm-3以下、进一步优选为2.0×1016cm-3以下，进一步优选为1.0×1016cm-3以下，进一步优选为5.0×1015cm-3以下、进一步优选为3.0×1015cm-3以下。
另外，第一外延层21的面内的载流子浓度的变动系数(标准偏差/平均值)的值优选为0.05以下，更优选为0.04以下，进一步优选为0.03以下，进一步优选为0.02以下，进一步优选为0.01以下。
第二外延层22的掺杂剂浓度优选为低于1×1017cm-3，更优选为1×1016cm-3以下，进一步优选为1×1015cm-3以下。
主体层10的直径优选为4英寸以上，更优选为6英寸以上，进一步优选为8英寸以上。
《半导体装置的制造方法》
图6是示出根据实施例的半导体装置的制造方法的说明图。图7是示出根据另一实施例的制造碳化硅半导体装置的方法的说明图。此外，与先前实施例中所示的配置基本相同的组件被赋予相同的附图标记以简化其说明。
如图6和图7所示，根据本实施例和其他实施例的半导体装置的制造方法包括：在平衡蒸气压环境下在主体层10上生长外延层20的生长步骤S10；以及在具有外延层20的半导体基板的至少一部分中形成器件区域50的器件形成步骤S30。
此外，器件区域50具有用作半导体装置所需的结构，并且至少包括掺杂区域51、绝缘膜52和电极53。
<器件形成步骤S30>
器件形成步骤S30例如包括：在具有外延层20的基板上形成电路图案的图案化步骤S31；使用该电路图案将掺杂区域51引入到基板中的掺杂步骤S32；形成绝缘膜52的绝缘膜形成步骤S33；以及形成电极53的电极形成步骤S34。
图案化步骤S31例如包括涂覆光致抗蚀剂的抗蚀剂涂覆步骤、通过光掩模将光致抗蚀剂曝光的曝光步骤、将曝光的光致抗蚀剂显影的显影步骤、以及蚀刻光致抗蚀剂下方的暴露表面的选择性蚀刻步骤。通过这些步骤，可以在基板上形成电路图案。
掺杂步骤S32可以包括例如：用作为离子化的掺杂剂原子的掺杂剂离子照射基板的离子注入步骤；以及对用掺杂剂离子照射的基板进行热处理和激活处理的激活步骤。
这是通过重复该图案形成步骤S31和掺杂步骤S32来形成掺杂区域51的步骤。作为掺杂区域51，例如包括以下中的至少一种：n型或p型阱区511、n型或p型接触区512、n型或p型漂移区、本体区、基极区、源极区、集电极区、场截止区、柱区、缓冲区、复合促进区或掩埋区。
绝缘膜形成步骤S33是形成绝缘膜52的步骤。作为绝缘膜52，例如包括以下中的至少一种：栅极绝缘膜、用于元件分离的层间绝缘膜、或者用于调整栅电极中的平带电压等的覆盖层。
电极形成步骤S34是形成用作半导体装置的电极53的步骤。作为该电极53，例如包括以下中的至少一种：栅极电极531、源极电极532、漏极电极533、基极电极、发射极电极、集电极电极、阳极电极、阴极电极、欧姆电极或肖特基电极。
此外，器件形成步骤S30还可以包括从背面去除主体层10的至少一部分的去除步骤S35。通过以这种方式去除部分或全部主体层10，可以减小作为导电层的主体层10的厚度，从而有助于降低导通电阻。去除步骤S35可以采用任何减小主体层10的厚度的方法，其示例包括公知的研磨方法、抛光方法、蚀刻方法等。
《半导体装置》
根据本发明的半导体装置是使用上述使外延层的载流子浓度均匀化的方法制造的半导体装置200、201，并且包括载流子浓度均匀化的外延层(外延层20或第一外延层21)和器件区域50。
在外延层(外延层20或第一外延层21)中，面内方向上的载流子浓度的变化被抑制。具体而言，外延层的载流子浓度的标准偏差优选为1.0×1017cm-3以下，更优选为5.0×1016cm-3以下，进一步优选为3.0×1016cm-3以下，进一步优选为2.0×1016cm-3以下，进一步优选为1.0×1016cm-3以下，进一步优选为5.0×1015cm-3以下，进一步优选为3.0×1015cm-3以下。
另外，外延层面内的载流子浓度的变动系数(标准偏差/平均值)的值优选为0.05以下，更优选为0.04以下，进一步优选为0.03以下，进一步优选为0.02以下，进一步优选为0.01以下。
根据这些实施例的半导体装置200、201具有载流子浓度变化极小的外延层(外延层20或第一外延层21)，因此可以抑制阈值电压和导通电阻的变化，并抑制载流能力的下降。此外，可以抑制由于电流集中在特定位置而对半导体装置造成的损坏。
此外，半导体装置包括例如肖特基势垒二极管、结势垒肖特基二极管、晶闸管、双极结晶体管和PiN二极管。
[实施例]
以下，基于实施例和比较例对本发明进行更具体的说明。另外，本发明并不限定于以下的内容。
以下实施例中使用的装置是专利文献2中记载的装置，并且使用包括主体容器30、高熔点容器40、以及容纳主体容器30和高熔点容器40并以能够形成温度梯度的方式进行加热的加热炉的装置。
在实施例1至5中，对直径为4英寸、向<11-20>方向倾斜4度的碳化硅基板执行在SiC-C平衡蒸气压环境下生长外延层20的生长步骤S10。此后，对生长的外延层20执行计量载流子浓度的平均值和标准偏差的计量步骤S20。
在比较例1至5中，对直径为4英寸、向<11-20>方向倾斜4度的碳化硅基板执行计量载流子浓度的平均值和标准偏差的计量步骤S20。
(生长步骤S10)
在生长步骤S10中，将碳化硅基板容纳在主体容器30中，并且将主体容器30进一步容纳在高熔点容器40中，并使用加热炉在1900℃下加热。
作为主体容器30，使用由多晶SiC制成的容器。配置有碳化硅基板的主体容器30内的原子比Si/C为1。具体地，由于满足化学计量比1:1的碳化硅基板被配置在满足化学计量比1:1的多晶SiC主体容器30内，因此主体容器30内的原子比Si/C为1。这样，通过对容器内的原子比Si/C为1的主体容器30进行加热，在SiC-C平衡蒸气压环境下生长外延层20。此外，在该示例中，外延层20在SiC-C平衡蒸气压环境下生长，但是即使采用SiC-Si平衡蒸气压环境也可以预期类似的效果。
作为高熔点容器40，使用内侧具有硅化钽层的由TaC制成的容器。被构成为通过在热处理时将来自硅化钽层的Si蒸气供给到高熔点容器40内而在高熔点容器40内形成Si蒸气压环境。
(计量步骤S20)
针对在生长步骤S10中生长的外延层20，在图5所示的9个测量点P处测量载流子浓度(测量步骤S21)。具体而言，在以下9个测量点P处测量载流子浓度：中心部的测量点P、将中心作为起点沿X方向40mm、20mm、-20mm、-40mm的位置处的测量点P以及沿Y方向40mm、20mm、-20mm、-40mm的位置处的测量点P。使用这些结果计算平均值、标准偏差和变异系数(计算步骤S22)。
实施例1至5和比较例1至5的结果示于表1。另外，表中的E+15表示×1015，表中的E+16表示×1016，表中的E+17表示×1018。
[表1]
如表1所示，根据比较例1至5的外延层的载流子浓度的标准偏差为1.0×1017cm-3以上，而根据实施例1至5的外延层的载流子浓度的标准偏差为1.0×1017cm-3以下。具体而言，根据实施例1至4的外延层的载流子浓度的标准偏差为2.0×1016cm-3以下，根据实施例5的外延层的载流子浓度的标准偏差为3.0×1016cm-3以下。由以上可知，通过在平衡蒸气压环境下进行生长步骤，能够得到载流子浓度的标准偏差为1.0×1017cm-3以下的外延层。
另外，如表1所示，根据比较例1至5的外延层的载流子浓度的变动系数为0.05以上，与此相对，根据实施例1至5的外延层的载流子浓度的变动系数为0.05以下。具体地，根据实施例3和实施例5的外延层的载流子浓度的变动系数为0.03以下，根据实施例1和2的外延层的载流子浓度的变动系数为0.02以下，根据实施例4的外延层的载流子浓度的变动系数为0.01以下。如上所述，可知通过包括在平衡蒸气压环境下生长的生长步骤，可以获得载流子浓度的变动系数为0.05以下的外延层。
即，在使用具有通过根据本发明的使外延层中的载流子浓度均匀化的方法生长的外延层的半导体基板制造的半导体装置中，能够抑制外延层中的载流子浓度的变化，并且可以抑制可能对半导体装置造成损坏的特定位置的电流集中。因此，可以提高半导体装置的成品率。
[符号说明]
100、101 半导体基板
200、201 半导体装置
10 主体层
20 外延层
21 第一外延层
22 第二外延层
30 主体容器
31 上容器
32 下容器
33 间隙
34 Si蒸气供给源
40 高熔点容器
41 上容器
42 下容器
43 间隙
44 Si蒸气供给源
50 器件区域
51 掺杂区域
52 绝缘膜
53 电极
S10 成长步骤
S20 计量步骤
S21 测量步骤
S22 计算步骤
S30 器件形成步骤。

Claims (17)

1.一种使外延层的载流子浓度均匀化的方法，所述方法包括：在平衡蒸气压环境下在主体层上生长外延层的生长步骤。
2.根据权利要求1所述的方法，其中，所述方法包括：计量所述载流子浓度的平均值和标准偏差的计量步骤。
3.根据权利要求2所述的方法，其中，所述计量步骤包括：测量所述外延层的多个测量点处的所述载流子浓度的测量步骤；以及
根据所述多个测量点的结果计算所述载流子浓度的平均值和标准偏差的计算步骤。
4.根据权利要求1至3中任一项所述的方法，其中，所述生长步骤是生长所述载流子浓度的变动系数为0.05以下的外延层的步骤。
5.根据权利要求1至3中任一项所述的方法，其中，所述生长步骤是生长所述载流子浓度的标准偏差为1×1017cm-3以下的外延层的步骤。
6.根据权利要求1至5中任一项所述的方法，其中，所述生长步骤是在具有至少4英寸以上的直径的主体层上生长所述外延层的步骤。
7.一种使用根据权利要求1至6中任一项所述的方法制造半导体基板的方法。
8.一种半导体基板，所述半导体基板为通过根据权利要求7所述的方法制造的半导体基板，并且
所述外延层中的所述载流子浓度的变动系数为0.05以下。
9.一种半导体基板，所述半导体基板为通过根据权利要求7所述的方法制造的半导体基板，
所述外延层中的所述载流子浓度的标准偏差为1×1017cm-3以下。
10.一种半导体基板，所述半导体基板具有载流子浓度的变动系数为0.05以下的外延层。
11.一种半导体基板，所述半导体基板具有载流子浓度标准偏差为1×1017cm-3以下的外延层。
12.一种根据权利要求8至11中任一项所述的基板，所述基板具有至少4英寸以上的直径。
13.一种半导体装置的制造方法，其特征在于，使用具有通过权利要求1至6中任一项所述的方法生长的外延层的半导体基板，其特征在于，包括：
一种半导体装置的制造方法，包括在基板的一部分中形成器件区域的器件形成步骤。
14.一种半导体装置，所述半导体装置为通过根据权利要求13所述的方法制造的半导体装置，
所述外延层的载流子浓度的变动系数为0.05以下。
15.一种半导体装置，所述半导体装置为通过根据权利要求13所述的方法制造的半导体装置，
所述外延层的载流子浓度的标准偏差为1×1017cm-3以下。
16.一种半导体装置，所述半导体装置具备载流子浓度的变动系数为0.05以下的外延层。
17.一种半导体装置，所述半导体装置具备载流子浓度的标准偏差为1×1017cm-3以下的外延层。
CN202280064829.0A 2021-10-05 2022-09-26 使外延层中的载流子浓度均匀化的方法以及通过该方法制造的结构 Pending CN118020143A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-164360 2021-10-05
JP2021164360 2021-10-05
PCT/JP2022/035762 WO2023058493A1 (ja) 2021-10-05 2022-09-26 エピタキシャル層のキャリア濃度を均一化する方法及びそれらの方法により作製された構造

Publications (1)

Publication Number Publication Date
CN118020143A true CN118020143A (zh) 2024-05-10

Family

ID=85804253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280064829.0A Pending CN118020143A (zh) 2021-10-05 2022-09-26 使外延层中的载流子浓度均匀化的方法以及通过该方法制造的结构

Country Status (4)

Country Link
JP (1) JPWO2023058493A1 (zh)
CN (1) CN118020143A (zh)
TW (1) TW202319573A (zh)
WO (1) WO2023058493A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6690282B2 (ja) * 2016-02-15 2020-04-28 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP7127283B2 (ja) 2018-01-05 2022-08-30 富士電機株式会社 炭化珪素半導体基板および炭化珪素半導体基板の製造方法
WO2020095872A1 (ja) 2018-11-05 2020-05-14 学校法人関西学院 ＳｉＣ半導体基板及びその製造方法及びその製造装置
US20210399095A1 (en) 2018-11-05 2021-12-23 Kwansei Gakuin Educational Foundation Sic semiconductor substrate, and, production method therefor and production device therefor
EP4209626A1 (en) * 2019-03-05 2023-07-12 Kwansei Gakuin Educational Foundation Sic epitaxial substrate manufacturing method and manufacturing device therefor

Also Published As

Publication number Publication date
TW202319573A (zh) 2023-05-16
WO2023058493A1 (ja) 2023-04-13
JPWO2023058493A1 (zh) 2023-04-13

Similar Documents

Publication Publication Date Title
Wong et al. Vertical β-Ga₂O₃ power transistors: A review
Chabak et al. Lateral β-Ga2O3 field effect transistors
Higashiwaki et al. State-of-the-art technologies of gallium oxide power devices
US7507650B2 (en) Process for producing Schottky junction type semiconductor device
Roccaforte et al. Surface and interface issues in wide band gap semiconductor electronics
US5709745A (en) Compound semi-conductors and controlled doping thereof
JP4021448B2 (ja) ショットキー接合型半導体装置の製造方法
US12009207B2 (en) Gallium nitride device for high frequency and high power applications
JP2015099932A (ja) 半導体装置
TW201620013A (zh) 半導體元件及其製造方法
JP2003318388A (ja) 半導体装置及びその製造方法
CN108463871A (zh) 碳化硅外延衬底及制造碳化硅半导体器件的方法
JPH0383332A (ja) 炭化珪素半導体装置の製造方法
Alema et al. Low resistance ohmic contact on epitaxial MOVPE grown β-Ga 2 O 3 and β-(Al x Ga 1− x) 2 O 3 films
US11094539B2 (en) Method for manufacturing nitride semiconductor substrate and nitride semiconductor substrate
EP3141635B1 (en) Semiconductor substrate, epitaxial wafer, and method for manufacturing epitaxial wafer
JP2020155687A (ja) 半導体エピタキシャルウェハ、半導体素子、および半導体エピタキシャルウェハの製造方法
CN112335057B (zh) 碳化硅外延衬底及碳化硅半导体器件
Tompkins et al. GaN power schottky diodes with drift layers grown on four substrates
CN103094073B (zh) 半绝缘碳化硅衬底钛欧姆接触电极的制备方法
CN118020143A (zh) 使外延层中的载流子浓度均匀化的方法以及通过该方法制造的结构
WO2023058492A1 (ja) ドーパントの活性化率を向上させる方法及びそれらの方法により作製された構造
JP2007235162A (ja) ショットキー接合型半導体装置
JPH02253622A (ja) 炭化珪素半導体装置の製造方法
Gallagher et al. Reduced contact resistance in GaN using selective area Si ion implantation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication