JP7124018B2 - 回路素子及び薄膜基板実装方法 - Google Patents
回路素子及び薄膜基板実装方法 Download PDFInfo
- Publication number
- JP7124018B2 JP7124018B2 JP2020130617A JP2020130617A JP7124018B2 JP 7124018 B2 JP7124018 B2 JP 7124018B2 JP 2020130617 A JP2020130617 A JP 2020130617A JP 2020130617 A JP2020130617 A JP 2020130617A JP 7124018 B2 JP7124018 B2 JP 7124018B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film substrate
- circuit board
- printed circuit
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
Description
以下、本実施形態に係る回路素子10の構成と動作について図2を用いて具体的に示す。図2は、回路素子10の断面図である。回路素子10は、プリント基板20側が全て導体である接地面13、及びプリント基板20と反対側が回路パターン12である回路面(不図示)を有するパターン部17と、プリント基板20側が一部導体14a及び14bである下面(不図示)、プリント基板20と反対側が表面線路15である上面(不図示)、及び下面の導体14aと上面の表面線路15とを電気的に接続するスルーホール16を有するスルーホール部18と、パターン部17の回路パターン12とスルーホール部18の表面線路15とをワイヤボンディングで接続する接続部30と、を備える。
一枚の薄膜の基材11のうち、パターン部17に使用する基材11-2に相当する部分の一面の全てに導体を形成し、その面を接地面13とする。
一枚の薄膜の基材11を、パターン部17に使用する基材11-2並びにスルーホール部18に使用する基材11-1及び11-3の3つに分割する。なお、基材11は、回路面及び接地面13が絶縁となり、かつ、上面及び下面が絶縁となる素材及び厚さである。
前述したスルーホール部18の導体14aをプリント基板20の伝送線路21にはんだ32で接合する。また、スルーホール部18の導体14bは、プリント基板20のグランド22の端部にはんだ32で接合する。はんだ32での接合において、接合部付近にはんだ止め33を形成してもよい。はんだ止め33は、例えば、レジストである。
前述したパターン部17の接地面13をプリント基板20のグランド22の中央部に導電性接着剤31で接合する。
パターン部17の回路パターン12とスルーホール部18の表面線路15とをワイヤボンディングで接続する。
11:基材
12:回路パターン
13:接地面
14:導体
15:表面線路
16:スルーホール
17:パターン部
18:スルーホール部
20:プリント基板
21:伝送線路
22:グランド
30:接続部
31:導電性接着剤
32:はんだ
33:はんだ止め
Claims (6)
- 単一のプリント基板(20)と、
前記プリント基板(20)側が全て導体である接地面(13)、及び前記プリント基板と反対側が回路パターン(12)である回路面を有するパターン部(17)を含む前記プリント基板と線膨張差を有する第1の薄膜基板(11-2)と、
前記プリント基板側が一部導体(14a、14b)であって前記接地面より面積が小さい下面、前記プリント基板と反対側が表面線路(15)である上面、及び前記下面の前記導体と前記上面の前記表面線路とを電気的に接続するスルーホール(16)を有するスルーホール部(18)を含む前記プリント基板と線膨張差を有する第2の薄膜基板(11-1,11-3)と、
前記パターン部の前記回路パターンと前記スルーホール部の前記表面線路とをワイヤボンディングで接続する接続部(30)と、
を備え、
前記スルーホール部の前記下面の前記導体の金属面積比が、前記パターン部の前記接地面の金属面積比よりも小さく、
前記パターン部は、前記接地面と前記プリント基板とが導電性接着剤(31)で接合され、
前記スルーホール部は、前記下面の前記導体と前記プリント基板とがはんだ(32)で接合される回路素子。 - 前記第1の薄膜基板と、前記第2の薄膜基板の厚さは同一である
ことを特徴とする請求項1に記載の回路素子。 - 前記第2の薄膜基板の下面の前記導体は、前記第2の薄膜基板の下面の、前記第1の薄膜基板と反対側の端に沿って形成されている
ことを特徴とする請求項1又は2に記載の回路素子。 - 前記第2の薄膜基板の下面の前記導体は分離しており、前記スルーホール部の前記下面の前記導体のうち前記スルーホールと接続する導体(14a)は、前記プリント基板の上面の伝送線路(21)にはんだで接合され、前記スルーホール部の前記下面の前記導体のうち前記第1の薄膜基板側の導体(14b)は、前記プリント基板の上面のグランド(22)の端部にはんだで接合され、前記はんだでの接合部付近にはんだ止め(33)が形成されている
ことを特徴とする請求項3に記載の回路素子。 - プリント基板(20)側が一部導体(14a、14b)である下面、前記プリント基板と反対側が表面線路(15)である上面、及び前記下面の前記導体と前記上面の前記表面線路とを電気的に接続するスルーホール(16)を有するスルーホール部(18)を含む第2の薄膜基板(11-1,11-3)を、前記下面の前記導体と前記プリント基板とをはんだ(32)で接合して前記プリント基板に搭載するはんだ接合ステップと、
前記はんだ接合ステップの後に、前記プリント基板側が全て導体である接地面(13)、及び前記プリント基板と反対側が回路パターン(12)である回路面を有するパターン部(17)を含む第1の薄膜基板(11-2)を、前記接地面と前記プリント基板とを導電性接着剤(31)で接合して前記プリント基板に搭載する導電性接着剤接合ステップと、
前記導電性接着剤接合ステップの後に、前記パターン部の前記回路パターンと前記スルーホール部の前記表面線路とをワイヤボンディングで接続するワイヤボンディング接続ステップと、
を行う回路素子の製造方法。 - 前記はんだ接合ステップの前に、同一の基材を分割して、前記パターン部を含む第1の薄膜基板と、前記スルーホール部を含む第2の薄膜基板と、を作成する薄膜基板作成ステップを行う
ことを特徴とする請求項5に記載の回路素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020130617A JP7124018B2 (ja) | 2020-07-31 | 2020-07-31 | 回路素子及び薄膜基板実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020130617A JP7124018B2 (ja) | 2020-07-31 | 2020-07-31 | 回路素子及び薄膜基板実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022026921A JP2022026921A (ja) | 2022-02-10 |
JP7124018B2 true JP7124018B2 (ja) | 2022-08-23 |
Family
ID=80263870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020130617A Active JP7124018B2 (ja) | 2020-07-31 | 2020-07-31 | 回路素子及び薄膜基板実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7124018B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6529105B1 (en) | 2000-01-31 | 2003-03-04 | Thomson-Cfs | Process and device for bonding two millimeter elements |
EP1480264A1 (en) | 2003-05-21 | 2004-11-24 | Alps Electric Technology Centre (UK) Ltd. | Electrical circuit device |
JP2005209777A (ja) | 2004-01-21 | 2005-08-04 | Soshin Electric Co Ltd | 回路モジュール及びその製造方法 |
US20090057872A1 (en) | 2007-08-29 | 2009-03-05 | Ehlers Eric R | Through-Chip Via Interconnects for Stacked Integrated Circuit Structures |
US20090256266A1 (en) | 2008-04-10 | 2009-10-15 | Sierra Monolithics, Inc. | Apparatus and method for a chip assembly including a frequency extending device |
JP2016140045A (ja) | 2015-01-29 | 2016-08-04 | 京セラ株式会社 | 電子素子実装用基板および電子装置 |
JP2016181737A (ja) | 2015-03-23 | 2016-10-13 | アンリツ株式会社 | 伝送線路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3764589B2 (ja) * | 1998-07-13 | 2006-04-12 | 三菱電機株式会社 | 表面実装型の半導体装置、及び、該半導体装置を実装した基板 |
JP2003060116A (ja) * | 2001-08-20 | 2003-02-28 | Tdk Corp | 高周波回路基板 |
JP5551123B2 (ja) * | 2011-07-20 | 2014-07-16 | アンリツ株式会社 | 高周波スイッチ及びその製造方法 |
-
2020
- 2020-07-31 JP JP2020130617A patent/JP7124018B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6529105B1 (en) | 2000-01-31 | 2003-03-04 | Thomson-Cfs | Process and device for bonding two millimeter elements |
EP1480264A1 (en) | 2003-05-21 | 2004-11-24 | Alps Electric Technology Centre (UK) Ltd. | Electrical circuit device |
JP2005209777A (ja) | 2004-01-21 | 2005-08-04 | Soshin Electric Co Ltd | 回路モジュール及びその製造方法 |
US20090057872A1 (en) | 2007-08-29 | 2009-03-05 | Ehlers Eric R | Through-Chip Via Interconnects for Stacked Integrated Circuit Structures |
US20090256266A1 (en) | 2008-04-10 | 2009-10-15 | Sierra Monolithics, Inc. | Apparatus and method for a chip assembly including a frequency extending device |
JP2016140045A (ja) | 2015-01-29 | 2016-08-04 | 京セラ株式会社 | 電子素子実装用基板および電子装置 |
JP2016181737A (ja) | 2015-03-23 | 2016-10-13 | アンリツ株式会社 | 伝送線路 |
Also Published As
Publication number | Publication date |
---|---|
JP2022026921A (ja) | 2022-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6929283B2 (ja) | 高周波用セラミックス基板および高周波用半導体素子収納パッケージ | |
JP4815245B2 (ja) | ロウ付け式で配設された端子要素を有するパワー半導体モジュール | |
JP7049500B2 (ja) | 半導体素子実装用基板および半導体装置 | |
JP2010199216A (ja) | 部品実装構造及び部品実装方法 | |
JPH0636463B2 (ja) | プリント回路板 | |
KR100762395B1 (ko) | 고주파 임피던스 매칭이 가능한 인쇄회로기판 및 그 제조방법 | |
JP7124018B2 (ja) | 回路素子及び薄膜基板実装方法 | |
JP2002009217A (ja) | 樹脂封止型半導体装置 | |
JP2015015513A (ja) | Fpc基板及びその接続方法、ならびに電子部品収納用パッケージ | |
JP2006229101A (ja) | プリント基板 | |
WO2019050046A1 (ja) | 配線基板とフレキシブル基板の接続構造および電子部品収納用パッケージ | |
JP5721359B2 (ja) | 半導体装置用基体、およびそれを備えた半導体装置 | |
JP2007180308A (ja) | プリント配線基板 | |
TWI838384B (zh) | 用於將電子構件連接到安裝基板的方法及裝置 | |
WO2022036989A1 (zh) | 移动终端、软硬结合板及其制造方法 | |
JP2012142226A (ja) | 伝送コネクタ用の中継基板 | |
JP2009238926A (ja) | Tabテープおよびその製造方法 | |
JP4519102B2 (ja) | 導波管接続構造とその製造方法 | |
JP2003101177A (ja) | メタルコア配線板とその製造方法、及び、かかるメタルコア配線板を利用した回路部品 | |
JP2007109751A (ja) | 半導体装置の実装構造及び実装方法 | |
JP6474879B1 (ja) | 配線基板、及び、配線基板の製造方法 | |
TW201709788A (zh) | 柔性電路板及其製作方法 | |
JP2005217134A (ja) | 複合配線基板及び複合配線基板装置 | |
JP2005136339A (ja) | 基板接合方法およびその接合構造 | |
JP2002100841A (ja) | 多層回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220810 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7124018 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |