JP6474879B1 - 配線基板、及び、配線基板の製造方法 - Google Patents
配線基板、及び、配線基板の製造方法 Download PDFInfo
- Publication number
- JP6474879B1 JP6474879B1 JP2017229574A JP2017229574A JP6474879B1 JP 6474879 B1 JP6474879 B1 JP 6474879B1 JP 2017229574 A JP2017229574 A JP 2017229574A JP 2017229574 A JP2017229574 A JP 2017229574A JP 6474879 B1 JP6474879 B1 JP 6474879B1
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- wiring board
- group
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Details Of Aerials (AREA)
Abstract
【解決手段】配線基板(1)は、基板(11)と、基板(11)の第1主面に形成された電極群(12)と、を備えている。基板(11)の第2主面は、平坦である。基板(11)の第2主面から各電極(12_i)の頭頂部までの高さは、各電極(12_i)の厚み(Bi)と該電極周辺の基板(11)の厚み(Ai)との和の最大値(Smax=A1+B1)よりも小さい。
【選択図】図1
Description
本発明の一実施形態に係る配線基板1の構成について、図1を参照して説明する。図1において、(a)は、配線基板1の第1主面側の構成を示す平面図であり、(b)は、配線基板1の第2主面側の構成を示す平面図である。(c)は、配線基板1の好ましい構成を示す断面図であり、(d)は、配線基板1の更に好ましい構成を示す断面図である。
本発明の一実施形態に係る製造方法S1について、図2を参照して説明する。図2は、製造方法S1の流れを示すフローチャートである。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
11 基板
12 電極群
13 配線群
14 アンテナ素子群
2 集積回路
21 端子群
S1 配線基板の製造方法
S11 加熱工程
S12 矯正工程
S13 冷却工程
Claims (6)
- 熱可塑性を有する基板と、
上記基板の第1主面に形成された複数の電極からなる電極群と、
複数の端子からなる端子群を有する集積回路と、を備え、
上記基板の第2主面から上記電極群に含まれる各電極の頭頂部までの高さは、上記電極群に含まれる各電極の厚みと該電極周辺の上記基板の厚みとの和の最大値よりも小さく、
上記電極群に含まれる各電極は、半田又は銀ペーストのみを介して、上記端子群に含まれる端子に接合されており、
上記複数の電極のうち、少なくとも何れか1つの電極の厚みは、他の電極の厚みと異なっている、
ことを特徴とする配線基板。 - 上記基板の第2主面から上記電極群に含まれる各電極の頭頂部までの高さは、上記電極群に含まれる各電極の厚みと該電極周辺の上記基板の厚みとの和の最小値以下に揃っている、
ことを特徴とする請求項1に記載の配線基板。 - 上記基板の第1主面又は第2主面に形成された、複数の配線からなる等長配線群を更に備え、
上記電極群に含まれる各電極は、上記等長配線群に含まれる配線に接続されている、
ことを特徴とする請求項1又は2に記載の配線基板。 - 上記基板の第1主面又は第2主面に形成された複数のアンテナ素子からなるアンテナ素子群を更に備え、
上記電極群に含まれる各電極は、上記等長配線群に含まれる配線を介して、上記アンテナ素子群に含まれるアンテナ素子に接続されている、
ことを特徴とする請求項3に記載の配線基板。 - 熱可塑性を有する基板と上記基板の第1主面に形成された複数の電極からなる電極群と複数の端子からなる端子群を有する集積回路とを備え、上記電極群に含まれる各電極は、半田又は銀ペーストのみを介して、上記端子群に含まれる端子に接合されている配線基板の製造方法であって、
上記配線基板を加熱する加熱工程と、
加熱された上記配線基板を互いに平行な2枚の平坦面で挟み込み、上記2枚の平坦面の間の距離が上記電極群に含まれる各電極の厚みと該電極周辺の上記基板の厚みとの和の最大値よりも小さくなるまで、上記2枚の平坦面を近づける矯正工程と、を含んでおり、
上記複数の電極のうち、少なくとも何れか1つの電極の厚みは、他の電極の厚みと異なっている、
ことを特徴とする、配線基板の製造方法。 - 上記矯正工程は、加熱された上記配線基板を互いに平行な2枚の平坦面で挟み込み、上記2枚の平坦面の間の距離が上記電極群に含まれる各電極の厚みと該電極周辺の上記基板の厚みとの和の最小値以下になるまで、上記2枚の平坦面を近づける工程である、
ことを特徴とする請求項5に記載の配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017229574A JP6474879B1 (ja) | 2017-11-29 | 2017-11-29 | 配線基板、及び、配線基板の製造方法 |
PCT/JP2018/042435 WO2019107183A1 (ja) | 2017-11-29 | 2018-11-16 | 配線基板、及び、配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017229574A JP6474879B1 (ja) | 2017-11-29 | 2017-11-29 | 配線基板、及び、配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6474879B1 true JP6474879B1 (ja) | 2019-02-27 |
JP2019102549A JP2019102549A (ja) | 2019-06-24 |
Family
ID=65516941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017229574A Active JP6474879B1 (ja) | 2017-11-29 | 2017-11-29 | 配線基板、及び、配線基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6474879B1 (ja) |
WO (1) | WO2019107183A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004311926A (ja) * | 2002-10-07 | 2004-11-04 | Sony Corp | 多層プリント配線板、電子機器、多層プリント配線板の製造方法及びその製造装置 |
JP2009266979A (ja) * | 2008-04-24 | 2009-11-12 | Shinko Electric Ind Co Ltd | 半導体装置 |
JP5971566B2 (ja) * | 2011-12-07 | 2016-08-17 | パナソニックIpマネジメント株式会社 | 無線モジュール |
-
2017
- 2017-11-29 JP JP2017229574A patent/JP6474879B1/ja active Active
-
2018
- 2018-11-16 WO PCT/JP2018/042435 patent/WO2019107183A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004311926A (ja) * | 2002-10-07 | 2004-11-04 | Sony Corp | 多層プリント配線板、電子機器、多層プリント配線板の製造方法及びその製造装置 |
JP2009266979A (ja) * | 2008-04-24 | 2009-11-12 | Shinko Electric Ind Co Ltd | 半導体装置 |
JP5971566B2 (ja) * | 2011-12-07 | 2016-08-17 | パナソニックIpマネジメント株式会社 | 無線モジュール |
Also Published As
Publication number | Publication date |
---|---|
JP2019102549A (ja) | 2019-06-24 |
WO2019107183A1 (ja) | 2019-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6580316B2 (en) | Power transistor module, power amplifier and methods in the fabrication thereof | |
JPH057057A (ja) | フレキシブル配線基板 | |
CN210042392U (zh) | 多层基板连接体以及传输线路器件 | |
JP6380716B1 (ja) | 多層基板、多層基板の回路基板への実装構造、および多層基板の製造方法 | |
WO2019098012A1 (ja) | 樹脂多層基板、電子部品およびその実装構造 | |
US10285269B2 (en) | Multilayer substrate and manufacturing method for the multilayer substrate | |
JP6474879B1 (ja) | 配線基板、及び、配線基板の製造方法 | |
JP4051989B2 (ja) | 多層配線基板の製造方法 | |
US10629350B2 (en) | Flexible inductor | |
JP6554268B2 (ja) | 平坦化カバー層構造体を有するフレキシブル回路板 | |
US10709020B2 (en) | Component-embedded substrate and method for manufacturing component-embedded substrate | |
JP2008166413A (ja) | フレキシブル基板とその製造方法 | |
WO2018097113A1 (ja) | 多層基板、多層基板の回路基板への実装構造、多層基板の実装方法および多層基板の製造方法 | |
JP2008118155A (ja) | 半導体装置用パッケージ | |
JPWO2017212966A1 (ja) | フレキシブルプリント基板 | |
JP2013145847A (ja) | プリント配線板及び該プリント配線板の製造方法 | |
WO2020067320A1 (ja) | 樹脂多層基板 | |
JP2009099600A (ja) | 受動素子シート、これを実装した回路配線基板及びその製造方法 | |
JP4093425B2 (ja) | 積層基板の製造方法 | |
JP7124018B2 (ja) | 回路素子及び薄膜基板実装方法 | |
WO2020230778A1 (ja) | 樹脂多層基板及び電子部品 | |
JP2011253926A (ja) | 両面フレキシブルプリント配線板、接続構造、電子機器 | |
CN217405406U (zh) | 多层基板 | |
JP2001015922A (ja) | プリント配線基板の製造方法 | |
JP7234651B2 (ja) | 多層基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180627 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180627 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180724 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190122 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190130 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6474879 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |