JP7120918B2 - 調整可能な電圧範囲用の電圧増幅器 - Google Patents
調整可能な電圧範囲用の電圧増幅器 Download PDFInfo
- Publication number
- JP7120918B2 JP7120918B2 JP2018500547A JP2018500547A JP7120918B2 JP 7120918 B2 JP7120918 B2 JP 7120918B2 JP 2018500547 A JP2018500547 A JP 2018500547A JP 2018500547 A JP2018500547 A JP 2018500547A JP 7120918 B2 JP7120918 B2 JP 7120918B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifier
- voltage
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/188—Multi-path, i.e. having a separate analogue/digital converter for each possible range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
- H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45696—Indexing scheme relating to differential amplifiers the LC comprising more than two resistors
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Description
米国特許出願第2014/0232577号は、第1のおよび第2のアナログ・デジタル変換セルならびに制御ユニットを含むアナログ・デジタル変換器を開示している。制御ユニットは、モードを指定する信号が第1のモードを表示するとき、同じ電圧範囲に対する第1および第2の入力範囲を生成し、異なる位相で第1および第2のタイミング要素を生成する制御信号を生成するように構成される。制御ユニットはまた、モードを指定する信号が第2のモードを表示するとき、連続電圧範囲に対する第1および第2の入力範囲を生成し、同一位相で第一および第二のタイミング要素を生成する別の制御信号を生成するように構成される。
国際公開第WO2004/051858号は、入力電圧をデジタル出力信号に変換するための方法、装置およびシステムを開示している。1つ以上の(フラッシュ型)アナログ・デジタル変換器での基準電圧との比較により、入力電圧を表すデジタル出力信号を生成する。2つ以上のアナログ・デジタル変換器が使用される場合、アナログ・デジタル変換器は線形である。
入力電圧信号の第1の範囲が増幅回路の第1の動作点との第1の規定関係で位置付けられるように入力電圧信号を変換するステップと、
入力電圧信号の第2の範囲が増幅回路の第2の動作点との第2の規定関係で位置付けられるように入力電圧信号を変換するステップと、
第1の範囲を第1の出力信号に線形に変換するステップと、
第2の範囲を第2の出力信号に線形に変換するステップと、
を含む。
第1の出力信号をデジタル化するステップと、
第2の出力信号をデジタル化するステップと、
を追加で含む。
式中、Routputは出力基準抵抗137を表し、Vrefoutputは出力基準電圧135を表す。したがって、第1の電圧増幅器100の動作点は、入力基準抵抗121、入力基準電圧133、出力基準抵抗137、および出力基準電圧135によって、1つの入力基準信号10に対して本質的に自由に設定することができる。
12 第1の範囲
14 第2の範囲
20 信号振幅
30 時間軸
40 クロック
100、300 電圧増幅器
110 制御段
111 第1の入力基準電圧
112 第2の入力基準電圧
113 第3の入力基準電圧
114 第4の入力基準電圧
115 入力電圧
120、330 入力基準抵抗器配置
121 入力基準抵抗
122 第1の入力基準抵抗
123 第2の入力基準抵抗
124 第3の入力基準抵抗
125 第4の入力基準抵抗
126 第5の入力基準抵抗
127 第6の入力基準抵抗
128 第7の入力基準抵抗
129 第8の入力基準抵抗
130 増幅回路
131 バイアス電圧
133 入力基準電圧
135 出力基準電圧
137 出力基準抵抗
140 第1の増幅器
142 第1の負帰還抵抗
144 第1の増幅抵抗
146 第1の増幅バイアス電圧
150 第2の増幅器
152 第2の負帰還抵抗
154 第2の増幅抵抗
156 第2の増幅バイアス電圧
191 第1の出力信号
192 第2の出力信号
193 第3の出力信号
194 第4の出力信号
310 バイアス
320 入力バッファ
340 制御ユニットの入力
350 出力
360 出力抵抗器配置
370 制御ユニットの出力
422 第1の出力信号の非線形部
424 第1の出力信号の線形部
432 第2の出力信号の非線形部
434 第2の出力信号の線形部
500 アナログ・デジタル変換器の回路配置
510 アナログ・デジタル変換器
515 基準電圧
525 接地
531 デジタル信号
710 第1の範囲の変換
720 第2の範囲の変換
730 第1の範囲の線形変換
740 第2の範囲の線形変換
Claims (13)
- 調整可能な電圧範囲用の電圧増幅器(100、300)であって、
前記電圧増幅器(100、300)は入力電圧信号(10)に対する少なくとも第1の動作点および第2の動作点を有するものであり、
前記電圧増幅器(100、300)は前記第1の動作点によって前記入力電圧信号(10)の第1の範囲(12)を第1の出力信号(191)に線形に変換するように構成されるものであり、
前記電圧増幅器(100、300)はまた、前記第2の動作点によって前記入力電圧信号(10)の第2の範囲(14)を第2の出力信号(192)に線形に変換するように構成されるものであり、
前記電圧増幅器(100、300)は制御段(110)、少なくとも1つの入力基準抵抗器配置(120、330)、および増幅回路(130)を有するものであり、
前記制御段(110)は、前記入力電圧信号(10)を入力電流信号に変換するように構成され、前記入力基準抵抗器配置(120、330)は、前記入力電圧信号(10)の前記第1の範囲(12)の出力波形である第1の表示、および前記入力電圧信号(10)の前記第2の範囲(14)の出力波形である第2の表示を提供するために前記入力電流信号を使用するように構成され、その結果、前記第1の表示は前記入力電圧信号(10)に対する前記第1の動作点を含み、前記第2の表示は前記入力電圧信号(10)に対する前記第2の動作点を含むものであり、
前記増幅回路(130)は、前記第1の表示を前記第1の出力信号(191)に、かつ前記第2の表示を前記第2の出力信号(192)に変換するように構成されるものであり、
前記電圧増幅器(100、300)は、前記第1の動作点および前記第2の動作点を同時に提供するように構成されるものである、電圧増幅器(100、300)。 - 前記電圧増幅器(100、300)は、前記第1の動作点および前記第2の動作点は別として、追加の動作点が前記入力電圧信号(10)に対して設定され得るように可変動作点を有するものである、請求項1に記載の電圧増幅器(100、300)。
- 前記第1の動作点および前記第2の動作点は、前記入力電圧信号(10)の前記第1の範囲(12)および前記入力電圧信号(10)の前記第2の範囲(14)が少なくとも1つの共有値を有するように設定されるものである、請求項1に記載の電圧増幅器(100、300)。
- 前記入力電圧信号(10)の前記第1の範囲(12)および前記入力電圧信号(10)の前記第2の範囲(14)は互いに隣接するものである、請求項3に記載の電圧増幅器(100、300)。
- 前記電圧増幅器(100、300)は、前記入力電圧信号(10)の前記第1の範囲(12)に対する所定の第1の増幅率によって前記第1の出力信号(191)を増幅するように構成されるものであり、
前記電圧増幅器(100、300)は、前記入力電圧信号(10)の前記第2の範囲に対する所定の第2の増幅率によって前記第2の出力信号(192)を増幅するように構成されるものである、請求項1~4のいずれか一項に記載の電圧増幅器(100、300)。 - 前記増幅回路(130)は、前記第1の表示を第1の出力電流に、かつ前記第2の表示を第2の出力電流に変換するように構成されるものであり、
前記増幅回路(130)はまた、第1の出力基準抵抗(137)を介して、前記第1の出力電流の電圧降下として前記第1の出力信号(191)を発するように、かつ第2の出力基準抵抗(137)を介して、前記第2の出力電流の電圧降下として前記第2の出力信号を発するように構成されるものである、請求項5に記載の電圧増幅器(100、300)。 - 前記増幅回路(130)は、前記入力電流信号に対する規定の第1の電流増幅率によって前記第1の出力電流を増幅し、かつ前記入力電流信号に対する規定の第2の電流増幅率によって前記第2の出力電流を増幅するように構成されるものである、請求項6に記載の電圧増幅器(100、300)。
- 前記増幅回路(130)は、少なくとも第1の増幅器(140)および第2の増幅器(150)を有するものであり、
前記第1の増幅器は、第1の負帰還(142)によって前記第1の表示を前記第1の出力信号(191)に変換するように構成されるものであり、
前記第2の増幅器(150)は、第2の負帰還(152)によって前記第2の表示を前記第2の出力信号(192)に変換するように構成されるものである、請求項1に記載の電圧増幅器(100、300)。 - 前記第1の負帰還(142)は、前記第2の負帰還(152)に等しいものであり、
前記電圧増幅器(100、300)は、前記第1の増幅器(140)を使用する第1の増幅率によって前記第1の出力信号(191)を増幅するように構成されるものであり、
前記電圧増幅器(100、300)はまた、前記第2の増幅器(150)を使用する第2の増幅率によって前記第2の出力信号(192)を増幅するように構成され、前記第1の増幅率は、前記第2の増幅率と同じである、請求項8に記載の電圧増幅器(100、300)。 - 請求項1~9のいずれか一項に記載の少なくとも1つの電圧増幅器(100、300)、および少なくとも1つのアナログ・デジタル変換器(510)を備えるアナログ・デジタル変換器の回路配置(500)であって、
前記アナログ・デジタル変換器(510)は、少なくとも前記第1の出力信号(191)を第1のデジタル信号(531)に変換し、かつ少なくとも前記第2の出力信号(192)を第2のデジタル信号(531)に変換するように構成されるものである、アナログ・デジタル変換器の回路配置(500)。 - 前記第1のデジタル信号(531)は、前記第1のデジタル信号(531)が第1の値を有するとき、前記入力電圧信号(10)の第1の線形変換範囲を表すものであり、
前記第1の値は第1の最小デジタル値より大きく、第1の最大デジタル値より小さいものであり、
前記第2のデジタル信号(531)は、前記第2のデジタル信号が第2の値を有するとき、前記入力電圧信号(10)の第2の線形変換範囲を表すものであり、
前記第2の値は第2の最小デジタル値より大きく、第2の最大デジタル値より小さいものである、請求項10に記載のアナログ・デジタル変換器の回路配置(500)。 - 調整可能な電圧範囲用の電圧増幅のための方法であって、
入力電圧信号(10)の第1の範囲(12)が増幅回路(130)の第1の動作点との第1の規定関係で位置付けられるように前記入力電圧信号(10)を変換するステップであって、前記入力電圧信号(10)は入力電流信号に変換され、前記入力電流信号によって、前記入力電圧信号(10)の前記第1の範囲の出力波形である第1の表示が提供され、その結果、前記第1の表示は前記入力電圧信号(10)に対する前記第1の動作点を含む、ステップと、
前記入力電圧信号(10)の第2の範囲(14)が前記増幅回路(130)の第2の動作点との第2の規定関係で位置付けられるように前記入力電圧信号(10)を変換するステップであって、前記入力電流信号によって、前記入力電圧信号(10)の前記第2の範囲の出力波形である第2の表示が提供され、その結果、前記第2の表示は前記入力電圧信号(10)に対する前記第2の動作点を含む、ステップと、
前記第1の表示によって前記第1の範囲(12)を第1の出力信号(191)に線形に変換するステップと、
前記第2の表示によって前記第2の範囲(14)を第2の出力信号(192)に線形に変換するステップと、
前記第1の動作点および前記第2の動作点を同時に提供するステップと、を含む、方法。 - 請求項12に記載の前記五つのステップを含み、
前記第1の出力信号(191)をデジタル化するステップと、
前記第2の出力信号(192)をデジタル化するステップと、
をも含む、前記入力電圧信号(10)をデジタル化するための方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102015212842.3 | 2015-07-09 | ||
DE102015212842.3A DE102015212842A1 (de) | 2015-07-09 | 2015-07-09 | Spannungsverstärker für einen programmierbaren Spannungsbereich |
PCT/EP2016/065845 WO2017005743A1 (de) | 2015-07-09 | 2016-07-05 | Spannungsverstärker für einen programmierbaren spannungsbereich |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018519767A JP2018519767A (ja) | 2018-07-19 |
JP2018519767A5 JP2018519767A5 (ja) | 2019-06-06 |
JP7120918B2 true JP7120918B2 (ja) | 2022-08-17 |
Family
ID=56550185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018500547A Active JP7120918B2 (ja) | 2015-07-09 | 2016-07-05 | 調整可能な電圧範囲用の電圧増幅器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10340937B2 (ja) |
EP (1) | EP3320619B1 (ja) |
JP (1) | JP7120918B2 (ja) |
CN (1) | CN107852167B (ja) |
DE (1) | DE102015212842A1 (ja) |
WO (1) | WO2017005743A1 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185965A (ja) | 1999-12-27 | 2001-07-06 | Handotai Rikougaku Kenkyu Center:Kk | 半導体集積回路 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5231360A (en) * | 1992-06-17 | 1993-07-27 | Texas Instruments Incorporated | Multi-range voltage amplifier having multiplying digital/analog converters and programmable filter using multiplying DAC in feedback loop |
JPH077427A (ja) * | 1993-06-18 | 1995-01-10 | Nec Corp | A/d変換装置 |
JP3033673B2 (ja) * | 1995-04-21 | 2000-04-17 | 日本電気株式会社 | 電力増幅用の演算増幅回路 |
FR2755325A1 (fr) * | 1996-10-25 | 1998-04-30 | Philips Electronics Nv | Dispositif de conversion analogique/numerique a caracteristique de transfert programmable |
US6011422A (en) * | 1998-07-10 | 2000-01-04 | Delco Electronics Corporaiton | Integrated differential voltage amplifier with programmable gain and input offset voltage |
US6522489B1 (en) | 1999-12-21 | 2003-02-18 | Texas Instruments Incorporated | Efficient analog-to-digital converter for digital systems |
DE60321215D1 (de) | 2002-12-04 | 2008-07-03 | Nxp Bv | A/d-umsetzern des flash-typs |
CN100446423C (zh) * | 2004-03-12 | 2008-12-24 | 精拓科技股份有限公司 | 能隙参考电压电路装置 |
US7190291B2 (en) * | 2005-01-05 | 2007-03-13 | Artesyn Technologies, Inc. | Programmable error amplifier for sensing voltage error in the feedback path of digitially programmable voltage sources |
DE102005020319B4 (de) * | 2005-05-02 | 2010-06-17 | Infineon Technologies Ag | Verstärkeranordnung mit einem umschaltbaren Verstärkungsfaktor und Verfahren zum Verstärken eines zu verstärkenden Signals mit einem umschaltbaren Verstärkungsfaktor |
DE602005005823T2 (de) * | 2005-09-12 | 2009-05-07 | Rohde & Schwarz Gmbh & Co. Kg | Schneller Analog-Digital-Wandler |
US7315272B2 (en) * | 2005-10-27 | 2008-01-01 | Industrial Technology Research Institute | Inverter-based flash analog-to-digital converter using floating resistor ladder |
ATE419678T1 (de) * | 2006-02-17 | 2009-01-15 | Sicon Semiconductor Ab | Flexibler analog-digital-wandler |
US8193962B1 (en) | 2010-07-13 | 2012-06-05 | Sandia Corporation | High resolution A/D conversion based on piecewise conversion at lower resolution |
US8217822B2 (en) | 2010-11-09 | 2012-07-10 | Microsoft Corporation | Resolution enhancing analog-to-digital conversion |
US9041570B2 (en) * | 2011-09-30 | 2015-05-26 | Nec Corporation | Analog-to-digital converter and analog-to-digital conversion method |
-
2015
- 2015-07-09 DE DE102015212842.3A patent/DE102015212842A1/de not_active Withdrawn
-
2016
- 2016-07-05 JP JP2018500547A patent/JP7120918B2/ja active Active
- 2016-07-05 EP EP16742190.8A patent/EP3320619B1/de active Active
- 2016-07-05 US US15/742,983 patent/US10340937B2/en active Active
- 2016-07-05 WO PCT/EP2016/065845 patent/WO2017005743A1/de active Application Filing
- 2016-07-05 CN CN201680040673.7A patent/CN107852167B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185965A (ja) | 1999-12-27 | 2001-07-06 | Handotai Rikougaku Kenkyu Center:Kk | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
US10340937B2 (en) | 2019-07-02 |
US20180351567A1 (en) | 2018-12-06 |
WO2017005743A1 (de) | 2017-01-12 |
EP3320619B1 (de) | 2019-05-08 |
CN107852167A (zh) | 2018-03-27 |
CN107852167B (zh) | 2021-06-29 |
DE102015212842A1 (de) | 2017-01-12 |
EP3320619A1 (de) | 2018-05-16 |
JP2018519767A (ja) | 2018-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5529160B2 (ja) | マルチチャンネル画像システムにおける不一致を低減するためのディザリング技術 | |
US10243579B2 (en) | Programmable trim filter for successive approximation register analog to digital converter comparator | |
US9438260B1 (en) | Semiconductor apparatus and calibration method for analog to digital converter | |
US8493259B2 (en) | Pipeline analog-to-digital converter | |
JP2008236010A (ja) | デジタル入力型d級増幅器 | |
JPWO2010103580A1 (ja) | スイッチトキャパシタ増幅回路、アナログフロントエンド回路 | |
JP2023524215A (ja) | ハイブリッドデジタルおよびアナログ信号発生システムおよび方法 | |
JPWO2014207870A1 (ja) | アナログデジタル変換器 | |
US8730078B2 (en) | Signal sensing circuit | |
US9602120B1 (en) | Analog to digital converter with digital reference voltage signal | |
JP2007082184A (ja) | 高速アナログ/ディジタルコンバータ | |
JP7120918B2 (ja) | 調整可能な電圧範囲用の電圧増幅器 | |
KR101660416B1 (ko) | Cds를 적용한 sar 방식의 adc 장치 및 샘플링 방법 | |
CN104601186B (zh) | 一种直流失配消除方法和装置 | |
JP2016005174A (ja) | 排気ガスセンサのa/d変換データ補正システム | |
KR101836222B1 (ko) | 오프셋 보정이 적용된 아날로그-디지털 데이터 변환기 및 보정방법 | |
WO2006000987A1 (en) | Device for converting analog signals to digital signals with non-uniform accuracy | |
US20160036370A1 (en) | Motor driving apparatus, motor system, and correction circuit thereof | |
JP5811069B2 (ja) | 巡回型a/d変換器 | |
JP2016090379A (ja) | 測定装置 | |
JP2015198432A (ja) | アナログデジタル変換器、診断用プローブおよび医療診断システム | |
TWI650937B (zh) | 驅動電路 | |
US7183960B1 (en) | Method and apparatus for systematic adjustments of resistors in high-speed integrated circuits | |
JP4985972B2 (ja) | 増幅器 | |
KR20170066044A (ko) | 오프셋 조절 장치 및 그를 이용한 센서 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A529 Effective date: 20180302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190423 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200609 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200915 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210114 |
|
C116 | Written invitation by the chief administrative judge to file amendments |
Free format text: JAPANESE INTERMEDIATE CODE: C116 Effective date: 20210202 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20210202 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20210914 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20220104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220331 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20220510 |
|
C302 | Record of communication |
Free format text: JAPANESE INTERMEDIATE CODE: C302 Effective date: 20220518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220524 |
|
C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20220524 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20220614 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20220712 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20220712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220804 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7120918 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |