JP7089012B2 - 保護素子及びその製造方法 - Google Patents

保護素子及びその製造方法 Download PDF

Info

Publication number
JP7089012B2
JP7089012B2 JP2020215515A JP2020215515A JP7089012B2 JP 7089012 B2 JP7089012 B2 JP 7089012B2 JP 2020215515 A JP2020215515 A JP 2020215515A JP 2020215515 A JP2020215515 A JP 2020215515A JP 7089012 B2 JP7089012 B2 JP 7089012B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
layer
hole
heat generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020215515A
Other languages
English (en)
Other versions
JP2022063830A (ja
Inventor
鴻智 邱
柏碩 邱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Conquer Electronics Co Ltd
Original Assignee
Conquer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conquer Electronics Co Ltd filed Critical Conquer Electronics Co Ltd
Publication of JP2022063830A publication Critical patent/JP2022063830A/ja
Application granted granted Critical
Publication of JP7089012B2 publication Critical patent/JP7089012B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/0039Means for influencing the rupture process of the fusible element
    • H01H85/0047Heating means
    • H01H85/006Heat reflective or insulating layer on the casing or on the fuse support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02Details
    • H01H85/0241Structural association of a fuse and another component or apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02Details
    • H01H85/04Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/05Component parts thereof
    • H01H85/055Fusible members
    • H01H85/06Fusible members characterised by the fusible material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H69/00Apparatus or processes for the manufacture of emergency protective devices
    • H01H69/02Manufacture of fuses
    • H01H69/022Manufacture of fuses of printed circuit fuses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01MPROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M2200/00Safety devices for primary or secondary batteries
    • H01M2200/10Temperature sensitive devices
    • H01M2200/103Fuse

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Fuses (AREA)

Description

本発明は保護素子に関し、特に低融点合金層を備える保護素子に関する。
通常、充電回路には、過電流や過電圧などの異常状態になったときに充電回路の充電ループを遮断し充電回路を保護する保護素子が設けられている。
「保護素子、この保護素子の製造方法、及び、この保護素子が組み込まれたバッテリモジュール」に関する中国特許第103988277号明細書(特許文献1)には、図3(A)及図3(B)に示すように、基板11に発熱体12を収容するための凹部11aを形成し、凹部11aを第二基板13又は印刷された絶縁部材13a1(図9(B)参照)によって覆うこと、第二基板13に発熱体電極15と、二つの電極14a、14bと、接続端子152とを形成し、発熱体電極15及び二つの電極14a、14b上に低融点合金16を設置することによって製造される保護素子が開示されている。当該保護素子において、発熱体電極15は第二基板13を貫通するスルーホール151を介して発熱体12と電気的に接続し、発熱体電極15は、接続端子152と電気的に接続する。当該保護素子が実装された充電回路に過電流が発生した場合、比較的大きい電流は、二つの電極14a、14bを介して低融点合金に流れるだけでなく、スルーホール151及び接続端子152を介して発熱体12にも流れる。発熱体12が発する熱によって低融点合金16がより早く溶断されるため、二つの電極14a、14bの接続を遮断し充電回路を確実に保護することができる。
中国特許第103988277号明細書
しかしながら、特許文献1における保護素子は、特に、発熱体の設置にあたり、基板に凹部を予め形成し、その後第二基板又は絶縁部材を覆う必要があるという点において、製造工程が複雑であるという問題があった。
本発明の主な目的は、製造工程が複雑であるという従来の保護素子の問題を解決する保護素子及びその製造方法を提供することにある。
上記目的を達成するための本発明に係る保護素子の特徴は、
単一の電気絶縁材料からなり、第一表面と第二表面とを有する本体と、
前記本体の第一表面に形成される内側接続層と、
前記本体の第一表面に形成され、且つ前記内側接続層と電気的に接続する低融点合金層と、
単一の電気絶縁材料からなる前記本体によって覆われるように前記本体内に埋設され、且つ前記低融点合金層と電気的に接続する発熱層と、
前記本体の第二表面に形成され、且つ前記低融点合金層及び前記発熱層と電気的に接続する外側接続層と、を備える点にある。
本発明に係る保護素子によれば、発熱層は本体内に埋設されるため、凹部又は絶縁層を別途設ける必要がなく、従来技術と比べて製造工程を減らし製造に要する時間を短縮させることができる。さらに、発熱層が発する熱を保護素子内に蓄積し、この熱によって低融点合金層を溶断させることができる。
上記目的を達成するための本発明に係る保護素子の製造方法の特徴は、
第一基板及び第二基板を提供するステップ(a)であって、前記第一基板の第一表面は複数の第一素子エリアを有し、前記第二基板の第三表面は複数の第二素子エリアを有し、前記第一素子エリアの各々と、前記第二素子エリアの各々とが対応する、ステップ(a)と、
前記第一素子エリアの各々に外側接続層を形成し、前記第二素子エリアの各々に内側接続層を形成し、且つ前記第一基板と前記第二基板との間に、各々が前記第一素子エリア及び前記第二素子エリアと対応する複数の発熱層を形成するステップ(b)と、
前記第二基板の第四表面を前記第一基板の第二表面に重ね合わせるステップ(c)と、
前記第一基板及び第二基板を焼結して単一の電気絶縁材料からなる本体を構成し、これにより、前記本体によって覆われるように前記発熱層を前記本体内に埋設するステップ(d)と、
前記各第二素子エリアの内側接続層に低融点合金層を重ね合わせ、各前記低融点合金層を前記内側接続層を介して対応の前記発熱層及び対応の前記外側接続層と電気的に接続させるステップ(e)と、
前記第二素子エリア同士の境界に沿ってカット加工を行い、複数の保護素子を形成するステップ(f)と、を含む点にある。
本発明に係る保護素子の製造方法によれば、第一基板に複数の外側接続層を、第二基板に複数の内側接続層を、且つ第一基板と第二基板との間に複数の発熱層を同時に形成することができる。また、焼結によって発熱層を本体内に埋設することができるため、第一基板上に凹部を別途形成する必要がない。そのため、製造工程が複雑でなく製造に要する時間を短縮させることができ、製造工程が複雑であるという従来の問題を解決することができる。
本発明に係る保護素子の第一実施形態を示す斜視図である。 図1AにおけるA-A断面線に沿った断面図である。 図1AにおけるB-B断面線に沿った断面図である。 本発明に係る保護素子の第二実施形態を示す断面図である。 本発明に係る保護素子の製造方法における一つのステップを示す分解斜視図である。 図2Aにおける第二素子エリアを上面から見た時の平面図である。 図2Aにおける第三素子エリアを上面から見た時の平面図である。 図2Aにおける第一素子エリアを底面から見た時の平面図である。 本発明に係る保護素子の製造方法における他の一つのステップを示す斜視図である。 図3AにおけるA-A断面線に沿った分解断面図である。 他の実施形態での、図3AにおけるA-A断面線に沿った分解断面図である。 本発明に係る保護素子の製造方法における更に一つのステップを示す斜視図である。 図4Aにおける第二素子エリアを上面から見た時の平面図である。 本発明に係る保護素子の製造方法における他の一つのステップでの動作を示す模式図である。
以下、実施形態を用いて図面を参照しながら本発明に係る保護素子及びその製造方法を説明する。
図1A、図1B及び図1Cに示すように、第一実施形態の本発明に係る保護素子1は、本体10、内側接続層110、外側接続層120、発熱層13及び低融点合金層20を備えている。
本体10は、第一表面11と、第二表面12と、複数の第一導電貫通穴14と、複数の第二導電貫通穴15と、第一導電穴16と、第二導電穴17と、第三導電穴18とを有する。本実施形態において、それらの第一導電貫通穴14及び第二導電貫通穴15は、本体10を貫通しており、第一表面11及び第二表面12に開口している。第一導電穴16及び第三導電穴18は、第一表面11に開口しており、深さが第一導電貫通穴14及び第二導電貫通穴15より浅い。第二導電穴17は、第二表面12に開口しており、深さが第一導電貫通穴14及び第二導電貫通穴15より浅い。第二導電穴17は、第三導電穴18と位置合わせされており且つ第三導電穴18と連通している。本実施形態において、本体10は単一の電気絶縁材料からなる。好ましくは、該本体10は低温同時焼成セラミックスからなり、対向する二つの長手側と対向する二つの短手側とを有する直方体に形成されている。
内側接続層110は第一表面11に形成されている。図1A、図1B及び図2Bに示すように、本実施形態において、内側接続層110は第三電極111、第四電極112、第二発熱電極113及び導熱電極114を有する。本実施形態において、第三電極111は、それらの第一導電貫通穴14と電気的に接続し、第四電極112はそれらの第二導電貫通穴15と電気的に接続している。第三電極111及び第四電極112は、第一表面11における対向する二つの長手側に夫々形成されている。第二発熱電極113は、第一導電穴16と電気的に接続し、導熱電極114は、第三導電穴18と電気的に接続している。第二発熱電極113及び導熱電極114は、第一表面11における対向する二つの短手側に夫々形成されている。第二発熱電極113は、第三電極111及び第四電極112の間に延出している。本実施形態において、第三電極111、第四電極112、第二発熱電極113及び導熱電極114は、低温同時焼成セラミックスの製造プロセスに適合(compatible)している金属からなる。
外側接続層120は、第二表面12に形成されている。図1A、図1B及び図2Dに示すように、本実施形態において、外側接続層120は第一電極121、第二電極122及び第一発熱電極123を有する。第一電極121は、第三電極111に対応しており、且つ第一導電貫通穴14を介して第三電極111と電気的に接続している。第二電極122は第四電極112に対応しており、且つ第二導電貫通穴15を介して第四電極112と電気的に接続している。第一電極121及び第二電極122は、第二表面12における対向する二つの長手側に夫々形成されている。図1Cに示すように、第一発熱電極123は、第二表面12の一方の短手側に形成されている。第一発熱電極123は、導熱電極114に対応しており、且つ第二導電穴17及び第三導電穴18を介して導熱電極114と電気的に接続している。本実施形態において、第一電極121、第二電極122及び第一発熱電極123は、保護素子1の表面実装パッドであり、充電回路へのはんだ付けに使用される。本実施形態において、第一電極121、該第二電極122及び第一発熱電極123は低温同時焼成セラミックスの製造プロセスに適合する金属からなる。
発熱層13は、本体10内に埋設されており、発熱層13の一端部が第一導電穴16と電気的に接続しており、発熱層13の他端部が第二導電穴17及び第三導電穴18と電気的に接続している。図1C及び図2Cに示すように、本実施形態において、発熱層13は、発熱体131、第一発熱体電極132及び第二発熱体電極133を有する。本実施形態において、第一発熱体電極132は第一発熱電極123に対応しており、第二導電穴17を介して第一発熱電極123と電気的に接続している。第二発熱体電極133は、第二発熱電極113に対応しており、第一導電穴16を介して第二発熱電極113と電気的に接続している。発熱体131は、第一発熱体電極132と第二発熱体電極133との間に形成され、第一発熱体電極132及び第二発熱体電極133と電気的に接続している。発熱体131の一端部131aと第二発熱電極113の一端部113aとが互いに対して位置合わせされている。本実施形態において、発熱体131は抵抗ペーストからなり、第一発熱体電極132及び第二発熱体電極133は、低温同時焼成セラミックスの製造プロセスに適合する金属からなる。
図1A、図1B及び図4Bに示すように、低融点合金層20は、本体10の第一表面11における第三電極111、第四電極112及び第二発熱電極113に重ね合わせられ且つこれらと電気的に接続している。これにより、低融点合金層20は第三電極111を介して第一電極121と電気的に接続することになり、また、第四電極112を介して第二電極122と電気的に接続することになる。好ましくは、低融点合金層20は、第三電極111、第四電極112及び第二発熱電極113にはんだ付けされるが、低融点合金層20を第三電極111、第四電極112及び第二発熱電極113と電気的に接続させる方法はこれに限られない。好ましくは、低融点合金層20は、第一合金又は第二合金からなる。第一合金は、錫、鉛、ビスマス、銅及び銀からなるものであり、第二合金は錫、ビスマス、銅及び銀からなるものであるが、合金の組成はこれに限られない。
保護素子1は、第一電極121、第二電極122及び第一発熱電極123を介して充電回路に表面実装されて使用される。充電回路に過電流が発生した場合、低融点合金層20の温度は、電流が第一電極121、第一導電貫通穴14、第三電極111、低融点合金層20、第四電極112、第二導電貫通穴15及び第二電極122を流れることによって上昇する。また、発熱層13の温度は、電流が低融点合金層20から第二発熱電極113、第一導電穴16、発熱層13、第二導電穴17及び第一発熱電極123を通って流れることによっても上昇する。このように、本発明によれば、保護素子1の本体10内に熱を蓄積することができるため、単に自体が発する熱によって溶断する低融点合金を使用する場合と比べて、低融点合金層20をより迅速に溶断させることができる。
図1Dは、本発明に係る保護素子1aの第二実施形態を示す図である。第一実施形態と概ね同様の構造を有しているが、第二実施形態の保護素子1aには放熱層120’が更に備えられている。放熱層120’は、発熱層13と外側接続層120との間に間隔を置いて位置するように、本体10内に埋設されて単一の電気絶縁材料からなる本体10によって覆われている。本実施形態において、放熱層120’は、内側接続層110、外側接続層120及び発熱層13と電気的に接続されている。放熱層120’は、外側接続層120と構造が同一であり、第一電極121に対応する第一放熱片121’と、第二電極122に対応する第二放熱片122’と、第一発熱電極123に対応する第三放熱片123’とを有する。第一導電貫通穴14は、第一放熱片121’を通過し、第二導電貫通穴15は、第二放熱片122’を通過し、第二導電穴17は、第三放熱片123’を通過する。したがって、放熱層120’は、第一導電貫通穴14、第二導電貫通穴15及び第二導電穴17と第三導電穴18を介して、内側接続層110、外側接続層120及び発熱層13と電気的に接続される。なお、放熱層120’は一層に限らず、放熱上の必要に応じて複数層の放熱層120’を間隔をおいて積層配置してもよい。
本発明に係る保護素子の構造は、以上説明した通りである。以下、保護素子の製造方法を詳細に説明する。
図2A、図3、図4A及び図5に示すように、本発明に係る保護素子の製造方法の第一実施形態は、下記ステップ(a)からステップ(f)を含む。
ステップ(a)では、第一基板30及び第二基板40を提供する。但し、ステップ(a)はこれに限られない。本実施形態において、第一基板30及び第二基板40は低温同時焼成セラミックスからなる。図2Aに示すように、第一基板30の第一表面31は、複数の第一素子エリア311を有し、第二基板40の第三表面41は、複数の第二素子エリア411を有する。第一素子エリア311の各々は、第二素子エリア411の各々に対応している。本実施形態では、図2Dに示すように、第一基板30におけるそれらの第一素子エリア311に、複数の第一貫通穴14a、15a、17aと、複数の第一側壁溝部191a、192a、193aとを形成する。また、図2Bに示すように、第二基板40におけるそれらの第二素子エリア411に、複数の第二貫通穴14b、15b、18bと、一つの第三貫通穴16bと、複数の第二側壁溝部191b、192b、193bとを形成する。第一貫通穴14a、第一側壁溝部191a、第一貫通穴15a、第一側壁溝部192a、第一貫通穴17a、第一側壁溝部193a、第二貫通穴14b、第二側壁溝部191b、第二貫通穴15b、第二側壁溝部192b、第二貫通穴18b、第二側壁溝部193b及び第三貫通穴16b内には導電材料を充填する。本実施形態において、導電材料は低温同時焼成セラミックスの製造プロセスに適合する金属である。好ましくは、第一貫通穴14a、15a、17aと、第二貫通穴14b、15b、18bと、第三貫通穴16bとは、レーザ穴あけ加工によって形成される。各第一素子エリア311における第一側壁溝部191a、192a、193a、及び各第二素子エリア411における第二側壁溝部191b、192b、193bは、隣接する第一素子エリア311同士の境界、隣接する第二素子エリア411同士の境界に対してレーザ穴あけ加工を行うことによって形成される。但し、これら穴及び溝部を形成する方法はこれに限られない。
ステップ(b)では、図2Aから図2Dに示すように、第一基板30の第一表面31におけるそれらの第一素子エリア311に外側接続層120を形成し、第二基板40の第三表面41におけるそれらの第二素子エリア411に内側接続層110を形成し、第一基板30と第二基板40との間に、第一素子エリア311及び第二素子エリア411に対応する複数の発熱層13を形成する。本実施形態では、図2Dに示すように、第一基板30の第一表面31における各第一素子エリア311に第一電極121、第二電極122及び第一発熱電極123を形成することによって外側接続層120を構成する。第一電極121、第二電極122は、第一素子エリア311における対向する二つの長手側に夫々配置され、第一発熱電極123は、第一素子エリア311の一方の短手側に配置されている。また、第一貫通穴14a及び第一側壁溝部191aは第一電極121に対応し、第一貫通穴15a及び第一側壁溝部192aは第二電極122に対応し、第一貫通穴17a及び第一側壁溝部193aは第一発熱電極123に対応している。好ましくは、第一電極121、第二電極122及び第一発熱電極123は、印刷によって形成される。
本実施形態では、図2A及び図2Bに示すように、第二基板40の第三表面41におけるそれらの第二素子エリア411に、第三電極111、第四電極112、第二発熱電極113及び導熱電極114を形成することによって内側接続層110を構成する。第三電極111は第一電極121に対応し、第四電極112は第二電極122に対応している。第三電極111、第四電極112は、第二素子エリア411における対向する二つの長手側に夫々配置されている。導熱電極114は、第一発熱電極123に対応している。導熱電極114、第二発熱電極113は、第二素子エリア411における対向する二つの短手側に夫々配置されている。また、第二貫通穴14b及び第二側壁溝部191bは第三電極111に対応し、第二貫通穴15b及び第一側壁溝部192bは第四電極112に対応し、第二貫通穴18b及び第二側壁溝部193bは導熱電極114及び第一素子エリア311における第一発熱電極123に対応し、第三貫通穴16bは第二発熱電極113に対応している。好ましくは、第三電極111、第四電極112、第二発熱電極113及び導熱電極114は印刷によって形成される。
ステップ(c)では、図2Aから図2D、図3A及び図3Bに示すように、各第一素子エリア311における第一貫通穴14a、15a、17aの各々と、各第二素子エリア411における第二貫通穴14b、15b、18bの各々とが対応し、各第二素子エリア411における第三貫通穴16bと発熱層13とが対応し、且つ各第一素子エリア311における第一側壁溝部191a、192a、193aの各々と、各第二素子エリア411における第二側壁溝部191b、192b、193bの各々とが対応するように、第二基板40の第四表面42を第一基板30の第二表面32に重ね合わせる。さらに、第二基板40における第二素子エリア411同士の境界に対し、当該第二基板40の第三表面41から所定の深さd1までカット加工を行う。深さd1は、第二基板40の厚さよりも小さい。
ステップ(d)では、図4Aに示すように、第一基板30及び第二基板40を焼結して一体化させ、これによって単一の電気絶縁材料からなる本体10’を構成する。本実施形態では、図1A及び図2Bから図2Dに示すように、第一貫通穴14aと第二貫通穴14bとにより、第一電極121と第三電極111とを電気的に接続する一体化した第一導電貫通穴14が複数構成される。第一貫通穴15aと第二貫通穴15bとにより、第二電極122と第四電極112とを電気的に接続する一体化した第二導電貫通穴15が複数構成される。図1Cに示すように、第一貫通穴17aとその内部に充填された導電材料とにより、第一発熱電極123と発熱層13における第一発熱体電極132とを電気的に接続する第二導電穴17が構成され、第二貫通穴18bとその内部に充填された導電材料とにより、発熱層13における第一発熱体電極132と導熱電極114とを電気的に接続する第三導電穴18が構成される。第三貫通穴16bとその内部に充填された導電材料とにより、第二発熱電極113と発熱層13における第二発熱体電極133とを電気的に接続する第一導電穴16が構成される。第一側壁溝部191a、192a、193aの各々と、第二側壁溝部191b、192b、193bの各々とにより、複数の側壁溝部191、192、193が構成される。好ましくは、第一電極121、第二電極122、第三電極111、第四電極112、第一発熱電極123、第二発熱電極113、導熱電極114及び側壁溝部191、192、193に対してめっきを施してもよく、ここで、めっきされる金属は錫または金である。側壁溝部191は、第一電極121と第三電極111とを電気的に接続し、側壁溝部192は、第二電極122と第四電極112とを電気的に接続し、側壁溝部193は、第一発熱電極123と導熱電極114とを電気的に接続する。
ステップ(e)では、図4Aに示すように、複数の低融点合金層20の各々を対応の第二素子エリア411の内側接続層110に重ね合わせ、低融点合金層20の各々を図1Cに示すように対応の発熱層13及び対応の外側接続層120と電気的に接続させる。本実施形態では、図4Bに示すように、低融点合金層20は内側接続層110における第三電極111、第四電極112及び第二発熱電極113と直接的な電気的接続を形成する。好ましくは、低融点合金層20は、第三電極111、第四電極112及び第二発熱電極113に半田付けされるが、これに限られない。
ステップ(f)では、図1A、図4A及び図5に示すように、隣接する第二素子エリア411同士の境界に沿ってカット加工を行い、複数の保護素子1を形成する。本実施形態では、複数の上蓋60の各々を第二素子エリア411に覆設して図1Aに示す保護素子を形成する。なお、ステップ(c)において第二基板40をプレカットしているため、ダブルローラーによってプレカットラインに力を加えることによって複数の保護素子1を形成することもできる。
図3Cは、本発明に係る保護素子の製造方法の第二実施形態を示す図である。第一実施形態と概ね同様のステップ(a)から(f)を含むが、本実施形態におけるステップ(a)では、更に第四基板30’を提供する。第四基板30’は、第一基板30と同一の構造を有するものであってよい。第四基板30’の第七表面は、第一素子エリア311及び第二素子エリア411に対応する複数の第四素子エリアを有する。本実施形態では、第四素子エリアに、第一素子エリア311における第一貫通穴14a、15a及び17aに対応する第六貫通穴14a’、15a’及び17a’と、複数の第一側壁溝部(図示せず)とを形成すると共に、これら第六貫通穴14a’、15a’及び17a’内に導電材料を充填する。他の実施形態において、第四素子エリアは第四基板30’の第八表面に形成される。
本実施形態におけるステップ(b)では、第四素子エリアの各々に、外側接続層120に対応する放熱層120’を形成する。具体的には、図3Cに示すように、第四素子エリアの各々に、第一電極121に対応する第一放熱片121’と、第二電極122に対応する第二放熱片122’と、第一発熱電極123に対応する第三放熱片123’とを形成すると共に、第四基板30’を第一基板30と発熱層13との間に設置する。
本実施形態のステップ(c)では、図3Cに示すように、放熱層120’における第六貫通穴14a’、15a’、17a’の各々と、第一素子エリア311における第一貫通穴14a、15a、17aの各々とが対応するように、第四基板30’を発熱層13及び第一基板30の第二表面32に重ね合わせる。
本実施形態におけるステップ(d)では、第六貫通穴14a’と、対応の第一貫通穴14a及び第二貫通穴14bとにより、本体10’を貫通する第一導電貫通穴14が構成される。第六貫通穴15a’と、対応の第一貫通穴15a及び第二貫通穴15bとにより、本体10’を貫通する第二導電貫通穴15が構成される。第六貫通穴17a’と、対応の第一貫通穴17a及び第二貫通穴18bとにより、第二導電穴17及び第三導電穴18が構成される。
本実施形態におけるステップ(e)では、放熱層120’の各々が第一導電貫通穴14、第二導電貫通穴15、第二導電穴17及び第三導電穴18を介して内側接続層110、発熱層13及び外側接続層120と電気的に接続される。
なお、第四基板30’は一つに限らず、放熱上の必要に応じて第一基板30と発熱層13との間に複数の第四基板30’を積層配置してもよい。
本発明に係る保護素子の製造方法は、以上説明した通である。以下、保護素子における発熱層の製造方法について、実施形態を用いて詳細に説明する。
本発明に係る保護素子における発熱層の製造方法の第一実施形態では、上述したステップ(b)において、各々が第一素子エリア311及び第二素子エリア411に対応する複数の発熱層13を第一基板30の第二表面32に形成する。本実施形態では、図2Cに示すように、第二表面32に、発熱体131、第一発熱体電極132及び第二発熱体電極133を形成し、これらによって発熱層13を構成する。第一発熱体電極132は、第一素子エリア311における第一発熱電極123と、第二素子エリア411における導熱電極114とに対応して設置され、第二発熱体電極133は、第二素子エリア411における第二発熱電極113に対応して設置される。但し、本発明はこれに限られない。これに対し、本発明に係る保護素子における発熱層の製造方法の第二実施形態では、発熱層13は第一実施形態と同様の構造を有するが、第二表面32ではなく、第二基板40の第四表面42に形成される。これら実施形態において、発熱体131は抵抗ペーストからなり、第一発熱体電極132及び第二発熱体電極133は低温同時焼成セラミックスの製造プロセスに適合する金属からなる。好ましくは、発熱体131、第一発熱体電極132及び第二発熱体電極133は印刷によって形成される。
本発明に係る保護素子における発熱層の製造方法の第三実施形態では、発熱層13を第三基板50に形成する。具体的には、前記ステップ(a)では、図2Aに示すように、更に、第三基板50を提供する。第三基板50の第五表面51は、各々が第一素子エリア311及び第二素子エリア411に対応する複数の第三素子エリア511を有する。各第三素子エリア511には、複数の第四貫通穴14c、15c、17cと、一つの第五貫通穴16cと、複数の第三側壁溝部191c、192c、193cとが形成され、これら第四貫通穴14c、15c、17c及び第五貫通穴16cには導電材料が充填されている。前記ステップ(b)では、第三基板50を第一基板30と第二基板40との間に設置すると共に、複数の第三素子エリア511の各々に発熱層13を形成する。これら発熱層13は、第一実施形態と同様に形成されるが、第四貫通穴17cは第一発熱体電極132に対応し、第五貫通穴16cは第二発熱体電極133に対応する。前記ステップ(c)では、各第三素子エリア511における第四貫通穴14c、15c、17cの各々と、第一貫通穴14a、15a、17a及び第二貫通穴14b、15b、18bの各々とが対応し、第五貫通穴16cと第三貫通穴16bとが対応し、第三側壁溝部191c、192c、193cの各々と、第一側壁溝部191a、192a、193a及び第二側壁溝部191b、192b、193bの各々とが対応するように、第三基板50を第一基板30と第二基板40とに重ね合わせる。前記ステップ(d)では、第四貫通穴14c、第一貫通穴14a、及び第二貫通穴14bにより、第一電極121と第三電極111とを電気的に接続する第一導電貫通穴14が構成される。第四貫通穴15c、第一貫通穴15a、及び第二貫通穴15bにより、第二電極122と第四電極112とを電気的に接続する第二導電貫通穴15が構成される。第四貫通穴17c、第一貫通穴17a及び第二貫通穴18bにより、第一発熱電極123と発熱層13と導熱電極114とを電気的に接続する第二導電穴17及び第三導電穴18が構成される。第五貫通穴16cと、第三貫通穴16bとにより、第二発熱電極113と第二発熱体電極133とを電気的に接続する第一導電穴16が構成される。本発明に係る保護素子における発熱層の製造方法の第四実施形態では、発熱層13は第三実施形態と概ね同様に製造されるが、第三基板50の第六表面52は、複数の第三素子エリア511を有する。本実施形態において、第三基板50は低温同時焼成セラミックスからなる。
以上のように、本発明に係る保護素子の製造方法では、第一基板30に複数の外側接続層120を、第二基板40に複数の内側接続層110を、且つ第一基板30と第二基板40との間に複数の発熱層13を同時に形成しているため、製造に要する時間を短縮させることができ、また、別途凹部を形成する必要がないため、製造工程が複雑であったという従来技術の課題を効果的に解決できる。
要約すると、本発明に係る保護素子によれば、発熱層は保護素子の本体内に埋設されるため、凹部又は絶縁層を別途形成する必要がなく、工程を減らし製造に要する時間を短縮させることが可能となる。発熱層による熱は保護素子内に蓄積され、この熱によって低融点合金層を溶断させることができる。また、本発明に係る保護素子の製造方法によれば、第一基板に複数の外側接続層を同時に形成し、第二基板に複数の内側接続層を同時に形成し、且つ第一基板と第二基板との間に複数の発熱層を同時に形成することができるため、製造に要する時間を短縮させることができるだけでなく、凹部を別途形成する必要がないので、製造工程が複雑であったという従来技術の課題を効果的に解決できる。
上述した実施形態は例示にすぎず、本発明を限定するものではない。本発明を上記実施形態により説明したが、本発明はこれら開示された実施形態に限定されず、当業者であれば、本発明の技術的思想を逸脱することなく、様々な変更および修飾を加えて均等物とすることができる。したがって、上記実施形態に変更、改変および修飾を加えた内容もまた、本発明の技術的思想に含まれるものである。
1、1a 保護素子
10 本体
10’ 本体
11 第一表面
110 内側接続層
111 第三電極
112 第四電極
113 第二発熱電極
113a 端
114 導熱電極
12 第二表面
120 外側接続層
120’ 放熱層
121 第一電極
121’ 第一放熱片
122 第二電極
122’ 第二放熱片
123 第一発熱電極
123’ 第三放熱片
13 発熱層
131 発熱体
131a 端部
132 第一発熱体電極
133 第二発熱体電極
14 第一導電貫通穴
14a 第一貫通穴
14a’ 第六貫通穴
14b 第二貫通穴
14c 第四貫通穴
15 第二導電貫通穴
15a 第一貫通穴
15a’ 第六貫通穴
15b 第二貫通穴
15c 第四貫通穴
16 第一導電穴
16b 第三貫通穴
16c 第五貫通穴
17 第二導電穴
17a 第一貫通穴
17c 第四貫通穴
17a’ 第六貫通穴
18 第三導電穴
18b 第二貫通穴
191 側壁溝部
191a 第一側壁溝部
191b 第二側壁溝部
191c 第三側壁溝部
192 側壁溝部
192a 第一側壁溝部
192b 第二側壁溝部
192c 第三側壁溝部
193 側壁溝部
193a 第一側壁溝部
193b 第二側壁溝部
193c 第三側壁溝部
20 低融点合金層
30 第一基板
30’ 第四基板
31 第一表面
311 第一素子エリア
32 第二表面
40 第二基板
41 第三表面
411 第二素子エリア
42 第四表面
50 第三基板
51 第五表面
52 第六表面
511 第三素子エリア
60 上蓋

Claims (24)

  1. 単一の電気絶縁材料からなり、第一表面と第二表面とを有する本体と、
    前記本体の第一表面に形成される内側接続層と、
    前記本体の第一表面に形成され、且つ前記内側接続層と電気的に接続する低融点合金層と、
    単一の電気絶縁材料からなる前記本体によって覆われるように前記本体内に埋設され、且つ前記低融点合金層と電気的に接続する発熱層と、
    前記本体の第二表面に形成され、且つ前記低融点合金層及び前記発熱層と電気的に接続する外側接続層と、
    前記発熱層と前記外側接続層との間に間隔をおいて位置するように、前記本体内に埋設されて単一の電気絶縁材料からなる前記本体によって覆われ、且つ前記内側接続層、前記発熱層及び前記外側接続層と電気的に接続する少なくとも一つの放熱層と、を備える保護素子。
  2. 前記外側接続層は、第一電極、第二電極及び第一発熱電極を有し、前記第一電極と前記第二電極は、前記第二表面における対向する両側に形成され、前記第一発熱電極は、前記第二表面における他の側に形成され、
    前記内側接続層は、第三電極、第四電極及び第二発熱電極を有し、前記第二発熱電極は前記第三電極及び前記第四電極の間に位置し、前記第三電極は、少なくとも一つの第一導電貫通穴を介して前記第一電極と接続し、前記第四電極は、少なくとも一つの第二導電貫通穴を介して前記第二電極と接続し、前記第二発熱電極は、一つの第一導電穴を介して前記発熱層と接続し、
    前記発熱層は、一つの第二導電穴を介して前記第一発熱電極と接続する、請求項1に記載の保護素子。
  3. 前記本体の第一表面には、前記第一発熱電極に対応する導熱電極が更に形成され、前記導熱電極は、一つの第三導電穴を介して前記発熱層と電気的に接続する、請求項2に記載の保護素子。
  4. 前記第二導電穴と前記第三導電穴は互いに連通する、請求項3に記載の保護素子。
  5. 前記発熱層は抵抗ペーストからなる、請求項1から4のいずれか一項に記載の保護素子。
  6. 前記本体は低温同時焼成セラミックスからなる、請求項1から4のいずれか一項に記載の保護素子。
  7. 前記第一電極、前記第二電極、前記第三電極、前記第四電極、前記第一発熱電極、前記第二発熱電極及び前記導熱電極は、低温同時焼成セラミックスの製造プロセスに適合する金属からなる、請求項3に記載の保護素子。
  8. 前記低融点合金層は第一合金又は第二合金からなり、
    前記第一合金は、錫、鉛、ビスマス、銅及び銀からなる合金であり、
    前記第二合金は、錫、ビスマス、銅及び銀からなる合金である、請求項1から4のいずれか一項に記載の保護素子。
  9. 前記本体の第一表面に覆設される上蓋を更に備える、請求項1から4のいずれか一項に記載の保護素子。
  10. 第一基板第二基板及び第四基板を提供するステップ(a)であって、前記第一基板の第一表面は複数の第一素子エリアを有し、前記第二基板の第三表面は複数の第二素子エリアを有し、前記第四基板の第七表面又は第八表面は複数の第四素子エリアを有し、前記第一素子エリアの各々と、前記第二素子エリアの各々とが対応し、前記第四素子エリアの各々と、前記第一素子エリア及び第二素子エリアの各々とが対応する、ステップ(a)と、
    前記第一素子エリアの各々に外側接続層を形成し、前記第二素子エリアの各々に内側接続層を形成し、且つ前記第一基板と前記第二基板との間に、各々が前記第一素子エリア及び前記第二素子エリアと対応する複数の発熱層を形成し、前記第四基板は前記第一基板と前記発熱層との間に位置し、前記第四基板の第七表面又は第八表面における第四素子エリアの各々に放熱層を形成するステップ(b)と、
    前記第二基板の第四表面を前記第四基板に重ね合わせ、前記第四基板を前記第一基板の第二表面及び前記発熱層に重ね合わせるステップ(c)と、
    前記第一基板、前記第二基板及び前記第四基板を焼結して単一の電気絶縁材料からなる本体を構成し、これにより、前記本体によって覆われるように前記発熱層及び前記放熱層を前記本体内に埋設するステップ(d)と、
    前記各第二素子エリアの内側接続層に低融点合金層を重ね合わせ、各前記低融点合金層を前記内側接続層を介して対応の前記発熱層対応の前記外側接続層及び対応の前記放熱層と電気的に接続させるステップ(e)と、
    前記第二素子エリア同士の境界に沿ってカット加工を行い、複数の保護素子を形成するステップ(f)と、を含む保護素子の製造方法。
  11. 前記ステップ(a)において、前記第一基板は、前記第一素子エリアの各々に複数の第一貫通穴が形成されていると共に、前記第一貫通穴の各々に導電材料が充填されており、前記第二基板は、前記第二素子エリアの各々に複数の第二貫通穴及び一つの第三貫通穴が形成されていると共に、前記第二貫通穴及び前記第三貫通穴の各々に導電材料が充填されており、
    前記ステップ(b)において、
    前記第一基板の第一表面における前記第一素子エリアの各々に第一電極、第二電極及び第一発熱電極を形成することによって前記外側接続層を構成し、ここで、前記第一電極及び前記第二電極は、前記第一素子エリアにおける対向する両側に位置し、前記第一発熱電極は、前記第一素子エリアにおける他の側に設置され、複数の前記第一貫通穴は、前記第一素子エリアにおける前記第一電極、前記第二電極及び前記第一発熱電極に夫々対応し、且つ
    前記第二基板の第三表面における前記第二素子エリアの各々に第三電極、第四電極及び第二発熱電極を形成することによって前記内側接続層を構成し、ここで、前記第三電極は前記第一電極に対応し、前記第四電極は前記第二電極に対応し、前記第二発熱電極は前記第三電極と第四電極との間に位置し、各前記第二素子エリアにおける前記第二貫通穴は、前記第三電極、前記第四電極及び前記第一素子エリアにおける前記第一発熱電極に夫々対応し、各前記第二素子エリアにおける前記第三貫通穴は、前記第二発熱電極に対応し、且つ
    前記第一電極に対応する第一放熱片と、前記第二電極に対応する第二放熱片と、前記第一発熱電極に対応する第三放熱片とを有する前記放熱層を形成し、
    前記ステップ(c)において、各前記第一素子エリアにおける複数の前記第一貫通穴は、各前記第二素子エリアにおける前記第二貫通穴に夫々対応し、前記第三貫通穴は、更に前記発熱層に対応し、
    前記ステップ(d)において、前記第一貫通穴の各々と、対応の第二貫通穴の各々とにより、前記本体を貫通する導電貫通穴が構成され、
    前記ステップ(e)において、前記低融点合金層の各々は、対応の第二素子エリアにおける内側接続層の前記第三電極、前記第四電極及び第二発熱電極と直接電気的に接続し、且つ、前記導電貫通穴を介して前記外側接続層の前記第一電極及び前記第二電極と電気的に接続し、前記第三貫通穴内の導電材料を介して前記発熱層と電気的に接続する、請求項10に記載の保護素子の製造方法。
  12. ステップ(b)における前記発熱層の各々は、前記第一基板の第二表面又は前記第二基板の第四表面に形成されている、請求項10又は11に記載の保護素子の製造方法。
  13. 前記ステップ(a)において、第三基板を更に提供し、前記第三基板の第五表面又は第六表面は複数の第三素子エリアを有し、前記第三素子エリアは前記第一素子エリア及び前記第二素子エリアに対応し、前記第三基板は、前記第三素子エリアの各々に複数の第四貫通穴及び一つの第五貫通穴が形成されていると共に、前記第四貫通穴及び第五貫通穴の各々に導電材料が充填されており、
    前記ステップ(b)において、前記第三基板は、前記第一基板及び第二基板との間に位置し、前記発熱層は、前記第三基板の第五表面又は第六表面における前記第三素子エリア内に形成され、
    前記ステップ(c)において、各前記第三素子エリアにおける複数の前記第四貫通穴の各々と、各前記第一素子エリアにおける複数の前記第一貫通穴の各々及び各前記第二素子エリアにおける複数の前記第二貫通穴の各々とが対応し、且つ、各前記第三素子エリアにおける前記第五貫通穴と前記第三貫通穴とが対応するように、前記第三基板を前記第一基板及び前記第二基板に重ね合わせ、
    前記ステップ(d)において、前記第四貫通穴の各々と、対応の前記第一貫通穴の各々及び対応の前記第二貫通穴の各々とにより、前記本体を貫通する導電貫通穴が構成され、前記第五貫通穴と、対応の前記第三貫通穴とにより、導電穴が構成される、請求項11に記載の保護素子の製造方法。
  14. 前記ステップ(b)において、前記第二基板における前記第二素子エリアの各々に導熱電極を更に形成し、前記導熱電極は、前記第一発熱電極に対応して設置される、請求項11又は13に記載の保護素子の製造方法。
  15. 前記ステップ(c)において、前記第二基板における前記第二素子エリア同士の境界に沿って、前記第二基板を所定の深さまでカットする、請求項1011又は13に記載の保護素子の製造方法。
  16. 前記発熱層は抵抗ペーストからなる、請求項1011又は13に記載の保護素子の製造方法。
  17. 前記ステップ(b)において、前記第一電極、前記第二電極、前記第三電極、前記第四電極、前記第一発熱電極、前記第二発熱電極及び前記導熱電極は印刷によって形成され、
    前記ステップ(d)において、更に、前記第一電極、前記第二電極、前記第三電極、前記第四電極、前記第一発熱電極、前記第二発熱電極及び前記導熱電極に対しめっきを施す、請求項14に記載の保護素子の製造方法。
  18. 前記ステップ(f)において、更に、複数の前記第二素子エリアの各々に上蓋を覆設する、請求項1011又は13に記載の保護素子の製造方法。
  19. めっきされる金属は錫又は金である、請求項17に記載の保護素子の製造方法。
  20. 前記第一基板、前記第二基板は低温同時焼成セラミックスからなる、請求項1011又は13に記載の保護素子の製造方法。
  21. 前記第三基板は低温同時焼成セラミックスからなる、請求項13に記載の保護素子の製造方法。
  22. 前記第一電極、前記第二電極、前記第三電極、前記第四電極、前記第一発熱電極、前記第二発熱電極及び前記導熱電極は、低温同時焼成セラミックスの製造プロセスに適合する金属からなる、請求項14に記載の保護素子の製造方法。
  23. 前記低融点合金層は、第一合金又は第二合金からなり、
    前記第一合金は、錫、鉛、ビスマス、銅及び銀からなる合金であり、
    前記第二合金は、錫、ビスマス、銅及び銀からなる合金である、請求項1011又は13に記載の保護素子の製造方法。
  24. 前記ステップ(a)において、前記第四基板は、前記第四素子エリアの各々に複数の第六貫通穴が形成されていると共に、前記第六貫通穴の各々に導電材料が充填されており
    記ステップ(c)において、各前記第四素子エリアにおける複数の前記第六貫通穴の各々と、各前記第一素子エリアにおける複数の前記第一貫通穴及び各前記第二素子エリアにおける複数の前記第二貫通穴の各々とが対応させられ
    前記ステップ(d)において、前記第六貫通穴の各々と、対応の前記第一貫通穴及び前記第二貫通穴とにより、前記本体を貫通する導電貫通穴が構成され、
    前記ステップ(e)において、前記放熱層の各々は、前記導電貫通穴を介して前記内側接続層、前記発熱層及び前記外側接続層と電気的に接続する、請求項11に記載の保護素子の製造方法。
JP2020215515A 2020-10-12 2020-12-24 保護素子及びその製造方法 Active JP7089012B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109135239 2020-10-12
TW109135239A TWI731801B (zh) 2020-10-12 2020-10-12 保護元件及其製作方法

Publications (2)

Publication Number Publication Date
JP2022063830A JP2022063830A (ja) 2022-04-22
JP7089012B2 true JP7089012B2 (ja) 2022-06-21

Family

ID=77517559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020215515A Active JP7089012B2 (ja) 2020-10-12 2020-12-24 保護素子及びその製造方法

Country Status (3)

Country Link
US (1) US11362505B2 (ja)
JP (1) JP7089012B2 (ja)
TW (1) TWI731801B (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111192A (ja) 2002-09-18 2004-04-08 Koa Corp チップ型ヒューズ抵抗器
JP2013179096A (ja) 2009-09-04 2013-09-09 Qiankun Kagi Kofun Yugenkoshi 保護装置
KR101307530B1 (ko) 2012-05-17 2013-09-12 (주) 알엔투테크놀로지 내장 발열 부재를 포함하는 세라믹 칩 퓨즈
JP2013229295A (ja) 2012-03-29 2013-11-07 Dexerials Corp 保護素子
JP2014175129A (ja) 2013-03-07 2014-09-22 Murata Mfg Co Ltd ヒューズ
JP2016062649A (ja) 2014-09-12 2016-04-25 デクセリアルズ株式会社 保護素子及び実装体
JP2017147162A (ja) 2016-02-18 2017-08-24 デクセリアルズ株式会社 ヒューズ素子
JP2017174592A (ja) 2016-03-23 2017-09-28 デクセリアルズ株式会社 保護素子
WO2019065727A1 (ja) 2017-09-29 2019-04-04 株式会社村田製作所 チップ型ヒューズ
WO2019103211A1 (ko) 2017-11-27 2019-05-31 (주)알엔투테크놀로지 무연 세라믹 칩 퓨즈 및 그 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19704097A1 (de) * 1997-02-04 1998-08-06 Wickmann Werke Gmbh Elektrisches Sicherungselement
US6034589A (en) * 1998-12-17 2000-03-07 Aem, Inc. Multi-layer and multi-element monolithic surface mount fuse and method of making the same
US7385475B2 (en) * 2002-01-10 2008-06-10 Cooper Technologies Company Low resistance polymer matrix fuse apparatus and method
US7436284B2 (en) * 2002-01-10 2008-10-14 Cooper Technologies Company Low resistance polymer matrix fuse apparatus and method
JP4819320B2 (ja) * 2003-05-28 2011-11-24 株式会社オクテック 半導体装置の製造方法
US20060067021A1 (en) * 2004-09-27 2006-03-30 Xiang-Ming Li Over-voltage and over-current protection device
TWI323906B (en) * 2007-02-14 2010-04-21 Besdon Technology Corp Chip-type fuse and method of manufacturing the same
WO2011024780A1 (ja) * 2009-08-27 2011-03-03 株式会社村田製作所 Esd保護デバイスおよびその製造方法
TWI409918B (zh) * 2010-03-10 2013-09-21 Wei Kuang Feng 具有防突波功能之多層式半導體元件封裝結構及其製作方法
JP5656466B2 (ja) 2010-06-15 2015-01-21 デクセリアルズ株式会社 保護素子、及び、保護素子の製造方法
KR101825261B1 (ko) 2011-12-19 2018-02-02 데쿠세리아루즈 가부시키가이샤 보호 소자, 보호 소자의 제조 방법 및 보호 소자가 내장된 배터리 모듈
CN104835702B (zh) 2014-02-10 2017-05-24 陈莎莉 复合式保护元件
JP6371118B2 (ja) 2014-05-30 2018-08-08 デクセリアルズ株式会社 保護素子、及びバッテリパック
JP6483987B2 (ja) * 2014-09-26 2019-03-13 デクセリアルズ株式会社 ヒューズエレメント、ヒューズ素子、及び発熱体内蔵ヒューズ素子
CN107408479A (zh) * 2015-04-07 2017-11-28 Soc株式会社 保险丝的制造方法、保险丝、电路基板的制造方法及电路基板
JP6782122B2 (ja) 2016-08-24 2020-11-11 デクセリアルズ株式会社 保護素子、回路モジュール及び保護素子の製造方法
TW201917764A (zh) 2017-10-19 2019-05-01 聚鼎科技股份有限公司 保護元件及其電路保護裝置
TWM606920U (zh) 2020-10-12 2021-01-21 功得電子工業股份有限公司 保護元件

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111192A (ja) 2002-09-18 2004-04-08 Koa Corp チップ型ヒューズ抵抗器
JP2013179096A (ja) 2009-09-04 2013-09-09 Qiankun Kagi Kofun Yugenkoshi 保護装置
JP2013229295A (ja) 2012-03-29 2013-11-07 Dexerials Corp 保護素子
KR101307530B1 (ko) 2012-05-17 2013-09-12 (주) 알엔투테크놀로지 내장 발열 부재를 포함하는 세라믹 칩 퓨즈
JP2014175129A (ja) 2013-03-07 2014-09-22 Murata Mfg Co Ltd ヒューズ
JP2016062649A (ja) 2014-09-12 2016-04-25 デクセリアルズ株式会社 保護素子及び実装体
JP2017147162A (ja) 2016-02-18 2017-08-24 デクセリアルズ株式会社 ヒューズ素子
JP2017174592A (ja) 2016-03-23 2017-09-28 デクセリアルズ株式会社 保護素子
WO2019065727A1 (ja) 2017-09-29 2019-04-04 株式会社村田製作所 チップ型ヒューズ
WO2019103211A1 (ko) 2017-11-27 2019-05-31 (주)알엔투테크놀로지 무연 세라믹 칩 퓨즈 및 그 제조방법

Also Published As

Publication number Publication date
US11362505B2 (en) 2022-06-14
US20220115860A1 (en) 2022-04-14
TW202215469A (zh) 2022-04-16
JP2022063830A (ja) 2022-04-22
TWI731801B (zh) 2021-06-21

Similar Documents

Publication Publication Date Title
TWI670742B (zh) 電流熔絲
JP6483987B2 (ja) ヒューズエレメント、ヒューズ素子、及び発熱体内蔵ヒューズ素子
KR20160046810A (ko) 퓨즈 엘리먼트, 퓨즈 소자
KR20150087429A (ko) 레이저 공정을 이용한 에스엠디 및 관통-홀 퓨즈의 제조능력
TWI719170B (zh) 保護元件
JP6382514B2 (ja) Ptcデバイス
JP7089012B2 (ja) 保護素子及びその製造方法
CN111446230B (zh) 半导体装置
JP2006310277A (ja) チップ型ヒューズ
KR102089582B1 (ko) 보호 소자
JP5201671B2 (ja) 下面電極型固体電解コンデンサおよびその製造方法
CN111696738B (zh) 过电流保护元件
TWM606920U (zh) 保護元件
JP4564968B2 (ja) 温度測定デバイスおよびこのデバイスを製造する方法
CN209929256U (zh) 具有高导热基板的大电流熔断器
CN213601828U (zh) 保护元件
JP4708941B2 (ja) 接続構造、および回路構成体
JP2017228701A (ja) チップ抵抗器およびチップ抵抗器の実装構造
CN114388317A (zh) 保护元件及其制作方法
JP4569152B2 (ja) 回路保護素子の製造方法
JP2006164639A (ja) チップ型ヒューズ及びその製造方法
CN110211852B (zh) 具有高导热基板的大电流熔断器及其制作方法
KR20180017842A (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
CN108231506B (zh) 小型熔断器及其制造方法
CN108353498A (zh) 基板及基板的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220609

R150 Certificate of patent or registration of utility model

Ref document number: 7089012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150