JP4569152B2 - 回路保護素子の製造方法 - Google Patents

回路保護素子の製造方法 Download PDF

Info

Publication number
JP4569152B2
JP4569152B2 JP2004118598A JP2004118598A JP4569152B2 JP 4569152 B2 JP4569152 B2 JP 4569152B2 JP 2004118598 A JP2004118598 A JP 2004118598A JP 2004118598 A JP2004118598 A JP 2004118598A JP 4569152 B2 JP4569152 B2 JP 4569152B2
Authority
JP
Japan
Prior art keywords
conductive film
base
conductive layer
low thermal
circuit protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004118598A
Other languages
English (en)
Other versions
JP2005302585A (ja
Inventor
智幸 鷲▲崎▼
敏之 岩尾
光一 森本
浩志 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004118598A priority Critical patent/JP4569152B2/ja
Publication of JP2005302585A publication Critical patent/JP2005302585A/ja
Application granted granted Critical
Publication of JP4569152B2 publication Critical patent/JP4569152B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Fuses (AREA)

Description

本発明は、各種電子機器に使用される回路保護素子の製造方法に関するものである。
図4(a)は従来の回路保護素子の斜視図、図4(b)は図4(a)におけるA−A線断面図である。
図4(a)、(b)に示すように、従来の回路保護素子は、アルミナ等のセラミックからなる基台1と、この基台1の上面に無電解めっきによって設けられた銅からなる蛇行状の導電膜2と、前記基台1の両端部に電解めっき等によって設けられた電極3と、前記導電膜2を覆う保護膜4とにより構成されているもので、前記電極3は基台1の両端部に、基台1の上面において導電膜2と電気的に接続されるように設けられ、そしてこの電極3は下層の樹脂銀電極と中間層のニッケルめっき層と上層のすずめっき層の3層構造となっていた。なお、図4(a)においては、電極3と保護膜4を省略している。
以下、従来の回路保護素子の製造方法について説明する。
まず、基台1の上面に無電解めっきによって蛇行状の導電膜2を形成し、その後、導電膜2を覆うように保護膜4を形成する。次に、前記基台1の両端部に樹脂銀を形成し、さらにその上層に電解めっきによってニッケルめっき層とすずめっき層を形成して電極3を設ける。このとき、電極3は基台1の上面において導電膜2と電気的に接続されるようにする。
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
特開平4−248221号公報
しかしながら、上記従来の回路保護素子は、耐パルス性に優れたものを得ることが困難であるという課題を有していた。
すなわち、上記従来の回路保護素子の構成において、耐パルス性を向上させるには、導電膜2の断面積を大きくすればよいが、このようにした場合、導電膜2の熱容量が大きくなって、導電膜2の温度上昇が遅くなるため、本来溶断すべき電流が印加されても所定時間内に溶断させることができないからである。
本発明は上記従来の課題を解決するもので、耐パルス性に優れた回路保護素子の製造方法を提供することを目的とするものである。
上記目的を達成するために、本発明は以下の構成を有するものである。
本発明の請求項に記載の発明は、絶縁性を有する基台の表面の一部分に金属からなる低熱伝導層を形成する工程と、前記低熱伝導層および低熱伝導層が形成されていない前記基台の表面のうち少なくとも一部分に導電膜を形成する工程と、前記基台の表面に位置して前記導電膜の両端部に電気的に接続される電極を形成する工程と、前記低熱伝導層を下面に設けた前記導電膜の一部分にレーザ照射することにより溶断部を形成する工程とを備え、前記低熱伝導層をめっきで形成するとともに、電極まで延設しないようにしたもので、この製造方法によれば、溶断部と基台との間に導電膜より熱伝導率が低い低熱伝導層を形成できるため、溶断部で発生した熱は低熱伝導層の存在によって基台へは伝わりにくくなり、これにより、溶断部の温度を早く上昇させることができるため、耐パルス性を向上させるために溶断部の断面積を大きくした場合でも、本来溶断すべき電流が印加されれば溶断部を所定の時間内に溶断させることができ、これにより、耐パルス性に優れた回路保護素子が得られるという作用効果を有するものである。
本発明の請求項に記載の発明は、特に、基台の一部分を活性化した後、この活性化された部分に低熱伝導層を形成するようにしたもので、この製造方法によれば、低熱伝導層を形成しない部分にマスキングを施す必要がないため、低熱伝導層を生産性よく形成することができるという作用効果を有するものである。
以上のように本発明の回路保護素子は、絶縁性を有する基台の表面の一部分に金属からなる低熱伝導層を形成する工程と、前記低熱伝導層および低熱伝導層が形成されていない前記基台の表面のうち少なくとも一部分に導電膜を形成する工程と、前記基台の表面に位置して前記導電膜の両端部に電気的に接続される電極を形成する工程と、前記低熱伝導層を下面に設けた前記導電膜の一部分にレーザ照射することにより溶断部を形成する工程とを備え、前記低熱伝導層をめっきで形成するとともに、電極まで延設しないようにしているため、溶断部で発生した熱はこの低熱伝導層の存在によって基台へは伝わりにくくなり、これにより、溶断部の温度を早く上昇させることができるため、耐パルス性を向上させるために溶断部の断面積を大きくした場合でも、本来溶断すべき電流が印加されれば溶断部を所定の時間内に溶断させることができ、これにより、耐パルス性に優れたものが得られるという優れた効果を奏するものである。
図1(a)は本発明の一実施の形態における回路保護素子の斜視図、図1(b)は図1(a)におけるA−A線断面図である。
図1(a)、(b)に示すように本発明の一実施の形態における回路保護素子は、基台11の表面に設けられた導電膜12と、この導電膜12の両端部に電気的に接続されるように前記基台11の表面に設けられた電極13と、前記導電膜12の一部に設けられた溶断部14と、この溶断部14と前記基台11との間に設けられ、かつ前記導電膜12より熱伝導率が低い低熱伝導層15とを備えている。
前記基台11は、アルミナ等のセラミックにより角柱状に構成され、かつその両端部は中央部より断面の厚みが大きくなっている。また、その断面は長方形になっている。
なお、前記基台11の形状は、角柱状でなく、円柱状、シート状等の他の形状でもよく、また、基台11の断面は、長方形でなく、正多角形、円等であってもよく、さらに、両端部と中央部の断面の厚みは変えずに、同一であってもよい。
前記導電膜12は、基台11と低熱伝導層15の表面の全面に銅をめっきすることにより形成され、そして、この導電膜12には、導電膜12の一部を切除して構成された溝16が設けられている。また、この導電膜12の表面にはシリコン樹脂、エポキシ樹脂等からなる保護膜17が設けられている。そして、この保護膜17は前記溶断部14を覆うように形成されているため、溶断部14を確実に保護することができるものである。なお、図1(a)では保護膜17は省略している。
また、前記導電膜12の材料は、銅に限定されるものではなく、ニッケル、銀、パラジウム、アルミニウム、クロム、ニクロム、チタン、金等の金属でもよい。また、その形成方法は、めっきでなく印刷、スパッタ等の方法を用いてもよい。なお、前記導電膜12を基台11の表面の一部分のみに設けるようにしてもよい。
そしてまた、前記導電膜12は上面、下面あるいは上下面に、導電膜12の酸化防止、導電膜12の溶融化促進、導電膜12で発生した熱の蓄熱等の目的で、銀、金、スズ、亜鉛、銅、鉛、ニッケル、クロム、ニクロム、チタン、ビスマス等を設けて、2層以上の金属で構成するようにしてもよい。
前記電極13は、導電膜12の両端部に電気的に接続されるように基台11の表面に設けられるとともに、導電膜12と一体に形成されている。ここで、導電膜12と電極13とを構成する膜は、回路保護素子の素体となる部分である導電膜12と、回路保護素子を実装基板に接続する機能を有する電極13とに区別される。また、電極13の上面にはめっき層18が設けられている。なお、このめっき層18は、下からニッケルめっき層、すずめっき層の順に構成されている。このように電極13の表面にニッケルめっき層およびすずめっき層からなるめっき層18を形成することにより、この回路保護素子を実装する際に面実装を行うことができる。
また、前記電極13と導電膜12は別個に設けても構わないが、一体形成した方が、工数を減らすことができるため、生産性を向上させることができるとともに、導電膜12と電極13との接続信頼性を向上させることができる。そしてまた、前記電極13の材料は導電膜12と同じであることが好ましく、例えば、銅、ニッケル、銀、パラジウム、アルミニウム、金、クロム、ニクロム、チタン等を使用して構成すればよい。
前記溶断部14は、導電膜12の一部からなるもので、過電流が印加された時に電流を遮断する部分である。すなわち、過電流が印加されると電流が溶断部14に集中し、これにより溶断部14が溶融し、電流を遮断するものである。また、この溶断部14は、基台11の中央部において基台11の周囲を略1ターンするように導電膜12に設けられた溝16の両先端部間およびその近傍に構成される幅が狭くなった部分である。ここで、溝16は、導電膜12の一部をレーザ照射によって切除することにより設けられるもので、基台11の周囲を略1ターンした溝16の先端部はオーバーラップさせるとともに、互いの溝16の先端部同士が接続されないようにして近距離に設けている。
前記低熱伝導層15は、導電膜12における少なくとも溶断部14と前記基台11との間に無電解めっきによって設けられるもので、前記導電膜12より熱伝導率が低い金属により構成される。
上記したような構成とすることにより、溶断部14で発生した熱は低熱伝導層15の存在により基台11へは伝わりにくくなるため、溶断部14の温度を早く上昇させることができる。これにより、耐パルス性を向上させるために溶断部14の断面積を大きくした場合でも、本来溶断すべき電流が印加されれば溶断部14を所定の時間内に溶断させることができるため、耐パルス性に優れた回路保護素子が得られる。
また、前記低熱伝導層15は、電極13まで延設しないように形成しているもので、このような構成にすれば、レーザ照射により溶断部14を設ける場合、レーザ照射時に生じる熱を導電膜12および電極13を介して基台11に放熱することができるため、熱を製品全体に分散させることができ、これにより、熱による温度特性の低下を低減できるため、製品の抵抗値バラツキは抑えられることになり、これにより、溶断特性の変動を防止できるものである。
そしてまた、前記低熱伝導層15は、基台11の表面を1周するように連続して設けられているもので、このように低熱伝導層15を腹巻き状に形成すれば、基台11の大部分を低熱伝導層15で覆うことができるため、溶断部14で発生した熱はこの低熱伝導層15の存在によって基台11へはより伝わりにくくなり、これにより、溶断部14の温度を早く上昇させることができるため、耐パルス性を向上させるために溶断部14の断面積を大きくした場合でも、本来溶断すべき電流が印加されれば溶断部14を所定の時間内に溶断させることができ、これにより、耐パルス性に優れた回路保護素子が得られる。なお、前記低熱伝導層15は、少なくとも溶断部14の下面に位置するように基台11の一部に設けるようにしてもよい。
ここで、前記導電膜12として銅または金を用いた場合、低熱伝導層15としては、過負荷印加時の発熱により導電膜12と合金化して導電膜12の比抵抗を大きくすることができる金属、例えばニッケル、クロム、パラジウム、白金、チタン等を使用することができる。また、導電膜12として銀を用いた場合、低熱伝導層15としては、例えばパラジウム、白金、チタン等の金属を使用することができる。そしてまた、過負荷印加時の発熱により導電膜12と合金化して導電膜12の溶融温度を低温化させることができる金属としては、例えばすず、亜鉛、アルミニウム、鉛、ビスマス、銅、銀、金等を使用することができる。
上記したように、低熱伝導層15として、過負荷印加時の発熱により導電膜12と合金化して導電膜12の比抵抗を大きくすることができる金属、あるいは、過負荷印加時の発熱により導電膜12と合金化して導電膜12の溶融温度を低温化させることができる金属を用いた場合は、同じ電流で発生するジュール熱が大きくなるため、溶断部14はより早く溶断され易くなり、これにより、耐パルス性を向上させるために溶断部14の断面積を大きくした場合でも、本来溶断すべき電流が印加されれば溶断部14を所定の時間内に溶断させることができるため、耐パルス性に優れた回路保護素子が得られるものである。
次に、本発明の一実施の形態における回路保護素子の製造方法について、図面を参照しながら説明する。
図2(a)〜(f)および図3(a)〜(d)は本発明の一実施の形態における回路保護素子の製造方法を示す製造工程図である。なお、図2(a)、(c)、(e)、図3(a)、(c)は回路保護素子の斜視図、図2(b)は図2(a)におけるA−A線断面図、図2(d)は図2(c)におけるA−A線断面図、図2(f)は図2(e)におけるA−A線断面図、図3(b)は図3(a)におけるA−A線断面図、図3(d)は図3(c)におけるA−A線断面図である。
まず、基台11の中央部にパラジウム等を含有する有機物バインダまたはガラスバインダを印刷後、約500℃で焼成して無電解めっきの触媒作用を有する活性化層(図示せず)を選択的に形成する。
次に、図2(a)、(b)に示すように、基台11の中央部に、無電解めっきによって、基台11の表面を1周するように連続する低熱伝導層15を形成する。
上記のように基台11の中央部を活性化した後に無電解めっきするようにすれば、低熱伝導層15を形成しない部分にマスキングを施す必要がないため、低熱伝導層15を生産性よく形成することができる。
次に、図2(c)、(d)に示すように、基台11の表面全体に導電膜12および電極13を印刷、蒸着、スパッタ、または無電解めっきによって一体に形成する。
次に、図2(e)、(f)に示すように、導電膜12にレーザ照射を行うことにより、導電膜12を切除し、基台11の周囲を略1ターンするように導電膜12の一部に溝16を形成することによって溶断部14を設ける。なお、この溶断部14は、低熱伝導層15の表面に形成するようにする。また、低熱伝導層15を、レーザ吸収率の高い材料あるいは低溶融温度化が可能な金属で構成すれば、レーザ出力条件を低く抑えることができる。
次に、図3(a)、(b)に示すように、基台11の中央部における導電膜12の表面に保護膜17を形成する。
最後に、図3(c)、(d)に示すように、基台11の両端部における電極13の表面に、ニッケルめっき層、すずめっき層からなるめっき層18を形成する。
上記のようにすれば、溶断部14と基台11との間に導電膜12より熱伝導率が低い金属からなる低熱伝導層15を形成できるため、溶断部14で発生した熱は低熱伝導層15を介することによって基台11へは伝わりにくくなり、これにより、溶断部14の温度を上昇させることができる。この結果、耐パルス性を向上させるために溶断部14の断面積を大きくしても、本来溶断すべき電流が印加されれば溶断部14を所定の時間内に溶断させることができるため、耐パルス性に優れた回路保護素子が得られる。
本発明に係る回路保護素子は、溶断部の温度を早く上昇させることができて、本来溶断すべき電流が印加されれば溶断部を所定の時間内に溶断させることができるもので、耐パルス性に優れたものが得られるという効果を有し、各種電子機器に適用できるものである。
(a)本発明の一実施の形態における回路保護素子の斜視図、(b)(a)におけるA−A線断面図 (a)〜(f)同回路保護素子の製造方法を示す製造工程図 (a)〜(d)同回路保護素子の製造方法を示す製造工程図 (a)従来の回路保護素子の斜視図、(b)(a)におけるA−A線断面図
11 基台
12 導電膜
13 電極
14 溶断部
15 低熱伝導層
16 溝
17 保護膜

Claims (2)

  1. 絶縁性を有する基台の表面の一部分に金属からなる低熱伝導層を形成する工程と、前記低熱伝導層および低熱伝導層が形成されていない前記基台の表面のうち少なくとも一部分に導電膜を形成する工程と、前記基台の表面に位置して前記導電膜の両端部に電気的に接続される電極を形成する工程と、前記低熱伝導層を下面に設けた前記導電膜の一部分にレーザ照射することにより溶断部を形成する工程とを備え、前記低熱伝導層をめっきで形成するとともに、電極まで延設しないようにした回路保護素子の製造方法。
  2. 基台の表面の一部分を活性化した後、この活性化された部分に低熱伝導層を形成するようにした請求項記載の回路保護素子の製造方法。
JP2004118598A 2004-04-14 2004-04-14 回路保護素子の製造方法 Expired - Fee Related JP4569152B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004118598A JP4569152B2 (ja) 2004-04-14 2004-04-14 回路保護素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004118598A JP4569152B2 (ja) 2004-04-14 2004-04-14 回路保護素子の製造方法

Publications (2)

Publication Number Publication Date
JP2005302585A JP2005302585A (ja) 2005-10-27
JP4569152B2 true JP4569152B2 (ja) 2010-10-27

Family

ID=35333810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004118598A Expired - Fee Related JP4569152B2 (ja) 2004-04-14 2004-04-14 回路保護素子の製造方法

Country Status (1)

Country Link
JP (1) JP4569152B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008281351A (ja) * 2007-05-08 2008-11-20 Denso Corp 電子装置
JP5027284B2 (ja) * 2010-06-03 2012-09-19 釜屋電機株式会社 チップヒューズとその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001023502A (ja) * 1999-07-02 2001-01-26 Matsushita Electric Ind Co Ltd 回路保護素子
JP2001076611A (ja) * 1999-09-06 2001-03-23 Koa Corp 回路保護素子
JP2004111192A (ja) * 2002-09-18 2004-04-08 Koa Corp チップ型ヒューズ抵抗器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2964478B2 (ja) * 1988-08-03 1999-10-18 コーア株式会社 表面実装型チップ状ヒューズ抵抗器とその製造方法
JPH1196886A (ja) * 1997-09-16 1999-04-09 Matsuo Electric Co Ltd チップ形ヒューズ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001023502A (ja) * 1999-07-02 2001-01-26 Matsushita Electric Ind Co Ltd 回路保護素子
JP2001076611A (ja) * 1999-09-06 2001-03-23 Koa Corp 回路保護素子
JP2004111192A (ja) * 2002-09-18 2004-04-08 Koa Corp チップ型ヒューズ抵抗器

Also Published As

Publication number Publication date
JP2005302585A (ja) 2005-10-27

Similar Documents

Publication Publication Date Title
JP4735387B2 (ja) 面実装型電流ヒューズ
JP6214318B2 (ja) 電流ヒューズ
JP6483987B2 (ja) ヒューズエレメント、ヒューズ素子、及び発熱体内蔵ヒューズ素子
JP4632358B2 (ja) チップ型ヒューズ
JP2004214033A (ja) 保護素子
KR20190004804A (ko) 퓨즈 엘리먼트, 퓨즈 소자, 보호 소자
TWI731050B (zh) 保護元件
JP7013517B2 (ja) 金属ワイヤ型ヒューズエレメントを備えたチップ型ヒューズ、及びその製造方法
JP2006310277A (ja) チップ型ヒューズ
JP2006286224A (ja) チップ型ヒューズ
JP4569152B2 (ja) 回路保護素子の製造方法
US7884698B2 (en) Electronic component, and method for manufacturing the same
JP7220344B2 (ja) 回路保護素子
JP2011159410A (ja) 回路保護素子
JP6878728B2 (ja) チップ抵抗素子及びチップ抵抗素子アセンブリー
JP4321546B2 (ja) 保護素子
JP4211406B2 (ja) チップ型ヒューズおよびその製造方法
JP2009146799A (ja) 抵抗付き温度ヒューズ
JP2014096272A (ja) 回路保護素子
JP2006164639A (ja) チップ型ヒューズ及びその製造方法
WO2023053594A1 (ja) チップ抵抗器
KR102297282B1 (ko) 칩 전자부품 및 그 제조방법
JPH10162714A (ja) チップヒューズ素子
JP5556196B2 (ja) 回路保護素子の製造方法
JP4234818B2 (ja) 抵抗温度ヒューズとその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070404

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091023

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100713

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100726

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees