TWI409918B - 具有防突波功能之多層式半導體元件封裝結構及其製作方法 - Google Patents

具有防突波功能之多層式半導體元件封裝結構及其製作方法 Download PDF

Info

Publication number
TWI409918B
TWI409918B TW099106892A TW99106892A TWI409918B TW I409918 B TWI409918 B TW I409918B TW 099106892 A TW099106892 A TW 099106892A TW 99106892 A TW99106892 A TW 99106892A TW I409918 B TWI409918 B TW I409918B
Authority
TW
Taiwan
Prior art keywords
substrate
conductive
insulating layer
underlying
semi
Prior art date
Application number
TW099106892A
Other languages
English (en)
Other versions
TW201131709A (en
Inventor
Wei Kuang Feng
Original Assignee
Wei Kuang Feng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wei Kuang Feng filed Critical Wei Kuang Feng
Priority to TW099106892A priority Critical patent/TWI409918B/zh
Priority to US12/777,596 priority patent/US8520403B2/en
Publication of TW201131709A publication Critical patent/TW201131709A/zh
Application granted granted Critical
Publication of TWI409918B publication Critical patent/TWI409918B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/073—High voltage adaptations
    • H05K2201/0738—Use of voltage responsive materials, e.g. voltage switchable dielectric or varistor materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10174—Diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

具有防突波功能之多層式半導體元件封裝結構及其製作方法
本發明係有關於一種半導體元件封裝結構及其製作方法，尤指一種具有防突波功能之多層式半導體元件封裝結構及其製作方法。
未來的電子產品，將朝著具有輕、薄、短、小的功能，以使得電子產品能更趨於迷你化。而分離式元件(discrete component)在電子產品中所占的面積又是最龐大的，所以能夠有效地整合分離式元件，將使得電子產品可以達到輕、薄、短、小的功能。
分離式元件的應用，例如固態二極體(solid state diodes)已被大量地運用在許多的電子設備上，固態二極體包含有相對應陽極與陰極的兩端子，且陽極與陰極兩端之間的電壓與電流係以非線性特性存在。其中一種二極體的使用方式，其利用其單向導電的特性，將交流電轉換為直流電，以達到整流的效果，使電源端得以穩定地輸出直流電力。因此，這類的二極體又稱為整流二極體(rectifying diode)或稱整流子(rectifier)。而整流二極體的使用領域亦非常廣泛，包括資訊、通訊、消費性電子、航太、醫療、汽車、辦公設備等。
然而，習知分離式元件的設計，皆以單一功能為主。因此，當電子產品需要安裝不同功能的分離式元件來保護電子產品時，習知僅能設置多數個單一功能之分離式元件於電子產品內，因此習知的作法不僅耗費製造的成本，更是佔用電子產品整體的體積。
緣是，本發明人有感上述缺失之可改善，悉心觀察且研究之，並配合學理之運用，而提出一種設計合理且有效改善上述缺失之本發明。
本發明所要解決的技術問題，在於提供一種半導體元件封裝結構，其能夠提供多層空間來容置分離式元件並產生防突波功能。
本發明所要解決的技術問題，在於提供一種半導體元件封裝結構的製作方法，其能夠提供多層空間來容置分離式元件並產生防突波功能。
為了解決上述技術問題，根據本發明之其中一種方案，提供一種具有防突波功能之多層式半導體元件封裝結構，其包括：一基板單元、一絕緣單元、一單向導通單元及一保護單元。基板單元具有至少一頂層基板、至少一中間基板及至少一底層基板。絕緣單元具有至少一填充於上述至少一頂層基板及上述至少一中間基板之間之第一絕緣層及至少一填充於上述至少一中間基板及上述至少一底層基板之間之第二絕緣層。單向導通單元具有多個電性地設置於上述至少一頂層基板與上述至少一中間基板之間且被上述至少一第一絕緣層所包覆之單向導通元件。保護單元具有至少一電性地設置於上述至少一中間基板與上述至少一底層基板之間且被上述至少一第二絕緣層所包覆之具有防止突波電流或突波電壓之保護元件。
為了解決上述技術問題，根據本發明之其中一種方案，提供一種具有防突波功能之多層式半導體元件封裝結構的製作方法，其包括下列步驟：首先，提供一基板單元，其具有至少一頂層基板、至少一中間基板及至少一底層基板；接著，將多個單向導通元件電性地設置於上述至少一頂層基板與上述至少一中間基板之間，且將多個具有防止突波電流或突波電壓之保護元件電性地設置於上述至少一中間基板與上述至少一底層基板之間；然後，將至少一第一絕緣層填充於上述至少一頂層基板及上述至少一中間基板之間，且將至少一第二絕緣層填充於上述至少一中間基板及上述至少一底層基板之間；接下來，形成多個穿過該基板單元之貫穿孔，其中每一個貫穿孔依序穿過上述至少一頂層基板、上述至少一第一絕緣層、上述至少一中間基板、上述至少一第二絕緣層及上述至少一底層基板；緊接著，分別形成多個導電層於該些貫穿孔的內表面上，其中每一個導電層電性連接於上述至少一頂層基板、上述至少一中間基板及上述至少一底層基板；最後，切割該基板單元、上述至少一第一絕緣層及上述至少一第二絕緣層，以形成多個單顆的半導體元件封裝結構，其中該些單向導通元件中的至少一個及該些具有防止突波電流或突波電壓之保護元件中的至少一個被封裝於每一個單顆的半導體元件封裝結構內。
因此，本發明的有益效果在於：上述至少一頂層基板與上述至少一中間基板之間具有一層容置空間以收容多個被上述至少一第一絕緣層所包覆之單向導通元件，且上述至少一中間基板與上述至少一底層基板之間具有另外一層容置空間以收容至少一個被上述至少一第二絕緣層所包覆之具有防止突波電流或突波電壓之保護元件，因此本發明可解決「習知僅能設置多數個單一功能之分離式元件於電子產品內，因此習知的作法不僅耗費製造的成本，更是佔用電子產品整體的體積」之缺失。
為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，然而所附圖式僅提供參考與說明用，並非用來對本發明加以限制者。
請參閱第一A圖至第一D圖所示，其分別為本發明製作方法之製作流程示意圖。由上述依序的圖中可知，本發明提供一種具有防突波功能之多層式半導體元件封裝結構的製作方法，其包括下列步驟：步驟S100為：首先，如第一A圖所示，提供一基板單元1，其具有至少一頂層基板11、至少一中間基板12及至少一底層基板13。此外，上述至少一頂層基板11的上表面及下表面分別具有多個導電焊墊(如第一A圖中最上面所顯示之多個頂面凸塊)及多個導電軌跡，上述至少一中間基板12的上表面及下表面皆具有多個導電軌跡，且上述至少一底層基板13的上表面及下表面分別具有多個導電軌跡及多個導電焊墊(如第一A圖中最下面所顯示之多個相對應該些頂面凸塊之底面凸塊)。另外，上述該些導電焊墊及該些導電軌跡皆可透過印刷或任何成形方式來形成。
步驟S102為：如第一A圖所示，將多個單向導通元件(圖未示)電性地設置於上述至少一頂層基板11與上述至少一中間基板12之間，且將多個具有防止突波電流或突波電壓之保護元件(例如變阻器(varistor)(圖未示))電性地設置於上述至少一中間基板12與上述至少一底層基板13之間。
步驟S104為：如第一A圖所示，將至少一第一絕緣層21填充於上述至少一頂層基板11及上述至少一中間基板12之間，且將至少一第二絕緣層22填充於上述至少一中間基板12及上述至少一底層基板13之間。此外，由第一A圖可知，當上述至少一第一絕緣層21及上述至少一第二絕緣層22填充完成後，上述至少一頂層基板11、上述至少一第一絕緣層21、上述至少一中間基板12、上述至少一第二絕緣層22及上述至少一底層基板13可由上而下依序堆疊在一起，而且該些單向導通元件(圖未示)及該些具有防止突波電流或突波電壓之保護元件分別被上述至少一第一絕緣層21及上述至少一第二絕緣層22所完全包覆而幾乎無空隙。
步驟S106為：如第一B圖所示，形成多個穿過該基板單元1之貫穿孔P，其中每一個貫穿孔P依序穿過上述至少一頂層基板11、上述至少一第一絕緣層21、上述至少一中間基板12、上述至少一第二絕緣層22及上述至少一底層基板13。此外，該些導電焊墊及該些導電軌跡也同時被該些貫穿孔P給貫穿。
步驟S108為：如第一C圖所示，分別形成多個導電層C於該些貫穿孔P的內表面上，其中每一個導電層C電性連接於上述至少一頂層基板11、上述至少一中間基板12及上述至少一底層基板13。換言之，由於該些導電層C被成形於該些貫穿孔P的內表面上，所以每一個導電層C皆可將上述至少一頂層基板11、上述至少一中間基板12及上述至少一底層基板13三者電性連接在一起，以使得該些導電焊墊及該些導電軌跡也可選擇性地彼此電性導通。
步驟S110為：配合第一C圖及第一D圖所示，延著第一C圖所示之切割線L切割該基板單元1、上述至少一第一絕緣層21及上述至少一第二絕緣層22，以形成多個單顆的半導體元件封裝結構Z(第一D圖只顯示其中一個半導體元件封裝結構Z)，其中該些單向導通元件中的至少一個及該些具有防止突波電流或突波電壓之保護元件中的至少一個被封裝於每一個單顆的半導體元件封裝結構Z內。換言之，依據不同的使用需求，設計者可以任意設計該些導電焊墊及該些導電軌跡的成形位置，並且設計每一個半導體元件封裝結構Z需要幾個單向導通元件及幾個具有防止突波電流或突波電壓之保護元件。
請參閱第二A圖及第二B圖所示，其分別為本發明第一實施例之兩種不同方位之分解示意圖，另外第一實施例的組合圖可參考第一D圖所示。由上述圖中可知，本發明第一實施例提供一種具有防突波功能之多層式半導體元件封裝結構Z，其包括：一基板單元1、一絕緣單元2、一單向導通單元3及一保護單元4。
其中，該基板單元1具有至少一頂層基板11、至少一中間基板12及至少一底層基板13。舉例來說，上述至少一頂層基板11的上表面具有多個頂層導電焊墊11A，上述至少一頂層基板11的下表面具有多個頂層導電軌跡11B，上述至少一中間基板12的上表面具有多個第一中間導電軌跡12A，上述至少一中間基板12的下表面具有多個第二中間導電軌跡12B，上述至少一底層基板13的上表面具有多個底層導電軌跡13A，且上述至少一底層基板13的下表面具有多個底層導電焊墊13B。
再者，該絕緣單元2具有至少一填充於上述至少一頂層基板11及上述至少一中間基板12之間之第一絕緣層21及至少一填充於上述至少一中間基板12及上述至少一底層基板13之間之第二絕緣層22。此外，上述至少一頂層基板11、上述至少一第一絕緣層21、上述至少一中間基板12、上述至少一第二絕緣層22及上述至少一底層基板13由上而下依序堆疊在一起。
另外，上述至少一頂層基板11的側邊具有多個第一半穿孔11C，上述至少一第一絕緣層21的側邊具有多個相對應該些第一半穿孔11C之第二半穿孔21A，上述至少一中間基板12的側邊具有多個相對應該些第二半穿孔21A之第三半穿孔12C，上述至少一第二絕緣層22的側邊具有多個相對應該些第三半穿孔12C之第四半穿孔22A，且上述至少一底層基板13的側邊具有多個相對應該些第四半穿孔22A之第五半穿孔13C。換言之，每一個第一半穿孔11C、每一個第二半穿孔21A、每一個第三半穿孔12C、每一個第四半穿孔22A及每一個第五半穿孔13C皆相連在一起以形成每一個貫穿孔P。
此外，上述至少一頂層基板11具有多個分別成形於該些第一半穿孔11C的內表上之第一導電層11D，上述至少一第一絕緣層21具有多個分別成形於該些第二半穿孔21A的內表上且分別電性連接於該些第一導電層11D之第二導電層21B，上述至少一中間基板12具有多個分別成形於該些第三半穿孔12C的內表上且分別電性連接於該些第二導電層21B之第三導電層12D，上述至少一第二絕緣層22具有多個分別成形於該些第四半穿孔22A的內表上且分別電性連接於該些第三導電層12D之第四導電層22B，且上述至少一底層基板13具有多個分別成形於該些第五半穿孔13C的內表上且分別電性連接於該些第四導電層22B之第五導電層13D。換言之，每一個第一導電層11D、每一個第二導電層21B、每一個第三導電層12D、每一個第四導電層22B及第一個第五導電層13D皆相連在一起以形成每一個導電層C。
再者，該單向導通單元3具有多個電性地設置於上述至少一頂層基板11與上述至少一中間基板12之間且被上述至少一第一絕緣層21所包覆之單向導通元件30(例如二極體)，其中每一個單向導通元件30可選擇性地電性連接於其中一頂層導電軌跡11B及其中一第一中間導電軌跡12A之間。
另外，該保護單元4具有至少一電性地設置於上述至少一中間基板12與上述至少一底層基板13之間且被上述至少一第二絕緣層22所包覆之具有防止突波電流或突波電壓之保護元件40(例如變阻器)，其中上述至少一具有防止突波電流或突波電壓之保護元件40電性連接於其中一第二中間導電軌跡12B及其中一底層導電軌跡13A之間。
請參閱第三圖所示，其為本發明第一實施例之電路示意圖。配合第三圖及第四圖可知，本發明第一實施例提供四個單向導通元件30(每一個單向導通元件30的上表面及下表面分別為陰極端30N及陽極端30P)及一個具有防止突波電流或突波電壓之保護元件40相互電性配合，以組成一如同第三圖所示之橋式整流器。再者，第三圖顯示兩個交流端(～)及兩個電極端(+、-)，圖中較細的導線為上述至少一頂層基板11之該些頂層導電軌跡11B，圖中較粗的導線為上述至少一中間基板12之該些第一中間導電軌跡12A，圖中的黑點為導通上述至少一頂層基板11之該些頂層導電軌跡11B與上述至少一中間基板12之該些第一中間導電軌跡12A之導電層C，且上述至少一具有防止突波電流或突波電壓之保護元件40與兩交流端形成並聯結構。
請參閱第四A圖及第四B圖所示，其分別為本發明第二實施例之兩種不同方位之分解示意圖，另外第二實施例的組合圖可參考第一D圖所示。由上述圖中可知，本發明第二實施例提供一種具有防突波功能之多層式半導體元件封裝結構Z，其包括：一基板單元1、一絕緣單元2、一單向導通單元3及一保護單元4，且第二實施例與第一實施例最大的差別在於：在第二實施例中，該些頂層導電軌跡11B及該些第一中間導電軌跡12A採用另外一種的電路佈局，且其中兩個單向導通元件30的上表面及下表面分別為陰極端30N及陽極端30P，而另外兩個單向導通元件30的上表面及下表面分別為陽極端30P及陰極端30N。
請參閱第五圖所示，其為本發明第二實施例之電路示意圖。由圖中可知，本發明第二實施例提供四個單向導通元件30及一個具有防止突波電流或突波電壓之保護元件40相互電性配合，以組成一如同第五圖所示之橋式整流器。再者，第五圖顯示兩個交流端(～)及兩個電極端(+、-)，圖中較細的導線為上述至少一頂層基板11之該些頂層導電軌跡11B，圖中較粗的導線為上述至少一中間基板12之該些第一中間導電軌跡12A，圖中的黑點為導通上述至少一頂層基板11之該些頂層導電軌跡11B與上述至少一中間基板12之該些第一中間導電軌跡12A之導電層C，且上述至少一具有防止突波電流或突波電壓之保護元件40與兩交流端形成並聯結構。
請參閱第六圖所示，其為本發明多層式半導體元件封裝結構之剖面示意圖。由圖中可知，上述至少一頂層基板11與上述至少一中間基板12之間具有一層容置空間以收容多個被上述至少一第一絕緣層21所包覆之單向導通元件30，且上述至少一中間基板12與上述至少一底層基板13之間具有另外一層容置空間以收容至少一個被上述至少一第二絕緣層22所包覆之具有防止突波電流或突波電壓之保護元件40，以使得本發明可達成多層式半導體元件封裝結構之製作。
再者，由上述的製作方法可知，如果該基板單元1使用至少三塊電路基板(上述至少一頂層基板11、上述至少一中間基板12及上述至少一底層基板13)的話，則本案將有兩層的空間可以容納一預定數量之單向導通元件30及具有防止突波電流或突波電壓之保護元件40。換言之，如果該基板單元1使用更多塊電路基板的話，則本案將有更多層的空間可以容納更多數量之單向導通元件30及具有防止突波電流或突波電壓之保護元件40。
綜上所述，上述至少一頂層基板與上述至少一中間基板之間具有一層容置空間以收容多個被上述至少一第一絕緣層所包覆之單向導通元件，且上述至少一中間基板與上述至少一底層基板之間具有另外一層容置空間以收容至少一個被上述至少一第二絕緣層所包覆之具有防止突波電流或突波電壓之保護元件，因此本發明可解決「習知僅能設置多數個單一功能之分離式元件於電子產品內，因此習知的作法不僅耗費製造的成本，更是佔用電子產品整體的體積」之缺失。
以上所述僅為本發明之較佳可行實施例，非因此侷限本發明之專利範圍，故舉凡運用本發明說明書及圖式內容所為之等效技術變化，均包含於本發明之範圍內。
Z．．．半導體元件封裝結構
1．．．基板單元
11．．．頂層基板
11A．．．頂層導電焊墊
11B．．．頂層導電軌跡
11C．．．第一半穿孔
11D．．．第一導電層
12．．．中間基板
12A．．．第一中間導電軌跡
12B．．．第二中間導電軌跡
12C．．．第三半穿孔
12D．．．第三導電層
13．．．底層基板
13A．．．底層導電軌跡
13B．．．底層導電焊墊
13C．．．第五半穿孔
13D．．．第五導電層
2．．．絕緣單元
21．．．第一絕緣層
21A．．．第二半穿孔
21B．．．第二導電層
22．．．第二絕緣層
22A．．．第四半穿孔
22B．．．第四導電層
3．．．單向導通單元
30．．．單向導通元件
30P．．．陽極端
30N．．．陰極端
4．．．保護單元
40．．．保護元件
P．．．貫穿孔
C．．．導電層
第一A圖至第一D圖分別為本發明具有防突波功能之多層式半導體元件封裝結構的製作方法之製作流程示意圖；
第二A圖為本發明具有防突波功能之多層式半導體元件封裝結構的第一實施例之其中一視角之立體分解圖；
第二B圖為本發明具有防突波功能之多層式半導體元件封裝結構的第一實施例之另外一視角之立體分解圖；
第三圖為本發明具有防突波功能之多層式半導體元件封裝結構的第一實施例之電路示意圖；
第四A圖為本發明具有防突波功能之多層式半導體元件封裝結構的第二實施例之其中一視角之立體分解圖；
第四B圖為本發明具有防突波功能之多層式半導體元件封裝結構的第二實施例之另外一視角之立體分解圖；
第五圖為本發明具有防突波功能之多層式半導體元件封裝結構的第二實施例之電路示意圖；以及
第六圖為本發明具有防突波功能之多層式半導體元件封裝結構之剖面示意圖。
1．．．基板單元
11．．．頂層基板
12．．．中間基板
13．．．底層基板
2．．．絕緣單元
21．．．第一絕緣層
22．．．第二絕緣層
3．．．單向導通單元
30．．．單向導通元件
4．．．保護單元
40．．．保護元件
C．．．導電層

Claims (8)

  1. 一種具有防突波功能之多層式半導體元件封裝結構，其包括：一基板單元，其具有至少一頂層基板、至少一中間基板及至少一底層基板；一絕緣單元，其具有至少一填充於上述至少一頂層基板及上述至少一中間基板之間之第一絕緣層及至少一填充於上述至少一中間基板及上述至少一底層基板之間之第二絕緣層；一單向導通單元，其具有多個電性地設置於上述至少一頂層基板與上述至少一中間基板之間且被上述至少一第一絕緣層所包覆之單向導通元件；以及一保護單元，其具有至少一電性地設置於上述至少一中間基板與上述至少一底層基板之間且被上述至少一第二絕緣層所包覆之具有防止突波電流或突波電壓之保護元件；其中，上述至少一頂層基板的側邊具有多個第一半穿孔，上述至少一第一絕緣層的側邊具有多個相對應該些第一半穿孔之第二半穿孔，上述至少一中間基板的側邊具有多個相對應該些第二半穿孔之第三半穿孔，上述至少一第二絕緣層的側邊具有多個相對應該些第三半穿孔之第四半穿孔，且上述至少一底層基板的側邊具有多個相對應該些第四半穿孔之第五半穿孔。
  2. 如申請專利範圍第1項所述之具有防突波功能之多層式半導體元件封裝結構，其中上述至少一頂層基板、 上述至少一第一絕緣層、上述至少一中間基板、上述至少一第二絕緣層及上述至少一底層基板由上而下依序堆疊在一起。
  3. 如申請專利範圍第1項所述之具有防突波功能之多層式半導體元件封裝結構，其中上述至少一頂層基板的上表面具有多個頂層導電焊墊，上述至少一頂層基板的下表面具有多個頂層導電軌跡，上述至少一中間基板的上表面具有多個第一中間導電軌跡，上述至少一中間基板的下表面具有多個第二中間導電軌跡，上述至少一底層基板的上表面具有多個底層導電軌跡，且上述至少一底層基板的下表面具有多個底層導電焊墊。
  4. 如申請專利範圍第3項所述之具有防突波功能之多層式半導體元件封裝結構，其中每一個單向導通元件選擇性地電性連接於其中一頂層導電軌跡及其中一第一中間導電軌跡之間，且上述至少一具有防止突波電流或突波電壓之保護元件電性連接於其中一第二中間導電軌跡及其中一底層導電軌跡之間。
  5. 如申請專利範圍第1項所述之具有防突波功能之多層式半導體元件封裝結構，其中上述至少一頂層基板具有多個分別成形於該些第一半穿孔的內表上之第一導電層，上述至少一第一絕緣層具有多個分別成形於該些第二半穿孔的內表上且分別電性連接於該些第一導電層之第二導電層，上述至少一中間基板具有多個分別成形於該些第三半穿孔的內表上且分別電性連接於該些第二導電層之第三導電層，上述至少一第二絕緣 層具有多個分別成形於該些第四半穿孔的內表上且分別電性連接於該些第三導電層之第四導電層，且上述至少一底層基板具有多個分別成形於該些第五半穿孔的內表上且分別電性連接於該些第四導電層之第五導電層。
  6. 一種具有防突波功能之多層式半導體元件封裝結構的製作方法，其包括下列步驟：提供一基板單元，其具有至少一頂層基板、至少一中間基板及至少一底層基板；將多個單向導通元件電性地設置於上述至少一頂層基板與上述至少一中間基板之間，且將多個具有防止突波電流或突波電壓之保護元件電性地設置於上述至少一中間基板與上述至少一底層基板之間；將至少一第一絕緣層填充於上述至少一頂層基板及上述至少一中間基板之間，且將至少一第二絕緣層填充於上述至少一中間基板及上述至少一底層基板之間；形成多個穿過該基板單元之貫穿孔，其中每一個貫穿孔依序穿過上述至少一頂層基板、上述至少一第一絕緣層、上述至少一中間基板、上述至少一第二絕緣層及上述至少一底層基板；分別形成多個導電層於該些貫穿孔的內表面上，其中每一個導電層電性連接於上述至少一頂層基板、上述至少一中間基板及上述至少一底層基板；以及切割該基板單元、上述至少一第一絕緣層及上述至少一第二絕緣層，以形成多個單顆的半導體元件封裝結構 ，其中該些單向導通元件中的至少一個及該些具有防止突波電流或突波電壓之保護元件中的至少一個被封裝於每一個單顆的半導體元件封裝結構內。
  7. 如申請專利範圍第6項所述之具有防突波功能之多層式半導體元件封裝結構的製作方法，其中上述至少一頂層基板、上述至少一第一絕緣層、上述至少一中間基板、上述至少一第二絕緣層及上述至少一底層基板由上而下依序堆疊在一起。
  8. 如申請專利範圍第6項所述之具有防突波功能之多層式半導體元件封裝結構的製作方法，其中上述至少一頂層基板的上表面具有多個頂層導電焊墊，上述至少一頂層基板的下表面具有多個頂層導電軌跡，上述至少一中間基板的上表面具有多個第一中間導電軌跡，上述至少一中間基板的下表面具有多個第二中間導電軌跡，上述至少一底層基板的上表面具有多個底層導電軌跡，且上述至少一底層基板的下表面具有多個底層導電焊墊。
TW099106892A 2010-03-10 2010-03-10 具有防突波功能之多層式半導體元件封裝結構及其製作方法 TWI409918B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099106892A TWI409918B (zh) 2010-03-10 2010-03-10 具有防突波功能之多層式半導體元件封裝結構及其製作方法
US12/777,596 US8520403B2 (en) 2010-03-10 2010-05-11 Multi-layer semiconductor element package structure with surge protection function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099106892A TWI409918B (zh) 2010-03-10 2010-03-10 具有防突波功能之多層式半導體元件封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
TW201131709A TW201131709A (en) 2011-09-16
TWI409918B true TWI409918B (zh) 2013-09-21

Family

ID=44558877

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099106892A TWI409918B (zh) 2010-03-10 2010-03-10 具有防突波功能之多層式半導體元件封裝結構及其製作方法

Country Status (2)

Country Link
US (1) US8520403B2 (zh)
TW (1) TWI409918B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI417994B (zh) * 2010-04-06 2013-12-01 Zowie Technology Corp 具有保護功能之半導體元件封裝結構
TWI731801B (zh) * 2020-10-12 2021-06-21 功得電子工業股份有限公司 保護元件及其製作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040092292A1 (en) * 1999-07-29 2004-05-13 Murata Manufacturing Co., Ltd. High frequency switching component
TW200703765A (en) * 2005-05-02 2007-01-16 Tdk Corp Multilayer filter
US20070019535A1 (en) * 2005-07-22 2007-01-25 Qualcomm Incorporated SDMA for WCDMA
TW200713809A (en) * 2005-06-24 2007-04-01 Tdk Corp Surge absorption circuit
TW200919496A (en) * 2007-10-16 2009-05-01 Ceratech Corp Magnetic and dielectric composite electronic device
TW200921712A (en) * 2007-09-19 2009-05-16 Epcos Ag Electrical multi-layer-component
TW200935700A (en) * 2008-02-05 2009-08-16 Inpaq Technology Co Ltd over voltage protecting device and its application

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10241086B4 (de) * 2001-09-06 2016-02-18 Fuji Electric Co., Ltd Zusammengesetztes integriertes Halbleiterbauteil
US6867436B1 (en) * 2003-08-05 2005-03-15 Protek Devices, Lp Transient voltage suppression device
US7606018B2 (en) * 2005-07-25 2009-10-20 Tdk Corporation Surge absorbing circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040092292A1 (en) * 1999-07-29 2004-05-13 Murata Manufacturing Co., Ltd. High frequency switching component
TW200703765A (en) * 2005-05-02 2007-01-16 Tdk Corp Multilayer filter
TW200713809A (en) * 2005-06-24 2007-04-01 Tdk Corp Surge absorption circuit
US20070019535A1 (en) * 2005-07-22 2007-01-25 Qualcomm Incorporated SDMA for WCDMA
TW200921712A (en) * 2007-09-19 2009-05-16 Epcos Ag Electrical multi-layer-component
TW200919496A (en) * 2007-10-16 2009-05-01 Ceratech Corp Magnetic and dielectric composite electronic device
TW200935700A (en) * 2008-02-05 2009-08-16 Inpaq Technology Co Ltd over voltage protecting device and its application

Also Published As

Publication number Publication date
US20110220402A1 (en) 2011-09-15
US8520403B2 (en) 2013-08-27
TW201131709A (en) 2011-09-16

Similar Documents

Publication Publication Date Title
US8610250B2 (en) Packaging substrate having embedded capacitors and fabrication method thereof
TWI355068B (en) Electronic package structure
US9179549B2 (en) Packaging substrate having embedded passive component and fabrication method thereof
US7646589B2 (en) Solid electrolytic capacitor with first and second anode wires
CN107452694B (zh) 嵌入式封装结构
US20050207133A1 (en) Embedded power management control circuit
JP6911917B2 (ja) モジュール
US9973104B2 (en) Power module
CN103200765B (zh) 电子封装结构
US20210050320A1 (en) Package structure for power device
US8633499B2 (en) Light emitting device
US7609143B2 (en) Multi-layer type over-current and over-temperature protection structure and method for manufacturing the same
JP2018117054A (ja) 半導体装置および電力変換装置
US20170229379A1 (en) Insulated busbar, insulated busbar fabrication method, and electronic apparatus
CN110352486A (zh) 模块
JP2014135502A (ja) 回路基板の製造方法及び回路基板
TWI521659B (zh) 電流導通元件
TWI409918B (zh) 具有防突波功能之多層式半導體元件封裝結構及其製作方法
WO2017024981A1 (zh) 一种端口防护电路集成封装件
JP2008251901A (ja) 複合半導体装置
JPWO2016181710A1 (ja) 薄膜デバイス
JP2010251582A (ja) Ｄｃ−ｄｃコンバータ
CN102201395B (zh) 具防突波功能的多层式半导体组件封装结构及其制作方法
TWI567883B (zh) 具有複合基材的電子系統
WO2014188964A1 (ja) 部品内蔵配線基板および部品内蔵配線基板の製造方法