JP7072462B2 - 半導体装置、焼結金属シートおよび焼結金属シートの製造方法 - Google Patents

半導体装置、焼結金属シートおよび焼結金属シートの製造方法 Download PDF

Info

Publication number
JP7072462B2
JP7072462B2 JP2018142168A JP2018142168A JP7072462B2 JP 7072462 B2 JP7072462 B2 JP 7072462B2 JP 2018142168 A JP2018142168 A JP 2018142168A JP 2018142168 A JP2018142168 A JP 2018142168A JP 7072462 B2 JP7072462 B2 JP 7072462B2
Authority
JP
Japan
Prior art keywords
sintered metal
region
low porosity
metal layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018142168A
Other languages
English (en)
Other versions
JP2020021756A (ja
JP2020021756A5 (ja
Inventor
智久 鈴木
浩志 守谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2018142168A priority Critical patent/JP7072462B2/ja
Priority to US17/261,715 priority patent/US11437338B2/en
Priority to PCT/JP2019/011935 priority patent/WO2020026516A1/ja
Publication of JP2020021756A publication Critical patent/JP2020021756A/ja
Publication of JP2020021756A5 publication Critical patent/JP2020021756A5/ja
Application granted granted Critical
Publication of JP7072462B2 publication Critical patent/JP7072462B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F3/00—Manufacture of workpieces or articles from metallic powder characterised by the manner of compacting or sintering; Apparatus specially adapted therefor ; Presses and furnaces
    • B22F3/10—Sintering only
    • B22F3/105—Sintering only by using electric current other than for infrared radiant energy, laser radiation or plasma ; by ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/271—Manufacture and pre-treatment of the layer connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/2755—Selective modification
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29239—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29244—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29247—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29255—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29263—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29269—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29369—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83055—Composition of the atmosphere being oxidating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Die Bonding (AREA)
  • Powder Metallurgy (AREA)

Description

本発明は、電力変換機器などに好適に用いられる半導体装置、焼結金属シートおよび焼結金属シートの製造方法に関する。
近年、電気自動車や鉄道をはじめ幅広い分野で、インバータなど電力変換機器用途のパワーモジュールの市場拡大が続いている。そして、環境保護や省エネに対する意識の高まりを背景として、パワーモジュールには電力変換のさらなる高効率化が求められている。しかしながら、Ｓｉ半導体を用いたパワーモジュールでは、電力変換の効率向上の限界が見えてきており、電力変換のさらなる高効率化を目指して、ＳｉＣ半導体などを用いた次世代パワーモジュールの開発が進められている。
ＳｉＣ半導体を用いたパワーモジュールでは、２００℃以上の高温動作が可能となり、電力変換の高効率化のみならず、大幅な小型化・軽量化が可能となる。一方、２００℃以上の高温環境下では、従来チップ接合材として使用されてきた鉛フリーはんだは、再溶融の問題から使用できなくなるという問題が生じる。また、現在はＲｏＨＳ（Restriction of Hazardous Substances）指令から除外されている鉛含有率８５％以上の高融点はんだも、将来的にはＲｏＨＳ指令の対象となるのは必至である。そのため、鉛フリーはんだの代替材料の開発が急務となっている。
鉛フリーはんだの代替材料としては、ｎｍ～μｍオーダの金属粒子を焼結させた焼結金属接合材に期待が集まっており、銀（Ａｇ）や銅（Ｃｕ）を用いた焼結接合技術に関して開発が進められている。焼結金属材による接合層は、例えば特許文献１に示されているように内部に空孔を含んだ多孔質構造となる。また、電力変換用などのパワーモジュールでは、例えば特許文献２に示されているように、焼結金属材を介して半導体素子を基板に接合することが行われている。
さらに、特許文献１には、金属微粒子と有機溶剤とを混合した金属ペースト材を事前に加熱、仮焼結させて作成した焼結金属シートを基板に設置し、その上に半導体素子を搭載した後、再度加熱、焼結させて、半導体素子を基板に接合する方法が示されている。また、特許文献２には、金属微粒子と有機溶剤とを混合した金属ペースト材を基板上に塗布し、その上に半導体素子を搭載した後、加熱により金属ペースト材を焼結させ、半導体素子を基板に接合する方法が示されている。
ところで、とくにパワーモジュールなどでは、半導体素子の稼働や環境温度などによる熱サイクルが繰り返されると、両者の熱膨張係数差により半導体素子と焼結金属層には熱ひずみが生じる。これにより、焼結金属層の端部に亀裂（クラック）が生じ、その亀裂が焼結金属層の面内方向に進展する。その結果、焼結金属層が熱伝導や電気伝導の機能を喪失することとなり、パワーモジュールが故障に至るという問題が生じる。
焼結金属層に亀裂が生じにくいようにするには、焼結時の加圧を高くして焼結金属層の空孔率を低くすればよい。しかしながら、焼結時の加圧を高くし過ぎると焼結金属層の剛性が高くなりすぎ、半導体素子などの周辺部材にダメージが及び易くなるという別の問題が生じる。
これらの問題に対し、特許文献２には、金属ペースト塗布時に塗布の厚さに差をつけることにより、半導体素子の側部に近い部分で空孔率が低く、中央に近い部分で空孔率が高くなる焼結金属層を形成する技術が開示されている。このような焼結金属層では、その外縁端部が硬く形成されるので、外縁端部からの亀裂の進展を抑制することができる。また、特許文献３には、２種類の金属ペーストを用いることで、半導体素子の周辺部や角部に中央部よりも空孔率の低い領域を有する焼結金属層を形成する技術が開示されている。また、特許文献４には、金属ペーストを塗布後に金属発泡体を配置し、これを焼結プロセスで緻密化させることにより、外縁部や角部に空孔率の低い領域を有する焼結金属層の形成技術が開示されている。
特開２０１０－２４８６１７号公報 特開２０１５－２１６１６０号公報 国際公開第２０１４／１５５６１９号 特開２０１５－１８５５５９号公報
以上のように、半導体素子を基板に接合する接合部材として焼結金属層を用いた場合には、焼結金属層の空孔率が高いため、つまり隙間が大きいために、焼結金属層の側部や角部から亀裂が生じやすいという問題がある。また、焼結金属層の空孔率を単純に低くするだけでは、焼結金属層と半導体素子との界面には応力が集中し、その界面で剥離が生じやすくなるという問題がある。
これらの問題解決のために、特許文献２～４に開示された焼結金属層においては、半導体素子の外縁部の直下部分に空孔率の低い領域を設ける構造が提案されている。しかしながら、この場合には、半導体素子の外縁部が受ける応力が増大する。この応力の増大により、半導体素子の外縁部で焼結金属層が剥離し易くなるだけでなく、半導体素子自身の破壊のリスクが増大することが問題となる。
なお、特許文献４には、外縁部より内側に空孔率の低い領域を有する焼結金属層にも言及されているが、その空孔率の低い領域は、材料の金属ペーストを印刷後に印刷面の上部から別の部材（金属発泡体）をマウントする方法により形成される。そのため、マウントの作業性の問題から、配置される金属発泡体のサイズは、自立可能な程度に大きい必要がある。つまり、空孔率の低い領域を微細なパターンで形成することは難しい。
以上の従来技術の問題に鑑み、本発明の目的は、剥離の発生、亀裂の進展、半導体素子破壊などのリスクを抑制することが可能な高信頼の半導体装置、焼結金属シートおよび焼結金属シートの製造方法を提供することにある。
本発明は、半導体素子が焼結金属層を介して支持基板の上に接合されてなる半導体装置であって、前記焼結金属層には、接合されたときの前記半導体素子の外縁部よりも内側に当たる領域に、空孔率が他の領域よりも低い低空孔率領域が形成されており、前記焼結金属層の中には、前記低空孔率領域として、前記焼結金属層を上面側から下面側まで貫く柱状の低空孔率領域が形成されており、前記柱状の低空孔率領域は、前記半導体素子の外縁部よりも内側領域の直下に当たる前記焼結金属層の領域内の全域にわたって所定の間隔で複数個設けられていることを特徴とする。
本発明によれば、剥離の発生、亀裂の進展、半導体素子破壊などのリスクを抑制することが可能な高信頼の半導体装置、焼結金属シートおよび焼結金属シートの製造方法が提供される。
本発明の第１の実施形態に係る半導体装置の断面構造の例を示した図。 本発明の第１の実施形態に係る半導体装置の上面図の例を示した図。 本発明の第１の実施形態に係る半導体装置と従来技術に係る半導体装置との構造の相違を示した図。 本発明の第１の実施形態に係る半導体装置と従来技術に係る半導体装置との効果の相違を示した図。 本発明の第１の実施形態に係る半導体装置の焼結金属層の端部から発生した亀裂が焼結金属層の内部に進展し、低空孔率領域で阻止されて停止する様子を模式的に示した図。 本発明の第２の実施形態に係る半導体装置の断面構造の例を示した図。 本発明の第２の実施形態に係る半導体装置の上面図の例を示した図。 本発明の第３の実施形態に係る半導体装置の断面構造の例を示した図。 本発明の第３の実施形態に係る半導体装置の上面図の例を示した図。 本発明の第４の実施形態に係る半導体装置の断面構造の例を示した図。 本発明の第４の実施形態に係る半導体装置の上面図の例を示した図。 本発明の第５の実施形態に係る半導体装置の断面構造の例を示した図。 本発明の第５の実施形態に係る半導体装置の上面図の例を示した図。 本発明の第１の実施形態に係る半導体装置の製造工程において、焼結金属層のシートを作製する工程の例を示した図。 本発明の第１の実施形態に係る半導体装置の製造工程において、焼結金属層の中に低空孔率領域を形成し、焼結金属シートを作製する工程の例を示した図。 本発明の第１の実施形態に係る半導体装置の製造工程において、焼結金属シートを用いて半導体装置製造する工程の例を示した図。 通電による加熱の際の焼結金属層内部の温度分布を熱解析シミュレーションで計算した結果の例を示した図である。
以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、各図面において、共通する構成要素には同一の符号を付し、重複した説明を省略する。
≪第１の実施形態≫
図１Ａは、本発明の第１の実施形態に係る半導体装置１００の断面構造の例を示した図、図１Ｂは、本発明の第１の実施形態に係る半導体装置１００の上面図の例を示した図である。図１Ａ、図１Ｂに示すように、半導体装置１００は、半導体素子１が焼結金属層２を介して支持基板１０に接合されて構成される。ここで、図１Ｂの半導体装置１００の上面図は、半導体素子１が取り外されている状態の上面図を表し、また、図１Ａの断面図は、図１Ｂの平面図のＹ－Ｙ部分の半導体素子１を含む断面図を表している。
半導体素子１は、電流制御用のＩＧＢＴ（Insulated Gate Bipolar Transistor）やダイオードなどであり、シリコン（Ｓｉ）や炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）などの半導体材料により構成されている。この場合、半導体材料としては、電力損失の低い炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）などのワイドバンドギャップ半導体を用いることが好ましい。
支持基板１０は、導電部材４、絶縁部材５および冷却部材６からなる３層の積層構造を有している。ここで、導電部材４および冷却部材６は、いずれも銅（Ｃｕ）やアルミニウム（Ａｌ）などの電気伝導度や熱伝導度の高い導電材料により構成されている。また、絶縁部材５は、窒化アルミニウム（ＡｌＮ）、窒化シリコン（Ｓｉ３Ｎ４）、酸化アルミニウム（Ａｌ２Ｏ３）、樹脂シート、グリースなどの絶縁材料によって構成される。
なお、半導体装置１００の断面構造は、これに限定されるものではなく、半導体素子１の周囲が封止材で覆われた構造などであってもよい。その場合、封止材としては、エポキシ樹脂などの熱硬化性樹脂とシリカフィラーからなる絶縁材料やシリコーンゲルなどが用いられる。また、支持基板１０は、全体が導電部材４だけで構成されるものであってもよい。また、図１Ａには、半導体装置１００として、支持基板１０上に１つの半導体素子１が接合されたものしか示されていないが、半導体装置１００は、１つの支持基板１０上に複数の半導体素子１が接合されたものであってもよい。
焼結金属層２は、Ａｇ，Ｃｕ，Ａｕ，Ｎｉ，Ｐｔなどのｎｍ～μｍオーダの金属微粒子と有機溶剤とを混合したペースト材を焼成して得られる焼結金属接合材によって構成される。この場合、ペーストの金属微粒子としては、ＡｇやＣｕを用いることが好ましい。なお、こうして得られる焼結金属接合材は、内部に多数の空孔を有する多孔質体となっている。
本実施形態では、焼結金属層２の中に他の領域よりも空孔率の低い領域である低空孔率領域３が設けられている。低空孔率領域３は、焼結金属層２と同じ組成のペースト材を焼結した焼結金属接合材からなり、空孔率が他の領域よりも低いことを特徴とする。この低空孔率領域３は、図１Ｂに示すように、接合されたときの半導体素子１の外縁部よりも内側に当たる焼結金属層２の中に、半導体素子１の外縁部に沿ってその外縁部を１周するように形成される。また、低空孔率領域３は、図１Ａに示すように、焼結金属層２の上面部から下面部まで焼結金属層２を貫くように形成される。
したがって、本実施形態では、低空孔率領域３は、焼結金属層２を平面的に外側の高空孔率領域と内側の高空孔率領域に２分する、平面形状が細長紐状を呈する壁状の構造体ということができる。このような低空孔率領域３は、平面的には、必ずしも直線状に形成される必要はなく、うねりのある曲線状に形成されたものであってもよい。ただし、その平面形状は、応力による変形の偏りを避けるために、対称的なパターンであることが好ましい。
なお、低空孔率領域３の空孔率は、低空孔率領域３以外の焼結金属層２における領域の空孔率と比べて少なくとも１０％以上低いことが好ましく、さらには、低空孔率領域３の空孔率が１０％未満であることが好ましい。また、低空孔率領域３の上下方向（ｚ軸方向）の構造は、空孔率が一定の１層に限定されるものではなく、例えば、空孔率が連続的に変化するような多数の層から構成されるものであってもよい。
図２Ａは、本発明の第１の実施形態に係る半導体装置１００と従来技術に係る半導体装置１０１との構造の相違を示した図、図２Ｂは、本発明の第１の実施形態に係る半導体装置１００と従来技術に係る半導体装置１０１との効果の相違を示した図である。
なお、図２Ａの左側上段および下段の図は、第１の実施形態に係る半導体装置１００の断面構造および上面図であり、実質的には、図１と同じ図である。ただし、その断面構造は、半導体装置１００の外縁部の構造として示されている。また、図２Ａの右側上段および下段の図は、従来技術に係る半導体装置１０１の断面構造および上面図であり、その断面構造は、半導体装置１０１の外縁部の構造として示されている。
図２Ｂには、第１の実施形態に係る半導体装置１００および従来の半導体装置１０１のそれぞれにおける半導体素子１が受ける応力を計算して比較した結果が示されている。この応力の計算では、本実施形態に係る半導体装置１００および従来技術に係る半導体装置１０１のそれぞれに対し、次のような条件を設定した。
図２Ａに示すように、第１の実施形態および従来技術のいずれの場合も、半導体素子１のチップサイズを５ｍｍ×５ｍｍとした。また、第１の実施形態では、焼結金属層２内の低空孔率領域３は、半導体素子１の外縁部よりも１ｍｍ内側の直下位置に、０．２ｍｍの幅で設けられているものとした。これに対し、従来技術では、低空孔率領域３は、半導体素子１の外縁部直下の位置、つまり焼結金属層２の外縁部に０．２ｍｍの幅で設けられているものとした。また、焼結金属層２は、いずれの場合も厚さ５０μｍの焼結銅（Ｃｕ）層であるとした。
さらに、半導体素子１はＳｉ、絶縁部材５はＡｌＮ、導電部材および冷却部材はＣｕであるとし、半導体装置１００，１０１全体に２００℃から－４０℃の温度変化を与えた際の応力分布を有限要素解析によって計算した。
その計算の結果、半導体素子１が受ける応力は、図２Ｂに示されているように、第１の実施形態では従来技術に比べ位置Ａで約１／１．３に減少し、位置Ｂで１／２．１に減少した。なお、図２Ａに示されているように、位置Ａは、半導体素子１の外周端部の上下中央位置を表し、位置Ｂは、半導体素子１と焼結金属層２との界面の外周端部位置を表している。
以上に説明したように、本実施形態では、従来技術に比べて半導体素子１が受ける応力が小さくなるので、半導体素子１が受けるダメージが減少し、さらには半導体素子１が破壊するリスクも減少する。また、半導体素子１と焼結金属層２との剥離のリスクも減少する。
図３は、第１の実施形態に係る半導体装置１００の焼結金属層２の端部から発生した亀裂８が焼結金属層２の内部に進展し、低空孔率領域３で阻止されて停止する様子を模式的に示した図である。本実施形態では、焼結金属層２の外縁部が高空孔率領域となるため、外周端部から亀裂が生じやすくなる。しかしながら、焼結金属層２の外周端部から亀裂が発生じ、内部へ進展して行っても、その内側の位置に壁状の低空孔率領域３が設けられているため、その亀裂の進展は、低空孔率領域３で阻止されて停止することになる。これは、低空孔率領域３では、空孔の密度が低く金属組織が緻密になるため、亀裂が進展しにくくなるためである。したがって、本実施形態では、焼結金属層２の端部で生じる亀裂が中央部へ進展するのを抑制する効果を期待することができる。
以上のように、本実施形態では、従来技術に比べ、熱変動に由来する応力により半導体素子１と焼結金属層２とが剥離したり、半導体素子１が破壊などのダメージを受けたりするリスクが減少する。また、焼結金属層２の端部から発生する亀裂も、低空孔率領域３が設けられた位置で停止させることができる。よって、本実施形態では、熱変動に強い信頼性の高い半導体装置１００が得られる。
≪第２の実施形態≫
図４Ａは、本発明の第２の実施形態に係る半導体装置１００ａの断面構造の例を示した図、図４Ｂは、本発明の第２の実施形態に係る半導体装置１００ａの上面図の例を示した図である。図４Ａ、図４Ｂに示すように、半導体装置１００ａは、半導体素子１が焼結金属層２を介して支持基板１０に接合されて構成される。ここで、図４Ｂの半導体装置１００ａの上面図は、半導体素子１が取り外されている状態の上面図を表し、また、図４Ａの断面図は、図４Ｂの平面図のＹａ－Ｙａ部分の半導体素子１を含む断面図を表している。
図４Ａ、図４Ｂと図１Ａ、図１Ｂとを比較すれば容易に分かるように、本実施形態に係る半導体装置１００ａと第１の実施形態に係る半導体装置１００との相違は、焼結金属層２の中に設けられた低空孔率領域３の形状にある。このことを除けば、両者の構造は、ほぼ同じであるので、以下、主に、第１の実施形態と相違する事項について説明する。
図４Ｂに示すように、本実施形態では、低空孔率領域３は、好ましくは上面から見たときに角部のない形状（円形や楕円形など）となるように形成される。これは、応力が角部に集中しやすいので、これを避けることを目的としたものである。また、低空孔率領域３は、側面から見ると柱状に見えるが、その柱は、真直な円柱状の柱でなくともよく、樽型やくびれ型など曲面を有する柱でもあってもよい。また、その柱は、斜めに傾斜した柱などであってもよい。なお、これらの柱の径は、少なくとも焼結金属層２内の空孔の径よりも大きく、焼結金属層２の厚さより小さい、例えば、５μｍ～１００μｍ程度とするのが好ましい。
本実施形態では、図４Ｂに示すように、柱状の低空孔率領域３が複数個連なって、接合される半導体素子１の外縁部よりも内側に当たる焼結金属層２の中に、半導体素子１の外縁部に沿って半導体素子１の中央部直下の領域を取り囲むように形成される。この際、柱状の低空孔率領域３は、図４Ｂのように１列に並んで形成される必要はなく、半導体素子１の外縁部に沿って形成されていれば、複数列であったり、千鳥配置であったり、ランダムな配置であってもよい。ただし、応力による変形の偏りを避けるために、その配置の平面形状は、対称的なパターンであることが好ましい。
また、本実施形態でも、低空孔率領域３は、焼結金属層２と同じ組成のペースト材を焼結した焼結金属接合材からなり、空孔率が他の領域よりも高いことを特徴とする。この場合、低空孔率領域３の空孔率は、低空孔率領域３以外の焼結金属層２の領域における空孔率と比べて少なくとも１０％以上低いことが好ましく、さらには、低空孔率領域３の空孔率が１０％未満であることが好ましい。
以上、本実施形態によれば、焼結金属層２の外周端部で発生し、内部へ進展する亀裂は、低空孔率領域３に突き当たり易くなるので、亀裂の進展を抑制する効果を期待することができる。また、低空孔率領域３が微小な柱からなることで、せん断変形に対して柔軟性を有することとなる。そのため、半導体素子１との界面における剥離や、半導体素子１を含む周辺部材へのダメージを低減させることができる。さらに、低空孔率領域３が微小な柱からなることで、焼結金属層２の面に沿った方向の亀裂よりも厚さ方向の亀裂が生じやすくなるが、厚さ方向の亀裂は、焼結金属層２の熱伝導性や電気伝導性を損なわない。逆に、厚さ方向に亀裂が進展することで、焼結金属層２における応力が緩和されるため、後続する亀裂の発生や進展が抑制されるという効果も期待することができる。
≪第３の実施形態≫
図５Ａは、本発明の第３の実施形態に係る半導体装置１００ｂの断面構造の例を示した図、図５Ｂは、本発明の第３の実施形態に係る半導体装置１００ｂの上面図の例を示した図である。図５Ａ、図５Ｂに示すように、半導体装置１００ｂは、半導体素子１が焼結金属層２を介して支持基板１０に接合されて構成される。ここで、図５Ｂの半導体装置１００ｂの上面図は、半導体素子１が取り外されている状態の上面図を表し、また、図５Ａの断面図は、図５Ｂの平面図のＹｂ－Ｙｂ部分の半導体素子１を含む断面図を表している。
図５Ａ、図５Ｂと図４Ａ、図４Ｂとを比較すれば容易に分かるように、本実施形態に係る半導体装置１００ｂと第２の実施形態に係る半導体装置１００ａとの相違は、焼結金属層２の中に設けられた柱状の低空孔率領域３の配置の仕方にある。このことを除けば、両者の構造は、ほぼ同じであるので、以下、主に、第２の実施形態と相違する事項について説明する。
本実施形態でも、第２の実施形態と同様に、焼結金属層２の中に柱状の低空孔率領域３が設けられる。ただし、本実施形態では、この柱状の低空孔率領域３は、図５Ｂに示すように、半導体素子１の外縁部より内側の４つの角部近傍直下に相当する焼結金属層２の中に設けられる。
これは、焼結金属層２が矩形である場合、焼結金属層２の中で発生する亀裂は、応力が集中しがちな４つの角部で発生するケースが多いことを考慮したものである。すなわち、本実施形態では、柱状の低空孔率領域３を焼結金属層２の４つの角部近傍に設けることにより、焼結金属層２の端部で発生する亀裂の進展を効率よく抑制することができる。また、本実施形態では、焼結金属層２の中に形成される柱状の低空孔率領域３の数が少なくて済むので、低空孔率領域３を形成する製造プロセスの工程が簡便になるという効果を期待することができる。
なお、図５Ｂでは、低空孔率領域３は、焼結金属層２の各角部近傍に３つずつしか設けられていないが、その数は３つに限定されない。また、低空孔率領域３は、焼結金属層２の各角部の近傍に配置されていれば、どのように配置されていてもよい。ただし、応力による変形の偏りを避けるために、その配置の平面形状は、対称的なパターンであることが好ましい。
≪第４の実施形態≫
図６Ａは、本発明の第４の実施形態に係る半導体装置１００ｃの断面構造の例を示した図、図６Ｂは、本発明の第４の実施形態に係る半導体装置１００ｃの上面図の例を示した図である。図６Ａ、図６Ｂに示すように、半導体装置１００ｃは、半導体素子１が焼結金属層２を介して支持基板１０に接合されて構成される。ここで、図６Ｂの半導体装置１００ｃの上面図は、半導体素子１が取り外されている状態の上面図を表し、また、図６Ａの断面図は、図６Ｂの平面図のＹｃ－Ｙｃ部分の半導体素子１を含む断面図を表している。
図６Ａ、図６Ｂと図４Ａ、図４Ｂとを比較すれば容易に分かるように、本実施形態に係る半導体装置１００ｃと第２の実施形態に係る半導体装置１００ａとの相違は、焼結金属層２の中に設けられた柱状の低空孔率領域３の配置の仕方にある。このことを除けば、両者の構造は、ほぼ同じであるので、主に、第２の実施形態と相違する事項について説明する。
本実施形態でも、第２の実施形態と同様に、焼結金属層２の中に柱状の低空孔率領域３が設けられる。本実施形態では、この低空孔率領域３は、図６Ｂに示すように、半導体素子１の外縁部よりも内側領域の直下に当たる焼結金属層２の領域内の全域にわたって所定の間隔で敷き詰められるようにして設けられる。したがって、本実施形態でも、焼結金属層２の端部で生じる亀裂が焼結金属層２の面に沿って、中央部へ進展するのを抑制する効果を期待することができる。
また、本実施形態では、焼結金属層２において生じる亀裂は、厚さ方向に誘導されやすくなるが、厚さ方向の亀裂は、焼結金属層２の熱伝導性や電気伝導性を損なわない。逆に、厚さ方向に亀裂が進展することで、焼結金属層２における応力が緩和されるため、その後の亀裂の発生や進展が抑制されるという効果も期待することができる。
また、本実施形態では、半導体素子１と支持基板１０の導電部材４との間の全域にわたって熱伝導性や電気伝導性に優れた柱状の低空孔率領域３が多数設けられることになるので、焼結金属層２の放熱性や電気伝導性が向上する効果を期待することができる。
なお、柱状の低空孔率領域３は、焼結金属層２の中において、図６Ｂのように一定の間隔で規則的に配置される必要はなく、焼結金属層２内の全域にわたって多数配置されたものであればよい。ただし、応力による変形の偏りを避けるために、その全体の配置は、平面的に対称的なパターンとなることが好ましい。
≪第５の実施形態≫
図７Ａは、本発明の第５の実施形態に係る半導体装置１００ｄの断面構造の例を示した図、図７Ｂは、本発明の第５の実施形態に係る半導体装置１００ｄの上面図の例を示した図である。図７Ａ、図７Ｂに示すように、半導体装置１００ｄは、半導体素子１が焼結金属層２を介して支持基板１０に接合されて構成される。ここで、図７Ｂの半導体装置１００ｄの上面図は、半導体素子１が取り外されている状態の上面図を表し、また、図７Ａの断面図は、図７Ｂの平面図のＹｄ－Ｙｄ部分の半導体素子１を含む断面図を表している。
図７Ａ、図７Ｂと、図１Ａ、図１Ｂと、図６Ａ、図６Ｂとを比較すれば容易に分かるように、本実施形態に係る半導体装置１００ｄは、第１の実施形態に係る半導体装置１００と第４の実施形態に係る半導体装置１００ｃとを折衷した構造を有している。すなわち、本実施形態では、焼結金属層２の中には、壁状の低空孔率領域３ａが設けられるとともに、柱状の低空孔率領域３ｂが設けられる。
この場合、壁状の低空孔率領域３ａは、第１の実施形態の場合と同様に、接合される半導体素子１の外縁部よりも内側に当たる焼結金属層２の中に、半導体素子１の外縁部に沿って半導体素子１の中央部直下の領域を取り囲むように形成される。また、柱状の低空孔率領域３ｂは、焼結金属層２において、壁状の低空孔率領域３ａよりもさらに中央部側に形成される。
したがって、本実施形態では、焼結金属層２の端部で生じる亀裂が焼結金属層２の面に沿って、中央部へ進展するのを抑制する効果を期待することができる。さらには、焼結金属層２の放熱性や電気伝導性が向上するという効果も期待することができる。
≪第６の実施形態≫
図８Ａは、本発明の第１の実施形態に係る半導体装置１００の製造工程において、焼結金属層２のシートを作製する工程の例を示した図、図８Ｂは、焼結金属層２の中に低空孔率領域３を形成し、焼結金属シート２０を作製する工程の例を示した図、図８Ｃは、焼結金属シート２０を用いて半導体装置１００製造する工程の例を示したである。なお、ここでは説明の便宜上、焼結金属層２の中に低空孔率領域３が形成されたもの焼結金属シート２０と呼び、低空孔率領域３が形成される前のものを焼結金属層２のシートと呼んで区別しているが、一般的には、両者ともに焼結金属シートと呼ぶべきものである。
図８Ａの工程では、まず、数１０ｎｍ～数１００ｎｍの金属微粒子と有機溶剤とを混合して作製したペースト材２１を、スクリーン印刷法やディスペンス法などによりプレート１１上にシート状に塗布する。続いて、この塗布されたペースト材２１を７０℃～４００℃程度で焼成し、プレート１１から取り外すことにより、焼結金属層２のシートを得る。
次に、図８Ｂの工程では、この焼結金属層２のシートについて、低空孔率領域３を形成しようとする部分を局所的に加熱する。この場合の加熱は、ヒータによる局所的な加熱、局所的な通電、局所的な加圧などにより実現することができる。また、この工程では、第１～第５の実施形態に示した低空孔率領域３の平面形状に合わせた加熱、通電、加圧用治具を用いることで、焼結金属層２の中に所望の低空孔率領域３を形成することができる。
なお、図８Ｂの例では、局所的な通電により加熱する方法が示されている。すなわち、焼結金属層２の上面および下面の、低空孔率領域３を形成しようとする平面形状に合わせた位置に電極９を配置し、その上下の電極９間に位置する焼結金属層２内の領域３１に通電する。この通電により、上下の電極９で挟まれた焼結金属層２の領域３１を焼結金属層２の焼結温度よりも高い温度で加熱する。その結果、上下の電極９で挟まれた焼結金属層２の領域３１での焼結が局所的に進行し、低空孔率領域３を備えた焼結金属シート２０が作製される。
なお、上下の電極９間の通電は、例えば複数の柱状の低空孔率領域３を形成するような場合には、複数の柱状の低空孔率領域３それぞれについて１つずつ上下に電極９を当てながら通電してもよい。また、複数の柱状の低空孔率領域３の上下に、その複数の低空孔率領域３それぞれに対応する複数の電極９を設け、その複数の上下の電極９間を一挙に通電するようにしてもよい。さらに、壁状の低空孔率領域３を形成するような場合には、上下の電極９の組を所定のスピードで所定のパスに従って連続的に移動させながら、例えば、図１Ｂのような壁状の低空孔率領域３ａを形成するようにしてもよい。
また、焼結金属層２の上下に設けられる電極９の平面方向の位置を少しずらせば、焼結金属層２内において上下方向に傾斜した低空孔率領域３を形成することができる。
以上、ここでは、上下の電極９を用いた通電により焼結金属層２内の領域３１を発熱させ、低空孔率領域３を形成する例を説明したが、その発熱の方法は、通電に限定されず、局所的なヒータによる発熱や局所的な加圧による発熱であってもよい。なお、このとき低空孔率領域３を形成するための温度は、焼結金属層２が焼結銀の場合，２００℃以上、焼結銅の場合、３５０℃以上とすることが好ましい。
以上に説明した焼結金属シート２０を製造する工程の大きな特徴は、低空孔率領域３を備えた焼結金属シート２０全体を同一の材料で形成できることにある。すなわち、低空孔率領域３が焼結金属層２と全く同一の材料で構成されているため、材料が異なることによる接合不良や剥離などの問題が発生しない。さらには、焼結金属シート２０を製造する工程が簡単化されるなどのメリットも期待することができる。
次に、図８Ｃに示すように、支持基板１０の導電部材４上に焼結金属シート２０を配置し、さらにその上に半導体素子１を配置し、２００℃～４００℃程度の高温の雰囲気下で焼結金属シート２０を半導体素子１と支持基板１０とに焼結接合させる。このとき、良好な焼結接合を得るためには、加熱と同時に０．０１ＭＰａ以上の加圧を行うことが好ましい。また、その際に使用する金属微粒子に合わせて、大気中、Ｎ２中、Ｈ２中など適切な雰囲気を選択するのがよい。
以上の工程により半導体装置１００が製造される。なお、図８Ａ～図８Ｃは、第１実施形態に係る半導体装置１００の製造工程を説明するものであるが、その説明は、第２～第５の実施形態に係る半導体装置１００ａ～１００ｄの製造工程にも同様に適用することができる。
図９は、通電による加熱の際の焼結金属層２内部の温度分布を熱解析シミュレーションで計算した結果を示した図である。この場合の熱解析シミュレーションは、２次元軸対称モデルに基づく。したがって、計算結果は、柱状の低空孔率領域３が形成される場合の温度分布に相当する。
ここでは、焼結金属層２のシートの厚さを５０μｍ、電極９の通電領域の直径を６μｍとして通電時の発熱による焼結金属層２内部の温度分布を計算した。図９には、計算結果の温度分布が等温線の形で示されている。この場合、横軸は、円形の電極９の中心からの距離を表し、縦軸は、焼結金属層２の厚さ方向の位置を表す。
図９によれば、２００℃以上の温度となる領域は、直径約４０μｍの柱状領域となること、また，厚さ方向中央部にはくびれが生じていることが分かる。したがって、例えば、焼結が２００℃以上で開始する材料の場合、このような柱状領域に低空孔率領域３が形成されることとなる。
以上、本実施形態によれば、とくに上下の電極９を用いた通電による低空孔率領域３を形成する方法によれば、低空孔率領域３を、従来困難であった微細な構造やパターンとして焼結金属層２内に作り込むことが可能となる。したがって、低空孔率領域３が形成された焼結金属層２（焼結金属シート２０）を用いて製造された半導体装置１００では、焼結金属層２における応力を分散させることが容易になり、亀裂や剥離の発生、進展を防止可能な構造が実現される。
なお、本発明は、以上に説明した実施形態および変形例に限定されるものではなく、さらに、様々な変形例が含まれる。例えば、前記した実施形態および変形例は、本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態や変形例の構成の一部を、他の実施形態や変形例の構成に置き換えることが可能であり、また、ある実施形態や変形例の構成に他の実施形態や変形例の構成を加えることも可能である。また、各実施形態や変形例の構成の一部について、他の実施形態や変形例に含まれる構成を追加・削除・置換することも可能である。
１ 半導体素子
２ 焼結金属層
３ 低空孔率領域
３ａ 壁状の低空孔率領域
３ｂ 柱状の低空孔率領域
４ 導電部材
５ 絶縁部材
６ 冷却部材
８ 亀裂
９ 電極
１０ 支持基板
１１ プレート
２０ 焼結金属シート
２１ ペースト材
１００，１００ａ，１００ｂ，１００ｃ，１００ｄ 半導体装置

Claims (7)

  1. 半導体素子が焼結金属層を介して支持基板の上に接合されてなる半導体装置であって、
    前記焼結金属層には、接合されたときの前記半導体素子の外縁部よりも内側に当たる領域に、空孔率が他の領域よりも低い低空孔率領域が形成されており、
    前記焼結金属層の中には、前記低空孔率領域として、前記焼結金属層を上面側から下面側まで貫く柱状の低空孔率領域が形成されており、
    前記柱状の低空孔率領域は、前記半導体素子の外縁部よりも内側領域の直下に当たる前記焼結金属層の領域内の全域にわたって所定の間隔で複数個設けられていること
    を特徴とする半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記焼結金属層の前記低空孔率領域は、前記焼結金属層の前記他の領域と同じ材料で構成されていること
    を特徴とする半導体装置。
  3. 請求項１に記載の半導体装置であって、
    前記焼結金属層の中には、前記低空孔率領域として、前記焼結金属層を上面側から下面側まで貫き、平面形状が細長紐状を呈する壁状の低空孔率領域が形成されており、
    前記壁状の低空孔率領域は、前記半導体素子の外縁部に沿って、前記半導体素子の中央部直下の領域を取り囲むように形成され、
    前記柱状の低空孔率領域は、複数個、前記壁状の低空孔率領域に囲まれた内側の領域に形成されていること
    を特徴とする半導体装置。
  4. 半導体素子と支持基板との間に配置されて、前記半導体素子と前記支持基板とを接合する焼結金属シートであって、
    前記半導体素子と前記支持基板とを接合したとき、前記半導体素子の外縁部よりも内側に当たる領域に、空孔率が他の領域よりも低い低空孔率領域が形成されており、
    前記焼結金属シートの中には、前記低空孔率領域として、前記焼結金属シートを上面側から下面側まで貫く柱状の低空孔率領域が形成されており、
    前記柱状の低空孔率領域は、前記半導体素子の外縁部よりも内側領域の直下に当たる前記焼結金属シートの領域内の全域にわたって所定の間隔で複数個設けられていること
    を特徴とする焼結金属シート。
  5. 請求項４に記載の焼結金属シートであって、
    前記低空孔率領域を構成する材料は、前記他の領域を構成する材料と同じであること
    を特徴とする焼結金属シート。
  6. 金属微粒子を含むペースト材を焼成して焼結金属シートを作製する工程と、
    前記焼結金属シート上の所定の位置に、前記焼結金属シートを上面および下面から挟むように電極を配置し、前記電極に挟まれた前記焼結金属シートの領域に通電することにより、空孔率が他の領域よりも低い低空孔率領域を形成する工程と、
    を有すること
    を特徴とする焼結金属シートの製造方法。
  7. 請求項６に記載の焼結金属シートの製造方法であって、
    前記低空孔率領域を形成する工程において、前記焼結金属シート上に前記電極を配置するときには、前記焼結金属シートの外縁部よりも内側の位置に配置すること
    を特徴とする焼結金属シートの製造方法。
JP2018142168A 2018-07-30 2018-07-30 半導体装置、焼結金属シートおよび焼結金属シートの製造方法 Active JP7072462B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018142168A JP7072462B2 (ja) 2018-07-30 2018-07-30 半導体装置、焼結金属シートおよび焼結金属シートの製造方法
US17/261,715 US11437338B2 (en) 2018-07-30 2019-03-20 Semiconductor device, sintered metal sheet, and method for manufacturing sintered metal sheet
PCT/JP2019/011935 WO2020026516A1 (ja) 2018-07-30 2019-03-20 半導体装置、焼結金属シートおよび焼結金属シートの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018142168A JP7072462B2 (ja) 2018-07-30 2018-07-30 半導体装置、焼結金属シートおよび焼結金属シートの製造方法

Publications (3)

Publication Number Publication Date
JP2020021756A JP2020021756A (ja) 2020-02-06
JP2020021756A5 JP2020021756A5 (ja) 2021-03-25
JP7072462B2 true JP7072462B2 (ja) 2022-05-20

Family

ID=69231124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018142168A Active JP7072462B2 (ja) 2018-07-30 2018-07-30 半導体装置、焼結金属シートおよび焼結金属シートの製造方法

Country Status (3)

Country Link
US (1) US11437338B2 (ja)
JP (1) JP7072462B2 (ja)
WO (1) WO2020026516A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022269795A1 (ja) * 2021-06-23 2022-12-29 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014155619A1 (ja) 2013-03-28 2014-10-02 株式会社安川電機 半導体装置、電力変換装置および半導体装置の製造方法
JP2015185559A (ja) 2014-03-20 2015-10-22 三菱電機株式会社 半導体モジュールの製造方法および半導体モジュール
JP2015216160A (ja) 2014-05-08 2015-12-03 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010248617A (ja) 2009-03-26 2010-11-04 Nippon Handa Kk 多孔質銀製シート、金属製部材接合体の製造方法、金属製部材接合体、電気回路接続用バンプの製造方法および電気回路接続用バンプ
US9905532B2 (en) * 2016-03-09 2018-02-27 Toyota Motor Engineering & Manufacturing North America, Inc. Methods and apparatuses for high temperature bonding and bonded substrates having variable porosity distribution formed therefrom
JP6890520B2 (ja) * 2017-10-04 2021-06-18 三菱電機株式会社 電力用半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014155619A1 (ja) 2013-03-28 2014-10-02 株式会社安川電機 半導体装置、電力変換装置および半導体装置の製造方法
JP2015185559A (ja) 2014-03-20 2015-10-22 三菱電機株式会社 半導体モジュールの製造方法および半導体モジュール
JP2015216160A (ja) 2014-05-08 2015-12-03 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法

Also Published As

Publication number Publication date
JP2020021756A (ja) 2020-02-06
US11437338B2 (en) 2022-09-06
US20210265298A1 (en) 2021-08-26
WO2020026516A1 (ja) 2020-02-06

Similar Documents

Publication Publication Date Title
JP7034177B2 (ja) 電子パワーモジュールを付加製造によって製作する方法並びに関連する基板及びモジュール
JP4904767B2 (ja) 半導体装置
JP5705467B2 (ja) 半導体装置の接合方法、および、半導体装置
JP2012119597A (ja) 半導体装置及びその製造方法
JP6797760B2 (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP5252024B2 (ja) 半導体装置
JP7072462B2 (ja) 半導体装置、焼結金属シートおよび焼結金属シートの製造方法
TW201442172A (zh) 半導體裝置及其製造方法
TW201519402A (zh) 半導體封裝件及其製法與基板暨封裝結構
JP2012114183A (ja) セラミック多層基板
JP6643481B2 (ja) 半導体モジュールおよび半導体モジュールの製造方法
TWI657514B (zh) 生產電路載體的方法、電路載體、生產半導體模組的方法、及半導體模組
JP2018088443A (ja) 電子素子実装用基板および電子装置
JP6271867B2 (ja) 電子部品搭載用基板
JP6566634B2 (ja) 接合構造体、及び、接合構造体の製造方法
JP3618060B2 (ja) 半導体素子搭載用配線基板およびこれを用いた半導体装置
JP2005322659A (ja) 配線基板およびその製造方法ならびに半導体装置
JP6332474B2 (ja) セラミック基板、電子部品およびセラミック基板の製造方法
JP2020021756A5 (ja)
JP6647190B2 (ja) 半導体装置およびその製造方法
JP2019047059A (ja) 発光装置
JP2010278193A (ja) 電子部品、それを用いた電子部品装置およびそれらの製造方法
JP5303936B2 (ja) パワーモジュール用基板及びパワーモジュール並びにパワーモジュール用基板の製造方法
WO2013171842A1 (ja) 半導体装置および半導体装置の製造方法
KR101211706B1 (ko) 접착제 없이 직접 형성된 절연막을 포함하는 광 패키지 및 절연막 형성 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220510

R150 Certificate of patent or registration of utility model

Ref document number: 7072462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150