JP7064615B2 - Ａｃ－ｄｃコンバータ、ｄｃ－ｄｃコンバータおよびａｃ－ａｃコンバータ - Google Patents

Description

本発明は、電力を変換するＡＣ－ＤＣコンバータ、ＤＣ－ＤＣコンバータおよびＡＣ－ＡＣコンバータに関する。

単相ＡＣ電源からの電力をＤＣ電力に変換するＡＣ－ＤＣコンバータとして、整流回路と、平滑コンデンサとを備えるものが開示されている（例えば、特許文献１参照）。

特開２０１６－０６７１９９

家電機器や産業機器では、通常単相ＡＣ電源からの電力をＡＣ－ＤＣコンバータでＤＣ電力に変換し、これをインバータで三相ＡＣ電力に変換することでモータ制御を行う。このようなＡＣ－ＤＣコンバータは、通常ＡＣ電源からの電力をＤＣ電力に変換する整流回路を含んで構成される。しかしながら、単相ＡＣ－ＤＣ電力変換を行うと、必然的に入力電力と出力電力との間に差が生じるため、電力に脈動が発生する。この脈動を吸収し補償するためにはバッファが必要である。従来このバッファは、大容量のＤＣリンクキャパシタで構成されることが一般的であった。この場合、ＤＣリンクキャパシタに要求される静電容量は非常に大きいものとなる。例えば動作周波数がｋＷ、電源電圧が１００Ｖの場合、ＤＣリンクキャパシタ容量はｍＦのオーダとなる。これを実現するためには、大容量の電解コンデンサを用いる必要がある。しかしながら電解コンデンサはサイズが大きく寿命が短いため、サイズ、コストおよび装置寿命などの点で大きなデメリットとなる。従って、ＤＣリンクキャパシタに電解コンデンサが不要なＡＣ－ＤＣコンバータが求められる。

本発明は、こうした課題に鑑みてなされたものであり、その目的は、小容量ＤＣリンクキャパシタの電解コンデンサレスＡＣ－ＤＣコンバータを実現することにある。

上記課題を解決するために、本発明のある態様のＡＣ－ＤＣコンバータは、ＡＣ電圧を整流して整流電圧を生成する整流回路と、整流電圧を降圧する降圧回路と、インダクタと、第１ダイオードおよび第１スイッチを含んで構成される前段側ハーフブリッジと第２ダイオードおよび第２スイッチを含んで構成される後段側ハーフブリッジとを間にコンデンサを挟んで組み合わせた非対称のフルブリッジ回路を備え整流電圧からＤＣ電圧を生成するバッファ回路と、バッファ回路の電圧を昇圧する昇圧回路とを備える。

本発明の別の態様もまた、ＡＣ－ＤＣコンバータである。このＡＣ－ＤＣコンバータは、ＡＣ電圧を整流して整流電圧を生成する整流回路と、整流電圧を降圧する降圧回路と、インダクタと、第１スイッチおよび第３スイッチを含んで構成される前段側ハーフブリッジと第２スイッチおよび第４スイッチを含んで構成される後段側ハーフブリッジとを間にコンデンサを挟んで組み合わせた非対称のフルブリッジ回路を備え整流電圧からＤＣ電圧を生成するバッファ回路と、バッファ回路の電圧を昇圧する昇圧回路とを備える。

本発明のさらに別の態様は、ＤＣ－ＤＣコンバータである。このＤＣ－ＤＣコンバータは、第１のＤＣ電圧を降圧する降圧回路と、インダクタと、第１ダイオードおよび第１スイッチを含んで構成される前段側ハーフブリッジと第２ダイオードおよび第２スイッチを含んで構成される後段側ハーフブリッジとを間にコンデンサを挟んで組み合わせた非対称のフルブリッジ回路を備え第１のＤＣ電圧から第２のＤＣ電圧を生成するバッファ回路と、バッファ回路の電圧を昇圧する昇圧回路とを備える。

本発明のさらに別の態様は、ＡＣ－ＡＣコンバータである。このＡＣ－ＡＣコンバータは、第１のＡＣ電圧を整流して整流電圧を生成する整流回路と、整流電圧を降圧する降圧回路と、インダクタと、第１ダイオードおよび第１スイッチを含んで構成される前段側ハーフブリッジと第２ダイオードおよび第２スイッチを含んで構成される後段側ハーフブリッジとを間にコンデンサを挟んで組み合わせた非対称のフルブリッジ回路を備え第１のＡＣ電圧からＤＣ電圧を生成するバッファ回路と、バッファ回路の電圧を昇圧する昇圧回路と、ＤＣ電圧を第２のＡＣ電圧に変換するインバータとを備える。

なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を方法、装置、プログラム、プログラムを記録した一時的なまたは一時的でない記憶媒体、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、小容量ＤＣリンクキャパシタの電解コンデンサレスＡＣ－ＤＣコンバータを実現することができる。

実施の形態に係るＡＣ－ＤＣコンバータを示す機能ブロック図である。 比較例に係るＡＣ－ＤＣコンバータを示す機能ブロック図である。 図２のＡＣ－ＤＣコンバータの電圧、電流および電力の時間変化を示す図である。（ａ）は入力電圧、入力電流および入力電力の時間変化を示す。（ｂ）はＤＣリンク電圧、ＤＣリンクキャパシタ電流およびＤＣリンクキャパシタ電力の時間変化を示す。 図２のＡＣ－ＤＣコンバータの昇圧動作を示す図である。 図４の昇圧動作時における入力電圧、整流電圧、ＤＣリンク電圧、入力電流、インダクタ電流、平均降圧回路スイッチ電流、平均昇圧回路スイッチ電流、デューティサイクル、出力電力およびＤＣリンクキャパシタ電力の時間変化を示す図である。 図２のＡＣ－ＤＣコンバータの降圧動作を示す図である。 図６の降圧動作時における入力電圧、整流電圧、ＤＣリンク電圧、入力電流、インダクタ電流、平均降圧回路スイッチ電流、平均昇圧回路スイッチ電流、デューティサイクル、出力電力およびＤＣリンクキャパシタ電力の時間変化を示す図である。 図１のＡＣ－ＤＣコンバータのバッファ回路の電流制御を示す図である。図（ａ）は第１の電流制御を示す。図（ｂ）は第２の電流制御を示す。図（ｃ）は第３の電流制御を示す。図（ｄ）は第４の電流制御を示す。 図１のＡＣ－ＤＣコンバータの昇圧動作を示す図である。 図９の昇圧動作時における入力電圧、整流電圧、ＤＣリンク電圧、入力電流、インダクタ電流、平均降圧回路スイッチ電流、平均昇圧回路スイッチ電流およびデューティサイクルの時間変化を示す図である。 図１のＡＣ－ＤＣコンバータの降圧動作を示す図である。 図１１の降圧動作時における入力電圧、整流電圧、ＤＣリンク電圧、入力電流、インダクタ電流、平均降圧回路スイッチ電流、平均昇圧回路スイッチ電流およびデューティサイクルの時間変化を示す図である。 図１のＡＣ－ＤＣコンバータのバッファキャパシタ電力、ＤＣリンクキャパシタ電力、バッファキャパシタ電圧、平均バッファ電圧、バッファデューティサイクル、第１バッファデューティサイクルおよび第２バッファデューティサイクルの時間変化を示す図である。 図１のＡＣ－ＤＣコンバータの制御部を示す機能ブロック図である。 実施の形態に係るＡＣ－ＤＣコンバータのバッファ回路を示す模式図である。 実施の形態に係るＡＣ－ＤＣコンバータの別のバッファ回路を示す模式図である。 実施の形態に係るＡＣ－ＤＣコンバータの別のバッファ回路を示す模式図である。 実施の形態に係るＤＣ－ＤＣコンバータを示す機能ブロック図である。 実施の形態に係るＡＣ－ＡＣコンバータを示す機能ブロック図である。

以下の実施の形態では、同一の構成要素に同一の符号を付し、重複する説明を省略する。また説明の便宜のため、各図面では構成要素の一部を適宜省略する。特に断りのない限り、数値Ａに関し、＜Ａ＞はＡの平均値、Ａ^＊はＡの目標値を示す。本明細書では、電源側から出力側に向かう電流または信号の流れに沿って、上流側を「前段」または「入力」と、下流側を「後段」または「出力」と表記することがある。

［第１実施の形態］
図１は、第１実施の形態に係るＡＣ－ＤＣコンバータ１００の機能ブロック図である。ＡＣ－ＤＣコンバータ１００は、単相ＡＣ電源２の電源電力を出力ＤＣ電力に変換するコンバータとして機能する。出力ＤＣ電力は、直接、またはインバータにより三相ＡＣ電力に変換され、例えばポンプ、コンプレッサ、船や飛行機の電動アクチュエータ、ロボットアームなど多様な装置を駆動するために使用される。ＡＣ－ＤＣコンバータ１００は、整流回路１０と、降圧回路２０と、インダクタ３０と、バッファ回路４０と、昇圧回路５０と、制御部９０とを備える。

単相ＡＣ電源２は、例えば商用電源や発電機であってよい。単相ＡＣ電源２は、ＡＣ－ＤＣコンバータ１００の整流回路１０に、入力電圧ｖ_Ｇ、入力電流ｉ_Ｇを出力する。

整流回路１０は、ＰＦＣ（Ｐｏｗｅｒ Ｆａｃｔｏｒ Ｃｏｒｒｅｃｔｉｏｎ）機能を備えた整流回路であり、公知技術を用いて実現されてよい。整流回路１０は、単相ＡＣ電源２から入力された入力電圧ｖ_Ｇを全波整流して整流電圧ｖ_Ｒ（整流電流ｉ_Ｒ）を生成する。その後整流回路１０は、ＰＦＣ機能を用いて電流波形から高周波を除去する。整流回路１０は、整流電圧ｖ_Ｒ、整流電流ｉ_Ｒを降圧回路２０に出力する。

降圧回路２０は、整流回路１０の後段に配置され、コンデンサＣ_Ｆと、スイッチＴ_Ａと、ダイオードＤ_Ａとを備える。降圧回路２０は、制御部９０によりスイッチＴ_Ａが制御されることにより、整流電圧ｖ_Ｒを降圧回路電圧ｖ_Ａに降圧する。降圧回路２０は、インダクタ電流ｉ_Ｌをインダクタ３０に出力する。降圧回路２０の降圧動作の詳細は後で述べる。

インダクタ３０は、降圧回路２０の後段に配置される回路素子であり、公知技術を用いて実現されてよい。インダクタ３０は、インダクタ電流ｉ_Ｌに起因する磁気エネルギーを蓄積または開放する。

バッファ回路４０は、インダクタ３０の後段に配置される。バッファ回路４０は、ダイオードＤ_Ｃ１およびスイッチＴ_Ｃ１を含んで構成される前段側ハーフブリッジと、ダイオードＤ_Ｃ２およびスイッチＴ_Ｃ２を含んで構成される後段側ハーフブリッジとを、間にコンデンサＣ_Ｃを挟んで組み合わせた、非対称のフルブリッジ回路を備える。バッファ回路４０は、ＡＣ－ＤＣコンバータ１００内で直列に接続され、入力電力の脈動を能動的に補償する。このことからバッファ回路４０を「シリーズアクティブバッファ」、「Ｓｉｒｉｅｓ Ｐｏｗｅｒ Ｐｕｌｓａｔｉｏｎ Ｂｕｆｆｅｒ」または「ＳＰＰＢ」と呼ぶことがある。ダイオードＤ_Ｃ１およびＤ_Ｃ２は公知技術を用いて実現されてよい。スイッチＴ_Ｃ１、Ｔ_Ｃ２は要求されるスイッチング速度に応じて、ＭＯＳ－ＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）で実現されてもよいし、より高速のＧａＮ（窒化ガリウム）、ＳｉＣ（シリコンカーバイド）などのＷＢＧ（Ｗｉｄｅ Ｂａｎｄ Ｇａｐ）半導体で実現されてもよい。コンデンサＣ_Ｃは、例えばフィルムコンデンサやセラミックコンデンサなどにより構成された小容量のコンデンサであり、大容量の電解コンデンサである必要はない。

昇圧回路５０は、バッファ回路４０の後段に配置され、ＤＣリンクキャパシタＣ_ＰＮと、スイッチＴ_Ｂと、ダイオードＤ_Ｂとを備える。昇圧回路５０は、制御部９０によりスイッチＴ_Ｂが制御されることにより、バッファキャパシタ電圧ｖ_Ｃを昇圧回路電圧ｖ_Ｂに昇圧する。ＤＣリンクキャパシタＣ_ＰＮは、例えばフィルムコンデンサやセラミックコンデンサなどにより構成された小容量のコンデンサであり、大容量の電解コンデンサである必要はない。ＤＣリンクキャパシタＣ_ＰＮは、昇圧回路電圧ｖ_Ｂからスイッチングなどに伴うノイズを除去し、平滑なＤＣリンク電圧ｖ_ＰＮを生成する。昇圧回路５０は、生成したＤＣリンク電圧ｖ_ＰＮ、すなわち出力電圧ｖ_ＰＮを外部に出力する。昇圧回路５０の昇圧動作の詳細は後で述べる。

制御部９０は、バッファ電圧制御部９２と、ＤＣリンク電圧制御部９４と、インダクタ電圧制御部９６と、ＰＷＭユニット９８とを備える。制御部９０は、降圧回路２０、バッファ回路４０および昇圧回路５０を制御して、整流電圧、バッファ電圧およびＤＣリンク電圧を調整する。制御部９０の制御の詳細は後で述べる。

［比較例の電圧制御］
実施の形態に係るＡＣ－ＤＣコンバータの電圧制御を説明する前に、比較例に係るＡＣ－ＤＣコンバータの電圧制御を説明する。図２は、比較例に係るＡＣ－ＤＣコンバータ２００の機能ブロック図である。図１のＡＣ－ＤＣコンバータ１００との相違点は、バッファ回路４０を備えない点と、ＤＣリンクキャパシタＣ_ＰＮが大容量の電解コンデンサで構成される点である。ＡＣ－ＤＣコンバータ２００では、ＤＣリンクキャパシタＣ_ＰＮが入力電力の脈動を補償するとともに、エネルギーバッファとして機能する。これに対し、ＡＣ－ＤＣコンバータ１００のバッファ回路４０は、入力電力の脈動を補償するだけであり、エネルギーバッファとしては機能しない。ＡＣ－ＤＣコンバータ２００の制御部９１は、降圧回路２０および昇圧回路５０を制御して、整流電圧およびＤＣリンク電圧を調整する。ＡＣ－ＤＣコンバータ２００のその他の構成は、ＡＣ－ＤＣコンバータ１００の構成と共通である。

図３（ａ）に、ＡＣ－ＤＣコンバータ２００の入力電圧ｖ_Ｇ、入力電流ｉ_Ｇおよび入力電力ｐ_Ｇの時間変化を示す。図３（ｂ）に、ＡＣ－ＤＣコンバータ２００のＤＣリンク電圧ｖ_ＰＮ、ＤＣリンクキャパシタ電流ｉ_ＰＮおよびＤＣリンクキャパシタ電力ｐ_ＰＮの時間変化を示す。

本明細書では、入力電圧（単相ＡＣ電源２によって供給されるＡＣ電圧）ｖ_Ｇは、振幅Ｖ_Ｇ、周波数ｆ_Ｇの正弦波であるとし、以下のように表す。
ｖ_Ｇ＝Ｖ_Ｇ・ｓｉｎ（２πｆ_Ｇｔ）
力率＝１の条件を満足するために、入力電流ｉ_Ｇは、入力電圧ｖ_Ｇと同じ周波数かつ同じ位相を持つ正弦波となるように制御される。すなわち入力電流ｉ_Ｇは、振幅をＩ_Ｇとおくと、以下のように表される。
ｉ_Ｇ＝Ｉ_Ｇ・ｓｉｎ（２πｆ_Ｇｔ）
従って、整流回路１０に入力される入力電力ｐ_Ｇは、以下のようになる。
ｐ_Ｇ＝ｖ_Ｇ・ｉ_Ｇ＝Ｖ_Ｇ・ｓｉｎ（２πｆ_Ｇｔ）・Ｉ_Ｇ・ｓｉｎ（２πｆ_Ｇｔ）＝Ｐ_０・（１－ｃｏｓ（２π・２ｆ_Ｇｔ））
ただしＰ_０＝Ｖ_Ｇ・Ｉ_Ｇ／２とおいた。このように入力電力ｐ_Ｇは、入力電圧ｖ_Ｇの周波数ｆ_Ｇの２倍の周波数２ｆ_Ｇで脈動する。

以下に述べるように、ＤＣリンクキャパシタＣ_ＰＮはこの入力電圧ｖ_Ｇの脈動をバッファすることにより補償する。ＤＣリンクキャパシタＣ_ＰＮは、内部に静電エネルギーＥ_Ｃを蓄積する。
Ｅ_Ｃ＝１／２・Ｃ_ＰＮ・ｖ_ＰＮ ^２
ただしＤＣリンクキャパシタＣ_ＰＮの容量をＣ_ＰＮとおいた。これにより、ＤＣリンクにコンデンサ電流ｉ_Ｃが流れる。そしてＤＣリンク電圧ｖ_ＰＮには、入力電圧ｖ_Ｇの周波数ｆ_Ｇの２倍の周波数２ｆ_Ｇで振動するＤＣリンク電圧脈動Δｖ_ＰＮが発生する。ＤＣリンク電圧脈動Δｖ_ＰＮは、平均出力電力＜ｐ_ＰＮ＞、平均ＤＣリンク電圧＜Ｖ_ＰＮ＞、入力電圧ｖ_Ｇの周波数ｆ_ＧおよびＤＣリンクキャパシタＣ_ＰＮの容量Ｃ_ＰＮに依存し、以下のように表される。
Δｖ_ＰＮ＝（＜ｐ_ＰＮ＞／２πｆ_Ｇ）・（１／（＜Ｖ_ＰＮ＞・Ｃ_ＰＮ））
すなわちこの脈動を補償して抑制するためには、ＤＣリンクキャパシタＣ_ＰＮの容量Ｃ_ＰＮを十分大きくする必要がある。一般に正常なインバータ機能を実現するためには、ＤＣリンク電圧脈動Δｖ_ＰＮを平均ＤＣリンク電圧ｖ_ＰＮの数％以内に抑制する必要がある。例えば、Ｐ_０が５ｋＷ、ｖ_ＰＮが１００Ｖ、ｆ_Ｇが５０Ｈ_ｚのとき、Δｖ_ＰＮ／ｖ_ＰＮを５％以内に抑制するためには、ＤＣリンクキャパシタＣ_ＰＮの容量は約３ｍＦ以上必要であることが分かる。この容量は非常に大きいため、大容量の電解コンデンサが必要となる。このような大容量の電解コンデンサには、サイズが大きく寿命も短いという問題がある。従って、ＤＣリンクキャパシタの容量を小さくし、装置全体を電解コンデンサレスで構成することが求められる。

図４に、昇圧動作時のＡＣ－ＤＣコンバータ２００を示す。制御部９１は、整流電圧ｖ_ＲがＤＣリンク電圧ｖ_ＰＮより小さいとき（ｖ_Ｒ＜ｖ_ＰＮ）昇圧動作が実行されるように降圧回路２０および昇圧回路５０を制御する。昇圧動作時、降圧回路２０のスイッチＴ_Ａは常時ＯＮとなる（Ｔ_Ａ＝ＯＮ）。従って降圧デューティサイクルｄ_Ａは１となる（ｄ_Ａ＝１）。一方、昇圧回路５０のスイッチＴ_Ｂは高周波数（Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ：ＨＦ）で動作する（Ｔ_Ｂ＝ＨＦ）。変調率はｖ_Ｒ／ｖ_ＰＮとなり、これにより昇圧デューティサイクルｄ_Ｂが算出される（ｄ_Ｂ＝ｍ_Ｉ＝ｖ_Ｒ／ｖ_ＰＮ）。ＰＦＣ動作を実現するために、整流電流ｉ_Ｒは整流電圧ｖ_Ｒに比例するように制御される（ｉ_Ｒ∝ｖ_Ｒ）。このとき整流電流ｉ_Ｒは入力電流ｉ_Ｇと等しい（ｉ_Ｒ＝ｉ_Ｇ）。上述のように昇圧動作時、スイッチＴ_Ａは常時ＯＮであるため、整流電流ｉ_Ｒはインダクタ電流ｉ_Ｌと等しい。すなわち、ｉ_Ｌ＝ｉ_Ａ＝ｉ_Ｒ＝ｉ_Ｇが成立する。以上のように、ｉ_Ｌ＝ｉ_Ｇとなるように昇圧回路５０のスイッチＴ_Ｂを高周波制御することにより、ＲＦＣ整流と昇圧動作とを同時に実現することができる。

図５（ハッチングされていない部分）に、昇圧動作時における入力電圧ｖ_Ｇ、整流電圧ｖ_Ｒ、ＤＣリンク電圧ｖ_ＰＮ、入力電流ｉ_Ｇ、インダクタ電流ｉ_Ｌ、平均降圧回路電流＜ｉ_Ａ＞Ｔ_ＳＷ、平均昇圧回路電流＜ｉ_Ｂ＞Ｔ_ＳＷ、降圧デューティサイクルｄ_Ａ、昇圧デューティサイクルｄ_Ｂ、出力電力ｐ_ＰＮおよびＤＣリンクキャパシタ電力ｐ_ＣＰＮの時間変化を示す。ここで、＜ｉ_Ａ＞Ｔ_ＳＷは、電流ｉ_Ａをスイッチング周期Ｔ_ＳＷで時間平均したことを示す（以下同様）。以下、スイッチング周期での時間平均を「平均」と略称する。

図６に、降圧動作時のＡＣ－ＤＣコンバータ２００を示す。制御部９１は、整流電圧ｖ_ＲがＤＣリンク電圧ｖ_ＰＮより大きいとき（ｖ_Ｒ＞ｖ_ＰＮ）降圧動作が実行されるように降圧回路２０および昇圧回路５０を制御する。降圧動作時、昇圧回路５０のスイッチＴ_Ｂは常時ＯＦＦとなる（Ｔ_Ｂ＝ＯＦＦ）。従って昇圧デューティサイクルｄ_Ｂは０となる（ｄ_Ｂ＝０）。一方、降圧回路２０ではスイッチＴ_Ａは高周波数で動作する（Ｔ_Ａ＝ＨＦ）。変調率ｍ_Ｉはｖ_Ｒ／ｖ_ＰＮとなり、これにより降圧デューティサイクルｄ_Ａが算出される（ｄ_Ａ＝ｍ_Ｉ＝ｖ_Ｒ／ｖ_ＰＮ）。ＰＦＣ動作を実現するために、整流電流ｉ_Ｒは整流電圧ｖ_Ｒに比例するように制御される（ｉ_Ｒ∝ｖ_Ｒ）。昇圧動作時と異なりスイッチＴ_Ａが高周波動作するため、インダクタ電流ｉ_Ｌは整流電流ｉ_Ｒと等しくなく、昇圧回路電流ｉ_Ｂと等しい（ｉ_Ｌ≠ｉ_Ｒ、ｉ_Ｌ＝ｉ_Ｂ＝ｉ_ＣＰＮ＋ｉ_ＰＮ）。ＤＣリンクキャパシタＣ_ＰＮの電力ｐ_ＣＰＮは、入力電力の脈動を補償するために±ｐ_ＰＮで脈動する。これによりＤＣリンクキャパシタＣ_ＰＮの電流ｉ_ＣＰＮも±ｉ_ＰＮで脈動する。以上のように、ｉ_Ｌ＝ｉ_ＣＰＮ＋ｉ_ＰＮとなるように降圧回路２０のスイッチＴ_Ａを高周波制御することにより、ＲＦＣ整流と降圧動作とを同時に実現することができる。

図７（ハッチングされていない部分）に、降圧動作時における入力電圧ｖ_Ｇ、整流電圧ｖ_Ｒ、ＤＣリンク電圧ｖ_ＰＮ、入力電流ｉ_Ｇ、インダクタ電流ｉ_Ｌ、平均降圧回路電流＜ｉ_Ａ＞Ｔ_ＳＷ、平均昇圧回路電流＜ｉ_Ｂ＞Ｔ_ＳＷ、降圧デューティサイクルｄ_Ａ、昇圧デューティサイクルｄ_Ｂ、出力電力ｐ_ＰＮおよびＤＣリンクキャパシタ電力ｐ_ＣＰＮの時間変化を示す。

［実施の形態に係る電圧制御］
実施の形態に係る電圧制御について説明する。図１のＡＣ－ＤＣコンバータ１００のバッファ回路４０は、スイッチＴ_Ｃ１およびＴ_Ｃ２のＯＮおよびＯＦＦの組み合わせによって、４種類の電流制御を行うことができる。図８（ａ）に、バッファ回路４０の第１の電流制御を示す。第１の電流制御時、スイッチＴ_Ｃ１およびＴ_Ｃ２はいずれもＯＦＦである。このときインダクタ電流ｉ_Ｌは、２つのダイオードＤ_Ｃ１およびＤ_Ｃ２を通り、コンデンサＣ_Ｃを正方向に導通して流れる。このときｉ_ＣＣ＝ｉ_Ｌであり、コンデンサＣ_Ｃは充電される。すなわち第１の電流制御では、バッファ回路４０は入力の超過電圧を充電することができる。この第１の電流制御は、インダクタ３０に直列に、正の電力脈動バッファ電圧ｖ_ＰＰＢが印加された状態に相当する。図８（ｂ）に、バッファ回路４０の第２の電流制御を示す。第２の電流制御時、スイッチＴ_Ｃ１およびＴ_Ｃ２はいずれもＯＮである。このときインダクタ電流ｉ_Ｌは、２つのスイッチＴ_Ｃ１およびＴ_Ｃ２を通り、コンデンサＣ_Ｃを負方向に導通して流れる。このときｉ_ＣＣ＝－ｉ_Ｌであり、コンデンサＣ_Ｃは放電される。すなわち第２の電流制御では、バッファ回路４０は充電した電荷を出力側に供給することができる。この第２の電流制御は、インダクタ３０に直列に、負の電力脈動バッファ電圧ｖ_ＰＰＢが印加された状態に相当する。図８（ｃ）および図８（ｄ）に、それぞれバッファ回路４０の第３および第４の電流制御を示す。第３の電流制御時、スイッチＴ_Ｃ１はＯＮであり、Ｔ_Ｃ２はＯＦＦである。第４の電流制御時、スイッチＴ_Ｃ１はＯＦＦであり、Ｔ_Ｃ２はＯＮである。第３および第４の電流制御時は、インダクタ電流ｉ_Ｌは、コンデンサＣ_Ｃをバイパスして流れる。このときｉ_ＣＣ＝０であり、コンデンサＣ_Ｃは充電も放電もされない。
第３および第４の電流制御は、インダクタ３０に直列に０電圧が印加された状態に相当する。

ＡＣ－ＤＣコンバータ２００では、変調率ｍ_Ｉは、整流電圧ｖ_Ｒと出力電圧（ＤＣリンク電圧）ｖ_ＰＮの比により算出された（ｍ_Ｉ＝ｖ_Ｒ／ｖ_ＰＮ）。このように電圧比から変調率を算出する方法を「電圧変換アプローチ」と呼ぶことがある。これに対しＡＣ－ＤＣコンバータ１００では、変調率ｍ_Ｉは、整流電流ｉ_Ｒと昇圧回路電流ｉ_Ｂのスイッチング周期における平均値＜ｉ_Ｂ＞Ｔ_ＳＷとの比により算出される（ｍ_Ｉ＝ｉ_Ｒ ／ ＜ｉ_Ｂ＞Ｔ_ＳＷ）。このように電流比から変調率を算出する方法を「電流変換アプローチ」と呼ぶことがある。

図９に、昇圧動作時のＡＣ－ＤＣコンバータ１００を示す。制御部９０は、整流電流ｉ_Ｒが平均昇圧回路電流＜ｉ_Ｂ＞Ｔ_ＳＷより大きいとき（すなわち、ｍ_Ｉ＞１のとき）昇圧動作が実行されるように、降圧回路２０、バッファ回路４０および昇圧回路５０を制御する。昇圧動作時、降圧回路２０のスイッチＴ_Ａは常時ＯＮとなる（Ｔ_Ａ＝ＯＮ）。従って降圧デューティサイクルｄ_Ａは１となる（ｄ_Ａ＝１）。
一方、昇圧回路５０のスイッチＴ_Ｂは高周波数で動作する（Ｔ_Ｂ＝ＨＦ）。ＰＦＣ動作を実現するために、整流電流ｉ_Ｒは整流電圧ｖ_Ｒに比例するように制御される（ｉ_Ｒ∝ｖ_Ｒ）。このとき整流電流ｉ_Ｒは入力電流ｉ_Ｇと等しい（ｉ_Ｒ＝ｉ_Ｇ）。上述のように昇圧動作時、スイッチＴ_Ａが常時ＯＮであるため、整流電流ｉ_Ｒはインダクタ電流ｉ_Ｌと等しい。すなわち、ｉ_Ｌ＝ｉ_Ａ＝ｉ_Ｒ＝ｉ_Ｇが成立する。昇圧動作の結果、インダクタ電流ｉ_Ｌは昇圧回路電流ｉ_Ｂに変換される。平均昇圧回路電流＜ｉ_Ｂ＞Ｔ_ＳＷは、平均出力電流（平均ＤＣリンク電流）＜ｉ_ＰＮ＞Ｔ_ＳＷと等しい（＜ｉ_Ｂ＞Ｔ_ＳＷ ＝ ＜ｉ_ＰＮ＞Ｔ_ＳＷ）。
電力バランスの式
＜ｖ_Ｂ＞Ｔ_ＳＷ・ｉ_Ｌ＝ｖ_ＰＮ・＜ｉ_Ｂ＞Ｔ_ＳＷ
から、
ｉ_Ｌ＝（ｖ_ＰＮ・＜ｉ_Ｂ＞Ｔ_ＳＷ）／ ＜ｖ_Ｂ＞Ｔ_ＳＷ
となる。ｖ_ＰＮおよび＜ｉ_Ｂ＞Ｔ_ＳＷは既知であるため、ｉ_Ｌ＝ｉ_Ａとなるように昇圧回路５０のスイッチＴ_Ｂを高周波動作させて＜ｖ_Ｂ＞Ｔ_ＳＷを制御することにより、ＰＦＣ整流を実現することができる。さらに上記の電力バランスの式から、
ｉ_Ｌ ＝（ｖ_ＰＮ ／ ＜ｖ_Ｂ＞Ｔ_ＳＷ ）・＜ｉ_Ｂ＞Ｔ_ＳＷ
となる。これより、ｖ_ＰＮ ＞ ＜ｖ_Ｂ＞Ｔ_ＳＷのとき（すなわち、低電圧の＜ｖ_Ｂ＞Ｔ_ＳＷが高電圧のｖ_ＰＮに昇圧されるとき）、インダクタ電流ｉ_Ｌ（すなわち、整流電流ｉ_Ｒ）は平均昇圧回路電流＜ｉ_Ｂ＞Ｔ_ＳＷより大きいことが分かる。すなわち、ＡＣ－ＤＣコンバータ１００では、整流電圧ｖ_Ｒと出力電圧（ＤＣリンク電圧）ｖ_ＰＮの比とは独立に、整流電流ｉ_Ｒが平均昇圧回路電流＜ｉ_Ｂ＞Ｔ_ＳＷより大きいとき（すなわち、ｍ_Ｉ＞１のとき）昇圧動作が実行される。

昇圧動作時、制御部９０は、スイッチＴ_Ｃ１を常時ＯＦＦとし、スイッチＴ_Ｃ２が高周波数で動作するようにバッファ回路４０を制御する（Ｔ_Ｃ１＝ＯＦＦ、Ｔ_Ｃ２＝ＨＦ）。このときバッファ回路４０は、第１の電流制御（充電）と第４の電流制御（充放電なし）を高周波数で交代する。これによりバッファ回路４０は電圧源として機能し、一定の出力電圧ｖ_ＰＮを出力することができる。

図１０（ハッチングされていない部分）に、昇圧動作時における入力電圧ｖ_Ｇ、整流電圧ｖ_Ｒ、ＤＣリンク電圧ｖ_ＰＮ、入力電流ｉ_Ｇ、インダクタ電流ｉ_Ｌ、平均降圧回路電流＜ｉ_Ａ＞Ｔ_ＳＷ、平均昇圧回路電流＜ｉ_Ｂ＞Ｔ_ＳＷ、降圧デューティサイクルｄ_Ａおよび昇圧デューティサイクルｄ_Ｂの時間変化を示す。

図１１に、降圧動作時のＡＣ－ＤＣコンバータ１００を示す。制御部９０は、整流電流ｉ_Ｒが平均昇圧回路電流＜ｉ_Ｂ＞Ｔ_ＳＷより小さいとき（すなわち、ｍ_Ｉ＜１のとき）降圧動作が実行されるように、降圧回路２０、バッファ回路４０および昇圧回路５０を制御する。降圧動作時、昇圧回路５０のスイッチＴ_Ｂは常時ＯＦＦとなる（Ｔ_Ｂ＝ＯＦＦ）。従って昇圧デューティサイクルｄ_Ｂは０となる（ｄ_Ｂ＝０）。一方、降圧回路２０のスイッチＴ_Ａは高周波数で動作する（Ｔ_Ａ＝ＨＦ）。ＰＦＣ動作を実現するために、整流電流ｉ_Ｒは整流電圧ｖ_Ｒに比例するように制御される（ｉ_Ｒ∝ｖ_Ｒ）。このときインダクタ電流ｉ_Ｌは昇圧回路電流ｉ_Ｂと等しい（ｉ_Ｌ＝ｉ_Ｂ）。整流電流ｉ_Ｒは、平均降圧回路電流＜ｉ_Ａ＞Ｔ_ＳＷと等しい（ｉ_Ｒ＝＜ｉ_Ａ＞Ｔ_ＳＷ）。
電力バランスの式
ｖ_Ｒ・＜ｉ_Ａ＞Ｔ_ＳＷ＝＜ｖ_Ａ＞Ｔ_ＳＷ・ｉ_Ｌ
から、
＜ｉ_Ａ＞Ｔ_ＳＷ ＝ ｉ_Ｌ・＜ｖ_Ａ＞Ｔ_ＳＷ／ｖ_Ｒ
となる。ｖ_Ｒおよびｉ_Ｌは既知であるため、＜ｉ_Ａ＞Ｔ_ＳＷ＝ｉ_Ｒとなるように降圧回路２０のスイッチＴ_Ａを高周波動作させて＜ｖ_Ａ＞Ｔ_ＳＷを制御することにより、ＰＦＣ整流を実現することができる。さらに上記の電力バランスの式から、
＜ｉ_Ａ＞Ｔ_ＳＷ ＝（＜ｖ_Ａ＞Ｔ_ＳＷ ／ ｖ_Ｒ）・ｉ_Ｌ
となる。これより、＜ｖ_Ａ＞Ｔ_ＳＷ ＜ ｖ_Ｒのとき（すなわち、高電圧のｖ_Ｒが低電圧の＜ｖ_Ａ＞Ｔ_ＳＷに降圧されるとき）、平均降圧回路電流＜ｉ_Ａ＞Ｔ_ＳＷ（すなわち、整流電流ｉ_Ｒ）は、インダクタ電流ｉ_Ｌ（すなわち、昇圧回路電流＜ｉ_Ｂ＞Ｔ_ＳＷ）より小さいことが分かる。すなわち、ＡＣ－ＤＣコンバータ１００では、整流電圧ｖ_Ｒと出力電圧（ＤＣリンク電圧）ｖ_ＰＮの比とは独立に、整流電流ｉ_Ｒが平均昇圧回路電流＜ｉ_Ｂ＞Ｔ_ＳＷより小さいとき（すなわち、ｍ_Ｉ＜１のとき）降圧動作が実行される。

降圧動作時、制御部９０は、スイッチＴ_Ｃ１を常時ＯＮとし、スイッチＴ_Ｃ２が高周波数で動作するようにバッファ回路４０を制御する（Ｔ_Ｃ１＝ＯＮ、Ｔ_Ｃ２＝ＨＦ）。このときバッファ回路は、第２の電流制御（放電）と第３の電流制御（充放電なし）を高周波数で交代する。これによりバッファ回路４０は電圧源として機能し、出力電圧ｖ_ＰＮを出力することができる。

図１２（ハッチングされていない部分）に、降圧動作時における入力電圧ｖ_Ｇ、整流電圧ｖ_Ｒ、ＤＣリンク電圧ｖ_ＰＮ、入力電流ｉ_Ｇ、インダクタ電流ｉ_Ｌ、平均降圧回路電流＜ｉ_Ａ＞Ｔ_ＳＷ、平均昇圧回路電流＜ｉ_Ｂ＞Ｔ_ＳＷ、降圧デューティサイクルｄ_Ａおよび昇圧デューティサイクルｄ_Ｂの時間変化を示す。

前述の通り、インダクタ電流ｉ_Ｌは以下のように表される。
ｉ_Ｒ ＞ ＜ｉ_Ｂ＞Ｔ_ＳＷのとき（昇圧動作時）：ｉ_Ｌ＝ｉ_Ｒ
ｉ_Ｒ ＜ ＜ｉ_Ｂ＞Ｔ_ＳＷのとき（降圧動作時）：ｉ_Ｌ＝＜ｉ_Ｂ＞Ｔ_ＳＷ
すなわち、
ｉ_Ｌ＝ｍａｘ（ｉ_Ｒ、＜ｉ_Ｂ＞Ｔ_ＳＷ）
である。ここでｍａｘ（ａ、ｂ）は、ａ、ｂの大きい方の値を取ることを示す。図５、７、１０および１２に示されるように、このようにして得られるインダクタ電流ｉ_Ｌは、ＡＣ－ＤＣコンバータ２００から得られるインダクタ電流ｉ_Ｌより小さい。

昇圧デューティサイクルｄ_Ａおよび降圧デューティサイクルｄ_Ｂは、変調率ｍ_Ｉを用いて以下のように定められる。
ｄ_Ａ＝ｍｉｎ（ｍ_Ｉ、１）
ｄ_Ｂ＝１－ｍｉｎ（１／ｍ_Ｉ、１）
ここでｍｉｎ（ａ、ｂ）は、ａ、ｂの小さい方の値を取ることを示す。

インダクタ３０の電力バランスを保ち、インダクタ電流ｉ_Ｌの変動を防ぐため、バッファ回路４０は以下の条件を満足するバッファ電圧ｖ_ＰＰＢを印加する。
＜ｖ_ＰＰＢ＞Ｔ_ＳＷ＝＜ｖ_Ａ＞Ｔ_ＳＷ－＜ｖ_Ｂ＞Ｔ_ＳＷ
ここで、降圧動作時におけるスイッチノード電圧＜ｖ_Ａ＞Ｔ_ＳＷおよび昇圧動作時におけるスイッチノード電圧＜ｖ_Ｂ＞Ｔ_ＳＷは、それぞれ変調率ｍ_Ｉで定められる。

バッファデューティサイクルｄ_Ｃは、以下のように、平均バッファ電圧＜ｖ_ＰＰＢ＞Ｔ_ＳＷとバッファキャパシタ電圧ｖ_Ｃとの比で定められる。
ｄ_Ｃ＝＜ｖ_ＰＰＢ＞Ｔ_ＳＷ／ｖ_Ｃ
ここで、
｜＜ｖ_ＰＰＢ＞Ｔ_ＳＷ｜＜｜ｖ_Ｃ｜（すなわち、－１＜ｄ_Ｃ＜１）
が常に成立する点に注意する。これにより、バッファキャパシタ電圧ｖ_Ｃの最小値は、平均バッファ電圧＜ｖ_ＰＰＢ＞Ｔ_ＳＷの最大値によって定められる。さらに整流電圧ｖ_Ｒが０の場合であっても、バッファ回路４０はＤＣリンク電圧ｖ_ＰＮを完全に補償する必要がある。従って、
ｖ_Ｃ＞ｖ_ＰＮ
が常に成立する。

バッファ回路４０の前段側ハーフブリッジのデューティサイクルｄ_Ｃ１（以下、「第１バッファデューティサイクルｄ_Ｃ１」と呼ぶ）と、後段側ハーブリッジのデューティサイクルｄ_Ｃ２（以下、「第２バッファデューティサイクルｄ_Ｃ２」と呼ぶ）とは、バッファデューティサイクルｄ_Ｃから求められる。バッファデューティサイクルｄ_Ｃは、入力電力ｐ_Ｇの脈動の２倍の周波数で振動する。ｄ_Ｃ＞０のとき、バッファキャパシタＣ_Ｃはインダクタ３０に正方向に接続され（Ｔ_Ｃ１＝ＯＦＦ、Ｔ_Ｃ２＝ＯＦＦ）、入力の超過電力はバッファ回路４０に充電される。一方ｄ_Ｃ＜０のとき、バッファキャパシタＣ_Ｃはインダクタ３０に負方向に接続され（Ｔ_Ｃ１＝ＯＮ、Ｔ_Ｃ２＝ＯＮ）、充電された電荷が出力側に放電される。以上のことから、バッファ回路４０の前段側ハーフブリッジ（Ｔ_Ｃ１＝およびＤ_Ｃ１）は、バッファ電圧ｖ_ＰＰＢの極性を決定することが分かる。すなわち、デューティサイクルｄ_Ｃが正のとき常にＴ_Ｃ１＝ＯＦＦとなり（ｄ_Ｃ１＝０）、デューティサイクルｄ_Ｃが負のとき常にＴ_Ｃ１＝ＯＮとなる（ｄ_Ｃ１＝１）。一方、バッファ回路４０の後段側ハーフブリッジ（Ｔ_Ｃ２＝およびＤ_Ｃ２）は、高周波でパルス幅変調される。これにより、バッファ回路４０に蓄積される（またはバッファ回路４０から開放される）エネルギーの大きさが制御される。第２バッファデューティサイクルｄ_Ｃ２は以下のように求まる。
ｄ_Ｃ２＝１－ｄ_Ｃ１－ｄ_Ｃ

図１３に、バッファキャパシタ電力ｐ_ＣＣ、ＤＣリンクキャパシタ電力ｐ_ＣＰＮ、バッファキャパシタ電圧ｖ_Ｃ、平均バッファ電圧＜ｖ_ＰＰＢ＞Ｔ_ＳＷ、バッファデューティサイクルｄ_Ｃ、第１バッファデューティサイクルｄ_Ｃ１および第２バッファデューティサイクルｄ_Ｃ２の時間変化を示す。

以上説明したように、降圧デューティサイクルｄ_Ａ、昇圧デューティサイクルｄ_Ｂ、第１バッファデューティサイクルｄ_Ｃ１および第２バッファデューティサイクルｄ_Ｃ２を算出して、降圧回路２０、バッファ回路４０および昇圧回路５０を制御することにより、入力ＡＣ電力から脈動を補償し、所望の大きさのＤＣ電力を生成することができる。バッファ回路４０のコンデンサＣ_Ｃは大容量である必要はないため、電解コンデンサでなく、例えばフィルムコンデンサやセラミックコンデンサで実現することができる。

次に図１４を参照して、ＡＣ－ＤＣコンバータ１００の制御部９０による制御を詳細に説明する。図１４は、ＡＣ－ＤＣコンバータ１００の制御部９０の機能ブロック図である。制御部９０は、バッファ電圧制御部９２と、ＤＣリンク電圧制御部９４と、インダクタ電圧制御部９６と、ＰＷＭユニット９８とを備える。

バッファ電圧制御部９２には、目標バッファキャパシタ電圧ｖ_Ｃ ^＊と、フィルタＦ_ｖｃからの平均バッファキャパシタ電圧＜ｖ_Ｃ＞とが入力される。入力された目標バッファキャパシタ電圧ｖ_Ｃ ^＊は２つに分岐される。２つに分岐された目標バッファキャパシタ電圧ｖ_Ｃ ^＊の一方から、平均バッファキャパシタ電圧＜ｖ_ｃ＞が減算され、平均バッファキャパシタ電圧差δ＜ｖ_ｃ＞が算出される（δ＜ｖ_Ｃ＞ ＝ ｖ_Ｃ ^＊ － ＜ｖ_Ｃ＞）。平均バッファキャパシタ電圧差δ＜ｖ_Ｃ＞は電圧制御器Ｒ_ｖｃに入力され、目標平均バッファキャパシタ電流＜ｉ_ＣＣ ^＊＞に変換される（δ＜ｖ_Ｃ＞→＜ｉ_ＣＣ ^＊＞）。目標平均バッファキャパシタ電流＜ｉ_ＣＣ ^＊＞は、２つに分岐された目標バッファキャパシタ電圧ｖ_Ｃ ^＊の他方と乗算され、目標平均バッファキャパシタ電力＜ｐ_ＣＣ ^＊＞が算出される（＜ｐ_ＣＣ ^＊＞ ＝ ｖ_Ｃ ^＊・＜ｉ_ＣＣ ^＊＞）。目標平均バッファキャパシタ電力＜ｐ_ＣＣ ^＊＞は、フィルタＦ_ＰＢから出力された平均目標昇圧回路電力＜ｐ_Ｂ ^＊＞と加算され、平均目標入力電力＜ｐ_Ｇ ^＊＞が算出される（＜ｐ_Ｇ ^＊＞ ＝ ＜ｐ_ＣＣ ^＊＞ ＋ ｖ_Ｃ ^＊）。平均目標入力電力＜ｐ_Ｇ ^＊＞は、２・｜ｖ_Ｇ｜／＜ｖ_Ｇ＞^２（入力電圧の絶対値｜ｖ_Ｇ｜と、平均入力電圧＜ｖ_Ｇ＞の逆数の２乗との積の２倍により算出される）と積算され、目標整流電流ｉ_Ｒ ^＊が算出される（ｉ_Ｒ ^＊＝＜ｐ_Ｇ ^＊＞ ・ ２・｜ｖ_Ｇ｜／＜ｖ_Ｇ＞^２）。目標整流電流ｉ_Ｒ ^＊は、インダクタ電圧制御部９６に出力される。

ＤＣリンク電圧制御部９４には、目標ＤＣリンク電圧ｖ_ＰＮ ^＊と、昇圧回路５０からのＤＣリンク電圧ｖ_ＰＮとが入力される。入力された目標ＤＣリンク電圧ｖ_ＰＮ ^＊は２つに分岐される。２つに分岐された目標ＤＣリンク電圧ｖ_ＰＮ ^＊の一方から、ＤＣリンク電圧ｖ_ＰＮが減算され、ＤＣリンク電圧差δｖ_ＰＮが算出される（δｖ_ＰＮ ＝ ｖ_ＰＮ ^＊ － ｖ_ＰＮ）。ＤＣリンク電圧差δｖ_ＰＮは電圧制御器Ｒ_ｖＰＮに入力され、目標キャパシタ電流ｉ_ＣＰＮ ^＊に変換される（δｖ_ＰＮ→ｉ_ＣＰＮ ^＊）。目標キャパシタ電流ｉ_ＣＰＮ ^＊は、キャパシタ電流ｉ_ＣＰＮと加算され、目標昇圧回路電流ｉ_Ｂ ^＊が算出される（ｉ_Ｂ ^＊＝ｉ_ＣＰＮ ^＊＋ｉ_ＣＰＮ）。目標昇圧回路電流ｉ_Ｂ ^＊は２つに分岐され、その一方は、２つに分岐されたＤＣリンク電圧ｖ_ＰＮ ^＊の他方と乗算され、目標昇圧回路電力ｐ_Ｂ ^＊が算出される（ｐ_Ｂ ^＊＝ｉ_Ｂ ^＊・ｖ_ＰＮ ^＊）。目標昇圧回路電力ｐ_Ｂ ^＊は、フィルタＦ_ＰＢに入力される。フィルタＦ_ＰＢから、平均目標昇圧回路電力＜ｐ_Ｂ ^＊＞が出力される。２つに分岐された目標昇圧回路電流ｉ_Ｂ ^＊の他方は、インダクタ電圧制御部９６に出力される。

インダクタ電圧制御部９６には、目標整流電流ｉ_Ｒ ^＊と、目標昇圧回路電流ｉ_Ｂ ^＊と、インダクタ電流ｉ_Ｌと、バッファキャパシタ電圧ｖ_ｃとが入力される。入力された目標整流電流ｉ_Ｒ ^＊は３つに分岐される。３つに分岐された目標整流電流ｉ_Ｒ ^＊の１番目から、目標昇圧回路電流ｉ_Ｂ ^＊が除算され、変調率ｍ_Ｉが算出される（ｍ_Ｉ＝ｉ_Ｒ ^＊／ｉ_Ｂ ^＊）。３つに分岐された目標整流電流ｉ_Ｒ ^＊の２番目は、目標昇圧回路電流ｉ_Ｂ ^＊から除算され、変調率の逆数１／ｍ_Ｉが算出される（１／ｍ_Ｉ＝ｉ_Ｂ ^＊／ｉ_Ｒ ^＊）。３つに分岐された目標整流電流ｉ_Ｒ ^＊の３番目は、目標昇圧回路電流ｉ_Ｂ ^＊と大小比較される。入力された目標昇圧回路電流ｉ_Ｂ ^＊は３つに分岐される。３つに分岐された目標昇圧回路電流ｉ_Ｂ ^＊の１番目から、目標整流電流ｉ_Ｒ ^＊が除算され、変調率の逆数１／ｍ_Ｉが算出される（１／ｍ_Ｉ＝ｉ_Ｂ ^＊／ｉ_Ｒ ^＊）。３つに分岐された目標昇圧回路電流ｉ_Ｂ ^＊の２番目は、目標整流電流ｉ_Ｒ ^＊から除算され、変調率ｍ_Ｉが算出される（ｍ_Ｉ＝ｉ_Ｒ ^＊／ｉ_Ｂ ^＊）。３つに分岐された目標昇圧回路電流ｉ_Ｂ ^＊の３番目は、目標整流電流ｉ_Ｒ ^＊と大小比較される。変調率ｍ_Ｉは１と大小比較され、比較の結果小さい方が降圧デューティサイクルｄ_Ａとして定義される（ｄ_Ａ＝ｍｉｎ（ｍ_Ｉ、１））。

降圧デューティサイクルｄ_Ａは２つに分岐される。２つに分岐された降圧デューティサイクルｄ_Ａの一方は、ＰＷＭユニット９８に出力される。変調率の逆数１／ｍ_Ｉは１と大小比較され、比較の結果小さい方が、昇圧デューティサイクルｄ_Ｂの基となる量１－ｄ_Ｂとして定義される（１－ｄ_Ｂ＝ｍｉｎ（１／ｍ_Ｉ、１））。２つに分岐された降圧デューティサイクルｄ_Ａの他方には、入力電圧ｖ_Ｇの絶対値｜ｖ_Ｇ｜が乗算され、降圧回路電圧ｖ_Ａが算出される（ｖ_Ａ＝ｄ_Ａ・｜ｖ_Ｇ｜）。昇圧デューティサイクルｄ_Ｂの基となる量１－ｄ_Ｂは２つに分岐される。２つに分岐された量１－ｄ_Ｂの一方は、昇圧デューティサイクルｄ_Ｂに変換された後、ＰＷＭユニット９８に出力される（１－ｄ_Ｂ→ｄ_Ｂ）。２つに分岐された量１－ｄ_Ｂの他方には、目標ＤＣリンク電圧Ｖ_ＰＮ ^＊が乗算され、昇圧回路電圧ｖ_Ｂが算出される（ｖ_Ｂ＝（１－ｄ_Ｂ）・Ｖ_ＰＮ ^＊）。前述の通り、目標整流電流ｉ_Ｒ ^＊（３つに分岐されたものの３番目）と目標昇圧回路電流ｉ_Ｂ ^＊（３つに分岐されたものの３番目）とは大小比較され、比較の結果大きい方が目標インダクタ電流ｉ_Ｌ ^＊として定義される（ｉ_Ｌ ^＊＝ｍａｘ（ｉ_Ｒ ^＊、ｉ_Ｌ ^＊））。目標インダクタ電流ｉ_Ｌ ^＊から、インダクタ電流ｉ_Ｌが減算され、インダクタ電流差δｉ_Ｌが算出される（δｉ_Ｌ＝ｉ_Ｌ ^＊－ｉ_Ｌ）。インダクタ電流差δｉ_Ｌは、電圧制御器Ｒ_ＩＬに入力され、目標インダクタ電圧ｖ_Ｌ ^＊に変換される（δｉ_Ｌ→ｖ_Ｌ ^＊）。降圧回路電圧ｖ_Ａから、昇圧回路電圧ｖ_Ｂと目標インダクタ電圧ｖ_Ｌ ^＊とが減算され、目標バッファ電圧ｖ_ＰＰＢ ^＊が算出される（ｖ_ＰＰＢ ^＊＝ｖ_Ａ－ｖ_Ｂ－ｖ_Ｌ ^＊）。目標バッファ電圧ｖ_ＰＰＢ ^＊から、バッファキャパシタ電圧ｖ_ｃが除算され、バッファデューティサイクルｄ_Ｃが算出される（ｄ_Ｃ＝ｖ_ＰＰＢ ^＊／ｖ_ｃ）。算出されたバッファデューティサイクルｄ_Ｃは、ＰＷＭユニット９８に出力される。

ＰＷＭユニット９８には、降圧デューティサイクルｄ_Ａと、昇圧デューティサイクルｄ_Ｂと、バッファデューティサイクルｄ_Ｃとが入力される。ＰＷＭユニット９８は、降圧デューティサイクルｄ_Ａと、昇圧デューティサイクルｄ_Ｂと、バッファデューティサイクルｄ_Ｃとに基づいてパルス幅変調を行い、降圧回路スイッチング信号Ｓ_Ａと、昇圧回路スイッチング信号Ｓ_Ｂと、第１バッファスイッチング信号Ｓ_Ｃ１と、第２バッファスイッチング信号Ｓ_Ｃ２とを生成する。ＰＷＭユニット９８は、降圧回路スイッチング信号Ｓ_Ａを降圧回路２０に、昇圧回路スイッチング信号Ｓ_Ｂを昇圧回路５０に、第１バッファスイッチング信号Ｓ_Ｃ１と第２バッファスイッチング信号Ｓ_Ｃ２とをバッファ回路４０に、それぞれ出力する。

本実施の形態によれば、電解コンデンサを必要とすることなく、単相ＡＣ電力から所望の大きさのＤＣ電力を生成することができる。

バッファ回路４０のスイッチＴ_Ｃ１およびＴ_Ｃ２は、ＧａＮ、ＳｉＣなどのＷＢＧ半導体で実現されてもよい。ＷＢＧ半導体のスイッチング速度は、従来のＳｉベースのＭＯＳ－ＦＥＴに比べて約１０倍速い。従って、バッファ回路４０のスイッチＴ_Ｃ１およびＴ_Ｃ２をＷＢＧ半導体とすることにより、高周波数の単相ＡＣ電力から所望の大きさのＤＣ電力を生成することができる。

バッファ回路は、スイッチＴ_Ｃ１およびスイッチＴ_Ｃ３を含んで構成される前段側ハーフブリッジと、スイッチＴ_Ｃ２およびスイッチＴ_Ｃ４を含んで構成される後段側ハーフブリッジとを、間にコンデンサＣ_Ｃを挟んで組み合わせた非対称のフルブリッジ回路を備えるものであってもよい。すなわちバッファ回路は、バッファ回路４０のダイオードＤ_Ｃ１に代えてＴ_Ｃ３を含み、ダイオードＤ_Ｃ２代えてスイッチＴ_Ｃ４を含むものであってもよい。図１５に、このようにして構成されたバッファ回路４８を模式的に示す。バッファ回路４８は、バッファ回路４０と同様に、スイッチＴ_Ｃ１、Ｔ_Ｃ２、Ｔ_Ｃ３およびＴ_Ｃ４のＯＮおよびＯＦＦの組み合わせによって、前述の４種類の電流制御を実現できる。さらにダイオードの代わりにスイッチを用いることで、より高速のスイッチングを行うことできる。この構成によれば、より高周波数の単相ＡＣ電力から所望の大きさのＤＣ電力を生成することができる。

バッファ回路は、図１のバッファ回路４０にハーフブリッジを並列に追加したものであってもよい。図１６に、このようにして構成されたバッファ回路４９ａを模式的に示す。バッファ回路４９ａは、ダイオードＤ_Ｃ１１、Ｄ_Ｃ１２、…、Ｄ_Ｃ１ｎおよびスイッチＴ_Ｃ１１、Ｔ_Ｃ１２、…、Ｔ_Ｃ１ｎを含んで構成される前段側ハーフブリッジと、ダイオードＤ_Ｃ２１、Ｄ_Ｃ２２、…、Ｄ_Ｃ２ｎおよびスイッチＴ_Ｃ２１、Ｔ_Ｃ２２、…、Ｔ_Ｃ２ｎを含んで構成される後段側ハーフブリッジとを、間にコンデンサＣ_Ｃを挟んで組み合わせた非対称のフルブリッジ回路を備える。ただしｎは２以上の整数である。すなわちバッファ回路４９ａは、バッファ回路４０に、前段側ハーフブリッジと後段側ハーフブリッジをそれぞれｎ個ずつ並列に追加した構成となっている。バッファ回路４９ａも、バッファ回路４０と同様に、スイッチＴ_Ｃ１１、Ｔ_Ｃ１２、…、Ｔ_Ｃ１ｎ、Ｔ_Ｃ２１、Ｔ_Ｃ２２、…、Ｔ_Ｃ２ｎのＯＮおよびＯＦＦの組み合わせによって、前述の４種類の電流制御を実現できる。バッファ回路４９ａは、前段側ハーフブリッジと後段側ハーフブリッジにハーフブリッジを並列に追加したことにより各スイッチのスイッチング負荷を低減することができる。従って各スイッチのスイッチング速度は、バッファ回路４０のスイッチより遅くてもよい。この構成によれば、比較的速度の遅いスイッチを用いて、高周波数の単相ＡＣ電力から所望の大きさのＤＣ電力を生成することができる。

バッファ回路は、図１５のバッファ回路４８にハーフブリッジを並列に追加したものであってもよい。図１７に、このようにして構成されたバッファ回路４９ｂを模式的に示す。バッファ回路４９ｂは、スイッチＴ_Ｃ１１、Ｔ_Ｃ１２、…、Ｔ_Ｃ１ｎ、Ｔ_Ｃ３１、Ｔ_Ｃ３２、…、Ｔ_Ｃ３ｎを含んで構成される前段側ハーフブリッジと、スイッチＴ_Ｃ２１、Ｔ_Ｃ２２、…、Ｔ_Ｃ２ｎ、Ｔ_Ｃ４１、Ｔ_Ｃ４２、…、Ｔ_Ｃ４ｎを含んで構成される後段側ハーフブリッジとを、間にコンデンサＣ_Ｃを挟んで組み合わせた非対称のフルブリッジ回路を備える。ただしｎは２以上の整数である。すなわちバッファ回路４９ｂは、バッファ回路４８に、前段側ハーフブリッジと後段側ハーフブリッジをそれぞれｎ個ずつ並列に追加した構成となっている。バッファ回路４９ｂも、バッファ回路４８と同様に、スイッチＴ_Ｃ１１、Ｔ_Ｃ１２、…、Ｔ_Ｃ１ｎ、Ｔ_Ｃ３１、Ｔ_Ｃ３２、…、Ｔ_Ｃ３ｎ、Ｔ_Ｃ２１、Ｔ_Ｃ２２、…、Ｔ_Ｃ２ｎ、Ｔ_Ｃ４１、Ｔ_Ｃ４２、…、Ｔ_Ｃ４ｎのＯＮおよびＯＦＦの組み合わせによって、前述の４種類の電流制御を実現できる。バッファ回路４９ｂは、前段側ハーフブリッジと後段側ハーフブリッジにハーフブリッジを並列に追加したことにより各スイッチのスイッチング負荷を低減することができる。従って各スイッチのスイッチング速度は、バッファ回路４８のスイッチより遅くてもよい。この構成によれば、比較的速度の遅いスイッチを用いて、より高周波数の単相ＡＣ電力から所望の大きさのＤＣ電力を生成することができる。

［第２実施の形態］
図１８は、第２実施の形態に係るＤＣ－ＤＣコンバータ３００の機能ブロック図である。ＤＣ－ＤＣコンバータ３００は、ＤＣ電源３からの電力を別のＤＣ電力に変換するコンバータとして機能する。変換されたＤＣ電力は、直接、またはインバータにより三相ＡＣ電力に変換され、例えばポンプ、コンプレッサ、船や飛行機の電動アクチュエータ、ロボットアームなど多様な装置を駆動するために使用される。ＤＣ－ＤＣコンバータ３００は、降圧回路２０と、インダクタ３０と、バッファ回路４２と、昇圧回路５０と、制御部９０とを備える。ＤＣ－ＤＣコンバータ３００は、整流回路１０を含まない点でＡＣ－ＤＣコンバータ１００と異なる。降圧回路２０、インダクタ３０、昇圧回路５０および制御部９０の構成と動作はＡＣ－ＤＣコンバータ１００のものと同じであるので、説明を省略する。

バッファ回路４２は、ダイオードＤＣ１およびスイッチＴＣ１を含んで構成される前段側ハーフブリッジと、ダイオードＤＣ２およびスイッチＴＣ２を含んで構成される後段側ハーフブリッジとを、間にコンデンサＣＣを挟んで組み合わせた、非対称のフルブリッジ回路を備える。ＡＣ－ＤＣコンバータ１００では、商用単相ＡＣ電源から入力周波数５０－６０ｋＨｚの入力電圧が入力する。この場合、バッファ回路４０のスイッチＴ_Ｃ１、Ｔ_Ｃ２は１０ｋＨｚ－１００ｋＨｚのスイッチング周波数で動作する。これに対し、ＤＣ電源から供給されるＤＣ電力は、ＡＣ電力のような振幅の大きな脈動は含まないが、リップルと呼ばれる振幅の小さい波形の乱れを含む。リップルの周波数は通常１００ｋＨｚ－２００ｋＨｚである。従ってこのリップルを補償するために、バッファ回路４２のスイッチＴ_Ｃ１、Ｔ_Ｃ２はリップル周波数の約１０倍、すなわち１ＭＨｚ－２ＭＨｚのスイッチング周波数で動作する。このためバッファ回路４２のスイッチＴ_Ｃ１、Ｔ_Ｃ２は、例えばＧａＮ、ＳｉＣなどの高速のＷＢＧ半導体で構成される。

本実施の形態によれば、電解コンデンサを必要とすることなく、ＤＣ電源からのＤＣ電力からリップルを補償して、所望の大きさのＤＣ電力を生成することができる。

［第３実施の形態］
図１９は、第３実施の形態に係るＡＣ－ＡＣコンバータ４００の機能ブロック図である。
ＡＣ－ＡＣコンバータ４００は、単相ＡＣ電源２からの電力を三相ＡＣ電力に変換するコンバータとして機能する。変換された三相ＡＣ電力は、例えばポンプ、コンプレッサ、船や飛行機の電動アクチュエータ、ロボットアームなど多様な装置を駆動するために使用される。ＡＣ－ＡＣコンバータ４００は、整流回路１０と、降圧回路２０と、インダクタ３０と、バッファ回路４０と、昇圧回路５０と、インバータ６０と、制御部９０とを備える。
整流回路１０、降圧回路２０、インダクタ３０、バッファ回路４０、昇圧回路５０および制御部９０の構成と動作はＡＣ－ＤＣコンバータ１００のものと同じであるので、説明を省略する。

インバータ６０は、ＤＣリンク電圧ｖ_ＰＮから三相ＡＣ電圧を生成する。インバータ６０は公知技術を用いて実現されてよい。三相ＡＣ電圧は、例えばＵ相、Ｖ相およびＷ相からなり、２π／３の位相差で交番するものである。

本実施の形態によれば、電解コンデンサを必要とすることなく、単相ＡＣ電力から所望の大きさの三相ＡＣ電力を生成することができる。

以上、本発明の実施の形態を基に説明した。この実施の形態は例示であり、種々の変形および変更が本発明の特許請求の範囲内で可能なこと、またそうした変形例および変更も本発明の特許請求の範囲にあることは当業者に理解されるところである。従って、本明細書での記述および図面は限定的ではなく例証的に扱われるべきものである。

以下、変形例について説明する。変形例の図面および説明では、実施の形態と同一または同等の構成要素、部材には、同一の符号を付する。実施の形態と重複する説明を適宜省略し、実施の形態と相違する構成について重点的に説明する。

（第１変形例）
第１実施の形態では、ＡＣ－ＤＣコンバータは、ダイオードの後段にバッファ回路を１つ備えるものであった。これに限られず、ＡＣ－ＤＣコンバータは、ダイオードの後段に複数のバッファ回路を備えるものであってもよい。本変形例によれば、各バッファ回路の処理負荷を低減できるので、より高周波数の単相ＡＣ電力から所望の大きさのＤＣ電力を生成することができる。

（第２変形例）
第１実施の形態では、ＡＣ－ＤＣコンバータは、入力電圧の周波数の２倍の周波数で振動する入力電圧の脈動を補償するものであった。これに限られず、ＡＣ－ＤＣコンバータは、入力電圧周波数の４倍（２次高周波）、８倍（４次高周波）、１２倍（６次高周波）といった、入力電力脈動の高周波成分を補償してもよい。本変形例によれば、入力電力の高周波ノイズを抑制できるので、より平滑なＤＣ電力を得ることができる。

本発明は、電力を変換するＡＣ－ＤＣコンバータ、ＤＣ－ＤＣコンバータおよびＡＣ－ＡＣコンバータに関する。

２・・単相ＡＣ電源、 ３・・ＤＣ電源、 １０・・整流回路、 ２０・・降圧回路、 ３０・・インダクタ、 ４０・・バッファ回路、 ４２・・バッファ回路、 ４８・・バッファ回路、 ４９ａ・・バッファ回路、 ４９ｂ・・バッファ回路、 ５０・・昇圧回路、 ６０・・インバータ、 ９０・・制御部、 ９２・・バッファ電圧制御部、 ９４・・ＤＣリンク電圧制御部、９６・・インダクタ電圧制御部、 ９８・・ＰＷＭユニット、 １００・・ＡＣ－ＤＣコンバータ、 １１０・・ＡＣ－ＤＣコンバータ、 ３００・・ＤＣ－ＤＣコンバータ、 ４００・・ＡＣ－ＡＣコンバータ

Claims (6)

1. ＡＣ電圧を整流して整流電圧を生成する整流回路と、
   前記整流電圧を降圧する降圧回路と、
   インダクタと、
   第１ダイオードおよび第１スイッチを含んで構成される前段側ハーフブリッジと第２ダイオードおよび第２スイッチを含んで構成される後段側ハーフブリッジとを間にコンデンサを挟んで組み合わせた非対称のフルブリッジ回路を備え前記整流電圧からＤＣ電圧を生成するバッファ回路と、
   前記バッファ回路の電圧を昇圧する昇圧回路と、
   を備え、
   制御部と、
   を備え、
   前記制御部は、
   昇圧動作時に、前記第１スイッチを常時ＯＦＦとし、前記第２スイッチを高周波数で動作させ、
   降圧動作時に、前記第１スイッチを常時ＯＮとし、前記第２スイッチを高周波数で動作させるように前記バッファ回路を制御することを特徴とするＡＣ－ＤＣコンバータ。
   ＡＣ－ＤＣコンバータ。
2. 前記第１スイッチおよび前記第２スイッチは、ＷＢＧ半導体である請求項１に記載のＡＣ－ＤＣコンバータ。
3. 並列に接続された複数の前段側ハーフブリッジと、並列に接続された複数の後段側ハーフブリッジとを備える請求項１に記載のＡＣ－ＤＣコンバータ。
4. ＡＣ電圧を整流して整流電圧を生成する整流回路と、
   前記整流電圧を降圧する降圧回路と、
   インダクタと、
   第１スイッチおよび第３スイッチを含んで構成される前段側ハーフブリッジと第２スイッチおよび第４スイッチを含んで構成される後段側ハーフブリッジとを間にコンデンサを挟んで組み合わせた非対称のフルブリッジ回路を備え前記整流電圧からＤＣ電圧を生成するバッファ回路と、
   前記バッファ回路の電圧を昇圧する昇圧回路と、
   制御部と、
   を備え、
   前記制御部は、
   昇圧動作時に、前記第１スイッチを常時ＯＦＦとし、前記第２スイッチを高周波数で動作させ、
   降圧動作時に、前記第１スイッチを常時ＯＮとし、前記第２スイッチを高周波数で動作させるように前記バッファ回路を制御することを特徴とするＡＣ－ＤＣコンバータ。
5. 第１のＤＣ電圧を降圧する降圧回路と、
   インダクタと、
   第１ダイオードおよび第１スイッチを含んで構成される前段側ハーフブリッジと第２ダイオードおよび第２スイッチを含んで構成される後段側ハーフブリッジとを間にコンデンサを挟んで組み合わせた非対称のフルブリッジ回路を備え前記第１のＤＣ電圧から第２のＤＣ電圧を生成するバッファ回路と、
   前記バッファ回路の電圧を昇圧する昇圧回路と、
   制御部と、
   を備え、
   前記制御部は、
   昇圧動作時に、前記第１スイッチを常時ＯＦＦとし、前記第２スイッチを高周波数で動作させ、
   降圧動作時に、前記第１スイッチを常時ＯＮとし、前記第２スイッチを高周波数で動作させるように前記バッファ回路を制御することを特徴とするＤＣ－ＤＣコンバータ。
6. 第１のＡＣ電圧を整流して整流電圧を生成する整流回路と、
   前記整流電圧を降圧する降圧回路と、
   インダクタと、
   第１ダイオードおよび第１スイッチを含んで構成される前段側ハーフブリッジと第２ダイオードおよび第２スイッチを含んで構成される後段側ハーフブリッジとを間にコンデンサを挟んで組み合わせた非対称のフルブリッジ回路を備え前記第１のＡＣ電圧からＤＣ電圧を生成するバッファ回路と、
   前記バッファ回路の電圧を昇圧する昇圧回路と、
   前記ＤＣ電圧を第２のＡＣ電圧に変換するインバータと、
   制御部と、
   を備え、
   前記制御部は、
   昇圧動作時に、前記第１スイッチを常時ＯＦＦとし、前記第２スイッチを高周波数で動作させ、
   降圧動作時に、前記第１スイッチを常時ＯＮとし、前記第２スイッチを高周波数で動作させるように前記バッファ回路を制御することを特徴とするＡＣ－ＡＣコンバータ。

Images