JP7043178B2 - 受動素子の等価回路のシミュレーション方法及びその装置 - Google Patents

受動素子の等価回路のシミュレーション方法及びその装置 Download PDF

Info

Publication number
JP7043178B2
JP7043178B2 JP2017057382A JP2017057382A JP7043178B2 JP 7043178 B2 JP7043178 B2 JP 7043178B2 JP 2017057382 A JP2017057382 A JP 2017057382A JP 2017057382 A JP2017057382 A JP 2017057382A JP 7043178 B2 JP7043178 B2 JP 7043178B2
Authority
JP
Japan
Prior art keywords
current
equivalent circuit
voltage
reference state
superimposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017057382A
Other languages
English (en)
Other versions
JP2018160132A (ja
Inventor
宏嘉 小林
慎 板倉
梓 富田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2017057382A priority Critical patent/JP7043178B2/ja
Priority to US15/913,096 priority patent/US10762257B2/en
Publication of JP2018160132A publication Critical patent/JP2018160132A/ja
Application granted granted Critical
Publication of JP7043178B2 publication Critical patent/JP7043178B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/373—Design optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/10—Numerical modelling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/16—Equivalence checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measurement Of Resistance Or Impedance (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、シミュレータなどで用いるコイル素子などの各種回路素子の等価回路のシミュレーション方法及びその装置に関し、特に、電流や電圧が任意のバイアス条件下の素子(以下「基準状態素子」という)に重畳印加されるような場合に好適な受動素子の等価回路のシミュレーション方法及びその装置に関するものである。
回路素子，例えばコイル素子（インダクタ）は、その材料や構造に起因する周波数特性をもち、理想的なインダクタ特性からずれる。そのため、シミュレータなどでコイル素子の特性を精度良く計算する際には、実測したコイル素子の周波数特性に合わせこんだ等価回路モデルが必要とされ、各コイル素子ベンダから提供されてきた。
しかし近年、電気回路製品の小型化、高精度化に伴い、コイル素子に対してもより高精度なモデルのニーズが高まっている。例えば、下記特許文献１には、フェライト材を用いたコイル素子の特性を良好に表わすことができる精度の高い等価回路が開示されている。すなわち、図１２(A)に示すように、ＬsＣpＲp並列回路のインダクタンスＬsに、抵抗Ｒm1，Ｒm2とインダクタンスＬm1，Ｌm2による閉回路を、結合係数Ｍ1，Ｍ2で磁気的に結合させた回路構成を用いる。同図(B)は、(A)の相互インダクタンスをコイル素子として表現した等価回路である。このような等価回路を用いることで、コイル素子の周波数特性が高精度に再現される。
特開平11-312187号公報
しかしながら、上述した背景技術の等価回路モデルであっても、印加される電流・電圧によっては、必ずしも特性がシミュレーション上良好に再現されないことが課題となっている。
図１３には、図１２に示した等価回路モデルのインピーダンスアナライザによる実測結果とシミュレーション結果とが比較して示されている。同図中、(A)は任意の微小交流電流が印加された場合のコイル素子のインダクタンスＬの周波数特性で、実線が実測結果を示し、破線がシミュレーション結果を示す。このグラフに示すように、実測結果とシミュレーション結果は非常によく一致している。
これに対し、前記(A)における微小電流に更に電流が重畳された場合のインダクタンスＬの特定周波数における実測結果とシミュレーション結果は、同図(B)に示すようになり、破線で示すシミュレーション値は、実線で示す実測値と一致せず、重畳印加された電流分が大きくなるほど乖離が大きくなっている。このように、電流条件が大きくなるにつれてシミュレーションの精度は低下するようになる。
図１４(A)のようなDC-DCコンバータにおけるインダクタ電流ＩＬの実測値とシミュレーション値の比較結果を示すと、同図(B)のようになる。DC-DCコンバータは、MOSFETＱｐ，Ｑｎ，ゲートドライバＧＤ，コイル素子Ｌｄ，コンデンサＣｄによって構成されており、コイル素子Ｌｄの等価回路として、上述した背景技術の等価回路を使用している。同図(B)の実線は実測結果であり、破線はシミュレーション結果である。これらのグラフを比較すれば明らかなように、電流の増加ないし重畳による特性変化の影響が等価回路モデル上良好に再現できていないため、実測波形とシミュレーション波形との間に差が見られる。このように、背景技術では、時間軸で負荷電流が変化するような過渡解析においても精度を欠くことになる。
本発明は、以上のような点に着目したもので、簡素な構成でありながら、良好に電流や電圧が重畳されたときの特性を精度よく表現することができ、実用性，作業性に優れた受動素子の等価回路のシミュレーション方法及びその装置を提供することを、その目的とする。
本発明の受動素子の等価回路のシミュレーション方法は、
電流もしくは電圧が重畳されていない基準状態における受動素子の基準状態等価回路を利用して、前記電流もしくは電圧が重畳された重畳状態における受動素子の重畳等価回路を構成し、この重畳等価回路を利用して、前記受動素子の特性をコンピュータが計算する受動素子の等価回路のシミュレーション方法であって、
前記重畳等価回路は、
その外部端子間に接続される電圧源と電流センサーと、
前記外部端子間に接続されない独立した閉ループ回路と、
を備えており、
前記閉ループ回路は、
前記基準状態等価回路と電流源と電圧センサーとを備えており、
前記電流センサーで検知された前記外部端子間の電流に対して第１の演算を行った電流を、前記電流源から前記基準状態等価回路に通電するとともに、この通電によって前記基準状態等価回路に生ずる電圧を前記電圧センサーで検知し、この検知電圧に対して第２の演算を行った電圧を出力し、
この出力電圧が、前記受動素子の基準状態における無重畳時特性と重畳状態における重畳時特性との差異を補正した電圧となるように、前記第１及び第２の演算の少なくとも一方を設定し、
設定後の電圧を、前記重畳等価回路の電圧源に供給することで、前記差異の補正を行うことを特徴とする。
主要な形態の一つは、
前記第１の演算が、前記電流センサーで検知された前記外部端子間の電流をｋａ倍する演算であり、
前記第２の演算が、前記電圧センサーによって検知された検知電圧をｋｂ倍する演算であり、
前記ｋａ及びｋｂの少なくとも一方によって、前記重畳等価回路の特性と前記基準状態等価回路の特性の差異の補正を行うことを特徴とする。
他の発明の受動素子の等価回路のシミュレーション方法は、電流もしくは電圧が重畳されていない基準状態における受動素子の基準状態等価回路を利用して、前記電流もしくは電圧が重畳された重畳状態における受動素子の重畳等価回路を構成し、この重畳等価回路を利用して、前記受動素子の特性をコンピュータが計算する受動素子の等価回路のシミュレーション方法であって、
前記重畳等価回路は、その外部端子間に接続される電流源と電圧センサーと、前記外部端子間に接続されない独立した閉ループ回路と、を備えており、
前記閉ループ回路は、前記基準状態等価回路と電圧源と電流センサーとを備えており、
前記電圧センサーで検知された前記外部端子間の電圧に対して第３の演算を行った電圧を、前記電圧源から前記基準状態等価回路に印加するとともに、この印加によって前記基準状態等価回路に生ずる電流を前記電流センサーで検知し、この検知電流に対して第４の演算を行った電流を出力し、
この出力電流が、前記受動素子の基準状態における無重畳時特性と重畳状態における重畳時特性との差異に相当する電流となるように、前記第３及び第４の演算の少なくとも一方を設定し、
設定後の電流を、前記重畳等価回路の電流源に供給することで、前記差異の補正を行うことを特徴とする。

主要な形態の一つによれば、
前記第３の演算が、前記電圧センサーで検知された前記外部端子間の電圧を１／ｋｃ倍する演算であり、
前記第４の演算が、前記電流センサーによって検知された検知電流を１／ｋｄ倍する演算であり、
前記ｋｃ及びｋｄの少なくとも一方によって、前記重畳等価回路の特性と前記基準状態等価回路の特性の差異の補正を行うことを特徴とする。
本発明の受動素子の等価回路のシミュレーション装置は、前記いずれかの受動素子の等価回路のシミュレーション方法によってシミュレーションを行うことを特徴とする。本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明瞭になろう。
本発明によれば、基準状態の等価回路を基準とし、これに、電流・電圧重畳時の特性変化を表す電源回路を付加することとしたので、電流・電圧重畳時の受動素子が簡素な構成の等価回路で表現でき、また、電流・電圧重畳時の特性が精度よく表現できるようになる。このため、前記等価回路で表現された受動素子を使用する各種の回路の電流・電圧重畳時のシミュレーションを精度よく行うことができ、回路設計における実用性，作業性の向上を図ることができる。
本発明の実施例１及び２の等価回路の基本構成を示すブロック図である。 前記実施例１の適用例を示す回路図である。 前記実施例２の適用例を示す回路図である。 異なるコイル素子の電流重畳特性の実測結果とシミュレーション結果を比較して示すグラフである。 本発明の実施例４を示す図で、(A)は等価回路の基本構成を示すブロック図であり、(B)は適用例を示す回路図である。 前記実施例１，２を背景技術の直流分基準状態の等価回路に適用した実施例５を示す回路図である。 前記図６の等価回路を使用してインダクタの直流重畳特性のシミュレーションを行った結果を、実測値と比較して示すグラフである。 図１４(A)に示すDC-DCコンバータに図６に示した等価回路を適用した場合のインダクタ電流に対する実測波形とシミュレーション波形を比較して示したグラフである。 実施例５他の例を示す回路図である。 前記実施例４を背景技術の基準状態の等価回路に適用した回路例を示す回路図である。 本発明のシミュレーション装置の実施例７を示すブロック図である 従来の等価回路の一例を示す回路図である。 図１２の等価回路の特性の実測結果とシミュレーション結果を比較して示すグラフである。 同図(A)はDC-DCコンバータの回路例であり、同図(B)は(A)に図１２に示した等価回路を適用した場合の電流の変化を、実測波形とシミュレーション波形を比較して示したグラフである。
以下、本発明を実施するための最良の形態を、実施例に基づいて詳細に説明する。
最初に、図１(A)及び図２を参照しながら、実施例１について説明する。本発明は、電流センサーないし電圧センサーを利用し、検知した電流値もしくは電圧値を係数倍する方法であり、直列接続される電源には、電圧源，電流源それぞれが適用可能であって、その組合せはセンサーの種類による。図１(A)の実施例１は、電流センサーと電圧源を組み合わせた等価回路の例であり、同図(B)の実施例２は、電圧センサーと電流源を組み合わせた等価回路の例である。まず、同図(A)の実施例１から説明する。
図１(A)において、等価回路２０の外部端子間には、電流センサー２２と電圧源２４が直列に接続されている。インピーダンスＺの基準状態素子（基準状態等価回路）２６は、電流源２８と閉ループを構成している。基準状態素子２６は、任意のバイアス（測定用の微小交流電流）を印加したときの特性を示すインピーダンス素子の等価回路で、図１３(B)のグラフのＩＬが「０」付近における特性を示す等価回路が該当する。あるいは、図１３(B)における点線のグラフと実線のグラフが一致する電流領域における特性を示す等価回路が基準状態素子であるといってもよい。基準状態素子２６には、その両端の電位差Ｖ(0)を検知する電圧センサー２９が並列に接続されている。電流センサー２２で等価回路２０に流れる電流Ｉを検出し、その電流Ｉを閉ループ回路の電流源２８で再現し、基準状態素子２６に印加する。電流Ｉは、基準状態に流れる微小電流と、それに重畳される電流を加えたものとなる。このとき、基準状態素子２６の両端には電位差Ｖ(0)が生じ、これが電圧センサー２９で検知される。この電位差Ｖ(0)に補正係数Ｇをかけた電圧を電圧源２４にフィードバックし、電流センサー２２に直列に接続した電圧源２４で出力する。
等価回路２０の外部端子間の電圧Ｖは、基準状態素子２６のインピーダンスＺに対して、見かけ上次の数１式のようになり、インピーダンスＺがＧ倍（乗算）されたのと同等になる。なお、１／Ｇの除算と考えることもできる。
Figure 0007043178000001
ここで、補正係数Ｇを、電流Ｉもしくは端子間電圧Ｖに依存した関数特性を持たせてＧ（Ｉ）もしくはＧ（Ｖ）とすることにより、等価回路２０を全体として見たときのインピーダンス（外部端子間のインピーダンス）を、電流Ｉもしくは端子間電圧Ｖに依存した特性として再現することが可能になる。
なお、前記説明では、電流センサー２２の検出電流Ｉをコピー（１倍）して、そのまま電流源２８の電流Ｉとしたが、電流源２８の電流をＧ倍とするとともに、基準状態の電位差Ｖ(0)を１倍としてもよい。あるいは、電流源２８の電流をｋａ倍とするとともに、基準状態の電位差Ｖ(0)をｋｂ倍とし、全体でＧ＝ｋａ×ｋｂ倍とするようにしてもよい。この場合、係数ｋａ，ｋｂのうち、少なくとも一方を電流Ｉもしくは端子間電圧Ｖに依存させるようにする。
図２には、前記図１(A)の等価回路を実際の回路シミュレータで使用する際の具体的な等価回路例が示されている。これらのうち、同図(A)は、基準状態素子２６を基準状態コイル素子２６Ｌとした場合の例である。電流センサー２２は電圧源で表され、両端の電圧は０[V]とする。電流源２８の電流（電流センサー２２による検知電流）をＩSL，基準状態コイル素子２６ＬのインダクタンスをＬ20，電流ＩSLが流れたときの基準状態コイル素子２６Ｌの素子電圧をＶ_L20すると、これをＧ倍したものが電圧源２４から出力される。従って、電圧源２４の出力電圧Ｖ_BVLは、次の数２式で表されるようになる。なお、「ｊ」は虚数単位，「ω」は角周波数である。
Figure 0007043178000002
このように、本例によれば、等価回路の外部端子からみたとき、基準状態コイル素子２６ＬのインダクタンスＬ20が、見かけ上Ｇ倍されるようになる。従って、補正係数Ｇに、電流センサー２２で検出した電流ＩSLに依存する関係性を持たせることにより、電流重畳時のコイル素子の電流依存性が再現可能となる。
次に、図２(B)は、基準状態素子２６を基準状態抵抗素子２６Ｒとした場合の例である。電流源２８の電流（電流センサー２２による検知電流）をＩSR，基準状態抵抗素子２６Ｒの抵抗値をＲ20，電流ＩSRが流れたときの基準状態抵抗素子２６Ｒの素子電圧をＶ_R20すると、これをＧ倍したものが電圧源２４から出力される。従って、電圧源２４の出力電圧Ｖ_BVRは、次の数３式で表されるようになる。
Figure 0007043178000003
このように、本例によれば、等価回路の外部端子からみたとき、基準状態抵抗素子２６Ｒの抵抗値Ｒ20が、見かけ上Ｇ倍されるようになる。従って、補正係数Ｇに、電流センサー２２で検出した電流ＩSRに依存する関係性を持たせることにより、電流重畳時の抵抗素子の電流依存性が再現可能となる。
次に、図２(C)は、基準状態素子２６を基準状態インピーダンス素子２６Ｚとした場合の例である。基準状態インピーダンス素子２６Ｚは、図示の例では、抵抗値Ｒ22の基準状態抵抗素子，インダクタンスＬ22の基準状態コイル素子，キャパシタンスＣ22の基準状態コンデンサ素子を並列に接続した構成となっているが、各種の構成としてよい。電流源２８の電流をＩSZ，基準状態インピーダンス素子２６Ｚの抵抗値をＺ20，電流ＩSZが流れたときの基準状態インピーダンス素子２６Ｚの素子電圧をＶ_Z20すると、これをＧ倍したものが電圧源２４から出力される。従って、電圧源２４の出力電圧Ｖ_BVZは、次の数４式で表されるようになる。
Figure 0007043178000004
このように、等価回路の外部端子からみたとき、基準状態インピーダンス素子２６Ｚの抵抗値Ｚ20が、見かけ上Ｇ倍されるようになる。従って、補正係数Ｇに、電流センサー２２で検出した電流Ｉszに依存する関係性を持たせることにより、電流重畳時のインピーダンス素子の電流依存性が再現されるようになる。
以上のように、本実施例によれば、等価回路の外部端子間に電流センサー及び電圧源を直列接続するとともに、基準状態の受動素子に対して電流源をループ接続する。そして、前記電流センサーで検知した電流値に前記電流源の電流値を依存させるとともに、これによって生ずる前記受動素子の素子電圧に前記電圧源の電圧値を依存させることとしたので、以下のような効果が得られる。
(1)重畳時の等価回路の特性と基準状態の等価回路の特性の差異を補正して、受動素子の電流重畳時の特性を良好に表すことができ、回路特性のシミュレーションにおける再現性が向上する。
(2)電子部品メーカーやその代理商社は、自社が提供する各種受動素子について、その電流重畳時の等価回路を顧客に提供し、もしくは会社のホームページにて公開し、自社製品を採用する顧客に対して回路設計上の便宜を図ることができ、更には、製品販売機会の創出につなげることができる。
(3)電子機器メーカーや電子回路の設計会社は、前記公開された電流重畳時の等価回路を使用することで、設計回路に最適な電子部品を効率よく選定して電子機器を精度よく設計でき、設計時間を大幅に短縮できる。
次に、図１(B)の電圧センサーと電流源を組み合わせた実施例２について説明する。等価回路３０の外部端子間には、電圧センサー３２と電流源３４が並列に接続されている。インピーダンスＺの基準状態素子３６は、電圧源３８と閉ループを構成している。基準状態素子３６には、素子電流Ｉ(0)を検知する電流センサー３９が直列に接続されている。電圧センサー３２で等価回路３０の外部端子間電圧Ｖを検出し、閉ループ回路の電圧源３８でその電圧Ｖを再現し、基準状態素子３６に印加する。電圧Ｖは、基準状態における微小電圧と、それに重畳される電圧を加えたものとなる。このとき、基準状態素子３６には素子電流Ｉ(0)が流れ、電流センサー３９で検知される。この素子電流Ｉ(0)を補正係数Ｇで割った（もしくは「１／Ｇ」倍した）電流を電流源３４にフィードバックし、電圧センサー３２に並列に接続した電流源３４で出力する。
等価回路３０の外部端子間の電圧Ｖは、基準状態素子３６のインピーダンスＺに対して、見かけ上次の数５式のようになり、インピーダンスＺがＧ倍された場合と同等になる。
Figure 0007043178000005
ここで、補正係数Ｇを、電流Ｉもしくは端子間電圧Ｖに依存した関数特性をもたせてＧ（Ｉ）もしくはＧ（Ｖ）とすることにより、等価回路３０を全体として見たときのインピーダンスＺを、電流Ｉもしくは端子間電圧Ｖに依存した特性として再現することが可能になる。なお、前記説明では、電圧センサー３２の検出電圧Ｖをコピー（１倍）して、そのまま電圧源３８の電圧Ｖとしたが、電圧源３８の電圧を１／Ｇ倍とするとともに、基準状態の電流Ｉ(0)を１倍としてもよい。あるいは、電圧源３８の電圧を１／ｋｃ倍とするとともに、基準状態の電流Ｉ(0)を１／ｋｄ倍とし、全体で１／Ｇ＝１／（ｋｃ×ｋｄ）倍とするようにしてもよい。この場合、係数ｋｃ，ｋｄのうち、少なくとも一方を電流Ｉもしくは端子間電圧Ｖに依存させるようにする。
図３には、前記図１(B)の等価回路を実際の回路シミュレータで使用する際の具体的な等価回路例が示されている。これらのうち、同図(A)は、基準状態素子３６を基準状態コイル素子３６Ｌとした場合の例である。なお、同図中、係数Ｇに電流依存性を持たせるための電流センサー４０は、図１(B)では省略されている。また、電圧センサー３２と電圧源３８は兼用となっている。
電圧源３８の電圧（電圧センサー３２による検知電圧）をＶSL，基準状態コイル素子３６ＬのインダクタンスをＬ30，電圧ＶSLが印加されたときの基準状態コイル素子３６Ｌの素子電流をＩ_L30すると、これを１／Ｇ倍したものが電流源３４から出力される。従って、電流源３４の出力電流Ｉ_BIL2は、次の数６式で表されるようになる。
Figure 0007043178000006
このように、本例によれば、等価回路の外部端子からみたとき、基準状態コイル素子３６ＬのインダクタンスＬ30が、見かけ上Ｇ倍されるようになる。従って、補正係数Ｇに、電流センサー４０で検出した電流ＩSLに依存する関係性を持たせることにより、電流重畳時のコイル素子の電流依存性が再現可能となる。
図３(B)は、基準状態素子３６を基準状態抵抗素子３６Ｒとした場合の例である。電圧源３８の電圧（電圧センサー３２による検知電圧）をＶSR，基準状態抵抗素子３６Ｒの抵抗値をＲ30，電圧ＶSRが印加されたときの基準状態抵抗素子３６Ｒの素子電流をＩ_R30すると、これを１／Ｇ倍したものが電流源３４から出力される。従って、電流源３４の出力電流Ｉ_BIR2は、次の数７式で表されるようになる。
Figure 0007043178000007
このように、本例によれば、等価回路の外部端子からみたとき、基準状態抵抗素子３６Ｒの抵抗値Ｒ30が、見かけ上Ｇ倍されるようになる。従って、補正係数Ｇに、電流センサー４０で検出した電流ＩSRに依存する関係性を持たせることにより、電流重畳時の抵抗素子の電流依存性が再現可能となる。
図３(C)は、基準状態素子３６を基準状態インピーダンス素子３６Ｚとした場合の例である。基準状態インピーダンス素子３６Ｚは、図示の例では、抵抗値Ｒ32の基準状態抵抗素子，インダクタンスＬ32の基準状態コイル素子，キャパシタンスＣ32の基準状態コンデンサ素子を並列に接続した構成となっているが、各種の構成としてよい。電圧源３８の電圧（電圧センサー３２による検知電圧）をＶSZ，基準状態インピーダンス素子３６ＺのインピーダンスをＺ30，電圧ＶSZが印加されたときの基準状態インピーダンス素子３６Ｚの素子電流をＩ_Z30すると、これを１／Ｇ倍したものが電流源３４から出力される。従って、電流源３４の出力電流Ｉ_BIZ2は、次の数８式で表されるようになる。
Figure 0007043178000008
このように、本例によれば、等価回路の外部端子からみたとき、基準状態インピーダンス素子３６ＺのインピーダンスＺ30が、見かけ上Ｇ倍されるようになる。従って、補正係数Ｇに、電流センサー４０で検出した電流ＩSZに依存する関係性を持たせることにより、電流重畳時のインピーダンス素子の電流依存性が再現可能となる。
以上のように、本実施例によれば、等価回路の外部端子間に電圧センサー及び電流源を並列接続するとともに、基準状態の受動素子に対して電圧源をループ接続する。そして、前記電圧センサーで検知した電圧値に前記電圧源の電圧を依存させるとともに、これによって生ずる前記受動素子の素子電流に前記電流源の電流値を依存させることとしたので、電流重畳時の特性を良好に表すことができ、回路特性のシミュレーションにおける再現性が向上するなど、前記実施例と同様の効果を得ることができる。
次に、上述した係数Ｇを決定する手法の実施例３について説明する。上述した図１３(B)に示したように、図１２に示した等価回路モデルの電流重畳時におけるインダクタンスは、重畳電流ＩＬが大きくなるほど乖離が大きくなる。この乖離を、シミュレーション結果を示す破線が実測結果を示す実線となるように、係数Ｇで修正することから、係数Ｇは電流依存性を有することとなる。係数Ｇの電流依存性は、実測データの基準状態（ＩＬ＝０）のインダクタンス値（図１３(B)では「１．２μＨ」）を「１」と基準化したときの電流依存性曲線として再現できる。また、重畳電流ＩＬは、受動素子に流れる電流の方向に関係なく大きさのみに依存するため、関数内では絶対値として扱うか、もしくは偶関数であることが望ましい。
図４には、異なるコイル素子部品（型番の異なるコイル素子部品）の電流重畳特性ＩＮａ～ＩＮｅが示されている。横軸は重畳電流ＩＬであり、縦軸はインダクタンスの減少の割合を、ＩＬ＝０の場合を基準として示す。同図のグラフに示す各種コイル素子部品の電流重畳特性に対して、上述した各等価回路の条件を満たすように、数９式を係数Ｇの関数とすることで、高精度に電流依存性を再現することが可能となる。また、nを増やすことによって、より複雑な特性曲線を滑らかに表現することが可能となる。なお、数９式において、Ａn，Ｂn（n＝1,2,3,・・・）は、図４のグラフＩＮａ～ＩＮｅから求められる定数である。
Figure 0007043178000009
前記図４において、実線は実測結果で、破線は前記数９式によって求めた係数Ｇを上述した等価回路に適用したシミュレーション結果であり、本発明の等価回路によれば、さまざまなコイル素子の周波数特性も精度良く再現できている。なお、数９式は一例であり、破線で示すシミュレーション結果を、実線で示す実測結果に近づけることができれば、どのような数式を用いてもよい。
次に、図５を参照しながら、本発明の実施例４について説明する。本実施例は、インピーダンスの等価回路を、電流センサーと電流源を使用して表現した例である。本実施例の等価回路１０は、図５(A)に示すように、電流センサー１２と基準状態素子１４を直列に接続し、基準状態素子１４に電流源１６を並列に接続した構成となっている。
電流センサー１２は、等価回路１０の外部端子間に流れる電流Ｉsを検知しており、検知した電流Ｉsが電流源１６にフィードバックされ、電流Ｉsに依存した電流Ｉcが電流源１６によって流れるようになっている。この等価回路１０の外部端子間の電圧Ｖと電流Ｉの関係は、基準状態素子１４のインピーダンスをＺとすると、次の数１０式で表される。なお、電流センサー１２は電圧源で構成され、両端の電圧は０[V]とする。
Figure 0007043178000010
この数１０式を、基準状態素子１４のインピーダンスＺを表す式に変換すると、次の数１１式のようになる。
Figure 0007043178000011
この数１１式からすると、基準状態素子１４のインピーダンスＺは、電流源１６の電流Ｉcに依存して変化する（Ｉcの加減算）。従って、電流源１６の電流Ｉcを電流センサー１２の検知電流Ｉsに依存した関数とすることにより、等価回路１０全体として電流重畳特性を再現することが可能となる。
図５(B)～(D)には、実際の回路シミュレータで使用する際の具体的な等価回路モデルが示されている。これらのうち、同図(B)は、基準状態素子１４を基準状態コイル素子１４Ｌとした場合の例である。基準状態コイル素子１４ＬのインダクタンスをＬ 10 ，電流源１６の電流をＩ_BILとしたとき、等価回路全体の電圧Ｖと電流Ｉの関係は、数１２式で示すようになる。この式から、基準状態コイル素子１４Ｌに電流源１６を並列に接続することで、等価回路の全体が、電流源１６の電流Ｉ_BILに依存する可変コイル素子となることが分かる。従って、電流源１６の電流Ｉ_BILに、電流センサー１２で検出した電流ＩSLに依存する関係を持たせることで、電流重畳時におけるコイル素子の電流依存性を再現することができる。
Figure 0007043178000012
同図(C)は、基準状態素子１４を基準状態抵抗素子１４Ｒとした場合の例である。基準状態抵抗素子１４Ｒの抵抗値をＲ 10 ，電流源１６の電流Ｉ_BIRとしたとき、等価回路全体の電圧Ｖと電流Ｉの関係は、数１３式で示すようになる。この式から、基準状態抵抗素子１４Ｒに電流源１６を並列に接続することで、等価回路の全体が、電流源１６の電流Ｉ_BIRに依存する可変抵抗素子となることが分かる。従って、電流源１６の電流Ｉ_BIRに、電流センサー１２で検出した電流ＩSRに依存する関係を持たせることで、電流重畳時における抵抗素子の電流依存性を再現することができる。
Figure 0007043178000013
同図(D)は、基準状態素子１４を基準状態インピーダンス素子１４Ｚとした場合の例である。図示の例では、基準状態インピーダンス素子１４Ｚは、図示の例では、抵抗値Ｒ12の基準状態抵抗素子，インダクタンスＬ12の基準状態コイル素子，キャパシタンスＣ12の基準状態コンデンサ素子を並列に接続した構成となっているが、各種の構成としてよい。基準状態インピーダンス素子１４ＺのインピーダンスをＺ 10 ，電流源１６の電流Ｉ_BIZとしたとき、等価回路全体の電圧Ｖと電流Ｉの関係は、数１４式で示すようになる。この式から、基準状態インピーダンス素子１４Ｚに電流源１６を並列に接続することで、等価回路の全体が、電流源１６の電流Ｉ_BIZに依存する可変インピーダンス素子となることが分かる。従って、電流源１６の電流Ｉ_BIZに、電流センサー１２で検出した電流ＩSZに依存する関係を持たせることで、電流重畳時におけるインピーダンス素子の電流依存性を再現することができる。
Figure 0007043178000014
以上のように、本実施例によれば、基準状態の受動素子を示す基準状態等価回路に対して、電流源を並列に接続するとともに、この電流源の電流値を、前記受動素子に直列接続した電流センサーで検知した電流値に依存させるようにしたので、回路特性のシミュレーションにおける再現性が向上するなど、前記実施例と同様の効果を得ることができる。
次に、図６～図９を参照しながら、実施例５について説明する。図６の実施例は、前記図１に示した電流源及び電圧源と係数を用いた等価回路モデルを、図１２(B)の基準状態等価回路に適用した例である。図６の等価回路２００において、Ｌ0，Ｌ1//Ｒ1，Ｌ2//Ｒ2，Ｌ3//Ｒ3，Ｒpをそれぞれ電流重畳等価回路２１０，２２０，２３０として、独立した電流重畳特性を持たせている。なお、Ｌ1//Ｒ1は、インダクタンスＬ1と抵抗Ｒ1の並列回路を示す（他も同様）。これらのうち、電流重畳等価回路２１０は、図１(A)の電圧源モデルを適用しており、インダクタンスＬ0に、電流源２１２，電圧源２１４を追加している。電流重畳等価回路２２０にも、同様に電圧源モデルを適用しており、電流源２２２及び電圧源２２４を追加している。電流重畳等価回路２３０は、図１(B)の電流源モデルを適用しており、電圧源２３２，電流センサー２３４，電流源２３６が追加されている。
電流センサー２０２は、電流ＩＬ0に対する依存性を係数Ｇに持たせるために使用する電流ＩＬ0をモニターする。具体的には、前記数９式においてＩＬ＝ＩＬ0とする。電流センサー２０４は、電流重畳等価回路２１０，２２０のループ回路の電流源２１２，２２２にフィードバックするために電流ＩＬ1をモニターする。インダクタンスＬ0の端子電圧ＶL0×Ｇは電圧源２１４にフィードバックされ、Ｌ1//Ｒ1，Ｌ2//Ｒ2，Ｌ3//Ｒ3の端子電圧Ｖ（Ｌ1//Ｒ1），Ｖ（Ｌ2//Ｒ2），Ｖ（Ｌ3//Ｒ3）の和をＧ倍した電圧は電圧源２２４にフィードバックされる。
電圧源２３２は、電流源２３６の両端電圧をループ内に印加するためのものであり、電流センサー２３４は、抵抗Ｒpに流れる電流ＩＲpをモニターし、ＩＲp／Ｇを電流源２３６にフィードバックする。なお、コンデンサＣp，Ｃｒに電流依存性がある場合には、抵抗Ｒpと同様に電流源モデルもしくは電圧源モデルを接続する。また、電流ＩＬ0＝ＩＬ1＋ＩＬ2＋ＩＬ3である。
図６では、フィッティング性と再現性のバランスを考慮して、３つのLi//Ri回路を一つ電流依存性回路としてまとめることとし、電流重畳等価回路２１０，２２０，２３０の３つに分割したが、Ｌ0，Ｌi，Ｒi，Ｒpの受動素子の各々を独立して電流重畳等価回路を構成することで、より複雑な電流重畳特性を再現することが可能になるが、特性フィッティングの難易度が上昇し、演算に時間を要するようになる。
以上のような図６の等価回路を使用してインダクタの電流重畳特性のシミュレーションを行った結果を、図７に示す。図中の実線が実測結果であり、破線がシミュレーション結果である。同図(A)は、特定の周波数におけるインダクタンスの電流重畳特性であり、実測値とシミュレーション値が精度よく合っている。同図(B)～(C)は、各重畳電流値でのコイル素子のインダクタンスＬ，抵抗Ｒ，インピーダンスＺの周波数依存性をそれぞれ示す。これらも、実測値とシミュレーション値の乖離が小さく、再現性のよいシミュレーション結果となっている。
図８は、図１４(A)に示したDC-DCコンバータに図６に示した等価回路を適用した場合のインダクタ電流に対する実測波形とシミュレーション波形を比較して示したものである。実線は実測結果を示し、破線はシミュレーション結果を示す。図１４(B)のグラフと比較すれば明らかなように、実測結果とシミュレーション結果がよく一致しており、本発明が実際の回路に対して、非常に高い特性再現性を持っていることが確認できる。
図９は、Li//Ri回路の電流依存性を独立させた等価回路モデルの例で、等価回路５００において、基準状態抵抗Ｒ1については電流源等価回路５１０を採用し、電流源５１２の電圧を、電圧源５１４によって、基準状態抵抗Ｒ1を含む閉ループ回路に印加する。また、基準状態抵抗Ｒ1に流れる電流を電流センサー５１６によってモニターし、係数１／Ｇ倍した電流を電流源５１２で出力する。一方、インダクタンスＬ1については図１(A)の電圧源モデルの等価回路５２０を採用し、電流センサー５５０によってモニターした電流を電流源５２２で再現して基準状態コイル素子Ｌ1に通電し、その端子電圧をＧ倍して電圧源５２４で出力する。基準状態抵抗Ｒ2，Ｒ3，基準状態コイル素子Ｌ2，Ｌ3についても同様である。電流重畳等価回路２１０，２３０については、図６と同様である。
次に、図１０を参照しながら、実施例６について説明する。本実施例は、前記図５(A)の電流源を用いた差分法による等価回路モデルを、図１２(B)に示した背景技術のコイル素子等価回路に適用した例である。図１０に等価回路１００を示すように、Ｌ0，Ｌ1//Ｒ1，Ｌ2//Ｒ2，Ｌ3//Ｒ3，Ｒpに、電流重畳電流依存性を持った電流源１１０～１１５をそれぞれ並列に接続する。抵抗Ｒsには、電流センサー１２０が接続される。コンデンサCp，Ｃrについても、電流依存性がある場合には、抵抗Ｒpと同様に電流源を接続する。
次に、シミュレーション装置の実施例７ついて説明する。上述した図１及び図５(A)に示した等価回路は、例えば代表的シミュレータであるスパイスシミュレータ（LTspice, Pspiceなど）に適合するスパイスモデルフォーマットに記述され、そのスパイスモデルを用いてシミュレータ上でシミュレートが行われる。また、等価回路の定数と回路素子の定数変化率の情報をスタンドアローン、又は、Ｗｅｂ用のソフトウェアに記述した上で、本発明による計算方法をソフトウェア上で適用し、対象の回路素子の任意電流における各種特性のグラフやデータの提示、任意電流条件における指定の特性を満たす回路素子の検索、簡単な回路に適用した際の回路特性の計算などに用いられる。
図１１には、本実施例のシミュレーション装置の構成が示されており、シミュレーション装置３００は、一般的なコンピュータシステムによって構成されており、ＣＰＵを中心に構成された演算処理部３１０に、キーボードなどの入力部３２２，液晶ディスプレイなどの出力部３２４，プログラムメモリ３３０，データメモリ３４０が接続された構成となっている。プログラムメモリ３３０には、シミュレーションプログラム３３２（例えばSPICEシミュレータ）が格納されている。データメモリ３４０には、コイルなどの受動素子を含むシミュレーション対象回路３４２と、図１や図５(A)に示した等価回路３４４が格納されている。
シミュレーション対象回路３４２としては、例えば、電流ないし電圧が微小電流ないし微小電圧に重畳印加されるような回路，例えば図１４に示したDC-DCコンバータなどが該当する。等価回路３４４は、各受動素子毎にそれぞれ用意される。例えば、○○社製の型番○○○のコイル素子の等価回路３４４Ａ，３４４Ｂ，・・・という具合である。なお、シミュレーションプログラム３３２がSPICEシミュレータのときは、等価回路３４４はSPICEファイルとして提供される。
シミュレーション対象回路３４２に含まれる受動素子として、いずれの会社のいずれの型番の受動素子を使用するのかが指示されると、該当する受動素子の等価回路３４４がデータメモリ３４０から読み出され、これが、図２，図３，図５(B)，図６，図９，あるいは図１０に示したように、シミュレーション対象回路３４２の受動素子の位置に接続される。そして、その回路に基づいて、プログラムメモリ３３０のシミュレーションプログラム３３２が演算処理部３１０で実行され、所望のシミュレーションが行われる。図１や図５(A)に示した重畳印加時の等価回路を用いることで、精度の高いシミュレーションを行うことができる。
なお、本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加えることができる。例えば、以下のものも含まれる。
(1)前記実施例で示した等価回路構成はいずれも一例であり、各種の構成の等価回路に適用可能である。
(2)前記実施例では、基準状態等価回路に流れる電流や端子間の電圧をＧ倍ないし１／Ｇ倍したが、加減算など、必要に応じて各種の演算を行うようにしてよい。
(3)本発明は、基準状態等価回路に直流電流や直流電圧が重畳印加された場合が好適な例であるが、直流以外の電流や電圧が印加される場合にも適用可能である。
(4)本発明は、特にコイル素子が典型的な適用例であるが、各種の受動素子の等価回路に適用可能である。
(5)シミュレーション対象の電子回路に複数の基準状態素子が含まれている場合に、図１(A)の電圧源モデル，図１(B)の電流源モデル，図５(A)の差分法モデルのいずれを適用するかは、適宜決めてよい。例えば、すべての基準状態素子に同じタイプのモデルを適用してもよいし、異なるタイプのモデルを適用してもよい。
本発明によれば、電流もしくは電圧が基準状態の等価回路を基本とし、これに、電流もしくは電圧重畳時の特性変化を表す電源回路を付加することとしたので、電流もしくは電圧重畳時の受動素子が簡素な構成の等価回路で表現でき、また、電流もしくは電圧重畳時の特性が精度よく表現できるようになる。このため、電流もしくは電圧が重畳される受動素子を使用する各種の回路の設計に好適である。
１０：等価回路
１２：電流センサー
１４：基準状態素子
１４Ｌ：基準状態コイル素子
１４Ｒ：基準状態抵抗素子
１４Ｚ：基準状態インピーダンス素子
１６：電流源
２０：等価回路
２２：電流センサー
２４：電圧源
２６：基準状態素子
２６Ｌ：基準状態コイル素子
２６Ｒ：基準状態抵抗素子
２６Ｚ：基準状態インピーダンス素子
２８：電流源
２９：電圧センサー
３０：等価回路
３２：電圧センサー
３４：電流源
３６：基準状態素子
３６Ｌ：基準状態コイル素子
３６Ｒ：基準状態抵抗素子
３６Ｚ：基準状態インピーダンス素子
３８：電圧源
３９：電流センサー
４０：電流センサー
１００：等価回路
１２０：電流センサー
２００：等価回路
２０２：電流センサー
２０４：電流センサー
２１０，２２０，２３０：電流重畳等価回路
２１２，２２２：電流源
２１４：電圧源
２２２：電流源
２２４：電圧源
２３２：電圧源
２３４：電流センサー
２３６：電流源
３００：シミュレーション装置
３１０：演算処理部
３２２：入力部
３２４：出力部
３３０：プログラムメモリ
３３２：シミュレーションプログラム
３４０：データメモリ
３４２：シミュレーション対象回路
３４４：等価回路
５００：等価回路
５１０：電流源等価回路
５１２：電流源
５１４：電圧源
５１６：電流センサー
５２０：電圧源等価回路
５２２：電流源
５２４：電圧源
５５０：電流センサー

Claims (5)

  1. 電流もしくは電圧が重畳されていない基準状態における受動素子の基準状態等価回路を利用して、前記電流もしくは電圧が重畳された重畳状態における受動素子の重畳等価回路を構成し、この重畳等価回路を利用して、前記受動素子の特性をコンピュータが計算する受動素子の等価回路のシミュレーション方法であって、
    前記重畳等価回路は、
    その外部端子間に接続される電圧源と電流センサーと、
    前記外部端子間に接続されない独立した閉ループ回路と、
    を備えており、
    前記閉ループ回路は、
    前記基準状態等価回路と電流源と電圧センサーとを備えており、
    前記電流センサーで検知された前記外部端子間の電流に対して第１の演算を行った電流を、前記電流源から前記基準状態等価回路に通電するとともに、この通電によって前記基準状態等価回路に生ずる電圧を前記電圧センサーで検知し、この検知電圧に対して第２の演算を行った電圧を出力し、
    この出力電圧が、前記受動素子の基準状態における無重畳時特性と重畳状態における重畳時特性との差異を補正した電圧となるように、前記第１及び第２の演算の少なくとも一方を設定し、
    設定後の電圧を、前記重畳等価回路の電圧源に供給することで、前記差異の補正を行うことを特徴とする受動素子の等価回路のシミュレーション方法。
  2. 前記第１の演算が、前記電流センサーで検知された前記外部端子間の電流をｋａ倍する演算であり、
    前記第２の演算が、前記電圧センサーによって検知された検知電圧をｋｂ倍する演算であり、
    前記ｋａ及びｋｂの少なくとも一方によって、前記重畳等価回路の特性と前記基準状態等価回路の特性の差異の補正を行うことを特徴とする請求項１記載の受動素子の等価回路のシミュレーション方法。
  3. 電流もしくは電圧が重畳されていない基準状態における受動素子の基準状態等価回路を利用して、前記電流もしくは電圧が重畳された重畳状態における受動素子の重畳等価回路を構成し、この重畳等価回路を利用して、前記受動素子の特性をコンピュータが計算する受動素子の等価回路のシミュレーション方法であって、
    前記重畳等価回路は、
    その外部端子間に接続される電流源と電圧センサーと、
    前記外部端子間に接続されない独立した閉ループ回路と、
    を備えており、
    前記閉ループ回路は、
    前記基準状態等価回路と電圧源と電流センサーとを備えており、
    前記電圧センサーで検知された前記外部端子間の電圧に対して第３の演算を行った電圧を、前記電圧源から前記基準状態等価回路に印加するとともに、この印加によって前記基準状態等価回路に生ずる電流を前記電流センサーで検知し、この検知電流に対して第４の演算を行った電流を出力し、
    この出力電流が、前記受動素子の基準状態における無重畳時特性と重畳状態における重畳時特性との差異を補正した電流となるように、前記第３及び第４の演算の少なくとも一方を設定し、
    設定後の電流を、前記重畳等価回路の電流源に供給することで、前記差異の補正を行うことを特徴とする受動素子の等価回路のシミュレーション方法。
  4. 前記第３の演算が、前記電圧センサーで検知された前記外部端子間の電圧を１／ｋｃ倍する演算であり、
    前記第４の演算が、前記電流センサーによって検知された検知電流を１／ｋｄ倍する演算であり、
    前記ｋｃ及びｋｄの少なくとも一方によって、前記重畳等価回路の特性と前記基準状態等価回路の特性の差異の補正を行うことを特徴とする請求項３記載の受動素子の等価回路のシミュレーション方法。
  5. 請求項１～４のいずれか一項に記載の受動素子の等価回路のシミュレーション方法によってシミュレーションを行うことを特徴とする受動素子の等価回路のシミュレーション装置。
JP2017057382A 2017-03-23 2017-03-23 受動素子の等価回路のシミュレーション方法及びその装置 Active JP7043178B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017057382A JP7043178B2 (ja) 2017-03-23 2017-03-23 受動素子の等価回路のシミュレーション方法及びその装置
US15/913,096 US10762257B2 (en) 2017-03-23 2018-03-06 Equivalent circuit construction method, simulation method and simulation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017057382A JP7043178B2 (ja) 2017-03-23 2017-03-23 受動素子の等価回路のシミュレーション方法及びその装置

Publications (2)

Publication Number Publication Date
JP2018160132A JP2018160132A (ja) 2018-10-11
JP7043178B2 true JP7043178B2 (ja) 2022-03-29

Family

ID=63582744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017057382A Active JP7043178B2 (ja) 2017-03-23 2017-03-23 受動素子の等価回路のシミュレーション方法及びその装置

Country Status (2)

Country Link
US (1) US10762257B2 (ja)
JP (1) JP7043178B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10755015B2 (en) * 2017-08-21 2020-08-25 Semiconductor Components Industries, Llc Agnostic model of semiconductor devices and related methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040034837A1 (en) 2002-08-19 2004-02-19 Lowther Rex E. Numerically modeling inductive circuit elements
WO2014185293A1 (ja) 2013-05-14 2014-11-20 株式会社村田製作所 コンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデル
WO2014185294A1 (ja) 2013-05-14 2014-11-20 株式会社村田製作所 インダクタのシミュレーション方法およびインダクタの非線形等価回路モデル

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH586473A5 (ja) * 1974-11-13 1977-03-31 Sprecher & Schuh Ag
US5455582A (en) * 1992-12-17 1995-10-03 Ulsi Technology, Inc. Digital to analog converter employing R-2R ladders with substituted shunt arms
US5663890A (en) * 1996-04-01 1997-09-02 The Board Of Trustees University Of Illinois Method, apparatus and computer program product for determining a frequency domain response of a nonlinear microelectronic circuit
JP3482351B2 (ja) 1998-02-27 2003-12-22 太陽誘電株式会社 インダクタンス素子，その回路定数解析方法，その記録媒体，そのシミュレータ，その等価回路，伝送回路のシミュレーション方法，その記録媒体，そのシミュレータ
JP4427115B2 (ja) * 1998-12-04 2010-03-03 株式会社東芝 半導体装置のノイズ解析装置
US6937971B1 (en) * 1999-07-30 2005-08-30 Sun Microsystems, Inc. System and method for determining the desired decoupling components for a power distribution system having a voltage regulator module
JP3555136B2 (ja) * 2000-07-31 2004-08-18 日本精機株式会社 抵抗式液位計測装置
WO2002056145A2 (en) * 2001-01-11 2002-07-18 P C Krause And Associates Inc Circuit simulation
JP2005198433A (ja) * 2004-01-08 2005-07-21 Rohm Co Ltd 電源装置及びこれを用いた携帯機器
WO2005088876A1 (ja) * 2004-03-17 2005-09-22 Nippon Telegraph And Telephone Corporation 光伝送システム、光伝送システムの光送信装置及び光受信装置
DE102006022845B4 (de) * 2005-05-23 2016-01-07 Infineon Technologies Ag Ansteuerschaltung für eine Schaltereinheit einer getakteten Leistungsversorgungsschaltung und Resonanzkonverter
US20070085518A1 (en) * 2005-10-17 2007-04-19 Buda Paul R Phase reference generator with driving point voltage estimator
US20100017186A1 (en) * 2007-03-02 2010-01-21 Jaeha Kim Noise Model Method of Predicting Mismatch Effects on Transient Circuit Behaviors
DE102009004556A1 (de) * 2009-01-14 2010-07-15 Eads Deutschland Gmbh Fehlerdetektionsmethode für elektrische Motoren mit einem oder mehreren Sternpunkten
US8395280B2 (en) * 2010-02-16 2013-03-12 Infineon Technologies Ag Circuit arrangement including a multi-level converter
US9697308B2 (en) * 2013-04-12 2017-07-04 The Hong Kong Polytechnic University Innovation and Technology Development Office System and method for generating an electromagnetic field model
CN105453088B (zh) * 2013-07-29 2018-09-11 株式会社村田制作所 考虑到施加交流电压的电容器的静电电容值决定方法及程序
US9923385B2 (en) * 2015-06-02 2018-03-20 Cpg Technologies, Llc Excitation and use of guided surface waves
US9935452B2 (en) * 2015-11-13 2018-04-03 Allegro Microsystems, Llc Circuits and techniques for signaling between devices
US10084407B2 (en) * 2015-11-13 2018-09-25 Allegro Microsystems, Llc Circuits and techniques for voltage monitoring of a solid-state isolator
US20180096088A1 (en) * 2016-09-30 2018-04-05 Taiyo Yuden Co., Ltd. Method of constructing and method of simulating equivalent circuit for capacitor, and simulation device therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040034837A1 (en) 2002-08-19 2004-02-19 Lowther Rex E. Numerically modeling inductive circuit elements
WO2014185293A1 (ja) 2013-05-14 2014-11-20 株式会社村田製作所 コンデンサのシミュレーション方法およびコンデンサの非線形等価回路モデル
WO2014185294A1 (ja) 2013-05-14 2014-11-20 株式会社村田製作所 インダクタのシミュレーション方法およびインダクタの非線形等価回路モデル

Also Published As

Publication number Publication date
US20180276328A1 (en) 2018-09-27
JP2018160132A (ja) 2018-10-11
US10762257B2 (en) 2020-09-01

Similar Documents

Publication Publication Date Title
US10521533B2 (en) Inductor simulation method and inductor nonlinear equivalent circuit model
Williams et al. Energy stable flux reconstruction schemes for advection–diffusion problems on triangles
US8718987B2 (en) Circuit simulation model of capacitor, constructing method of simulation model, method of circuit simulation, circuit simulator
US9563728B2 (en) Equivalent circuit model, program, and recording medium
US20110173585A1 (en) Battery characteristic evaluator
US8319507B2 (en) System and method for sensing an amplifier load current
US10650180B2 (en) Capacitor simulation method and capacitor nonlinear equivalent circuit model
CN104820456A (zh) 电流源校准跟踪温度和偏置电流
US20180096088A1 (en) Method of constructing and method of simulating equivalent circuit for capacitor, and simulation device therefor
CN102822686A (zh) 用于测量电流的方法和用于此目的的设备
JP2010204869A (ja) 積層チップインダクタの等価回路モデルの回路定数解析方法及び回路シミュレーション方法
JP7043178B2 (ja) 受動素子の等価回路のシミュレーション方法及びその装置
US6519538B1 (en) Method for predicting stability characteristics of power supplies
JP2002228688A (ja) 変流器の一次電流を決定する装置
JP4260161B2 (ja) 半導体集積回路のシミュレーション方法
JP2018060516A (ja) コンデンサの等価回路の構築方法，シミュレーション方法及びその装置
Kundert Modeling varactors
TW201405154A (zh) 電力資訊的獲取方法
JP2017068492A (ja) 半導体集積回路の設計支援装置、半導体集積回路の不要輻射の対策方法、コンピュータプログラム
JP6657822B2 (ja) インダクタのシミュレーションモデル
Chawda et al. An automated flow for design validation of switched mode power supply
CN111103524B (zh) 基于线性电路的扰动信号注入方法
JP4072112B2 (ja) 電力系統解析装置および電力系統解析方法
Maxim et al. A novel SPICE behavioral macromodel of operational amplifiers including a high accuracy description of frequency characteristics
Suciu et al. Comparison between the current feedback amplifier and the modern voltage feedback amplifier

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220316

R150 Certificate of patent or registration of utility model

Ref document number: 7043178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150