JP4260161B2 - 半導体集積回路のシミュレーション方法 - Google Patents

Description

本発明は半導体集積回路のシミュレーション方法に関し、より具体的には集積回路の抵抗素子の抵抗を測定するにおいて、前記素子の長さ（Ｌ）と幅（Ｗ）を変数に含ませることで、幅や長さの変動による電圧の変化をシミュレーションモデルに正確に反映し、回路設計の効率性を大きく向上させた半導体集積回路のシミュレーション方法に関するものである。

一般的に半導体集積回路素子を実際に製造する前に素子が設計した通りに動作するかを検証するシミュレーション段階を経る。ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）は、回路の動作シミュレーションに用いられている代表的なプログラムである。ＳＰＩＣＥは、回路設計に含まれている様々な素子の動作を数式で定義する数式を用いて回路モジュールをシミュレーションして、その結果を検証情報として提供する。

従来技術に係るＳＰＩＣＥモデリングでは、抵抗素子を下記の数式１のように、加えられる電圧の変化が抵抗素子の抵抗値に線形的な影響を及ぼすと仮定するか、下記の数式２のように、加えられる電圧の変化が抵抗素子の抵抗値に非線形的（２次関数）に影響を及ぼすと仮定する。
Ｒ_total＝Ｒ_sh＊（Ｌ/Ｗ）＊（１＋ＶＣ１＊ｄＶ）・・・（１）
Ｒ_total＝Ｒ_sh＊（Ｌ/Ｗ）＊（１＋ＶＣ２＊ｄＶ＋ＶＣ３＊ｄＶ²）・・・（２）

上記の数式１と数式２で、Ｒ_totalは全体の抵抗、Ｒ_shは単位面積当たりの抵抗、Ｌは図１に示した抵抗の長さ、Ｗは図１に示した抵抗の幅を示し、数式１でＶＣ１は、電圧が抵抗素子の抵抗に及ぼす影響を示す線形係数で、数式２でＶＣ２とＶＣ３は、電圧が抵抗素子の抵抗に及ぼす影響を示す非線形係数で、ｄＶは抵抗素子の両端で発生する電位差を示す。

しかし、このような数式１と数式２によるモデリングのように、電圧によって変わるモデルが抵抗素子の幅と長さに関係なく同一に適用されると、正確度が落ちる。特に、単位抵抗が大きいか抵抗の長さが長くなって抵抗が大きい場合には、抵抗素子に流れる電圧の変化が抵抗値に大きな影響を与えるので、ＳＰＩＣＥモデルの正確度が大きく落ちる。

図２に示したように、多様な大きさの抵抗素子に対して電圧を０Ｖから６０Ｖまで変化させながら単位面積当たりの抵抗（Ｒ_sh）を測定した結果、測定された抵抗値は電圧の変化によってそれぞれ異なるように変わることが分かる。即ち、抵抗素子は、その大きさによって電圧の変化による抵抗の変化度が異なる。したがって、このような特性を現す抵抗素子に対して、従来のようなＳＰＩＣＥモデルを多様な大きさの抵抗素子にそのまま適用すると、これは実際の抵抗素子の特性をうまく反映できず、正確なシミュレーション結果が得られない。

例えば、抵抗素子の抵抗値が電圧の変化に線形的に依存すると仮定した上記の数式１のモデルを適用して、抵抗値を計算すると、前記モデルが抵抗素子の大きさに関係なく、同一に適用されるので、図３のグラフで示したように、誤差の最大値が１４．７７％にもなる。
図３でＸ軸は、抵抗素子の長さを０〜１００μｍまで変化させた値で、Ｙ軸は、抵抗素子の全体抵抗を示す。

このような結果は、抵抗素子の抵抗値が電圧の変化に２次関数として依存すると仮定した数式２のモデルを適用した場合にも、図４に示されたような誤差が発生する。図４でＸ軸は抵抗素子の長さで、Ｙ軸は全体の抵抗である。長さの変化による抵抗素子の幅を０．５μｍ、１μｍ、２μｍ、５μｍ、１０μｍとしたとき、全体の抵抗は図４に示したように、実際の抵抗値と差異が見られるが、特に、抵抗素子の長さが１００μｍで幅が０．５μｍである抵抗素子を上記の数式２のモデルを適用して抵抗値を計算すると、誤差の最大値がおおよそ５９．９７％にもなる。

かかる従来のＳＰＩＣＥモデルの誤差は、図３と図４に示したように、抵抗素子の長さが長いか、幅が小さい場合にさらに顕著に生じることが分かる。図２ないし図４のグラフにおいて点で表したものは実際の抵抗値を測定した値で、実線で表したものはシミュレーションモデルを用いて抵抗値をシミュレーションした結果である。

上記のような本発明の目的は、抵抗素子の特性を正確に反映することのできる半導体集積回路のシミュレーション方法を提供することにある。

本発明の他の目的として、それぞれ異なる長さ（Ｌ）および幅（Ｗ）を有する多様な抵抗素子に共通に適用することができ、かつ正確度の高い半導体集積回路のシミュレーション方法を提供することにある。

上記目的を達成するために、本発明に係る半導体集積回路のシミュレーション方法は、多様な長さ（Ｌ）と幅（Ｗ）を有するそれぞれの抵抗素子に対して印加される電圧を変化させながら抵抗値を測定する段階と、前記測定された抵抗値を電圧に対する線形関数で表すことで、抵抗素子の電圧による抵抗変化係数（ＶＣＲ：Voltage Coefficient Resist）を算出する段階と、前記ＶＣＲを用いて特定の長さと幅を有する抵抗素子の抵抗値を算出する段階とを備えることを特徴とする。

好ましくは、前記ＶＣＲは、前記抵抗素子の長さ（Ｌ）および幅（Ｗ）を変数に有する関数である。

より好ましくは、前記算出されるＶＣＲのログ関数は下記の数式で表わされ、
Ｌｏｇ（ａｂｓ（ＶＣＲ））＝ａ＊Ｌｏｇ（Ｌ）＋ｂ
上記の数式でａ及びｂは、前記抵抗素子の幅（Ｗ）を変数とする関数である。

より好ましくは、前記特定の長さ（Ｌ）と幅（Ｗ）を有する抵抗素子の抵抗値を算出する段階は下記の数式を用い、
Ｒ_total＝Ｒ_sh＊（Ｌ/Ｗ）＊[１＋（ａ＊Ｌｏｇ（Ｌ）＋ｂ）＊ｄＶ]
ここで、Ｒ_totalは抵抗素子の抵抗値で、Ｒ_shは抵抗素子の単位面積当たりの抵抗で、ｄＶは抵抗素子の両端の電位差である。

より好ましくは、前記算出されるＶＣＲは下記の数式で表し、
ＶＣＲ＝ＶＣ４＊１０^{(VC5*LogW*LogL+VC6*LogL+VC7*LogW+VC8)}
ここで、前記ＶＣ４乃至ＶＣ８は、電圧が前記抵抗素子の抵抗値に及ぼす影響を示す係数である。

より好ましくは、前記特定の長さ（Ｌ）と幅（Ｗ）を有する抵抗素子の抵抗値を算出する段階は、下記の数式を用いる。
Ｒ_total＝Ｒ_sh＊（Ｌ/Ｗ）＊（１＋ＶＣ４＊１０^{(VC5*LogW*LogL+VC6*LogL+VC7*LogW+VC8)}）

本発明のシミュレーション方法によれば、抵抗素子の長さ又は幅の変動による抵抗値の変化を正確に反映することができる。
また、本発明では抵抗素子の幅や長さの変動による電圧の変化をシミュレーション方法に正確に反映することで、回路設計の効率性をかなり高めることができる。

以下、本発明の好適な実施例について、添付の図面に基づいて詳細に説明する。

本発明の好ましい実施例によれば、抵抗素子のシミュレーション方法は次のような段階を経て行われ、このようなシミュレーション方法は、半導体集積回路素子の動作検証のために行われる。

（１）長さ（Ｌ）および幅（Ｗ）が多様な抵抗素子のそれぞれに対して印加される電圧が変わる時の抵抗を測定する。それぞれの測定された抵抗値を電圧に対する線形関数で表現すると、この線形関数の傾度は電圧によって抵抗値が変わる新たな変数となる。この際の変数をＶＣＲ（Voltage Coefficient of Resistor）と表現する。ＶＣＲは電圧による抵抗の変化係数として、抵抗素子の長さおよび幅を変数として有する関数である。

（２）このように算出されたＶＣＲを抵抗素子の長さに対するログ関数で表現すると、図５のようなグラフとなる。図５でＸ軸は抵抗素子の長さのログ値を示し、Ｙ軸はＶＣＲのログ値で、抵抗素子の幅０．５μｍ、１μｍ、２μｍ、５μｍ、１０μｍのそれぞれに対してＬｏｇ（Ｌ）に対するＬｏｇ（ａｂｓ（ＶＣＲ））を示す。図５のグラフから分かるように、それぞれの抵抗素子幅に対して、長さとＶＣＲに対するグラフは線形的に変わることが分かる。したがって、数式２のモデルは、ＶＣＲが素子の幅（Ｗ）と長さ（Ｌ）に対して線形的に変わる下記の数式３の新たなモデルで表現される。
Ｒ_total＝Ｒ_sh＊（Ｌ/Ｗ）＊（１＋ｆ（Ｗ，Ｌ）＊ｄＶ）・・・（３）

上記の数式３でｆ（Ｗ，Ｌ）は、素子の長さと幅を変数に有するＶＣＲの関数として、下記の数式４で定義される。
Ｆ（Ｗ，Ｌ）：Ｌｏｇ（ａｂｓ（ＶＣＲ））＝ａ＊Ｌｏｇ（Ｌ）＋ｂ・・・（４）

（３）抵抗素子の互いに異なる幅に対して変わる傾度（変数ａ）は、図６のようになり、幅を変数にするこの一次関数は、上記の数学式４の傾度（変数ａ）となる。

一方、それぞれの幅に対するＹ軸（ＶＣＲの変数）の切片（変数ｂ）は、図７のようになり、幅を変数にするこの一次関数は、上記の数式４の切片（変数ｂ）となる。
したがって、図６から求めた傾度（ａ）と、図７から求めた切片（ｂ）をＶＣＲに対して展開すると、下記の数式５のように、抵抗素子の幅と長さによって変わる新たな抵抗変化係数（ＶＣＲ）を得ることができ、抵抗素子の新たな抵抗値の算出方法は下記の数式６で表現される。
ＶＣＲ＝ＶＣ４＊１０^{(VC5*LogW*LogL+VC6*LogL+VC7*LogW+VC8)}・・・（５）
Ｒ_total＝Ｒ_sh＊（Ｌ/Ｗ）＊（１＋ＶＣ４＊１０^{(VC5*LogW*LogL+VC6*LogL+VC7*LogW+VC8)}）・・・（６）

上記の数式６に見られるように、本発明に係るシミュレーション方法では、電圧による抵抗の変化係数が抵抗素子の長さおよび幅を変数として有する関数であるため、長さと幅の異なる多様な抵抗素子に適用したとしても、抵抗素子の電気的な特性を正確に反映することができる。

一方、数式５でＶＣ４は、電圧変動による抵抗の増減を決定する常数として、その値が＋であれば抵抗の増加、その値が−であれば抵抗の減少を意味する。また、ＶＣ５は抵抗の幅（Ｗ）と長さ（Ｌ）との積に掛かっている係数、ＶＣ６は抵抗の長さ（Ｌ）に掛かっている係数、ＶＣ７は抵抗の幅（Ｗ）に掛かっている係数、ＶＣ８は任意の常数である。

本発明に係る抵抗素子のシミュレーションモデルを適用した結果は、図８に示した。
図８でＸ軸は抵抗素子の長さ、Ｙ軸は全体の抵抗であり、抵抗素子の幅０．５μｍ、１μｍ、２μｍ、５μｍ、１０μｍのそれぞれに対する全体の抵抗値は最大の誤差が２．１１％に過ぎず、図３と図４に示した従来のＳＰＩＣＥモデルの結果と比較すると、正確度が非常に高いことが分かる。図８のグラフで四角形、三角形、菱形、円形などの点で示したものは抵抗素子の抵抗値を実際に測定した抵抗値で、実線は本発明のシミュレーションモデルを適用して計算した抵抗値である。

一方、温度の変化による電圧の変化はほとんどないので、本発明の抵抗モデルで温度と関連した変数は既存のモデルの変数と同一に適用することができる。

以上で本発明の具体的な実現例を図面に基づいて説明したが、これは本発明の属する技術分野で通常の知識を有する者が容易に理解できるようにするためのもので、発明の技術的な範囲を制限するためのものではない。したがって、本発明の技術的な範囲は特許請求範囲に記載された事項によって定められなければならず、図面を参照に説明した実現例は、本発明の技術的な思想と範囲内で様々な変形および修正が可能なことは勿論である。

素子変数の抽出を説明するための抵抗素子の長さと幅を示す概略図である。 多様な大きさの抵抗素子に対して電圧値を変化させながら測定した単位抵抗値の変動を示すグラフである。 抵抗素子に流れる電圧の変化が抵抗値に線形的な影響を及ぼすと仮定した数式１による従来のＳＰＩＣＥモデルを適用して抵抗値を計算した結果を示すグラフである。 抵抗素子に流れる電圧の変化が抵抗値に非線形的な影響を及ぼすと仮定した数式２による従来のＳＰＩＣＥモデルを適用して抵抗値を計算した結果を示すグラフである。 本発明に係るシミュレーション方法で電圧による抵抗の変化係数（ＶＣＲ）を抵抗素子の長さに対するログ関数で示したグラフである。 本発明に係るシミュレーション方法で電圧による抵抗の変化係数が素子の幅と長さに対して線形的に変わる時の傾度を示すグラフである。 本発明に係るシミュレーション方法で電圧による抵抗の変化係数が素子の幅と長さに対して線形的に変わるときの切片を示すグラフである。 本発明に係るシミュレーション方法を適用して、抵抗素子の抵抗値を計算した結果を示すグラフである。

Claims (5)

1. コンピュータによって実行される半導体集積回路のシミュレーション方法であって、
   多様な長さ（Ｌ）と幅（Ｗ）を有するそれぞれの抵抗素子に対して印加される電圧を変化させながら測定された抵抗値を電圧に対する線形関数で表すことで、抵抗素子の電圧による抵抗変化係数（ＶＣＲ：Voltage Coefficient Resist）を算出する段階と、
   前記ＶＣＲを用いて特定の長さと幅を有する抵抗素子の抵抗値を算出する段階と、を備え、
   前記算出されるＶＣＲのログ関数は下記の数式で表わされ、
   Ｌｏｇ（ａｂｓ（ＶＣＲ））＝ａ＊Ｌｏｇ（Ｌ）＋ｂ
   上記の数式でａ及びｂは、前記抵抗素子の幅（Ｗ）を変数とする関数であることを特徴とする半導体集積回路のシミュレーション方法。
2. 前記ＶＣＲは、前記抵抗素子の長さ（Ｌ）および幅（Ｗ）を変数に有する関数であることを特徴とする請求項１に記載の半導体集積回路のシミュレーション方法。
3. 前記特定の長さ（Ｌ）と幅（Ｗ）を有する抵抗素子の抵抗値を算出する段階は下記の数式を用い、
   Ｒ_total＝Ｒ_sh＊（Ｌ/Ｗ）＊[１＋（ａ＊Ｌｏｇ（Ｌ）＋ｂ）＊ｄＶ]
   ここで、Ｒ_totalは抵抗素子の抵抗値で、Ｒ_shは抵抗素子の単位面積当たりの抵抗で、ｄＶは抵抗素子の両端の電位差であることを特徴とする請求項１に記載の半導体集積回路のシミュレーション方法。
4. 前記算出されるＶＣＲは下記の数式で表わされ、
   ＶＣＲ＝ＶＣ４＊１０^{(VC5*LogW*LogL+VC6*LogL+VC7*LogW+VC8)}
   ここで、前記ＶＣ４乃至ＶＣ８は、電圧が前記抵抗素子の抵抗値に及ぼす影響を示す係数であることを特徴とする請求項１に記載の半導体集積回路のシミュレーション方法。
5. 前記特定の長さ（Ｌ）と幅（Ｗ）を有する抵抗素子の抵抗値を算出する段階は、下記の数式を用いることを特徴とする請求項４に記載の半導体集積回路のシミュレーション方法。
   Ｒ_total＝Ｒ_sh＊（Ｌ/Ｗ）＊（１＋ＶＣ４＊１０^{(VC5*LogW*LogL+VC6*LogL+VC7*LogW+VC8)}）

Images