JP7030648B2 - 半導体装置の製造方法およびエッチングガス - Google Patents

半導体装置の製造方法およびエッチングガス Download PDF

Info

Publication number
JP7030648B2
JP7030648B2 JP2018150773A JP2018150773A JP7030648B2 JP 7030648 B2 JP7030648 B2 JP 7030648B2 JP 2018150773 A JP2018150773 A JP 2018150773A JP 2018150773 A JP2018150773 A JP 2018150773A JP 7030648 B2 JP7030648 B2 JP 7030648B2
Authority
JP
Japan
Prior art keywords
group
molecule
carbon
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018150773A
Other languages
English (en)
Other versions
JP2020027832A (ja
Inventor
三成 堀内
俊行 佐々木
智 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2018150773A priority Critical patent/JP7030648B2/ja
Priority to CN201811552535.4A priority patent/CN110828308B/zh
Priority to US16/286,241 priority patent/US10804113B2/en
Publication of JP2020027832A publication Critical patent/JP2020027832A/ja
Priority to US17/022,640 priority patent/US11367622B2/en
Application granted granted Critical
Publication of JP7030648B2 publication Critical patent/JP7030648B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明の実施形態は、半導体装置の製造方法およびエッチングガスに関する。
Ｃ４Ｆ６ガスなど、炭素とフッ素を含有する炭素・フッ素含有ガスを用いたエッチングにより被加工膜に凹部を形成すると、凹部内の被加工膜の側面にフルオロカーボン膜が堆積され、エッチング中の被加工膜の側面がフルオロカーボン膜により保護される。Ｃ４Ｆ６ガスは、フルオロカーボン膜の堆積速度が速いなどの利点があるが、単価が高いなどの欠点がある。そこで、Ｃ４Ｆ６ガスの代替ガスとなる好適な炭素・フッ素含有ガスが求められている。
特許第６３２３５４０号公報 特許第４８０４３４５号公報 特開２０１１－４４７４０号公報 特開２００３－１３３２８９号公報
好適な炭素・フッ素含有ガスにより膜をエッチングすることが可能な半導体装置の製造方法およびエッチングガスを提供する。
一の実施形態によれば、半導体装置の製造方法は、Ｃ３Ｆ４基（Ｃは炭素を表し、Ｆはフッ素を表す）を有し、炭素原子の個数が４個または５個である第１または第２分子を含むエッチングガスを用いて膜をエッチングすることを含む。さらに、前記第１分子は、前記Ｃ３Ｆ４基内の炭素原子に二重結合により結合したＲ１基を有し、前記Ｒ１基は、炭素を含み、かつ、塩素、臭素、ヨウ素、または酸素を含む。さらに、前記第２分子は、前記Ｃ３Ｆ４基内の炭素原子に単結合により結合したＲ２基と、前記Ｃ３Ｆ４基内の炭素原子に単結合により結合したＲ３基とを有し、前記Ｒ２基および前記Ｒ３基の少なくとも一方は、炭素を含み、かつ、前記Ｒ２基および前記Ｒ３基の各々は、水素、フッ素、塩素、臭素、ヨウ素、または酸素を含む。
第１実施形態の半導体装置の製造方法を示す断面図である。 Ｃ４Ｆ６ガスについて説明するためのグラフである。 Ｃ４Ｆ６ガスについて説明するための表である。 Ｃ４Ｆ６ガスについて説明するための別のグラフである。 第１実施形態のエッチングガスの成分を説明するための図である。 第１実施形態のエッチングガスの成分の例を説明するための図(1/4)である。 第１実施形態のエッチングガスの成分の例を説明するための図(2/4)である。 第１実施形態のエッチングガスの成分の例を説明するための図(3/4)である。 第１実施形態のエッチングガスの成分の例を説明するための図(4/4)である。 第１実施形態の半導体装置の構造を示す断面図である。
以下、本発明の実施形態を、図面を参照して説明する。図１から図１０において、同一または類似の構成には同一の符号を付し、重複する説明は省略する。
（第１実施形態）
図１は、第１実施形態の半導体装置の製造方法を示す断面図である。本実施形態の半導体装置は、３次元メモリである。
まず、基板１上に下部層２を形成し、下部層２上に、複数の犠牲層３と複数の絶縁層４とを交互に含む積層膜を形成する（図１(ａ)）。犠牲層３は第１膜の例であり、絶縁層４は第２膜の例である。次に、この積層膜上に上部層５を形成し、上部層５上にマスク層６を形成する（図１(ａ)）。
基板１は例えば、シリコン（Ｓｉ）基板などの半導体基板である。図１(ａ)は、基板１の表面に平行で互いに垂直なＸ方向およびＹ方向と、基板１の表面に垂直なＺ方向とを示している。本明細書では、＋Ｚ方向を上方向として取り扱い、－Ｚ方向を下方向として取り扱う。－Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。
下部層２は例えば、シリコン酸化膜（ＳｉＯ２）やシリコン窒化膜（ＳｉＮ）などの絶縁膜や、絶縁膜間に形成された導電層である。犠牲層３は例えばシリコン窒化膜であり、絶縁層４は例えばシリコン酸化膜である。上部層５は例えば、シリコン酸化膜やシリコン窒化膜などの絶縁膜や、絶縁膜間に形成された導電層である。マスク層６は例えば、有機膜、金属膜、シリコン含有膜などのハードマスク層である。シリコン含有膜の例は、シリコン酸化膜、シリコン窒化膜、ポリシリコン膜などである。
次に、リソグラフィおよびドライエッチングにより、メモリホールＭを形成するための開口パターンをマスク層６に形成する（図１(ｂ)）。次に、マスク層６を利用したドライエッチングにより、上部層５、複数の絶縁層４、複数の犠牲層３、および下部層２を貫通するメモリホールＭを形成する（図１(ｂ)）。メモリホールＭのアスペクト比は、例えば１０以上である。メモリホールＭは、凹部の例である。
本実施形態のメモリホールＭは、炭素・フッ素含有ガスを含むエッチングガスを用いたドライエッチングにより形成される。その結果、このドライエッチング中にメモリホールＭ内の絶縁層４や犠牲層３の側面に保護膜７が堆積され、絶縁層４や犠牲層３の側面が保護膜７により保護される。本実施形態の保護膜７は、ＣｍＦｎ膜（フルオロカーボン膜）である。ただし、Ｃは炭素を表し、Ｆはフッ素を表し、ｍ、ｎは１以上の整数を表す。
本実施形態のエッチングガスは、炭素・フッ素含有ガスの分子として、第１分子または第２分子を含んでいる。第１分子と第２分子はいずれも、Ｃ３Ｆ４基（ＣＦ－ＣＦ＝ＣＦ２基）を有しており、符号「－」は単結合を表し、符号「＝」は二重結合を表す。第１分子内の炭素原子の個数は、４個または５個である。同様に、第２分子内の炭素原子の個数は、４個または５個である。
第１分子は、Ｃ３Ｆ４基内の炭素原子に二重結合により結合したＲ１基をさらに有している。Ｒ１基は、炭素を含んでおり、かつ、塩素（Ｃｌ）、臭素（Ｂｒ）、ヨウ素（Ｉ）、または酸素（Ｏ）を含んでいる。Ｒ１基は、例えばＣＣｌ２基やＣＯ基である。Ｒ１基はさらに、水素（Ｈ）またはフッ素（Ｆ）を含んでいてもよい。
第２分子は、Ｃ３Ｆ４基内の炭素原子に単結合により結合したＲ２基と、Ｃ３Ｆ４基内の炭素原子に単結合により結合したＲ３基とをさらに有している。Ｒ２基およびＲ３基の少なくとも一方は、炭素を含んでおり、かつ、Ｒ２基およびＲ３基の各々は、水素、フッ素、塩素、臭素、ヨウ素、または酸素を含んでいる。Ｒ２基およびＲ３基の組合せは、例えばＣＨ３基およびＦ基である。
Ｃ３Ｆ４基は、Ｃ４Ｆ６分子にも含まれている官能基である。その結果、本実施形態によれば、このようなエッチングガスを用いてドライエッチングを行うことで、Ｃ４Ｆ６ガスを用いる場合と同様に、保護膜７の堆積速度を速くすることができることが判明した。これにより、メモリホールＭ内の絶縁層４や犠牲層３の側面を保護膜７により好適に保護しつつ、メモリホールＭを形成することが可能となる。本実施形態のこのような効果の詳細については後述する。
次に、保護膜７とマスク層６とを除去し、メモリホールＭ内にブロック絶縁膜１１と、電荷蓄積層１２と、トンネル絶縁膜１３とを順に形成する（図１(ｃ)）。次に、メモリホールＭの底部からブロック絶縁膜１１と、電荷蓄積層１２と、トンネル絶縁膜１３とを除去し、メモリホールＭ内にチャネル半導体層１４と、コア絶縁膜１５とを順に形成する（図１(ｃ)）。電荷蓄積層１２は、例えばシリコン窒化膜である。チャネル半導体層１４は、例えばポリシリコン層である。ブロック絶縁膜１１、トンネル絶縁膜１３、およびコア絶縁膜１５は、例えばシリコン酸化膜や金属絶縁膜である。
その後、犠牲層３を除去して絶縁層４間に複数の空洞を形成し、これらの空洞内に複数の電極層を形成する。さらには、基板１上に種々のプラグ、配線、層間絶縁膜などを形成する。このようにして、本実施形態の半導体装置が製造される。
以下、Ｃ４Ｆ６ガスの詳細を説明し、その内容を踏まえて本実施形態のエッチングガスの詳細を説明する。
図２は、Ｃ４Ｆ６ガスについて説明するためのグラフである。
有機膜、金属膜、シリコン含有膜などのマスク層６を用いて絶縁層４や犠牲層３をエッチングする際に、エッチングガスとしてＣ４Ｆ６（ヘキサフルオロ－１，３－ブタジエン）ガスを用いると、高いマスク選択比が得られる。このような高い選択比が得られる要因として、Ｃ４Ｆ６ガスが多量の保護膜７を生成することが挙げられる。
図２は、Ｃ４Ｆ６ガスを用いた場合の保護膜７の堆積速度と、Ｃ４Ｆ８ガスを用いた場合の保護膜７の堆積速度を示している。エッチングガスとしてＣ４Ｆ６ガスを用いると、保護膜７の堆積速度が速くなるため、多量の保護膜７が生成される。
図３は、Ｃ４Ｆ６ガスについて説明するための表である。
エッチングガスとしてＣ４Ｆ６ガスを用いる場合には、Ｃ４Ｆ６分子から生成されたプラズマを用いて絶縁層４や犠牲層３がエッチングされる。具体的には、プラズマに含まれ堆積に寄与するラジカルにより保護膜７が堆積され、プラズマに含まれエッチングに寄与するラジカルおよびイオンにより絶縁層４や犠牲層３の側面がエッチングされる。
図３は、Ｃ４Ｆ６分子から生成される２８種類のラジカルを示している。これらのうちのどのラジカルが保護膜７の堆積に寄与するかを、図４を参照して説明する。
図４は、Ｃ４Ｆ６ガスについて説明するための別のグラフである。
図４は、エッチングガスに対する希ガスの添加量を変化させた場合の、Ｃ３Ｆ４ラジカルのラジカル密度と、保護膜７の堆積速度とを示している。Ｃ３Ｆ４のラジカル密度は、希ガスの添加量がゼロの場合の密度を基準に規格化されている。
ここで、Ｃ４Ｆ６分子は、ＣＦ２＝ＣＦ－ＣＦ＝ＣＦ２という構造を有している。ＣＦ２とＣＦとの間の二重結合は弱いことから、Ｃ４Ｆ６分子からＣ３Ｆ４ラジカルとＣＦ２ラジカルが生成されやすいと考えられる。そこで、Ｃ３Ｆ４ラジカルのラジカル密度と保護膜７の堆積速度との関係を調べてみたところ、Ｃ３Ｆ４ラジカルのラジカル密度と保護膜７の堆積速度との間には相関関係があることが分かった（図４）。この結果から、保護膜７の堆積にはＣ３Ｆ４ラジカルが寄与していると考えられる。
図５は、第１実施形態のエッチングガスの成分を説明するための図である。本実施形態のエッチングガスは、炭素・フッ素含有ガスの分子として、第１または第２分子を含んでいる。
図５(ａ)は、第１分子の構造式を示している。第１分子は、Ｃ３Ｆ４基と、Ｃ３Ｆ４基内の炭素原子に二重結合により結合したＲ１基とを有している。第１分子内の炭素原子の総数は、４個または５個である。Ｒ１基は、炭素を含んでおり、かつ、塩素、臭素、ヨウ素、または酸素を含んでいる。Ｒ１基はさらに、水素またはフッ素を含んでいてもよい。
図５(ｂ)は、第２分子の構造式を示している。第２分子は、Ｃ３Ｆ４基と、Ｃ３Ｆ４基内の炭素原子に単結合により結合したＲ２基と、Ｃ３Ｆ４基内の炭素原子に単結合により結合したＲ３基とを有している。第２分子内の炭素原子の総数は、４個または５個である。Ｒ２基およびＲ３基の少なくとも一方は、炭素を含んでおり、かつ、Ｒ２基およびＲ３基の各々は、水素、フッ素、塩素、臭素、ヨウ素、または酸素を含んでいる。
本実施形態の絶縁層４や犠牲層３は、図１(ｂ)の工程にて、第１または第２分子から生成されたプラズマを用いてエッチングされる。具体的には、プラズマに含まれ堆積に寄与するラジカルにより保護膜７が堆積され、プラズマに含まれエッチングに寄与するラジカルおよびイオンにより絶縁層４や犠牲層３の側面がエッチングされる。この際のプラズマの電子密度は、例えば５．０×１０９～２．０×１０１１個／ｃｍ３である。
第１分子と第２分子は、いずれもＣ３Ｆ４基を有している。よって、第１または第２分子からプラズマを生成すると、Ｃ４Ｆ６分子からプラズマを生成する場合と同様に、Ｃ３Ｆ４ラジカルを含むプラズマを生成することができる。本実施形態によれば、第１または第２分子から生成されたＣ３Ｆ４ラジカルにより、保護膜７の堆積速度を速くすることや、高いマスク選択比を実現することが可能となる。別言すると、本実施形態によれば、第１または第２分子により、Ｃ４Ｆ６ガスの代替ガスとなる好適な炭素・フッ素含有ガスを実現することが可能となる。
本実施形態のエッチングガスは、第１または第２分子とその他の分子とを含む混合ガスでもよいし、２種類以上の第１分子、２種類以上の第２分子、または第１分子と第２分子との両方を含む混合ガスでもよい。例えば、本実施形態のエッチングガスは、第１または第２分子のほかに、酸素分子、希ガス分子（単原子分子）、またはＣａＦｂ（フルオロカーボン）分子を含んでいてもよい。ただし、ａ、ｂは１以上の整数を表す。
なお、本実施形態の第１分子内の炭素原子の総数は、上述のように、４個または５個に設定されている。理由は、第１分子内の炭素原子の総数が６個以上になると、第１分子から生成されるＣ３Ｆ４ラジカル以外のラジカルの影響が大きくなり、エッチングの特性が低下する可能性があるからである。同様の理由から、本実施形態の第２分子内の炭素原子の総数も、４個または５個に設定されている。
また、Ｒ１基内のフッ素原子および炭素原子のＦ／Ｃ比や、Ｒ２およびＲ３基内のフッ素原子および炭素原子のＦ／Ｃ比は、２以下に設定することが望ましい。Ｒ１基のＦ／Ｃ比は、Ｒ１基内のＦ原子の個数を、Ｒ１基内のＣ原子の個数で割った値である。例えば、Ｒ１基内のＣ原子の個数が２の場合には、Ｒ１基内のＦ原子の個数は４以下に設定することが望ましい（０でもよい）。同様に、Ｒ２およびＲ３基のＦ／Ｃ比は、Ｒ２基内のＦ原子とＲ３基内のＦ原子の合計個数を、Ｒ２基内のＣ原子とＲ３基内のＣ原子の合計個数で割った値である。理由は、これらのＦ／Ｃ比が２よりも大きくなると、マスク選択比が低くなるからである。
図６～図９は、第１実施形態のエッチングガスの成分の例を説明するための図である。
図６は、第１分子の例について説明するための図であり、様々な分子の構造式を示している。本実施形態の第１分子は、図６に示す各分子の少なくとも一部のＨ原子またはＦ原子を、Ｃｌ原子、Ｂｒ原子、またはＩ原子に置換することで得られる。ただし、Ｆ原子をＣｌ原子、Ｂｒ原子、またはＩ原子に置換する場合には、Ｃ３Ｆ４基以外に含まれるＦ原子が置換対象となる。
図７～図９は、第２分子の例について説明するための図であり、様々な分子の構造式を示している。図７～図９は、本実施形態の第２分子の様々な例を示している。さらに、本実施形態の第２分子は、図７～図９に示す各分子の少なくとも一部のＨ原子またはＦ原子を、Ｃｌ原子、Ｂｒ原子、またはＩ原子に置換することでも得られる。ただし、Ｆ原子をＣｌ原子、Ｂｒ原子、またはＩ原子に置換する場合には、Ｃ３Ｆ４基以外に含まれるＦ原子が置換対象となる。
なお、本実施形態の第１分子や第２分子は、これらの分子に限定されるものではなく、その他の組成や構造を有していてもよい。
図１０は、第１実施形態の半導体装置の構造を示す断面図である。
図１０は、本実施形態の方法で製造される半導体装置の一例を示している。図１０は、３次元メモリのメモリセル部と階段コンタクト部とを示している。図１０では、下部層２が、第１絶縁膜２ａ、ソース側導電層２ｂ、および第２絶縁膜２ｃにより構成され、上部層５が、カバー絶縁膜５ａ、ドレイン側導電層５ｂ、第１層間絶縁膜５ｃ、および第２層間絶縁膜５ｄにより構成されている。チャネル半導体層１４は、基板１内の拡散層Ｌに電気的に接続されている。犠牲層３は、タングステン（Ｗ）層などを含む電極層３’に置き換えられている。電極層３’は第１膜の例である。
図１０はさらに、上部層５のコンタクトホールＨ内に形成されたコンタクトプラグ１６を示している。各コンタクトプラグ１６は、対応する電極層３’に電気的に接続されるように形成されている。
以上のように、本実施形態のメモリホールＭは、Ｃ３Ｆ４基を有する第１または第２分子を含むエッチングガスを用いて形成される。よって、本実施形態によれば、好適な炭素・フッ素含有ガスにより絶縁層４や犠牲層３をエッチングすることが可能となる。例えば、単価の高いＣ４Ｆ６ガスを使用せずに、Ｃ４Ｆ６ガスと同様に好適なエッチングを実行することが可能となる。本実施形態によれば、例えば１０以上という高いアスペクト比を有するメモリホールＭも好適な形状に形成することが可能となる。
なお、図１(ａ)の工程では、下部層２上に複数の犠牲層３と複数の絶縁層４とを交互に形成する代わりに、下部層２上に複数の電極層３’と複数の絶縁層４とを交互に形成してもよい。この場合、犠牲層３を電極層３’に置き換える工程が不要となる。
また、本実施形態のドライエッチングは、メモリホールＭの加工以外の工程にも適用可能であり、例えばメモリホールＭ以外の凹部を加工する工程にも適用可能である。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な方法およびガスは、その他の様々な形態で実施することができる。また、本明細書で説明した方法およびガスの形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
１：基板、２：下部層、２ａ：第１絶縁膜、２ｂ：ソース側導電層、
２ｃ：第２絶縁膜、３：犠牲層、３’：電極層、４：絶縁層、
５：上部層、５ａ：カバー絶縁膜、５ｂ：ドレイン側導電層、
５ｃ：第１層間絶縁膜、５ｄ：第２層間絶縁膜、６：マスク層、７：保護膜、
１１：ブロック絶縁膜、１２：電荷蓄積層、１３：トンネル絶縁膜、
１４：チャネル半導体層、１５：コア絶縁膜、１６：コンタクトプラグ

Claims (10)

  1. Ｃ３Ｆ４基（Ｃは炭素を表し、Ｆはフッ素を表す）を有し、炭素原子の個数が４個または５個である第１または第２分子を含むエッチングガスを用いて膜をエッチングすることを含み、
    前記第１分子は、前記Ｃ３Ｆ４基内の炭素原子に二重結合により結合したＲ１基を有し、前記Ｒ１基は、炭素を含み、かつ、塩素、臭素、ヨウ素、または酸素を含み、
    前記第２分子は、前記Ｃ３Ｆ４基内の炭素原子に単結合により結合したＲ２基と、前記Ｃ３Ｆ４基内の炭素原子に単結合により結合したＲ３基とを有し、前記Ｒ２基および前記Ｒ３基の少なくとも一方は、炭素を含み、かつ、前記Ｒ２基および前記Ｒ３基の各々は、水素、フッ素、塩素、臭素、ヨウ素、または酸素を含む、
    半導体装置の製造方法。
  2. 前記Ｒ１基内のフッ素原子および炭素原子のＦ／Ｃ比、または前記Ｒ２およびＲ３基内のフッ素原子および炭素原子のＦ／Ｃ比は、２以下である、請求項１に記載の半導体装置の製造方法。
  3. 前記エッチングガスはさらに、酸素分子、希ガス分子、およびＣａＦｂ分子（ａ、ｂは１以上の整数を表す）の少なくともいずれかを含む、請求項１または２に記載の半導体装置の製造方法。
  4. 前記膜は、前記第１または第２分子から生成されたプラズマによりエッチングされる、請求項１から３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記プラズマは、前記第１または第２分子から生成されたＣ３Ｆ４ラジカルを含む、請求項４に記載の半導体装置の製造方法。
  6. 前記プラズマの電子密度は、５．０×１０９～２．０×１０１１個／ｃｍ３である、請求項４または５に記載の半導体装置の製造方法。
  7. 前記膜は、基板上に交互に形成された複数の第１膜と複数の第２膜とを含む、請求項１から６のいずれか１項に記載の半導体装置の製造方法。
  8. 前記エッチングでは、アスペクト比が１０以上の凹部が前記膜に形成される、請求項１から７のいずれか１項に記載の半導体装置の製造方法。
  9. Ｃ３Ｆ４基（Ｃは炭素を表し、Ｆはフッ素を表す）を有し、炭素原子の個数が４個または５個である第１または第２分子を含み、
    前記第１分子は、前記Ｃ３Ｆ４基内の炭素原子に二重結合により結合したＲ１基を有し、前記Ｒ１基は、炭素を含み、かつ、塩素、臭素、ヨウ素、または酸素を含み、
    前記第２分子は、前記Ｃ３Ｆ４基内の炭素原子に単結合により結合したＲ２基と、前記Ｃ３Ｆ４基内の炭素原子に単結合により結合したＲ３基とを有し、前記Ｒ２基および前記Ｒ３基の少なくとも一方は、炭素を含み、かつ、前記Ｒ２基および前記Ｒ３基の各々は、水素、フッ素、塩素、臭素、ヨウ素、または酸素を含む、
    エッチングガス。
  10. さらに、酸素分子、希ガス分子、およびＣａＦｂ分子（ａ、ｂは１以上の整数を表す）の少なくともいずれかを含む、請求項９に記載のエッチングガス。
JP2018150773A 2018-08-09 2018-08-09 半導体装置の製造方法およびエッチングガス Active JP7030648B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018150773A JP7030648B2 (ja) 2018-08-09 2018-08-09 半導体装置の製造方法およびエッチングガス
CN201811552535.4A CN110828308B (zh) 2018-08-09 2018-12-19 半导体装置的制造方法及蚀刻气体
US16/286,241 US10804113B2 (en) 2018-08-09 2019-02-26 Manufacturing method of semiconductor device and etching gas
US17/022,640 US11367622B2 (en) 2018-08-09 2020-09-16 Manufacturing method of semiconductor device and etching gas

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018150773A JP7030648B2 (ja) 2018-08-09 2018-08-09 半導体装置の製造方法およびエッチングガス

Publications (2)

Publication Number Publication Date
JP2020027832A JP2020027832A (ja) 2020-02-20
JP7030648B2 true JP7030648B2 (ja) 2022-03-07

Family

ID=69406234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018150773A Active JP7030648B2 (ja) 2018-08-09 2018-08-09 半導体装置の製造方法およびエッチングガス

Country Status (3)

Country Link
US (2) US10804113B2 (ja)
JP (1) JP7030648B2 (ja)
CN (1) CN110828308B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7030648B2 (ja) * 2018-08-09 2022-03-07 キオクシア株式会社 半導体装置の製造方法およびエッチングガス

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184768A (ja) 2000-11-27 2002-06-28 Samsung Electronics Co Ltd シリコン酸化物のエッチング用ガス組成物およびこれを用いたシリコン酸化物のエッチング方法
JP2006156539A (ja) 2004-11-26 2006-06-15 National Institute Of Advanced Industrial & Technology プラズマ反応用ガス

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5569353B2 (ja) 2000-04-28 2014-08-13 ダイキン工業株式会社 ドライエッチングガスおよびドライエッチング方法
JP4839506B2 (ja) * 2000-04-28 2011-12-21 ダイキン工業株式会社 ドライエッチング方法
JP2002359229A (ja) * 2001-06-01 2002-12-13 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置の製造装置
JP3759895B2 (ja) 2001-10-24 2006-03-29 松下電器産業株式会社 エッチング方法
US20050103441A1 (en) * 2001-11-14 2005-05-19 Masanobu Honda Etching method and plasma etching apparatus
JP4804345B2 (ja) 2004-03-31 2011-11-02 関東電化工業株式会社 Ｆ２含有ガスの製造方法及びｆ２含有ガスの製造装置
US8318242B2 (en) * 2008-05-05 2012-11-27 International Business Machines Corporation Systems and methods for protecting a sensitive device from corrosion
WO2011031858A1 (en) * 2009-09-10 2011-03-17 Matheson Tri-Gas, Inc. High aspect ratio silicon oxide etch
WO2014070838A1 (en) * 2012-10-30 2014-05-08 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Fluorocarbon molecules for high aspect ratio oxide etch
JP6327295B2 (ja) * 2015-08-12 2018-05-23 セントラル硝子株式会社 ドライエッチング方法
JP6323540B1 (ja) 2016-11-28 2018-05-16 セントラル硝子株式会社 ドライエッチング剤組成物及びドライエッチング方法
JP7030648B2 (ja) * 2018-08-09 2022-03-07 キオクシア株式会社 半導体装置の製造方法およびエッチングガス

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184768A (ja) 2000-11-27 2002-06-28 Samsung Electronics Co Ltd シリコン酸化物のエッチング用ガス組成物およびこれを用いたシリコン酸化物のエッチング方法
JP2006156539A (ja) 2004-11-26 2006-06-15 National Institute Of Advanced Industrial & Technology プラズマ反応用ガス

Also Published As

Publication number Publication date
CN110828308B (zh) 2023-09-08
US11367622B2 (en) 2022-06-21
CN110828308A (zh) 2020-02-21
JP2020027832A (ja) 2020-02-20
US10804113B2 (en) 2020-10-13
US20200051827A1 (en) 2020-02-13
US20210005463A1 (en) 2021-01-07

Similar Documents

Publication Publication Date Title
JP5303133B2 (ja) 半導体素子の微細パターンの形成方法
KR101082290B1 (ko) 높은 종횡비 컨택트들
TW202117851A (zh) 半導體結構的形成方法
US9728552B1 (en) Semiconductor memory device having voids between word lines and a source line
US20110129992A1 (en) Method for fabricating vertical channel type non-volatile memory device
JP7030648B2 (ja) 半導体装置の製造方法およびエッチングガス
TWI681551B (zh) 用於處理晶片、製造儲存結構以及處理3d-nand結構的方法
JP7400058B2 (ja) 半導体装置の製造方法およびエッチング方法
CN112951760B (zh) 存储器及其形成方法
JP2022046329A (ja) 半導体装置およびその製造方法
US9653303B2 (en) Method of manufacturing semiconductor device
CN112018089B (zh) 半导体电容器及其制作方法
JP2020150225A (ja) 半導体装置の製造方法
CN103377910B (zh) 半导体器件的刻蚀方法
TWI806792B (zh) 製造半導體裝置的方法
TWI770956B (zh) 半導體裝置與其製作方法
TW201735142A (zh) 用於製造半導體裝置之方法
JP2022144220A (ja) 半導体装置の製造方法およびエッチング方法
JP2023086438A (ja) 半導体装置およびその製造方法
JP5276824B2 (ja) 半導体装置の製造方法
KR20080050784A (ko) 반도체 메모리 소자의 제조방법
KR20090079307A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210317

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220222

R151 Written notification of patent or utility model registration

Ref document number: 7030648

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151