JP6327295B2 - ドライエッチング方法 - Google Patents

ドライエッチング方法 Download PDF

Info

Publication number
JP6327295B2
JP6327295B2 JP2016128449A JP2016128449A JP6327295B2 JP 6327295 B2 JP6327295 B2 JP 6327295B2 JP 2016128449 A JP2016128449 A JP 2016128449A JP 2016128449 A JP2016128449 A JP 2016128449A JP 6327295 B2 JP6327295 B2 JP 6327295B2
Authority
JP
Japan
Prior art keywords
dry etching
etching
sin
volume
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016128449A
Other languages
English (en)
Other versions
JP2017050529A (ja
JP2017050529A5 (ja
Inventor
啓之 大森
啓之 大森
章史 八尾
章史 八尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central Glass Co Ltd
Original Assignee
Central Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Glass Co Ltd filed Critical Central Glass Co Ltd
Publication of JP2017050529A publication Critical patent/JP2017050529A/ja
Publication of JP2017050529A5 publication Critical patent/JP2017050529A5/ja
Application granted granted Critical
Publication of JP6327295B2 publication Critical patent/JP6327295B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Plasma Technology (AREA)

Description

本発明は、含フッ素不飽和炭化水素を含むドライエッチング剤を用いたドライエッチング方法に関する。
今日、半導体製造においては、微細化が物理的な限界に近づきつつあり、それを補うため、構造物を高さ方向に積層して集積する方法が開発されている。この傾向はＮＡＮＤフラッシュメモリにおいて特に顕著に見られ、三次元ＮＡＮＤフラッシュメモリの研究開発が活発化している。
例えば、非特許文献１に記載の三次元ＮＡＮＤフラッシュメモリでは、多結晶シリコン（以下、ｐｏｌｙ−Ｓｉまたはｐ−Ｓｉと呼ぶ）層とシリコン酸化物（以下、ＳｉＯｘと呼ぶ）層が基板上に交互に多数積層され、該層に対して垂直方向に電極となる構造物が埋め込まれた構造がとられている。しかしながら、実際にこのような素子を作製する場合、下地である基板と積層膜に含まれる層のいずれもがＳｉであることから、積層膜のエッチング工程において、基板にダメージが及んでしまい、ｐ−ＳｉとＳｉＯｘからなる積層膜のみをエッチング加工することが困難であった。
そこで、非特許文献２に示されるように、ｐ−ＳｉとＳｉＯｘからなる積層膜に代えて、窒化シリコン（以下ＳｉＮと呼ぶ）とＳｉＯｘからなる積層膜を用いたＮＡＮＤフラッシュメモリも検討されている。その場合の作製方法の一例では、図１（ａ）のように、基板４の上にＳｉＮ層１とＳｉＯｘ層２からなる交互積層膜を予め作製し、図１（ｂ）のように、該層に対して垂直方向に貫通孔５をエッチング加工により作製する。その後、図示していないが、ＳｉＮ層を除去し、ゲートを形成する工程などを行う。
この積層膜の層に対して垂直方向に貫通孔を形成する工程においては、非特許文献３に示すように、ＢｉＣＳと呼ばれる大容量メモリを形成する際に、ＳｉとＳｉＯ２の交互積層膜に対して、ＳｉのエッチングとＳｉＯ２のエッチングを、それぞれの独立した工程として交互に繰り返して貫通孔を形成する工程が示されている。
しかしながら、層ごとに独立した工程としてエッチングを行っていたのでは、積層数の増加に伴い、工程数も大幅に増加することになる。また、従来のＣＦ系のガスのみでは、ＳｉＮに対するエッチング速度が遅く、場合によっては、ＳｉＮ層にデポジションが発生し、所望するエッチング形状が得られない。そこで、特許文献１に示されるように、ＣＦ系のガスと，ＣＨＦ系のガスとを含む混合ガスにより１回のプラズマエッチングで異なる種類の層を同時にエッチングする方法が用いられることもある。
また、特許文献２には、ＨＦＯ−１２３４ｚｅ（Ｅ）をはじめとする含フッ素不飽和炭化水素からなるエッチング剤は、ＳｉＮおよびＳｉＯ２いずれに対しても高いエッチング速度を有しており、かつ、マスクとの選択性が高く高アスペクト比のエッチングが可能であることが開示されている。
特開２００３−８６５６８号公報 特開２０１２−１１４４０２号公報
青地英明、外２名、東芝レビュー、２０１１年９月、６６巻、９号、ｐ１６〜１９ Jim Handy 'An Alternative Kind of Vertical 3D NAND String', [online] ; The Memory Guy, [2013年11月8日発行], インターネット〈URL：http://thememoryguy.com/an-alternative-kind-of-vertical-3d-nand-string/〉 市川尚志、外２名、東芝レビュー、２０１１年５月、６６巻、５号、ｐ２９〜３３
前述のように、特許文献１のようにＣ４Ｆ８を始めとするＣＦ系のガスと，水素を含むＣＨＦ系のガスとを含む混合ガスにより１回のプラズマエッチングで異なる種類の層を同時にエッチングする方法が示されている。しかしながら、これらの方法では、マスクとのエッチング選択性が十分に取れず、積層膜の膜厚が厚い場合には、エッチング完了までマスクが耐えられないという問題があった。また、そのエッチング過程においても側壁保護膜の形成が不十分であり、ボウイング等のエッチング形状異常が発生するという問題があった。
一方、１，３，３，３−テトラフルオロプロペン、添加ガス、及び不活性ガスからなるエッチング剤は、特許文献２に開示されている通り、Ｃ４Ｆ６やＣ４Ｆ８を始めとするＣＦ系のガスに比べてマスクのエッチング選択性が高く、かつ、マスクの肩落ちやボウイングといったエッチング形状の異常を抑えることができる。
ところで、特許文献２の実施例からもわかるとおり、１，３，３，３−テトラフルオロプロペン、添加ガス、及び不活性ガスからなるエッチングガスでは、ＳｉＮのエッチング速度がＳｉＯｘのエッチング速度に対して１．２倍程度大きい。この特性は、前述のＣＦ系ガスのみを用いた場合に生じるＳｉＮ層でのエッチング速度の低下によるエッチング形状異常を防ぐ点では効果的であるが、アスペクト比２０を超えるような極めて大きなアスペクト比を持つ貫通孔を形成するための積層膜の深掘りエッチングに対しては、新たなエッチング形状異常の原因となりうる。というのも、本発明者らが十分なエッチング速度とイオンの直進性を得る為、相対的に大きな電力およびイオンエネルギーを与えて実施したところ、該エッチングガスの分解が過剰に進行したためか、ＳｉＮ層のエッチングがＳｉＯｘ層のエッチングに比べて過剰に大きくなり、その比は最大で２．０倍以上に達し、異方性エッチングに加えて、ＳｉＮ層の等方的なエッチングが進行してしまうことがわかった。
ＳｉＮを構成するＳｉ−Ｎ結合は、ＳｉＯｘを構成するＳｉ−Ｏ結合に比べて結合エネルギーが弱いことが知られている。そのため、ＳｉＯｘはバイアス電圧の印加によりイオンエネルギーが高まった状態でなければ、エッチングはほとんど進行しない。一方、ＳｉＮは、Ｈ原子とＦ原子を含むエッチングガスを用いてエッチングした場合、バイアス電圧の印加がなくとも比較的容易にエッチングが進行する。そのため、前述の高アスペクト比のエッチングを実施した際にＳｉＮが選択的に水平方向にも等方的にエッチングされてしまったものと考えられる。また、構造上、ＳｉＯｘ層上にＳｉＮ層が存在する場合があり、そのような場合には、該層に対して垂直方向へのＳｉＯｘエッチング速度よりも、むしろ該層に対して水平方向のＳｉＮエッチング速度が大きくなる。その結果、図２に示すように、ＳｉＮ層の水平方向のＳｉＮエッチングが過剰に発生する。
この水平方向のＳｉＮエッチングが過剰に発生するメカニズムは以下のように考察される。通常のエッチングプロセス中には、ホール内にＳｉＮを異方的にも等方的にもエッチングするポテンシャルを持った活性種が常に存在し、そこにバイアス電圧によって加速されたイオンが加わることにより等方的なエッチングに加えて異方的なエッチングが優勢になる。しかし、下層のＳｉＯｘ層が露出した場合には、該層に対して垂直方向にＳｉＮが存在していないため、前述のＳｉＮに対する活性種は、異方的なエッチングに寄与することができず、全て水平方向への等方的なエッチングに寄与することになると考えられる。そのため、ＳｉＯｘ層を貫通して下層のＳｉＮ層が露出している場合に比べて、ＳｉＮ層の水平方向への等方的なエッチングが加速的に進行してしまったものと考えられる。
上記のＳｉＮ層の水平方向への過剰なエッチングが発生した場合、積層構造に予期せぬ空隙を形成することになり構造の崩壊につながる。そのため、ＳｉＮのエッチング速度に対するＳｉＯｘのエッチング速度比（ＳｉＮ／ＳｉＯｘ比）を低下させ、ＳｉＮ層の水平方向への過剰なエッチングを抑制する必要があった。具体的には、ＳｉＮのエッチング速度に対するＳｉＯｘのエッチング速度比（ＳｉＮ／ＳｉＯｘ比）を０．９０〜１．５の間で任意に制御するドライエッチング方法が望まれていた。
特許文献２には、ＳｉＮまたはＳｉＯｘを選択的にエッチングする方法が開示されているが、ＳｉＮとＳｉＯｘのエッチングレートを任意に制御する具体的な方法は、開示されていない。
本発明は、上記の問題点に鑑みてなされたものであり、１，３，３，３−テトラフルオロプロペンをエッチングガスとして用いてプラズマエッチングを行う方法において、ＳｉＯｘとＳｉＮの積層膜に対して、ＳｉＮのエッチング速度に対するＳｉＯｘのエッチング速度比（ＳｉＮ／ＳｉＯｘ比）を０．９０〜１．５の間で任意に制御でき、かつマスクに対しても高い選択性を有するエッチング方法を提供することを目的としている。
本発明者等は、上記目的を達成すべく種々検討した結果、ＳｉＮとＳｉＯｘが基板上に交互に多数積層された部位に該層に対して垂直な貫通孔を形成する工程において、少なくとも１，３，３，３−テトラフルオロプロペンと炭素数が２〜５である不飽和パーフルオロカーボンとを所定の割合で含むドライエッチング剤を使用し、プラズマエッチングを行うことで、ＳｉＮのエッチング速度に対するＳｉＯｘのエッチング速度比（ＳｉＮ／ＳｉＯｘ比）を０．９０以上１．５未満の間で任意の制御でき、かつマスクに対しても高いエッチング選択性を有することを見出し、本発明に至った。
すなわち、本発明は、基板上に形成されたシリコン酸化物層とシリコン窒化物層の積層膜に対して、前記積層膜上に形成された所定の開口パターンを有するマスクを介して、ドライエッチング剤をプラズマ化し、５００Ｖ以上のバイアス電圧を印加したエッチングを行い、該層に対して垂直方向の貫通孔を形成するドライエッチング方法であって、前記ドライエッチング剤が、少なくとも、Ｃ３Ｈ２Ｆ４と、ＣｘＦｙ（ｘ＝２〜５の整数、ｙ＝２、４、６、８、または１０、ｙ≦２ｘ）で表される不飽和パーフルオロカーボンと、酸化性ガスと、を含み、前記ドライエッチング剤に含まれる前記不飽和パーフルオロカーボンの体積が、前記ドライエッチング剤に含まれる前記Ｃ３Ｈ２Ｆ４の体積の０．１〜１０倍の範囲であることを特徴とするドライエッチング方法を提供するものである。
また、前記不飽和パーフルオロカーボンが、Ｃ３Ｆ６、Ｃ４Ｆ６、Ｃ４Ｆ８、及び、Ｃ５Ｆ８からなる群より選ばれる少なくともひとつであり、ドライエッチング剤中の前記不飽和パーフルオロカーボンとＣ３Ｈ２Ｆ４の濃度の合計が５体積％以上であることが好ましい。
また、前記ドライエッチング剤が、Ｃ３Ｈ２Ｆ４と、前記不飽和パーフルオロカーボンと、前記酸化性ガスと、前記不活性ガスのみからなってもよい。
また、Ｃ３Ｈ２Ｆ４が１，３，３，３−テトラフルオロプロペンであるであることが好ましい。
本発明により、三次元ＮＡＮＤフラッシュメモリの製造過程のようなＳｉＮとＳｉＯｘが基板上に交互に多数積層された部位に該層に対して垂直な貫通孔を形成する工程において、ＳｉＮのエッチング速度に対するＳｉＯｘのエッチング速度（ＳｉＮ／ＳｉＯｘ比）を０．９０以上１．５未満の間で任意に制御でき、かつマスクに対しても高い選択性を有するエッチングを行うことができる。その結果、積層膜に形成された貫通孔内に露出したＳｉＮ層の過剰な等方性エッチングを抑制し、アスペクト比２０を超えるような貫通孔のエッチングにおいても積層構造の崩壊を防止することができる。
（ａ）、（ｂ）貫通孔を形成する前と後の素子の積層構造の概略図である。 エッチングを行った際に発生する、予期せぬＳｉＮ等方性エッチングの概略図である。 実施例・比較例で使用した反応装置の概略図である。 （ａ）、（ｂ）実施例２、５、７、比較例１、２、３、４、７のＳｉＮ／ＳｉＯｘエッチング速度比とエッチング選択比（ＳｉＯｘ／レジスト）を示す図である。
以下、本発明の実施方法について以下に説明する。なお、本発明の範囲は、これらの説明に拘束されることはなく、以下の例示以外についても、本発明の趣旨を損なわない範囲で適宜変更し、実施することができる。
本発明のドライエッチング方法では、図１（ａ）のように、基板４の上にＳｉＮ層１とＳｉＯｘ層２からなる交互積層膜と、所定の開口パターンを有するマスク３とを予め作製し、図１（ｂ）のように、マスク３を介して、該層に対して垂直方向、即ち基板４に対して垂直方向に貫通孔５をエッチング加工により作製する。ここで、交互積層膜は、実用的には３２層、４８層又はそれ以上の数の層が積層した積層膜であるため、貫通孔５は、アスペクト比（交互積層膜の厚さａをマスク３の開口部の幅ｂで割った値）が２０以上の非常に細長い孔である。
本発明によるドライエッチング方法では、少なくともＣ３Ｈ２Ｆ４とＣｘＦｙ（ｘ＝２〜５の整数、ｙ＝２、４、６、８、または１０、ｙ≦２ｘ）で表される不飽和パーフルオロカーボンと酸化性ガスを含み、Ｃ３Ｈ２Ｆ４と、前記不飽和パーフルオロカーボンの混合比が、体積比で１：０．１〜１０の範囲であるドライエッチング剤を使用し、プラズマエッチングを行うことで、基板上に形成されたＳｉＯｘ層とＳｉＮ層の積層膜をエッチングする。使用する基板としては特に限定されないが、シリコンウエハを使用することができる。なお、マスク３を構成する材料としては、アモルファスカーボンを使用することができる。
ＣｘＦｙで表される不飽和パーフルオロカーボンとしては、Ｃ２Ｆ２、Ｃ２Ｆ４、Ｃ３Ｆ４、Ｃ３Ｆ６、Ｃ４Ｆ２、Ｃ４Ｆ４、Ｃ４Ｆ６、Ｃ４Ｆ８、Ｃ５Ｆ４、Ｃ５Ｆ６、Ｃ５Ｆ８、Ｃ５Ｆ１０からなる群より選ばれる化合物とそれらの混合物が挙げられる。ＣｘＦｙ中に含まれるＣ原子に対するＦ原子の量が少ないとＳｉＮ層のエッチング速度のみならず、ＳｉＯｘ層のエッチング速度までもが低下してしまう傾向にあることから、Ｃ２Ｆ４、Ｃ３Ｆ６、Ｃ４Ｆ６、Ｃ４Ｆ８、Ｃ５Ｆ８、Ｃ５Ｆ１０が好ましく、蒸気圧や爆発性といった取り扱いの容易さを考えると、Ｃ３Ｆ６、Ｃ４Ｆ６、Ｃ４Ｆ８、Ｃ５Ｆ８が特に好ましい。
ＣｘＦｙで表される不飽和パーフルオロカーボンは、一つ以上の二重結合又は三重結合を持ち、直鎖状であっても環状であってもよい。なお、ＣｘＦｙで表される不飽和パーフルオロカーボンには、構造異性体や、立体異性体（トランス体（Ｅ体）とシス体（Ｚ体））が存在することがある。本発明においては、いずれかの異性体又は両者の混合物として用いることができる。Ｃ２Ｆ４としてはテトラフルオロエチレンが挙げられる。Ｃ３Ｆ６としてはヘキサフルオロプロペンが挙げられる。Ｃ４Ｆ６としてはヘキサフルオロ−１，３−ブタジエン、ヘキサフルオロ‐２‐ブチン、ヘキサフルオロシクロブテンが挙げられる。Ｃ４Ｆ８としてはオクタフルオロ‐２‐ブテン、オクタフルオロ‐１‐ブテン、オクタフルオロイソブテンが挙げられる。Ｃ５Ｆ８としてはオクタフルオロ−１，４−ペンタジエン、オクタフルオロシクロペンテンが挙げられる。Ｃ５Ｆ１０としては、デカフルオロ−１，４−ペンテンが挙げられる。
なお、Ｃ３Ｈ２Ｆ４としては、２，３，３，３−テトラフルオロプロペン（ＨＦＯ−１２３４ｙｆ）、トランス−１，３，３，３−テトラフルオロプロペン（ＨＦＯ−１２３４ｚｅ（Ｅ））、シス−１，３，３，３−テトラフルオロプロペン（ＨＦＯ−１２３４ｚｅ（Ｚ））のいずれを用いてもよい。特に、トランス体及び／又はシス体の１，３，３，３−テトラフルオロプロペンを用いることが好ましい。
ＣｘＦｙで表される不飽和パーフルオロカーボンは、不飽和結合を分子中に有するため、プラズマ中で重合して高分子化し、貫通孔の側壁に堆積して保護膜を形成する。そのため、Ｃ３Ｈ２Ｆ４のみでは進行してしまうＳｉＮの等方的なエッチングを抑制することができる。
Ｃ３Ｈ２Ｆ４の濃度は、十分なエッチングレートを得るうえで、Ｃ３Ｈ２Ｆ４とＣｘＦｙに、後述する酸化性ガス、不活性ガスなども含めたドライエッチング剤の総流量に対して、１体積％以上であることが好ましく、５体積％以上であることが特に好ましい。また、ドライエッチング剤中のＣ３Ｈ２Ｆ４とＣｘＦｙの濃度の合計が総流量の５体積％以上であることが好ましい。一方で、Ｃ３Ｈ２Ｆ４とＣｘＦｙの濃度の合計が総流量の５０体積％を超えると、十分な割合の酸化性ガスの濃度が確保できず、高価な含フッ素不飽和炭化水素を多量に含む割には、エッチングレートが上がらず、費用対効果の点で好ましくない。
また、Ｃ３Ｈ２Ｆ４とＣｘＦｙで表される不飽和パーフルオロカーボンの混合比は、体積比で１：０．１〜１０が好ましく、１：０．２〜１．０がより好ましく、１：０．４〜０．７が特に好ましい。ＣｘＦｙで表される不飽和パーフルオロカーボンが多すぎると、ＳｉＮ層の垂直方向への異方性エッチング速度も大きく低下し、所望するエッチング形状が得られなくなることがある。
ＣｘＦｙで表される不飽和パーフルオロカーボンは、分子内に二重結合あるいは三重結合を有することで、プラズマ中で重合して高分子化し、レジスト等のマスク上にも保護膜を形成する。これにより、レジストに対しても十分なエッチング選択比を得ることができる。一方、飽和パーフルオロカーボンを用いた場合には、わずかにＳｉＮのエッチング速度に対するＳｉＯｘのエッチング速度（ＳｉＮ／ＳｉＯｘ比）を制御可能であるが、その程度は十分でなく、また、マスクとのエッチング選択比が得られず、アスペクト比２０を超えるような超高アスペクト比エッチング用のエッチングガスとして適当でない。
本発明においては、ＳｉＮ層とＳｉＯｘ層のエッチング速度を任意に制御できるため、一つの工程でＳｉＮ層とＳｉＯｘ層の積層膜をエッチングすることができる。さらに、エッチング速度が同等であるため、積層膜に形成された孔の壁（内面）の凹凸が少なく、かつ上部と下部で孔径の均一な孔を積層膜に形成することができる。
また、ドライエッチング剤には、酸化性ガスを添加する。酸化性ガスとしては、Ｏ２、Ｏ３、ＣＯ、ＣＯ２、ＣＯＣｌ２、ＣＯＦ２、ＮＯ２などを使用することができる。特に、入手・取り扱いの容易さから、酸素を使用することが好ましい。酸化性ガスの添加量は、ドライエッチング剤全体の１〜５０体積％であることが好ましく、２〜３０体積％であることがより好ましく、５〜１０体積％であることが特に好ましい。
また、ドライエッチング剤には、コストを下げつつ取り扱いの安全性を増すため、不活性ガスを含むことが好ましい。不活性ガスとしては、アルゴンガス、ヘリウムガス、ネオンガス、クリプトンガス、キセノンガスの希ガス類や、窒素ガスを用いることができる。入手の容易さに加えてイオンアシスト効果の期待できる点で、アルゴンガスが特に好ましい。また、ドライエッチング剤が、Ｃ３Ｈ２Ｆ４と、ＣｘＦｙで表される不飽和パーフルオロカーボンと、酸化性ガスと、不活性ガスと、のみから構成されてもよい。
また、ドライエッチング剤には、さらに公知のガスを添加することができる。添加ガスとして、ＣｌＨｍＦｎ（ｌ＝１〜５の整数、ｍとｎは正の整数、ｍ＋ｎ＝２ｌ又は２ｌ＋２）で表される飽和フルオロカーボン、炭化水素ガス、含ハロゲンガス、還元性ガスなどを挙げられる。ＣｌＨｍＦｎで表される飽和フルオロカーボンとして、ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆ、Ｃ２Ｈ２Ｆ４、Ｃ２ＨＦ５、Ｃ３ＨＦ７、Ｃ３Ｈ２Ｆ６、Ｃ３Ｈ３Ｆ５、Ｃ３Ｈ４Ｆ４、Ｃ３Ｈ５Ｆ３、Ｃ４ＨＦ９等が挙げられる。炭化水素ガスとして、ＣＨ４、Ｃ２Ｈ２、Ｃ２Ｈ４、Ｃ２Ｈ６、Ｃ３Ｈ４、Ｃ３Ｈ６、Ｃ３Ｈ８等が挙げられる。含ハロゲンガスとして、Ｆ２、Ｃｌ２、Ｂｒ２、Ｉ２、ＹＦｎ（Ｙ＝Ｃｌ、Ｂｒ又はＩ、ｎ＝１〜７の整数）、ＮＦ３、ＨＦ、ＨＣｌ、ＨＢｒ、ＨＩ等が挙げられる。還元性ガスとしては、Ｈ２、ＮＨ３、ＮＯ等が挙げられる。また、ドライエッチング剤が、Ｃ３Ｈ２Ｆ４と、ＣｘＦｙで表される不飽和パーフルオロカーボンと、酸化性ガスと、不活性ガスと、上記添加ガスとのみから構成されてもよい。
発生させるバイアス電圧は、層に対して垂直方向に直進性の高いエッチングを行うため、５００Ｖ以上であることが求められ、１０００Ｖ以上であることが好ましい。バイアス電圧が高ければ高いほどサイドエッチを減少させることが可能であるが、一方、バイアス電圧が１００００Ｖを超えると、基板へのダメージが大きくなり、好ましくない。
エッチングガスに含有されるガス成分についてはそれぞれ独立してチャンバー内に導入してもよく、または予め混合ガスとして調整した上で、チャンバー内に導入しても構わない。反応チャンバーに導入するドライエッチング剤の総流量は、反応チャンバーの容積、及び排気部の排気能力により、前記の濃度条件と圧力条件を考慮して適宜選択できる。
エッチングを行う際の圧力は、安定したプラズマを得るため、およびイオンの直進性を高めてサイドエッチを抑制するため、１０Ｐａ以下が好ましく、５Ｐａ以下がより好ましく、１Ｐａ以下が特に好ましい。一方で、チャンバー内の圧力が低すぎると、電離イオンが少なくなり十分なプラズマ密度が得られなくなることから、０．０５Ｐａ以上であることが好ましい。
また、エッチングを行う際の基板温度は５０℃以下が好ましく、特に異方性エッチングを行うためには２０℃以下とすることが望ましい。５０℃を超える高温では、側壁へのフルオロカーボンラジカルを主成分とする保護膜の生成量が減少し、等方的にエッチングが進行する傾向が強まり、必要とする加工精度が得られない。また、レジスト等のマスク材が著しくエッチングされることがある。
エッチング時間は素子製造プロセスの効率を考慮すると、３０分以内であることが好ましい。ここで、エッチング時間とは、チャンバー内にプラズマを発生させ、ドライエッチング剤と試料とを反応させている時間である。
積層膜中の層数や形成する貫通孔の深さは特に限定されないが、積層による集積効果を得る上で、ＳｉＮ層とＳｉＯｘ層の合計の層数は６層以上、貫通孔の深さは０．５μｍ以上であることが好ましい。
また、本発明のドライエッチング剤を用いたエッチング方法は、容量結合型プラズマ（ＣＣＰ）エッチング、反応性イオンエッチング（ＲＩＥ）、誘導結合型プラズマ（ＩＣＰ）エッチング、電子サイクロトロン共鳴（ＥＣＲ）プラズマエッチング及びマイクロ波エッチング等の各種エッチング方法に限定されず、行うことができる。
また、ＳｉＮ層とＳｉＯｘ層からなる積層膜に貫通孔を形成する際に、ドライエッチング剤に含まれるＣ３Ｈ２Ｆ４とＣｘＦｙの組成を、エッチング工程中に必ずしも一定の組成比に固定する必要はなく、エッチング工程中に段階的又は周期的に変化させてもよい。ＣｘＦｙの量を減らすとＳｉＮを高速でエッチングでき、ＣｘＦｙの量を増やすと水平方向へのＳｉＮエッチングを抑制することができるがＳｉＮエッチング速度が低下するため、エッチング工程中にＣｘＦｙの量を適宜変化させることより、貫通孔の形成時間の短縮化と水平方向へのＳｉＮエッチングの抑制を両立できる。例えば、貫通孔の形成の後半では、貫通孔上部の側壁を構成するＳｉＮ層への水平方向のエッチングの影響が大きいため、ドライエッチング剤に含まれる不飽和パーフルオロカーボンの量を、貫通孔の形成の前半での量よりも増やしてもよい。また、積層膜のＳｉＮ層をエッチングする際に、エッチング速度を高めるためにドライエッチング剤に含まれる不飽和パーフルオロカーボンの量を少なくし、ＳｉＯｘ層をエッチングする際に、ＳｉＮ層の水平方向へのエッチングを抑制するために、ドライエッチング剤に含まれる不飽和パーフルオロカーボンの量を多くすることができる。
さらに、貫通孔を形成する際に、ドライエッチング剤にＣｘＦｙを加えないドライエッチング剤でエッチングするドライエッチング工程、すなわち、Ｃ３Ｈ２Ｆ４と酸化性ガスを含み、ＣｘＦｙを実質的に含まないドライエッチング剤を用いてエッチングする工程を含んでもよい。なお、エッチング用のＣ３Ｈ２Ｆ４に不純物として含まれるＣｘＦｙの含有量は、通常０．１体積％以下である。そのため、Ｃ３Ｈ２Ｆ４と酸化性ガスを含み、ＣｘＦｙを実質的に含まないドライエッチング剤中のＣｘＦｙの含有量は、通常０．１体積％以下である。
例えば、一つの例としては、貫通孔の形成の前半、すなわち積層膜の半分程度（例えば、積層膜の厚さの１／２〜５／８）までエッチングする際には、Ｃ３Ｈ２Ｆ４と酸化性ガスを含み、ＣｘＦｙを実質的に含まない第１のドライエッチング剤を用いた第１のドライエッチング工程を行い、貫通孔の形成の後半、すなわち積層膜を半分程度削った後には、Ｃ３Ｈ２Ｆ４と酸化性ガスとＣｘＦｙを含む第２のドライエッチング剤を用いた第２のドライエッチング工程を行うことが考えられる。
この方法により、水平方向のＳｉＮエッチングが起きにくい、貫通孔を削り始めた段階では、第１のエッチング工程によりＳｉＮの高速エッチングを行うことができ、水平方向のＳｉＮエッチングが問題となる貫通孔を削り終わる段階では、第２のドライエッチング工程によりドライエッチング剤にＣｘＦｙを加えて水平方向のＳｉＮエッチングを抑制しつつ積層膜をエッチングすることができる。すなわち、水平方向へのＳｉＮエッチングを防ぎながら、貫通孔を形成するのに必要な時間を短縮することができる。
また、他の例としては、積層膜のＳｉＮ層をエッチングする際には、ＣｘＦｙを添加せずにエッチングする第１のエッチング工程を適用し、積層膜のＳｉＯｘ層をエッチングする際には本発明のエッチング方法である第２のエッチング工程を適用することが考えられる。
この方法により、ＳｉＯｘ層のエッチング時には、ＳｉＮ層の横方向エッチングを抑制できる第２のエッチング工程を適用し、ＳｉＮ層のエッチング時には、ＳｉＮエッチング速度の速い、ＣｘＦｙを添加しないドライエッチング剤でＳｉＮをエッチングする第１のエッチング工程を適用することができる。
なお、この方法では、ＳｉＮ層とＳｉＯｘ層の積層数に応じて、供給するドライエッチング剤を変更する必要があるが、ＣｘＦｙの供給の有無を切り替えればドライエッチング剤を変更することができるため、各層のエッチング方法の切り替えに大きな作業が必要なく、工程はそれほど煩雑ではない。
一方で、非特許文献３では、Ｓｉ層のエッチングにハロゲンガスを用い、ＳｉＯ２層のエッチングにフルオロカーボン系ガスを用いているため、各層のエッチングの切り替えには、チャンバーの真空引きを行う必要があり、多数の作業が必要であり、工程が煩雑である上に時間がかかった。
本発明のエッチング方法は、ＳｉＮのエッチング速度に対するＳｉＯｘのエッチング速度（ＳｉＮ／ＳｉＯｘ比）を０．９０以上１．５未満の間で任意に制御でき、かつマスクに対しても高い選択性を有するエッチングを行うことができる。そのため、本発明のエッチング方法を、三次元ＮＡＮＤフラッシュメモリを製造する過程において、ＳｉＮとＳｉＯｘの交互積層膜に、アスペクト比２０を超える貫通孔を形成する工程に使用することができる。
なお、本発明のエッチング方法により、ＳｉＮ層とＳｉＯｘ層からなる積層膜に貫通孔を形成した後に、貫通孔の側壁などに堆積したＣｘＦｙなどから生成した反応性生成物や、マスクを除去するため、酸素ガスを含む処理ガスから生成されたプラズマでアッシングするアッシング工程を行ってもよい。
以下に本発明の実施例を比較例とともに挙げるが、本発明は以下の実施例に制限されるものではない。
［実施例１］
（エッチング工程）
図３は、実施例・比較例で用いた反応装置１０の概略図である。チャンバー１１内には、試料１８を保持する機能を有しステージとしても機能する下部電極１４と、上部電極１５と、圧力計１２が設置されている。また、チャンバー１１上部には、ガス導入口１６が接続されている。チャンバー１１内は圧力を調整可能であると共に、高周波電源（１３．５６ＭＨｚ）１３によりドライエッチング剤を励起させることができる。これにより、下部電極１４上に設置した試料１８に対し励起させたドライエッチング剤を接触させ、試料１８をエッチングすることができる。ドライエッチング剤を導入した状態で、高周波電源１３から高周波電力を印加すると、プラズマ中のイオンと電子の移動速度の差から、上部電極１５と下部電極１４の間にバイアス電圧と呼ばれる直流電圧が発生させることができるように構成されている。チャンバー１１内のガスはガス排出ライン１７を経由して排出される。
試料１８として、ＳｉＮ層を有するシリコンウエハＡ、および、ＳｉＯ２層を有するシリコンウエハＢをステージ上に設置した。ＳｉＮ層やＳｉＯ２層は、ＣＶＤ法により作製した。
ここに、エッチング剤として、Ｃ３Ｈ２Ｆ４（ＨＦＯ−１２３４ｚｅ（Ｅ））、Ｃ３Ｆ６、Ｏ２およびＡｒをそれぞれ、総流量に対して１０体積％、１体積％、６体積％、８３体積％で混合し、合計１００ｓｃｃｍとして、流通させ高周波電力を４００Ｗで印加してエッチング剤をプラズマ化させることにより、エッチングを行った。なお、バイアス電圧は５００Ｖである。
シリコンウエハＡのＳｉＮ層、シリコンウエハＢのＳｉＯ２層の、エッチング前後の厚さの変化からエッチング速度を求めた。
［実施例２］
エッチング剤として、Ｃ３Ｈ２Ｆ４（ＨＦＯ−１２３４ｚｅ（Ｅ））、Ｃ３Ｆ６（ヘキサフルオロプロペン）、Ｏ２およびＡｒをそれぞれ、総流量に対して１０体積％、３体積％、６体積％、８１体積％で混合した以外は実施例１と同じ条件でエッチングを行った。
［実施例３］
エッチング剤として、Ｃ３Ｈ２Ｆ４（ＨＦＯ−１２３４ｚｅ（Ｅ））、Ｃ３Ｆ６、Ｏ２およびＡｒをそれぞれ、総流量に対して１０体積％、５体積％、６体積％、７９体積％で混合した以外は実施例１と同じ条件でエッチングを行った。
［実施例４］
エッチング剤として、Ｃ３Ｈ２Ｆ４（ＨＦＯ−１２３４ｚｅ（Ｅ））、ｃ−Ｃ５Ｆ８（オクタフルオロシクロペンテン）、Ｏ２およびＡｒをそれぞれ、総流量に対して１０体積％、１体積％、６体積％、８３体積％で混合した以外は実施例１と同じ条件でエッチングを行った。
［実施例５］
エッチング剤として、Ｃ３Ｈ２Ｆ４（ＨＦＯ−１２３４ｚｅ（Ｅ））、ｃ−Ｃ５Ｆ８、Ｏ２およびＡｒをそれぞれ、総流量に対して１０体積％、３体積％、９体積％、７８体積％で混合した以外は実施例１と同じ条件でエッチングを行った。
［実施例６］
エッチング剤として、Ｃ３Ｈ２Ｆ４（ＨＦＯ−１２３４ｚｅ（Ｅ））、Ｃ４Ｆ６（ヘキサフルオロ−１，３−ブタジエン）、Ｏ２およびＡｒをそれぞれ、総流量に対して１０体積％、１体積％、６体積％、８３体積％で混合した以外は実施例１と同じ条件でエッチングを行った。
［実施例７］
エッチング剤として、Ｃ３Ｈ２Ｆ４（ＨＦＯ−１２３４ｚｅ（Ｅ））、Ｃ４Ｆ６、Ｏ２およびＡｒをそれぞれ、総流量に対して１０体積％、３体積％、９体積％、７８体積％で混合した以外は実施例１と同じ条件でエッチングを行った。
［実施例８］
エッチング剤として、Ｃ３Ｈ２Ｆ４（ＨＦＯ−１２３４ｚｅ（Ｅ））、Ｃ４Ｆ６、Ｏ２およびＡｒをそれぞれ、総流量に対して５体積％、１０体積％、６体積％、７９体積％で混合した以外は実施例１と同じ条件でエッチングを行った。
［比較例１］
エッチング剤として、Ｃ３Ｈ２Ｆ４（ＨＦＯ−１２３４ｚｅ（Ｅ））、Ｏ２およびＡｒをそれぞれ、総流量に対して１０体積％、６体積％、８４体積％で混合し、不飽和パーフルオロカーボンを加えなかった以外は実施例１と同じ条件でエッチングを行った。
［比較例２］
エッチング剤として、Ｃ３Ｈ２Ｆ４（ＨＦＯ−１２３４ｚｅ（Ｅ））、ｃ−Ｃ４Ｆ８（オクタフルオロシクロブタン）、Ｏ２およびＡｒをそれぞれ、総流量に対して１０体積％、３体積％、９体積％、７８体積％で混合した以外は実施例１と同じ条件でエッチングを行った。
［比較例３］
エッチング剤として、Ｃ３Ｈ２Ｆ４（ＨＦＯ−１２３４ｚｅ（Ｅ））、Ｃ２Ｆ６（ヘキサフルオロエタン）、Ｏ２およびＡｒをそれぞれ、総流量に対して１０体積％、３体積％、９体積％、７８体積％で混合した以外は実施例１と同じ条件でエッチングを行った。
［比較例４］
エッチング剤として、Ｃ３Ｈ２Ｆ４（ＨＦＯ−１２３４ｚｅ（Ｅ））、Ｃ３Ｆ８（オクタフルオロプロパン）、Ｏ２およびＡｒをそれぞれ、総流量に対して１０体積％、３体積％、９体積％、７８体積％で混合した以外は実施例１と同じ条件でエッチングを行った。
［比較例５］
エッチング剤として、Ｃ３Ｈ２Ｆ４（ＨＦＯ−１２３４ｚｅ（Ｅ））、Ｃ３Ｆ６、Ｏ２およびＡｒをそれぞれ、総流量に対して１体積％、１１体積％、６体積％、８２体積％で混合した以外は実施例１と同じ条件でエッチングを行った。
［比較例６］
エッチング剤として、Ｃ３Ｆ６、Ｏ２およびＡｒをそれぞれ、総流量に対して１０体積％、６体積％、８４体積％で混合した以外は実施例１と同じ条件でエッチングを行った。
［比較例７］
エッチング剤として、Ｃ３Ｈ２Ｆ４（ＨＦＯ−１２３４ｚｅ（Ｅ））、ＴＦＰｙ（３，３，３−トリフルオロプロピン）、Ｏ２およびＡｒをそれぞれ、総流量に対して１０体積％、３体積％、９体積％、７８体積％で混合した以外は実施例１と同じ条件でエッチングを行った。
各実施例・比較例の結果を表１に記載した。表１中のエッチング速度比は、ＳｉＮのエッチング速度に対するＳｉＯｘのエッチング速度比（ＳｉＮ／ＳｉＯｘ比）であり、エッチング速度比はＳｉＯｘのエッチング速度に対するレジストのエッチング速度の選択比（ＳｉＯｘ／レジスト比）である。
Figure 0006327295
少なくともＣ３Ｈ２Ｆ４とＣｘＦｙで表される不飽和パーフルオロカーボンを含み、１，３，３，３−テトラフルオロプロペンと、前記不飽和パーフルオロカーボンの混合比が、体積比で１：０．１〜１０の範囲であるドライエッチング剤を用いた各実施例では、ＳｉＯｘに対するＳｉＮのエッチング速度比は０．９０以上１．５未満であり、レジストとの選択比も未添加の場合に比べて同等以上であった。このドライエッチング方法により、ＳｉＮ層の過剰なエッチングを抑えつつ、ＳｉＯｘおよびＳｉＮからなる積層膜の異方性エッチングが可能となる。また、実施例６〜８などから明らかな通り、Ｃ３Ｈ２Ｆ４と不飽和パーフルオロカーボンの比率を調整することで、ＳｉＯｘに対するＳｉＮのエッチング速度比を制御することができる。
一方で、比較例１においては、ＣｘＦｙで表される不飽和パーフルオロカーボンを含まないため、ＳｉＮエッチング速度が高すぎ、ＳｉＮエッチング速度とＳｉＯｘエッチング速度の比は１．６３であった。また、比較例２、３、および４においては、添加ガスとして二重結合を有しない飽和パーフルオロカーボンを使用している。その結果ＳｉＮエッチング速度とＳｉＯｘエッチング速度の比は１．５以上であるとともに、未添加の場合に比べてレジストとの選択性も悪化している。このような飽和パーフルオロカーボンの場合には、プラズマ中に含まれるＣＦ３ラジカルの割合が相対的に大きくなり、重合性の高いＣＦ２やＣ２Ｆ４といったラジカルの割合が相対的に小さいと考えられる。そのため、ＳｉＮやレジスト上への重合膜の付着が少なくなり、ＳｉＮおよびレジストに対する保護効果が効果的に現れなかったものと考えられる。そのため、ＳｉＮとＳｉＯｘの積層膜に比較例１〜４を適用すると、ＳｉＮ層の水平方向へのエッチングが進み、積層膜の構造崩壊を引き起こす可能性がある。また、比較例２〜４は、レジストとのエッチング選択比が悪化したため、アスペクト比２０以上の高アスペクト比の貫通孔を形成することが困難となる。
図４（ａ）、（ｂ）は、添加ガスのない比較例１と、添加ガスの量が３体積％であるがガスの種類が異なる、実施例２、５、７、比較例２、３、４、７のＳｉＮ／ＳｉＯｘエッチング速度比とエッチング選択比（ＳｉＯｘ／レジスト）を示す図である。図４（ａ）に示すように、ＳｉＮ／ＳｉＯｘエッチング速度比は、二重結合を有する不飽和パーフルオロカーボンであるＣ３Ｆ６、Ｃ５Ｆ８、Ｃ４Ｆ６を添加した場合に、無添加の場合よりも低くすることができるが、二重結合を有しない飽和パーフルオロカーボンであるｃ−Ｃ４Ｆ８、Ｃ２Ｆ６、Ｃ３Ｆ８を添加した場合や、三重結合を有するが水素を有するＴＦＰｙを添加した場合は、無添加の場合とほぼ同等であった。また、図４（ｂ）に示すように、エッチング選択比（ＳｉＯｘ／レジスト）は、二重結合を有する不飽和パーフルオロカーボンであるＣ３Ｆ６、Ｃ５Ｆ８を添加したときは無添加の場合よりも顕著に向上し、Ｃ４Ｆ６を添加した場合も多少の向上が見られたが、二重結合を有しない飽和パーフルオロカーボンであるｃ−Ｃ４Ｆ８、Ｃ２Ｆ６、Ｃ３Ｆ８を添加した場合はむしろ無添加の場合より選択比は低下し、三重結合を有するが水素を有するＴＦＰｙを添加した場合は、選択比が大きく向上した。
これらの通り、不飽和結合を有しない飽和パーフルオロカーボンは、ＳｉＮやレジスト上への保護膜の付着が少なく、保護効果が効果的に現れないが、二重結合や三重結合を有するフルオロカーボンは、プラズマ中で高分子化して保護膜を形成し、ＳｉＮやレジストのエッチングを抑制することができた。しかし、水素を含むフルオロカーボン（主エッチングガスのＣ３Ｆ４Ｈ２やＴＦＰｙなど）は、ＳｉＮエッチング用の活性種をより多く生成するため、ＳｉＮエッチング速度を抑制することができなかった。レジスト選択比をさらに向上させることができる上、ＳｉＮエッチング速度を抑制できる添加ガスは、不飽和結合を有し、水素を有しない不飽和パーフルオロカーボンであった。
比較例５においては、ＣｘＦｙで表される不飽和パーフルオロカーボンがＣ３Ｈ２Ｆ４に対して１０を超える比率で添加しており、ＳｉＮエッチング速度が低下しすぎ、ＳｉＮエッチング速度とＳｉＯｘエッチング速度の比は０．８９となっており、未添加の場合に比べてレジストとの選択性も悪化している。
比較例６においては、Ｃ３Ｆ６のみ、すなわち不飽和パーフルオロカーボンのみを用いたため、ＳｉＮエッチング速度が遅く、ＳｉＮエッチング速度とＳｉＯｘエッチング速度の比は０．８５となっている。そのため、ＳｉＮ層とＳｉＯｘ層の積層膜に比較例６を適用しても、ＳｉＮ層にガス由来の堆積物が堆積し、貫通孔を形成できないと考えられる。
比較例７においては、水素原子を含み、三重結合を持つＴＦＰｙを添加したが、ＳｉＯｘ／レジストのエッチング選択比は大きく向上したが、ＳｉＮ／ＳｉＯｘエッチング速度比は比較例１と余り変わらなかった。すなわち、ＴＦＰｙに由来する保護膜は、主にレジスト上に形成されたが、ＳｉＮ層にはほとんど形成されていないと考えられる。
本発明は、半導体製造プロセスにおいて、三次元的に集積されたＮＡＮＤフラッシュメモリ等の素子への配線形成に有効である。
１ ＳｉＮ層
２ ＳｉＯｘ層
３ マスク
４ 基板
５ 貫通孔
１０ 反応装置
１１ チャンバー
１２ 圧力計
１３ 高周波電源
１４ 下部電極
１５ 上部電極
１６ ガス導入口
１７ 排ガスライン
１８ 試料

Claims (12)

  1. 基板上に形成されたシリコン酸化物層とシリコン窒化物層の積層膜に対して、前記積層膜上に形成された所定の開口パターンを有するマスクを介して、ドライエッチング剤をプラズマ化し、５００Ｖ以上のバイアス電圧を印加したエッチングを行い、該層に対して垂直方向の貫通孔を形成するドライエッチング方法であって、
    前記ドライエッチング剤が、少なくとも、Ｃ３Ｈ２Ｆ４と、ＣｘＦｙ（ｘ＝２〜５の整数、ｙ＝２、４、６、８、または１０、ｙ≦２ｘ）で表される不飽和パーフルオロカーボンと、酸化性ガスと、を含み、
    前記ドライエッチング剤に含まれる前記不飽和パーフルオロカーボンの体積が、前記ドライエッチング剤に含まれる前記Ｃ３Ｈ２Ｆ４の体積の０．１〜１０倍の範囲であることを特徴とするドライエッチング方法。
  2. 前記不飽和パーフルオロカーボンが、Ｃ３Ｆ６、Ｃ４Ｆ６、Ｃ４Ｆ８及びＣ５Ｆ８からなる群より選ばれる少なくともひとつであることを特徴とする請求項１に記載のドライエッチング方法。
  3. 前記ドライエッチング剤中の前記不飽和パーフルオロカーボンとＣ３Ｈ２Ｆ４の濃度の合計が、５体積％以上であることを特徴とする請求項１又は２に記載のドライエッチング方法。
  4. 前記酸化性ガスが、Ｏ２、Ｏ３、ＣＯ、ＣＯ２、ＣＯＣｌ２、ＣＯＦ２及びＮＯ２からなる群より選ばれる少なくともひとつであることを特徴とする請求項１から３のいずれか１項に記載のドライエッチング方法。
  5. 前記ドライエッチング剤が、さらに不活性ガスを含み、
    前記不活性ガスがＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ及びＮ２からなる群より選ばれる少なくともひとつであることを特徴とする請求項１から４のいずれか１項に記載のドライエッチング方法。
  6. 前記ドライエッチング剤が、Ｃ３Ｈ２Ｆ４と、前記不飽和パーフルオロカーボンと、前記酸化性ガスと、前記不活性ガスのみからなることを特徴とする請求項５に記載のドライエッチング方法。
  7. Ｃ３Ｈ２Ｆ４が１，３，３，３−テトラフルオロプロペンであることを特徴とする請求項１から６のいずれか１項に記載のドライエッチング方法。
  8. 前記マスクがアモルファスカーボンからなることを特徴とする請求項１から７のいずれか１項に記載のドライエッチング方法。
  9. 前記貫通孔の形成の後半では、前記ドライエッチング剤に含まれる前記不飽和パーフルオロカーボンの量を、前記貫通孔の形成の前半での量に比べて増やすことを特徴とする請求項１から８のいずれか１項に記載のドライエッチング方法。
  10. 前記シリコン酸化物層をエッチングする際に、前記ドライエッチング剤に含まれる前記不飽和パーフルオロカーボンの量を、前記シリコン窒化物層をエッチングする際の量に比べて増やすことを特徴とする請求項１から８のいずれか１項に記載のドライエッチング方法。
  11. 基板上に形成されたシリコン酸化物層とシリコン窒化物層の積層膜に対して、前記積層膜上に形成された所定の開口パターンを有するマスクを介して、ドライエッチング剤をプラズマ化し、５００Ｖ以上のバイアス電圧を印加したエッチングを行い、該層に対して垂直方向の貫通孔を形成するドライエッチング方法であって、
    前記貫通孔の形成の前半に、Ｃ３Ｈ２Ｆ４と酸化性ガスとを含み、ＣｘＦｙ（ｘ＝２〜５の整数、ｙ＝２、４、６、８、または１０、ｙ≦２ｘ）で表される不飽和パーフルオロカーボンを実質的に含まない第１のドライエッチング剤を供給する第１のドライエッチング工程を行い、
    前記貫通孔の形成の後半に、Ｃ３Ｈ２Ｆ４と、ＣｘＦｙ（ｘ＝２〜５の整数、ｙ＝２、４、６、８、または１０、ｙ≦２ｘ）で表される不飽和パーフルオロカーボンと、酸化性ガスと、を含む第２のドライエッチング剤を供給する第２のドライエッチング工程を行うことを特徴とし、
    前記第２のドライエッチング剤に含まれる前記不飽和パーフルオロカーボンの体積が、前記ドライエッチング剤に含まれる前記Ｃ３Ｈ２Ｆ４の体積の０．１〜１０倍の範囲であるドライエッチング方法。
  12. 基板上に形成されたシリコン酸化物層とシリコン窒化物層の積層膜に対して、前記積層膜上に形成された所定の開口パターンを有するマスクを介して、ドライエッチング剤をプラズマ化し、５００Ｖ以上のバイアス電圧を印加したエッチングを行い、該層に対して垂直方向の貫通孔を形成するドライエッチング方法であって、
    前記シリコン窒化物層をエッチングする際に、Ｃ３Ｈ２Ｆ４と酸化性ガスとを含み、ＣｘＦｙ（ｘ＝２〜５の整数、ｙ＝２、４、６、８、または１０、ｙ≦２ｘ）で表される不飽和パーフルオロカーボンを実質的に含まない第１のドライエッチング剤を供給する第１のドライエッチング工程を行い、
    前記シリコン酸化物層をエッチングする際に、少なくとも、Ｃ３Ｈ２Ｆ４と、ＣｘＦｙ（ｘ＝２〜５の整数、ｙ＝２、４、６、８、または１０、ｙ≦２ｘ）で表される不飽和パーフルオロカーボンと、酸化性ガスと、を含む第２のドライエッチング剤を供給する第２のドライエッチング工程を行い、
    前記第２のドライエッチング剤に含まれる前記不飽和パーフルオロカーボンの体積が、前記ドライエッチング剤に含まれる前記Ｃ３Ｈ２Ｆ４の体積の０．１〜１０倍の範囲であることを特徴とするドライエッチング方法。
JP2016128449A 2015-08-12 2016-06-29 ドライエッチング方法 Active JP6327295B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015159517 2015-08-12
JP2015159517 2015-08-12
JP2015172721 2015-09-02
JP2015172721 2015-09-02

Publications (3)

Publication Number Publication Date
JP2017050529A JP2017050529A (ja) 2017-03-09
JP2017050529A5 JP2017050529A5 (ja) 2018-03-01
JP6327295B2 true JP6327295B2 (ja) 2018-05-23

Family

ID=57983063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016128449A Active JP6327295B2 (ja) 2015-08-12 2016-06-29 ドライエッチング方法

Country Status (6)

Country Link
US (1) US10741406B2 (ja)
JP (1) JP6327295B2 (ja)
KR (1) KR102090650B1 (ja)
CN (2) CN107924837B (ja)
TW (1) TWI648783B (ja)
WO (1) WO2017026197A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476122B2 (en) 2019-10-18 2022-10-18 Kioxia Corporation Plasma etching method and plasma etching apparatus

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110546743B (zh) * 2017-06-08 2023-03-24 昭和电工株式会社 蚀刻方法
JP6896522B2 (ja) * 2017-06-27 2021-06-30 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード エッチング方法およびプラズマエッチング用材料
CN107665829B (zh) * 2017-08-24 2019-12-17 长江存储科技有限责任公司 晶圆混合键合中提高金属引线制程安全性的方法
US11075084B2 (en) * 2017-08-31 2021-07-27 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Chemistries for etching multi-stacked layers
KR102623767B1 (ko) * 2017-09-01 2024-01-10 도쿄엘렉트론가부시키가이샤 에칭 방법
JP7181734B2 (ja) * 2017-09-01 2022-12-01 東京エレクトロン株式会社 エッチング方法
JP2019050305A (ja) 2017-09-11 2019-03-28 東芝メモリ株式会社 プラズマエッチング方法、及び、半導体装置の製造方法
US11114305B2 (en) 2017-11-02 2021-09-07 Showa Denko K.K. Etching method and semiconductor manufacturing method
JP7158252B2 (ja) * 2018-02-15 2022-10-21 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US10811275B2 (en) * 2018-02-15 2020-10-20 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
KR20200123481A (ko) * 2018-03-16 2020-10-29 램 리써치 코포레이션 유전체들의 고 종횡비 피처들의 플라즈마 에칭 화학물질들
US20190362983A1 (en) * 2018-05-23 2019-11-28 Applied Materials, Inc. Systems and methods for etching oxide nitride stacks
TWI804638B (zh) * 2018-06-22 2023-06-11 日商關東電化工業股份有限公司 使用含硫原子之氣體分子之電漿蝕刻方法
KR102272823B1 (ko) * 2018-07-30 2021-07-02 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
WO2020028119A1 (en) * 2018-07-31 2020-02-06 Lam Research Corporation Non-selective and selective etching through alternating layers of materials
JP7030648B2 (ja) * 2018-08-09 2022-03-07 キオクシア株式会社 半導体装置の製造方法およびエッチングガス
JP2020068221A (ja) * 2018-10-22 2020-04-30 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP6778822B2 (ja) * 2018-10-26 2020-11-04 株式会社日立ハイテク プラズマ処理方法
SG11202103688YA (en) * 2018-11-02 2021-05-28 Central Glass Co Ltd Dry etching method
US10593518B1 (en) * 2019-02-08 2020-03-17 Applied Materials, Inc. Methods and apparatus for etching semiconductor structures
WO2020172208A1 (en) * 2019-02-20 2020-08-27 Tokyo Electron Limited Method for selective etching at an interface between materials
JP2020141033A (ja) * 2019-02-27 2020-09-03 東京エレクトロン株式会社 堆積処理方法及びプラズマ処理装置
US20220157614A1 (en) * 2019-03-22 2022-05-19 Central Glass Company, Limited Dry Etching Method and Method for Producing Semiconductor Device
JP7277225B2 (ja) * 2019-04-08 2023-05-18 東京エレクトロン株式会社 エッチング方法、及び、プラズマ処理装置
DE102019114980A1 (de) 2019-06-04 2020-12-10 Technische Universität Bergakademie Freiberg Verbindungen zur Behandlung von Nitrid-Keramiken
JP7390134B2 (ja) * 2019-08-28 2023-12-01 東京エレクトロン株式会社 エッチング処理方法およびエッチング処理装置
CN110544627A (zh) * 2019-09-12 2019-12-06 长江存储科技有限责任公司 高深宽比开口的刻蚀方法及刻蚀气体
CN112786441A (zh) 2019-11-08 2021-05-11 东京毅力科创株式会社 蚀刻方法及等离子体处理装置
US11456180B2 (en) 2019-11-08 2022-09-27 Tokyo Electron Limited Etching method
EP4050641A4 (en) 2019-11-08 2023-12-13 Tokyo Electron Limited ENGRAVING PROCESS
SG10202010798QA (en) * 2019-11-08 2021-06-29 Tokyo Electron Ltd Etching method and plasma processing apparatus
CN111154490A (zh) * 2020-01-02 2020-05-15 长江存储科技有限责任公司 刻蚀气体、刻蚀方法及3d存储器件制造方法
US20220115239A1 (en) * 2020-04-10 2022-04-14 Hitachi High-Tech Corporation Etching method
US11373877B2 (en) 2020-04-13 2022-06-28 Applied Materials, Inc. Methods and apparatus for in-situ protection liners for high aspect ratio reactive ion etching
US11688609B2 (en) * 2020-05-29 2023-06-27 Tokyo Electron Limited Etching method and plasma processing apparatus
JP2022159653A (ja) * 2021-04-05 2022-10-18 東京エレクトロン株式会社 エッチング方法及びエッチング処理装置
WO2022234648A1 (ja) * 2021-05-07 2022-11-10 東京エレクトロン株式会社 エッチング方法
KR20240006488A (ko) * 2021-05-07 2024-01-15 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
US20230094212A1 (en) * 2021-09-30 2023-03-30 Tokyo Electron Limited Plasma etch process for fabricating high aspect ratio (har) features
WO2024009815A1 (ja) * 2022-07-08 2024-01-11 東京エレクトロン株式会社 基板処理方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322695B1 (ko) 1995-03-20 2002-05-13 윤종용 강유전성캐패시터의제조방법
US6183655B1 (en) * 1997-09-19 2001-02-06 Applied Materials, Inc. Tunable process for selectively etching oxide using fluoropropylene and a hydrofluorocarbon
KR100338808B1 (ko) 2000-03-10 2002-05-31 윤종용 이리듐(Ｉｒ) 전극의 건식 식각방법
JP2003086568A (ja) 2001-09-10 2003-03-20 Tokyo Electron Ltd エッチング方法
US20050103441A1 (en) 2001-11-14 2005-05-19 Masanobu Honda Etching method and plasma etching apparatus
WO2003043072A1 (fr) * 2001-11-14 2003-05-22 Tokyo Electron Limited Procede de gravure et appareil de gravure par plasma
US7547635B2 (en) * 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics
US20070105295A1 (en) * 2005-11-08 2007-05-10 Dongbuanam Semiconductor Inc. Method for forming lightly-doped-drain metal-oxide-semiconductor (LDD MOS) device
TWI455203B (zh) 2007-05-03 2014-10-01 Lam Res Corp 開孔之硬遮罩及藉由開孔之硬遮罩施行之蝕刻輪廓控制
JP5131436B2 (ja) * 2007-05-31 2013-01-30 日本ゼオン株式会社 エッチング方法
WO2009085672A2 (en) 2007-12-21 2009-07-09 Lam Research Corporation Fabrication of a silicon structure and deep silicon etch with profile control
JP2011124239A (ja) * 2008-03-31 2011-06-23 Daikin Industries Ltd ドライエッチングガス及びそれを用いたドライエッチング方法
JP2011009556A (ja) * 2009-06-26 2011-01-13 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置
CN102741987B (zh) * 2010-02-01 2016-03-02 中央硝子株式会社 干蚀刻剂以及使用其的干蚀刻方法
TWI442866B (zh) 2010-02-01 2014-06-21 Hon Hai Prec Ind Co Ltd 框架結構
JP5434970B2 (ja) * 2010-07-12 2014-03-05 セントラル硝子株式会社 ドライエッチング剤
US9296947B2 (en) * 2011-03-29 2016-03-29 Zeon Corporation Plasma etching gas and plasma etching method
JP2013030531A (ja) * 2011-07-27 2013-02-07 Central Glass Co Ltd ドライエッチング剤
KR20130057670A (ko) * 2011-11-24 2013-06-03 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US9304260B2 (en) 2012-07-02 2016-04-05 Lumenis Ltd. Optical fiber tip attachment
KR102149718B1 (ko) * 2012-11-01 2020-08-31 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치
JP6267953B2 (ja) * 2013-12-19 2018-01-24 東京エレクトロン株式会社 半導体装置の製造方法
JP6745199B2 (ja) 2016-06-10 2020-08-26 東京エレクトロン株式会社 銅層をエッチングする方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476122B2 (en) 2019-10-18 2022-10-18 Kioxia Corporation Plasma etching method and plasma etching apparatus

Also Published As

Publication number Publication date
TWI648783B (zh) 2019-01-21
KR20180030145A (ko) 2018-03-21
JP2017050529A (ja) 2017-03-09
US20180204728A1 (en) 2018-07-19
KR102090650B1 (ko) 2020-03-18
CN114512399A (zh) 2022-05-17
CN107924837B (zh) 2022-02-01
WO2017026197A1 (ja) 2017-02-16
US10741406B2 (en) 2020-08-11
TW201709321A (zh) 2017-03-01
CN107924837A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
JP6327295B2 (ja) ドライエッチング方法
US9728422B2 (en) Dry etching method
JP6811284B2 (ja) ３ｄ ｎａｎｄフラッシュメモリの製造方法
TWI491711B (zh) Dry etchant
JP6544215B2 (ja) ドライエッチング方法
JP6788177B2 (ja) ドライエッチング方法、ドライエッチング剤及び半導体装置の製造方法
TWI491710B (zh) Dry etchants and dry etching methods using them
JP7507095B2 (ja) ドライエッチング方法
JP6989770B2 (ja) ドライエッチング剤、ドライエッチング方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180116

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180116

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180402

R150 Certificate of patent or registration of utility model

Ref document number: 6327295

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250