JP7029683B2 - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP7029683B2 JP7029683B2 JP2020133236A JP2020133236A JP7029683B2 JP 7029683 B2 JP7029683 B2 JP 7029683B2 JP 2020133236 A JP2020133236 A JP 2020133236A JP 2020133236 A JP2020133236 A JP 2020133236A JP 7029683 B2 JP7029683 B2 JP 7029683B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- circuit
- band
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title description 9
- 238000006243 chemical reaction Methods 0.000 claims description 45
- 230000003321 amplification Effects 0.000 description 180
- 238000003199 nucleic acid amplification method Methods 0.000 description 180
- 230000001629 suppression Effects 0.000 description 47
- 238000010586 diagram Methods 0.000 description 29
- 101100168116 Magnaporthe oryzae (strain 70-15 / ATCC MYA-4617 / FGSC 8958) CON7 gene Proteins 0.000 description 24
- 230000000875 corresponding effect Effects 0.000 description 18
- 238000012545 processing Methods 0.000 description 18
- 101100168115 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) con-6 gene Proteins 0.000 description 16
- 238000000034 method Methods 0.000 description 15
- 101100168117 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) con-8 gene Proteins 0.000 description 14
- 230000004048 modification Effects 0.000 description 14
- 238000012986 modification Methods 0.000 description 14
- 230000008859 change Effects 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 12
- 238000001514 detection method Methods 0.000 description 9
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical compound [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000011780 sodium chloride Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 102000003712 Complement factor B Human genes 0.000 description 1
- 108090000056 Complement factor B Proteins 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
がオフする。時刻t2においてSEL信号をハイレベルにすることにより、SELトランジスタがオンし、リセット電圧が出力される。SELトランジスタがオンするとき、リセット電圧にはkTCノイズが含まれるので、時間的な揺らぎが信号内に生じる。その後、時刻t3においてTX信号をハイレベルにして、TXトランジスタをオンする。これにより、PD部に蓄積された信号電荷が、FDに転送される。次に時刻t4において、TX信号をローレベルにしてTXトランジスタをオフする。これにより、信号電圧が確定される。確定された信号電圧は、リセット電圧を基準として、蓄積された信号電荷に応じた電圧だけ変化した信号となる。そのため、後段回路において、リセット電圧と信号電圧との差分をとることにより、kTCノイズをキャンセルし、蓄積された信号電荷に応じた電圧だけを検出できる。
。そして、信号電圧とリセット電圧との差分が取得される。
入射光を光電変換する光電変換部と、光電変換部の信号を検出する信号検出回路と、を含む単位画素セルを備え、信号検出回路は、光電変換部の信号を増幅する第1のトランジスタと、第1のトランジスタの出力を選択的に外部に出力する第2のトランジスタと、光電変換部の信号を第1のトランジスタを介さずに負帰還するフィードバック回路と、を有する、撮像装置。
第1のトランジスタは、フィードバック回路の帰還経路の外に配置されている、項目1に記載の撮像装置。
入射光を光電変換する光電変換部と、光電変換部の信号を検出する信号検出回路と、を含む単位画素セルを備え、信号検出回路は、光電変換部の信号を増幅する第1のトランジスタと、第1のトランジスタの出力を選択的に外部に出力する第2のトランジスタと、光電変換部の信号を第1のトランジスタを介して負帰還するフィードバック回路と、を有する、撮像装置。
第1のトランジスタは、フィードバック回路の帰還経路に配置されている、項目3に記載の撮像装置。
第1のトランジスタの出力側に定電流源が接続されている、項目3または4に記載の撮像装置。
光電変換部の信号を初期化するリセットトランジスタをさらに備える、項目1から5のいずれかに記載の撮像装置。
信号検出回路は、フィードバック回路が有効である第1の期間と、フィードバック回路が無効である第2の期間との間で増幅率を切り替える、項目1から5のいずれかに記載の撮像装置。
リセットトランジスタは、フィードバック回路のループの一部を形成する、項目6に記載の撮像装置。
リセットトランジスタは、負帰還トランジスタである、項目8に記載の撮像装置。
光電変換部と基準電圧との間に、互いに直列に接続された第1および第2の容量素子をさらに備える、項目1から9のいずれかに記載の撮像装置。
フィードバック回路は、第1の容量素子を介して形成される、項目10に記載の撮像装置。
第2の容量素子の容量は、第1の容量素子の容量よりも大きい、項目10に記載の撮像装置。
リセットトランジスタの一端は、フィードバック回路のループの一部を形成せずに光電変換部に接続されている、項目6に記載の撮像装置。
リセットトランジスタの他の一端は、第1のトランジスタの出力に接続されている、項目6に記載の撮像装置。
号の変化を小さくすることができるので、より高速なノイズ抑制が可能となる。
フィードバック回路の帯域を制御する帯域制御トランジスタをさらに備え、
帯域制御トランジスタは、フィードバック回路のループの一部を形成し、
リセットトランジスタの他の一端は、帯域制御トランジスタ接続されている、項目6に記載の撮像装置。
第2のトランジスタに接続された信号読み出しラインをさらに備え、
第2のトランジスタは、
第1のトランジスタの出力と、信号読み出しラインと、を電気的に切断する第1の期間と、
第1のトランジスタの出力と、信号読み出しラインと、を電気的に接続する第2の期間と、
を有する、項目1から5のいずれかに記載の撮像装置。
フィードバック回路の帯域を制御する帯域制御トランジスタをさらに備え、
帯域制御トランジスタは、任意の第1の帯域から、任意の第2の帯域まで、連続的に変化するように制御されることを特徴とする、項目1から5のいずれかに記載の撮像装置。
項目1から17のいずれかに記載の撮像装置と、
撮像装置に被写体像を結像する光学系と、
撮像装置からの出力信号を処理する信号処理部と、
を備える、カメラシステム。
わせて用いても構わない。
図3から図8を参照して、本実施形態に係る撮像装置100の、構造、機能および駆動方法を説明する。本実施形態に係る撮像装置100は、3つのトランジスタを含む読み出し回路50Aを備えている。
まず、図3を参照しながら、撮像装置100の構造を説明する。
ら信号を読み出し、水平共通信号線180に信号を出力する。
スイッチ素子12を含む切替回路20と、を有している。読み出し回路50A内のトランジスタはNMOSトランジスタであるとする。以下、読み出し回路50Aの電気的な接続関係を説明する。
次に、図7を参照しながら、読み出し回路50Aの動作フローを説明する。
時刻t1において、選択制御信号線CON7の電圧はローレベルである。従って、第1の選択トランジスタ500はオフ状態であり、第1の増幅トランジスタ200と信号読み出しライン7とは電気的に分離されている。また、時刻t1において、帯域制御信号線CON1の電圧をハイレベルにして、第1の帯域制御トランジスタ300をオン状態にする。また、時刻t1においては、切替回路20の第1のスイッチ素子11はオン状態となっており、第1の増幅トランジスタ200のソースおよびドレインの他方には電圧Va1(例えばGND)が印加されている。これにより、FDの電圧は、リセット電圧VRSTと等しくなる。
次に、時刻t2から時刻t4の期間では、帯域制御信号線CON1の電圧を、ハイレベルとローレベルとの間、例えば中間の電圧に設定する。その場合、第1の帯域制御トランジスタ300の動作帯域は、第1の帯域よりも狭い第2の帯域となる。第2の帯域は、ゲート電圧が中間の電圧であるときの、第1の帯域制御トランジスタ300の動作帯域を意味する。
れる。
00程度の数値に設定され得る。
時刻t5において、選択制御信号線CON7の電圧をハイレベルにして第1の選択トランジスタ500をオンにする。また、第1の増幅トランジスタ200のソースおよびドレインの他方の電圧がVa2(例えばVDD)になるように、切替回路20を制御する。すなわち、第2のスイッチ素子12がオンになり、第1の増幅トランジスタ200のソースおよびドレインの他方には、電圧Va2が印加される。この状態においては、第1の増幅トランジスタ200と定電流源6とがソースフォロア回路を形成する。そして、信号読み出しライン7は、FDに蓄積された信号電荷に応じた電圧となる。そのとき、ソースフロア回路の増幅率は1倍程度である。
み出しライン7に出力される。従って、本実施形態によれば、ランダムノイズが抑制された良好な画像データを取得することができる。
図9から図17を参照して、本実施形態に係る撮像装置100の構造、機能および駆動方法を説明する。本実施形態による撮像装置100は、4つのトランジスタを含む読み出し回路50Bを備えている点で、第1の実施形態と異なる。
本実施形態による撮像装置100は、第1の実施形態と同様に、2次元に配列された複数の単位画素セル110Bと、周辺回路とを備えている。単位画素セル110Bは、各種の制御線を介して周辺回路に接続されている。
tor Semiconductorl)容量であってもよい。
決定される。例えば、選択制御信号線CON7の電圧がハイレベルのとき、第1の選択トランジスタ500はオンし、第1の増幅トランジスタ200と信号読み出しライン7とは電気的に接続される。選択制御信号線CON7の電圧がローレベルのとき、第1の選択トランジスタ500はオフする。その結果、第1の増幅トランジスタ200と信号読み出しライン7とは電気的に分離される。
時刻t11において、選択制御線CON7の電圧はローレベルである。従って、第1の選択トランジスタ500はオフ状態であり、第1の増幅トランジスタ200と信号読み出しライン7とは電気的に分離されている。また、時刻t11において、帯域制御信号線CON3の電圧をハイレベルにして第2の帯域制御トランジスタ301をオン状態にする。また、時刻t11において、切替回路20の第1のスイッチ素子11はオン状態となっており、第1の増幅トランジスタ200のソースおよびドレインの他方には電圧Va1(例えばGND)が印加されている。さらに、時刻t11において、リセット制御信号線CON2の電圧をハイレベルにし、リセットトランジスタ400をオンにすることにより、FDはリセットされ、FDの電圧は、基準電圧VR2となる。
時刻t13から時刻t15の期間に、帯域制御信号線CON3の電圧をハイレベルとローレベルとの間、例えば中間の電圧に設定する。その場合、第2の帯域制御トランジスタ301の動作帯域は第1の帯域よりも狭い第2の帯域となる。
御線CON3の電圧をローレベルにし、第2の帯域制御トランジスタ301をオフすると、このオフした時にFD部に残存するkTCノイズは、リセットトランジスタ400に起因したkTCノイズと、第2の帯域制御トランジスタ301に起因したkTCノイズとを二乗和した値となる。
。この点を考慮し、帰還がない場合と比較すると、帰還がある場合のkTCノイズは、{1+(1+A×B)×Cfd/Cs}1/2/(1+A×B)倍に抑制される。
時刻t16において選択制御信号線CON7の電圧をハイレベルにして、第1の選択トランジスタ500をオンにし、第1の増幅トランジスタ200のソースおよびドレインの他方の電圧がVa2(例えばVDD)になるように切替回路20を制御する。この状態においては、第1の増幅トランジスタ200と定電流源6とがソースフォロア回路を形成する。信号読み出しライン7は、FDに蓄積された信号電荷に応じた電圧となる。そのとき、ソースフロア回路の増幅率は1倍程度である。
期間において、1倍程度の増幅率で信号読み出しライン7に出力される。その結果、ランダムノイズが抑制された良好な画像データを取得することができる。
施形態によれば、FDとRDとが第2の容量素子10によって分離されているので、第1の容量素子9の容量を大きくしても信号レベルの低下は生じにくい。その結果、ランダムノイズだけが抑制されるので、S/Nが改善されるという効果が得られる。
を短縮でき、ノイズ抑制を高速に行うことができる。
図18から図22Bを参照して、本実施形態による撮像装置100の構造、機能および駆動方法を説明する。本実施形態による撮像装置100は、読み出し回路50Cの出力選択部5Cが、選択トランジスタとしてPMOSトランジスタを含み、切替回路40に接続されている点で、第2の実施形態による撮像装置100とは異なる。以下、第2の実施形態とは異なる点を中心に説明する。
時刻t21において、選択制御線CON8の電圧をローレベルおよびハイレベルの間、
例えば中間の電圧にする。また、信号読み出しライン7に電圧源VB2を接続するように、切替回路40を制御する。また、帯域制御信号線CON3の電圧をハイレベルにして、第2の帯域制御トランジスタ301をオンにする。また、時刻t21において、第1の増幅トランジスタ200のソースおよびドレインの他方は、第1の電圧源VA1に接続されている。第1の電圧源VA1の電圧Va1は、例えばGNDである。さらに、時刻t21において、リセット制御信号線CON2の電圧をハイレベルにし、リセットトランジスタ400をオンにすることにより、FDをリセットする。その結果、FDの電圧は、基準電圧VR2となる。
時刻t23から時刻t25の期間に、帯域制御信号線CON3の電圧を、ハイレベルとローレベルとの間、例えば中間の電圧に設定する。その場合、第2の帯域制御トランジスタ301の動作帯域は、第1の帯域よりも狭い第2の帯域となる。
CON3の電圧をローレベルにし、第2の帯域制御トランジスタ301をオフすると、オフした時にFD部に残存するkTCノイズは、リセットトランジスタ400に起因したkTCノイズと、第2の帯域制御トランジスタ301に起因したkTCノイズとを二乗和した値となる。
。この点を考慮して、帰還がない場合と比較すると、帰還がある場合のkTCノイズは、{1+(1+A×B)×Cfd/Cs}1/2/(1+A×B)倍に抑制される。また、時
刻t25において、選択制御信号線CON8の電圧をハイレベルにし、第3の選択トランジスタ502をオフする。これにより、第1の増幅トランジスタ200と信号読み出しライン7とを電気的に分離する。
時刻t26において、選択制御信号線CON8の電圧をローレベルにして、第3の選択トランジスタ502をオンにし、第1の増幅トランジスタ200のソースおよびドレインの他方の電圧がVa2(例えばVDD)になるように切替回路20を制御する。また、信号読み出しライン7に定電流源6が接続されるように切替回路40を制御する。この状態においては、第1の増幅トランジスタ200と定電流源6とがソースフォロア回路を形成する。信号読み出しライン7は、FDに蓄積された信号電荷に応じた電圧となる。そのとき、ソースフロア回路の増幅率は1倍程度である。
+A×B)倍に抑制され、さらに、露光/読み出し期間において、1倍程度の増幅率で信号読み出しライン7に出力される。これにより、ランダムノイズが抑制された良好な画像データを取得することができる。
図23から図27を参照して、本実施形態による撮像装置100の構造、機能および駆動方法を説明する。本実施形態による撮像装置100は、以下の点で、第1から第3の実施形態による撮像装置100とは異なる。第1に、読み出し回路50D内の増幅器2Aが、増幅機能および帯域制御機能を有する。第2に、増幅器2Aは、自身の出力を入力に戻すことにより、自ら帯域制御を行いながら、自らの増幅機能(増幅率:-A)で負帰還をかけ、リセットノイズを1/(1+A)1/2に抑制する。
されている。第4の増幅トランジスタ203のソースおよびドレインの他方は、第2の選択トランジスタ501のソースおよびドレインの一方に接続されている。第2の選択トランジスタ501のゲートは、読み出し行を選択する第7の制御信号線CON7に接続されている。第2の選択トランジスタ501のソースおよびドレインの他方は、信号読み出しライン7を介して定電流源6に接続されている。このように、第4の増幅トランジスタ203と、第2の選択トランジスタ501と、定電流源6とがソースフォロア回路を形成する。また、第2の選択トランジスタ501は、第2の増幅トランジスタ201の出力を選択的に読み出しライン7を介して外部に出力する。
時刻t28において、第7の制御信号線CON7の電圧はローレベルであり、第2の選択トランジスタ501はオフしている。すなわち、信号読み出しライン7と第4の増幅トランジスタ203とは電気的に切り離されている。この状態で、FDが所望のリセット電圧VRST近傍の電圧になるように、第4の制御信号線CON4の電圧を第1の基準電圧に設定する。このとき、第2の増幅トランジスタ201の帯域は、広帯域である第3の帯域に設定される。これにより、FD、第2の増幅トランジスタ201のゲート、および第2の増幅トランジスタ201のソースおよびドレインの一方は、高速に所望の電圧に設定される。第3の帯域は、第1の基準電圧に対応した帯域を意味する。
時刻t29からt31において、第7の制御信号線CON7はローレベルのままであり、第2の選択トランジスタ501はオフ状態である。すなわち、信号読み出しライン7と、第4の増幅トランジスタ203とは、電気的に切り離された状態のままである。この状態で、第4の制御信号線CON4の電圧を、第2の基準電圧に設定する。これにより、第2の増幅トランジスタ201はオンからオフに徐々に変更される。そのとき、第2の増幅トランジスタ201において、kTCノイズが発生する。このkTCノイズは、第2の増幅トランジスタ201のソースおよびドレインの一方が接続されたFDに寄生する容量Cfdに依存している。そこで、第2の増幅トランジスタ201による帰還ループを用いて、このノイズを抑制する。
幅器2Aによる帰還ループでは、増幅器2Aの帯域を超える高周波ノイズを抑制することが困難となる。そこで、時刻t29からt31において、第2の増幅トランジスタ201の帯域が第3の帯域よりも狭い第4の帯域になるように、第2の基準電圧を設定する。第4の帯域は、第2の基準電圧に対応した帯域を意味する。これにより、第2の増幅トランジスタ201の帯域を、自らの帰還ループで形成される増幅器2Aの帯域内に制限することが可能となる。さらに、第2の増幅トランジスタ201において発生するリセットノイズを、全帯域において効率よく抑制することができる。
第2の増幅トランジスタ201が完全にオフとなる第4の基準電圧に変更する。これにより、第2の増幅トランジスタ201による帰還ループが切断され、ノイズが抑制された状態でFDの電圧が安定する。
FDのノイズが十分抑制され、電圧が安定した状態で、所望の期間において、FDに電荷を蓄積する。その後、時刻t32において、第2の選択トランジスタ501をオンし、第4の増幅トランジスタ203を信号読み出しライン7と電気的に接続する。これにより、第4の増幅トランジスタ203と定電流源6とはソースフォロア回路を形成する。FDに蓄積された信号電荷は、ソースフォロア回路で増幅され、信号読み出しライン7を介して、周辺回路(CDS回路、A/D回路等)に出力される。
計者は、システムに必要なS/Nまたは回路レンジに応じて増幅率を変えてもよい。
)}×(C3/Cfd)〕1/2に抑制される。このように、図24に示す構成と比べてリ
セットノイズを大幅に抑制できる。
図28から図34を参照して、本実施形態による撮像装置100の構造、機能および駆動方法を説明する。本実施形態による撮像装置100は、第4の実施形態による読み出し回路50Dにスイッチ部4Bを付加した点で、第4の実施形態による撮像装置100とは異なる。以下、第4の実施形態とは異なる点を中心に説明する。
時刻t28において、第5の制御信号線CON5の電圧をハイレベルにして、スイッチトランジスタ401をオンにする。このとき、第4の基準電圧VR4とFDとが接続される。また、時刻t28において、第7の制御信号線CON7の電圧はローレベルであり、選択トランジスタ501はオフ状態である。すなわち、信号読み出しライン7から、第4の増幅トランジスタ203は電気的に切り離されている。この状態で、FDが所望のリセット電圧VRST(=VR4)近傍の電圧になるように、第6の制御信号CON6を第1の基準電圧に設定する。このとき、第3の増幅トランジスタ202の帯域を、広帯域である第3の帯域に設定することにより、FD、第3の増幅トランジスタ202のゲートと、3の増幅トランジスタ202のソースおよびドレインの他方は、高速に所望の電圧に設定される。
スイッチトランジスタ401がオフされ、第4の基準電圧VR4とFDとが切断された状態で、ノイズ抑制動作と、信号レベルまたはリセットレベルの読み出し動作とが実施される。
FDのノイズが十分抑制され、電圧が安定した状態で、所望の期間において、FDに信号電荷を蓄積させる。その後、時刻t32において、第2の選択トランジスタ501をオンし、第4の増幅トランジスタ203を信号読み出しライン7と電気的に接続する。これにより、第4の増幅トランジスタ203と定電流源6とは、ソースフォロア回路を形成する。FDに蓄積された信号電荷は、ソースフォロア回路で増幅され、信号読み出しライン7を介して、周辺回路(CDS回路、A/D回路等)に出力される。
る。
ットノイズは、帯域制限をかけながら帰還することにより、1/(1+A)1/2まで抑制
される。さらに、第4の実施形態の変形例と同様に、第3の容量素子19の容量C3をFDの容量Cfdよりも大きく設定することにより、第3の増幅トランジスタ202で発生するkTCノイズを、(kT/C3)1/2<(kT/Cfd)1/2と小さくすることができる。また、第4の容量素子20をFDの容量Cfdよりも小さく設定することにより、FDの容量Cfdと、第4の容量素子20の容量C4との分圧によって、FDにおけるノイズ量をC4/(Cfd+C4)倍に減衰させることができる。
)〕1/2に抑制される。このように、図24に示す構成と比べてリセットノイズを抑制で
きる。
4/(Cfd+C4)}×(C3/Cfd)〕1/2に抑制される。トータルノイズは、こ
れらの二乗和平方根から得られるので、第4の実施形態と比べてリセットノイズを大幅に抑制できる。
図35を参照して、本実施形態によるカメラシステム600を説明する。
1A 有機光電膜
1B フォトダイオード
2、2A、2B 増幅器
3、3’ 帯域制御部
3A、3B 帯域制御回路
4A リセット回路
4B スイッチ部
5、5B、5C 出力選択部
6、8、144 定電流源
7 信号読み出しライン
9 第1の容量素子
10 第2の容量素子
11 第1のスイッチ素子
12 第2のスイッチ素子
13 第3のスイッチ素子
14 第4のスイッチ素子
20、40 切替回路
30、30’ フィードバック回路
50A、50B、50B’、50C、50C’、50D、50E 読み出
し回路
100 撮像装置
110A、110B、110C、110D、110E 単位画素セル
120 電源配線
130 蓄積制御線
141 垂直走査回路
142 カラム信号処理回路
143 水平信号読み出し回路
170 垂直信号線
180 水平信号共通線
200 第1の増幅トランジスタ
201 第2の増幅トランジスタ
202 第3の増幅トランジスタ
203 第4の増幅トランジスタ
300 第1の帯域制御トランジスタ
301 第2の帯域制御トランジスタ
400 リセットトランジスタ
401 スイッチトランジスタ
500 第1の選択トランジスタ
501 第2の選択トランジスタ
502 第3の選択トランジスタ
503 第4の選択トランジスタ
600 カメラシステム
601 レンズ光学系
602 固体撮像装置
603 システムコントローラ
604 信号処理部
CON1、CON3 帯域制御信号線
CON2 リセット制御信号線
CON4 第4の制御信号線
CON5 第5の制御信号線
CON6 第6の制御信号線
CON7 第7の制御信号線
CON8、CON9 選択制御信号線 FD 電荷蓄積部
RD 画素内ノード
Vp 基準電圧/制御電圧
VR1、VR2、VR3、VR4 基準電圧/制御電圧源
VA1、VA2、VB1、VB2 基準電圧/制御電圧源
V1、V2、V3、V4 制御信号
Claims (5)
- 入射光を光電変換し電気信号を生成する光電変換部と、
前記光電変換部に電気的に接続されるゲートを有し、前記電気信号を増幅する第1のトランジスタと、
ソースおよびドレインの一方が、前記第1のトランジスタのソースおよびドレインの一方に電気的に接続される第2のトランジスタと、
ソースおよびドレインの一方が、前記第2のトランジスタのソースおよびドレインの他方に電気的に接続され、ソースおよびドレインの他方が前記光電変換部に電気的に接続される第3のトランジスタと、
第1端子および第2端子を有し、前記第1端子は前記第2のトランジスタのソースおよびドレインの前記他方に電気的に接続され、前記第2端子に第1電圧が印加される第1容量素子と、
第3端子および第4端子を有し、前記第3端子は前記第2のトランジスタのソースおよびドレインの前記他方に電気的に接続され、前記第4端子は前記光電変換部に電気的に接続される第2容量素子と、
を備える、撮像装置。 - 前記第1容量素子の容量値は、前記第2容量素子の容量値よりも大きい、請求項1に記載の撮像装置。
- 入射光を光電変換し電気信号を生成する光電変換部と、
前記光電変換部に電気的に接続されるゲートを有し、前記電気信号を増幅する第1のトランジスタと、
ソースおよびドレインの一方が、前記第1のトランジスタのソースおよびドレインの一方に電気的に接続される第2のトランジスタと、
ソースおよびドレインの一方が、前記第2のトランジスタのソースおよびドレインの他方に電気的に接続され、ソースおよびドレインの他方が前記光電変換部に電気的に接続される第3のトランジスタと、
第1端子および第2端子を有し、前記第1端子は前記第2のトランジスタのソースおよびドレインの前記他方に電気的に接続され、前記第2端子に第1電圧が印加される第1容量素子と、
を備え、
前記第1容量素子の容量値は、前記第2のトランジスタと前記第3のトランジスタとの間の第1ノードと、前記第3のトランジスタと前記光電変換部との間の第2ノードとの間の容量の容量値よりも大きい、撮像装置。 - 前記第1のトランジスタのソースおよびドレインの前記一方に電気的に接続される定電流源を備える、請求項1から3のいずれか一項に記載の撮像装置。
- 前記第1のトランジスタのソースおよびドレインの他方に電気的に接続され、少なくとも2つの電圧を切り替えて供給する電圧切替回路を備える、請求項1から4のいずれか一項に記載の撮像装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014264696 | 2014-12-26 | ||
JP2014264696 | 2014-12-26 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017219972A Division JP6754975B2 (ja) | 2014-12-26 | 2017-11-15 | 撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020188511A JP2020188511A (ja) | 2020-11-19 |
JP7029683B2 true JP7029683B2 (ja) | 2022-03-04 |
Family
ID=56359882
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015207303A Active JP6323813B2 (ja) | 2014-12-26 | 2015-10-21 | 撮像装置 |
JP2017219972A Active JP6754975B2 (ja) | 2014-12-26 | 2017-11-15 | 撮像装置 |
JP2020133236A Active JP7029683B2 (ja) | 2014-12-26 | 2020-08-05 | 撮像装置 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015207303A Active JP6323813B2 (ja) | 2014-12-26 | 2015-10-21 | 撮像装置 |
JP2017219972A Active JP6754975B2 (ja) | 2014-12-26 | 2017-11-15 | 撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (3) | JP6323813B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108337409B (zh) | 2017-01-19 | 2021-06-22 | 松下知识产权经营株式会社 | 摄像装置及照相机*** |
CN108878462B (zh) | 2017-05-12 | 2023-08-15 | 松下知识产权经营株式会社 | 摄像装置及照相机*** |
KR102181951B1 (ko) | 2017-10-30 | 2020-11-23 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 고체 촬상 소자 |
WO2019167551A1 (ja) * | 2018-02-28 | 2019-09-06 | パナソニックIpマネジメント株式会社 | 撮像装置 |
CN110556390A (zh) | 2018-05-31 | 2019-12-10 | 松下知识产权经营株式会社 | 摄像装置 |
JP2019212900A (ja) | 2018-05-31 | 2019-12-12 | パナソニックIpマネジメント株式会社 | 撮像装置 |
CN110650300A (zh) | 2018-06-26 | 2020-01-03 | 松下知识产权经营株式会社 | 摄像装置 |
WO2020079884A1 (ja) | 2018-10-19 | 2020-04-23 | パナソニックIpマネジメント株式会社 | 撮像装置 |
JP7478968B2 (ja) | 2019-03-20 | 2024-05-08 | パナソニックIpマネジメント株式会社 | 撮像装置 |
JPWO2021059882A1 (ja) * | 2019-09-26 | 2021-04-01 | ||
JPWO2021131300A1 (ja) * | 2019-12-23 | 2021-07-01 | ||
JPWO2022196155A1 (ja) * | 2021-03-16 | 2022-09-22 | ||
CN118104249A (zh) * | 2021-10-15 | 2024-05-28 | 索尼半导体解决方案公司 | 固态成像元件、成像装置和用于控制固态成像元件的方法 |
WO2023166832A1 (ja) * | 2022-03-03 | 2023-09-07 | パナソニックIpマネジメント株式会社 | 撮像装置 |
WO2024070115A1 (ja) * | 2022-09-30 | 2024-04-04 | パナソニックIpマネジメント株式会社 | 撮像装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050040320A1 (en) | 2003-08-21 | 2005-02-24 | Stmicroelectronics S.A. | CMOS light sensing cell |
JP2012151369A (ja) | 2011-01-20 | 2012-08-09 | Panasonic Corp | 固体撮像装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10170658A (ja) * | 1996-12-06 | 1998-06-26 | Toshiba Corp | X線撮像装置 |
US6424375B1 (en) * | 1999-09-21 | 2002-07-23 | Pixel Devices, International | Low noise active reset readout for image sensors |
JP4132850B2 (ja) * | 2002-02-06 | 2008-08-13 | 富士通株式会社 | Cmosイメージセンサおよびその制御方法 |
US7215369B2 (en) * | 2003-04-02 | 2007-05-08 | Micron Technology, Inc. | Compact pixel reset circuits using reversed current readout |
WO2014024348A1 (ja) * | 2012-08-09 | 2014-02-13 | パナソニック株式会社 | 固体撮像装置 |
JP6134979B2 (ja) * | 2013-06-04 | 2017-05-31 | 富士フイルム株式会社 | 固体撮像素子および撮像装置 |
-
2015
- 2015-10-21 JP JP2015207303A patent/JP6323813B2/ja active Active
-
2017
- 2017-11-15 JP JP2017219972A patent/JP6754975B2/ja active Active
-
2020
- 2020-08-05 JP JP2020133236A patent/JP7029683B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050040320A1 (en) | 2003-08-21 | 2005-02-24 | Stmicroelectronics S.A. | CMOS light sensing cell |
JP2012151369A (ja) | 2011-01-20 | 2012-08-09 | Panasonic Corp | 固体撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6323813B2 (ja) | 2018-05-16 |
JP6754975B2 (ja) | 2020-09-16 |
JP2020188511A (ja) | 2020-11-19 |
JP2016127593A (ja) | 2016-07-11 |
JP2018061271A (ja) | 2018-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7029683B2 (ja) | 撮像装置 | |
CN105744183B (zh) | 摄像装置 | |
US10904464B2 (en) | Imaging device | |
JP3734717B2 (ja) | イメージセンサ | |
US11381769B2 (en) | Imaging device | |
JP2017005435A (ja) | 撮像装置および信号処理回路 | |
US20090224141A1 (en) | Linear distributed pixel differential amplifier having mirrored inputs | |
US10116854B2 (en) | Photoelectric conversion apparatus, switching an electric path between a conductive state and a non-conductive state | |
US11658200B2 (en) | Imaging device | |
CN111726547B (zh) | 摄像装置 | |
JP6809526B2 (ja) | 撮像素子および撮像装置 | |
US11653117B2 (en) | Imaging device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220203 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7029683 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |