JP7016147B2 - チップオンフィルム型半導体装置 - Google Patents
チップオンフィルム型半導体装置 Download PDFInfo
- Publication number
- JP7016147B2 JP7016147B2 JP2017229457A JP2017229457A JP7016147B2 JP 7016147 B2 JP7016147 B2 JP 7016147B2 JP 2017229457 A JP2017229457 A JP 2017229457A JP 2017229457 A JP2017229457 A JP 2017229457A JP 7016147 B2 JP7016147 B2 JP 7016147B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- chip
- region
- wiring group
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Wire Bonding (AREA)
Description
図1は、両面配線型テープキャリア110を用いた実施の形態1に係るチップオンフィルム型半導体装置100の一例を示す概略断面図である。図2は、図1に示すチップオンフィルム型半導体装置100をテープキャリアのチップ実装面とは反対側から視た概略底面図である。
図4は、実施の形態2に係るチップオンフィルム型半導体装置100の一例を示す概略断面図である。
図5は、実施の形態3に係るチップオンフィルム型半導体装置100の一例の非配線領域5および第2配線群1b部分を拡大して示す拡大底面図である。
図6は、実施の形態4に係るチップオンフィルム型半導体装置100の一例をテープキャリアのチップ実装面とは反対側から視た概略底面図である。図7は、図6に示す非配線領域5および第2配線群1b部分を拡大して示す拡大底面図である。
図8は、実施の形態5に係るチップオンフィルム型半導体装置100の一例をテープキャリアのチップ実装面とは反対側から視た概略底面図である。図9は、図8に示す非配線領域5および第2配線群1b部分を拡大して示す拡大底面図である。
第1配線群1aおよび第2配線群1bの配線パターンは、実施の形態1から実施の形態5のものに限定されるものではなく、他の各種の配線パターンを採用することができる。
1a 第1配線群
1b 第2配線群
2a 第1保護層
2b 第2保護層(保護層の一例)
3 半導体チップ
3a 半導体接続端子
4 樹脂
5 非配線領域
6 開口部
7 ダミー配線
11 配線
12 配線
12a 配線
12b 配線
10 接合部
100 チップオンフィルム型半導体装置
101 第1面
102 第2面
110 両面配線型テープキャリア
200 チップオンフィルム型半導体装置
210 片面配線型テープキャリア
300 従来のチップオンフィルム型半導体装置
310 両面配線型テープキャリア
H 幅方向
L 長さ
N 長手方向
Pa ピッチ
Pb ピッチ
Pc ピッチ
Pd ピッチ
d1 幅
d2 幅
α はみ出し量
β はみ出し量
γ1 所定の領域
γ2 所定の領域
Claims (4)
- 光透過な絶縁フィルムと、
上記絶縁フィルムの第1面上に形成される複数の配線を備える第1配線群と、
上記絶縁フィルムの上記第1面とは反対側の第2面上に形成される複数の光非透過な配線を備える第2配線群と、
上記第1面上に実装される長方形状の半導体チップと
を備え、上記第1配線群の配線と上記半導体チップの半導体接続端子とがそれぞれ接合部で接合されたチップオンフィルム型半導体装置であって、
上記第2面の、上記接合部に対応する少なくとも1つの箇所に、上記第2配線群の配線が存在しない非配線領域が設けられ、
上記非配線領域は、上記第2面から上記絶縁フィルムを透過して、上記接合部を認識するための領域であり、
上記第2配線群は、上記非配線領域を避けて上記第2面上に配設されて、互いに隣り合う2つの上記配線の間に上記非配線領域を形成しており、
上記第1配線群の配線と上記半導体チップの半導体接続端子とは、上記半導体チップの長手方向に並ぶ複数の上記接合部で接合され、
上記複数の接合部は、上記半導体チップにおける上記長手方向の中央部の領域にある第1の上記接合部と、上記半導体チップにおける上記長手方向の端部の領域にある第2の上記接合部とを含み、
上記第2配線群は、上記半導体チップの短手方向に延び、且つ上記第2面において上記長手方向に離隔した複数の上記非配線領域を形成しており、
上記複数の非配線領域は、上記第1の接合部に対応する上記第2面の箇所に設けられた第1の上記非配線領域と、上記第2の接合部に対応する上記第2面の箇所に設けられた第2の上記非配線領域とを含む、
ことを特徴とするチップオンフィルム型半導体装置。 - 上記第2配線群を覆うように形成されている保護層をさらに備え、
上記保護層は、上記非配線領域で開口されている
ことを特徴とする請求項1に記載のチップオンフィルム型半導体装置。 - 上記第1配線群と上記第2配線群とは、上記絶縁フィルムを挟んで互いに重なるように上記短手方向に延び、
上記非配線領域は、上記第2配線群のうちで上記接合部に対応する箇所の近傍にある配線のみを曲げて形成している
ことを特徴とする請求項1又は請求項2に記載のチップオンフィルム型半導体装置。 - 上記第2配線群の配線のうち上記非配線領域を形成する配線のピッチは、上記非配線領域を形成しない配線のピッチより広いことを特徴とする請求項1から請求項3までの何れか1つに記載のチップオンフィルム型半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017229457A JP7016147B2 (ja) | 2017-11-29 | 2017-11-29 | チップオンフィルム型半導体装置 |
CN201811386121.9A CN109994448B (zh) | 2017-11-29 | 2018-11-20 | 覆晶薄膜型半导体装置 |
TW107141551A TWI686911B (zh) | 2017-11-29 | 2018-11-21 | 覆晶薄膜型半導體裝置 |
US16/203,219 US10566273B2 (en) | 2017-11-29 | 2018-11-28 | Chip-on-film semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017229457A JP7016147B2 (ja) | 2017-11-29 | 2017-11-29 | チップオンフィルム型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019102546A JP2019102546A (ja) | 2019-06-24 |
JP7016147B2 true JP7016147B2 (ja) | 2022-02-04 |
Family
ID=66633458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017229457A Active JP7016147B2 (ja) | 2017-11-29 | 2017-11-29 | チップオンフィルム型半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10566273B2 (ja) |
JP (1) | JP7016147B2 (ja) |
CN (1) | CN109994448B (ja) |
TW (1) | TWI686911B (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003209141A (ja) | 2002-01-11 | 2003-07-25 | Matsushita Electric Ind Co Ltd | フレキシブル配線基板及び半導体素子の実装方法 |
JP2004193277A (ja) | 2002-12-10 | 2004-07-08 | Sharp Corp | 配線基板およびこれを有する電子回路素子 |
JP2005049662A (ja) | 2003-07-30 | 2005-02-24 | Hitachi Displays Ltd | 液晶表示装置 |
WO2007105763A1 (ja) | 2006-03-14 | 2007-09-20 | Sharp Kabushiki Kaisha | 回路基板、電子回路装置及び表示装置 |
JP2009182229A (ja) | 2008-01-31 | 2009-08-13 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
CN101515576A (zh) | 2008-02-18 | 2009-08-26 | 奇景光电股份有限公司 | 膜上芯片封装结构、及其制造与组装方法 |
US20140327148A1 (en) | 2013-05-06 | 2014-11-06 | Samsung Electronics Co., Ltd. | Chip on film package including distributed via plugs |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4607281B2 (ja) | 2000-05-10 | 2011-01-05 | 東芝モバイルディスプレイ株式会社 | テープキャリアパッケージを備える平面表示装置 |
EP1305824A4 (en) | 2000-06-06 | 2007-07-25 | Univ Fraser Simon | METHOD FOR MANUFACTURING ELECTRONIC MATERIALS |
JP2005086098A (ja) * | 2003-09-10 | 2005-03-31 | Three M Innovative Properties Co | チップオンフレックス(cof)テープ |
JP2007335607A (ja) | 2006-06-14 | 2007-12-27 | Sharp Corp | Icチップ実装パッケージ、及びこれを用いた画像表示装置 |
KR101726262B1 (ko) * | 2015-01-02 | 2017-04-13 | 삼성전자주식회사 | 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치 |
US10170429B2 (en) * | 2016-11-28 | 2019-01-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming package structure including intermetallic compound |
JP7202784B2 (ja) * | 2018-04-27 | 2023-01-12 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
-
2017
- 2017-11-29 JP JP2017229457A patent/JP7016147B2/ja active Active
-
2018
- 2018-11-20 CN CN201811386121.9A patent/CN109994448B/zh active Active
- 2018-11-21 TW TW107141551A patent/TWI686911B/zh active
- 2018-11-28 US US16/203,219 patent/US10566273B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003209141A (ja) | 2002-01-11 | 2003-07-25 | Matsushita Electric Ind Co Ltd | フレキシブル配線基板及び半導体素子の実装方法 |
JP2004193277A (ja) | 2002-12-10 | 2004-07-08 | Sharp Corp | 配線基板およびこれを有する電子回路素子 |
JP2005049662A (ja) | 2003-07-30 | 2005-02-24 | Hitachi Displays Ltd | 液晶表示装置 |
WO2007105763A1 (ja) | 2006-03-14 | 2007-09-20 | Sharp Kabushiki Kaisha | 回路基板、電子回路装置及び表示装置 |
JP2009182229A (ja) | 2008-01-31 | 2009-08-13 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
CN101515576A (zh) | 2008-02-18 | 2009-08-26 | 奇景光电股份有限公司 | 膜上芯片封装结构、及其制造与组装方法 |
US20140327148A1 (en) | 2013-05-06 | 2014-11-06 | Samsung Electronics Co., Ltd. | Chip on film package including distributed via plugs |
Also Published As
Publication number | Publication date |
---|---|
CN109994448A (zh) | 2019-07-09 |
TW201935645A (zh) | 2019-09-01 |
CN109994448B (zh) | 2022-09-16 |
TWI686911B (zh) | 2020-03-01 |
US10566273B2 (en) | 2020-02-18 |
JP2019102546A (ja) | 2019-06-24 |
US20190164874A1 (en) | 2019-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6432590B2 (ja) | 高周波伝送線路基板 | |
US10153534B2 (en) | Transmission line cable | |
JP4271435B2 (ja) | 半導体装置 | |
JP5390057B2 (ja) | 安価型フレキシブルフィルムパッケージモジュール及びその製造方法 | |
JP5657217B2 (ja) | 集合ケーブル | |
US9774769B2 (en) | Mounted electronic component including connection portions | |
JP2014192476A (ja) | プリント基板の半田実装方法及び半田実装構造 | |
US8889996B2 (en) | Cable connection structure and cable connection method | |
JP7016147B2 (ja) | チップオンフィルム型半導体装置 | |
JP2005252227A (ja) | フィルム基板およびその製造方法と画像表示用基板 | |
JP2009289905A (ja) | Tabテープおよびその製造方法ならびに配線板の製造方法 | |
US11309238B2 (en) | Layout structure of a flexible circuit board | |
JP6641079B2 (ja) | プリント基板の製造方法及び導電性部材の接合方法 | |
JP2019016678A (ja) | 基板モジュール及び基板モジュールの製造方法 | |
JP4488073B2 (ja) | 電気接続装置 | |
JP6006527B2 (ja) | 半導体装置 | |
JP2016213348A (ja) | 高周波モジュール | |
US20180248279A1 (en) | Cable mounting substrate, cable-equipped substrate and method for connecting cables to cable mounting substrate | |
JP6001917B2 (ja) | 半導体装置 | |
JP6006528B2 (ja) | 半導体装置 | |
JP2010044977A (ja) | コネクタ、及びその製造方法 | |
JP2018045924A (ja) | 通信ケーブルの接続構造 | |
JP2010267743A (ja) | 半導体装置と配線基板の接続構造 | |
JP2007036283A (ja) | 半導体装置 | |
JP2021027264A (ja) | 半導体装置及びその製造方法、ならびに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200807 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200831 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220118 |