JP4488073B2 - 電気接続装置 - Google Patents

電気接続装置 Download PDF

Info

Publication number
JP4488073B2
JP4488073B2 JP2008031445A JP2008031445A JP4488073B2 JP 4488073 B2 JP4488073 B2 JP 4488073B2 JP 2008031445 A JP2008031445 A JP 2008031445A JP 2008031445 A JP2008031445 A JP 2008031445A JP 4488073 B2 JP4488073 B2 JP 4488073B2
Authority
JP
Japan
Prior art keywords
electrode pad
width
wiring
routing
pad portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008031445A
Other languages
English (en)
Other versions
JP2009194058A (ja
Inventor
匠 下地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2008031445A priority Critical patent/JP4488073B2/ja
Publication of JP2009194058A publication Critical patent/JP2009194058A/ja
Application granted granted Critical
Publication of JP4488073B2 publication Critical patent/JP4488073B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、電気接続装置、特に半導体パッケージを組み込んだCOF配線基板と薄型モニター用パネル基板との接続等に好適に用いられ得る電気接続装置に関する。
薄型テレビに代表される薄型パネルは、パネルの大型化、高画質化と共に近年の価格競争によりコストダウンが強く要求されている。このため、パネルに実装されるドライバICは出力信号数の増加、高密度化によるICチップの小型化が進んでいる。このような背景から、ICチップをパネルに実装する際に使用されるCOF(Chip On Film)配線基板の配線も微細化、高精度化が強く要求されている。COF配線基板はICチップとパネルを接続するフィルム状の配線基板であり、ICチップは先ずCOF配線基板上に実装される。その後ICチップの搭載されたCOF配線基板がパネルに実装される。
一般にこのようなCOF配線基板用の配線材料は、ポリイミドフィルム上に形成された銅箔をエッチングして配線パターンを形成する所謂サブトラクティブ工法や、ポリイミドフィルムにスパッタリング法等によってメタライズ層を形成し、その上にフォトレジストパターンを形成して、レジストパターンの開口部をめっきによって充填することで配線パターンを得るセミアディティブ工法などによって製造される。
これらの工法により製造されるCOF配線基板には、図3に示すように、ICチップに接続されるインナーリードと、基板の一端面に平行に並べられパネル基板に接続されるアウターリードと、配線の断線及び短絡チェックや搭載したICチップの動作テストをする為のテストパッドが形成される。
このようなCOF配線基板は、インナーリードとICチップの電極を接合した後、ICチップ及び接合部を保護するための樹脂封止を行い、その後、ICチップの動作テストをして、金型打ち抜き等により不要部分が切断除去される。その後、アウターリードとパネル基板の電極を位置あわせし、ACF(Anisotropic Conductive Film:異方性導電接着フィルム)を用いて熱圧着することにより、アウターリードとパネル基板との電気的接続と接着を同時に行う。
従来のCOF配線基板は、パネル基板と接続するためのアウターリードが平行に配列されており、ACFによる電気的接続を確実に行い、且つ隣接する電極やアウターリードを短絡させないためには、アウターリードの配線幅は15μm以上、アウターリード間のスペースは少なくとも20〜25μmは必要とされていた。
このため、アウターリードを配列させるための領域を確保させなければならず、COF配線基板の小型化の制約となっていた。特に近年のICチップの出力信号数の増加は、アウターリードの本数を増加させることとなり、COF配線基板の小型化、及び基板面積の低減によるコスト低減をより難しくさせていた。
一般にCOF配線基板はアウターリードよりもインナーリードの方がファインピッチであり、例えばセミアディティブ工法では20μm以下のファインピッチにも対応可能であるが、上記理由によりアウターリードの配線ピッチは実質的には35〜40μmピッチ付近までが限界とされていた。
さらには、アウターリード本数の増加によるアウターリード全体幅の拡大はフィルムの熱膨張による熱圧着時のリード位置ズレを大きくし、アウターリードピッチのファイン化をより難しいものとしていた。
このような問題を解決するための方法として、例えば、特許文献1に開示されたような手法が提案されている。この提案では、複数のランドを有する第一の配線パターンが形成されている第一の基板と、第二の配線パターンが形成されている第二の基板とを電気的に接続するようにし、第一の基板には第一の配線幅よりも拡がった形状の複数のランドが複数列配列されており、しかも隣同士のランドは千鳥状に配置されている。これらのランドは、第1の基板と第2の基板が接続されたとき、第二の配線パターンに形成された電気的接続部とオーバーラップした状態で接続されており、第二の配線パターンにおける前記電気的接続部以外の部分と第一の配線パターンとの間には絶縁層が形成されている。
このように特許文献1により提案された構成によると、第一の基板に形成されるランドは千鳥状に配列されるため、見かけの接続ピッチは広くすることができ、高い精度で位置あわせをする必要がないことから、実質的には接続ピッチのファイン化を行うことができると判断できる。
しかし、一方で第二の基板へは電気的接続部に突起電極を形成し、さらに隣接する配線やランドとの短絡防止のために、電気的接続部以外を絶縁保護膜で保護することが必要であった。これらの突起電極の形成や絶縁保護膜による保護は、従来のパネル基板とCOF配線基板との接続では必要としないため、かえって工程数の増加と製造コストの上昇を招く結果となり、問題であった。
特開2003−332380号公報
本発明は、かかる問題点を解決するためなされたものであり、その目的とするところは、パネル基板との従来と変らない接続方法を用いることができ、且つパネル基板との接続ピッチのファイン化を可能にして、小型で低コストの電気接続装置を提供することにある。
本発明による電気接続装置は、複数の第1の電極パッド部と該各電極パッド部に接続された引き回し配線とを含むCOF配線基板と、該COF配線基板に対向して重合せしめられたとき前記複数の第1の電極パッド部とそれぞれ接合する複数の第2の電極パッド部と該各電極パッド部に接続された引き回し配線とを含むパネル基板とを備えた電気接続装置であって、前記複数の第1の電極パッド部は千鳥配列でそれぞれ方形に形成され、且つ前記引き回し配線は前記第1の各電極パッド部を挟みその対角位置からそれぞれ所定幅をもって反対方向へ平行に延びており、前記複数の第2の電極パッド部は千鳥配列でそれぞれ方形に形成され、且つ前記引き回し配線は前記第2の各電極パッド部を挟みその対角位置からそれぞれ所定幅をもって反対方向へ平行に延びていることを特徴とする。
また、本発明による電気接続装置は、複数の第1の電極パッド部と該各電極パッド部に接続された引き回し配線とを含むCOF配線基板と、該COF配線基板に対向して重合せしめられたとき前記複数の第1の電極パッド部とそれぞれ接合する複数の第2の電極パッド部と該各電極パッド部に接続された引き回し配線とを含むパネル基板とを備えた電気接続装置であって、前記複数の第1の電極パッド部は千鳥配列でそれぞれ方形に形成され、且つ前記引き回し配線は前記第1の各電極パッド部から該第1の各電極パッド部と同心的にそれぞれ所定幅をもって反対方向へ平行に延びており、前記複数の第2の電極パッド部は千鳥配列でそれぞれ方形に形成され、且つ前記引き回し配線は前記第2の各電極パッド部から該第2の各電極パッド部と同心的にそれぞれ所定幅をもって反対方向へ平行に延びていることを特徴とする。
また、本発明による電気接続装置は、前記第1の各電極パッド部の幅は15〜100μmの範囲にあり、前記第1の電極パッド部に接続する引き回し配線の幅は5〜20μmの範囲にあり、且つ隣接する前記第1の電極パッド部と引き回し配線との間の間隔は少なくとも20μm以上であることを特徴とする。
また、本発明による電気接続装置は、前記第2の各電極パッド部の幅は15〜40μmであって、前記第2の電極パッド部に接続する前記引き回し配線の幅よりも広く形成されており、且つ該引き回し配線の幅は少なくとも前記COF基板と重なる領域に於いて10〜25μmの範囲にあって前記第2の電極パッド部よりも狭い幅で形成されており、前記第2の電極パッド部と前記引き回し配線との間隔は少なくとも20μm以上であることを特徴とする。
上記構成により、ACF接続を行う電極パッドは接続に必要なリード幅を維持でき、電極パッド以外は配線幅をACF接続で要求される最小リード幅よりも細くすることができるため、電極と隣接する配線の間に十分なスペースを維持しながら、ファインピッチ化ができる。また、上記のように構成することにより、接続点数の多いパネル基板とCOF配線基板の接続において、従来よりもファインピッチの接続ができ、COFのフィルム幅の縮小が可能となる。
本発明によれば、COF配線基板とパネル基板の接合は、ACF接続が必要な領域のみ幅を広くした接合パッドを千鳥状に配列したものを両者に形成したので、接合パッドを平行に配列した場合よりも接続部のファインピッチ化が容易となる。さらに、接合する必要のない引き回し配線は、ACF接続に要求される最小リード幅よりも細くすることができるので、接合パッドに隣接するスペースを広くすることができる。
また、接合部全体の幅が従来構成による場合よりも狭くできるため、熱圧着によるフィルム熱膨張の影響を受けにくくなり、接合位置ズレの少ない信頼性の高いパネル実装COF配線基板を提供できる。
以下、本発明の実施の形態を図面に基づき説明する。
図1(a)及び図2(a)は、本発明に係る電気接続装置に用いられるCOF配線基板側の電極パッド部の互いに異なる実施形態を示す部分拡大図、図1(b)及び図2(b)は、本発明に係る電気接続装置に用いられるパネル基板側の電極パッド部の互いに異なる実施形態を示す拡大図である。
本発明の第一の実施形態は、図1(a)に示す如く、図3に示した如き従来のCOF配線基板1のアウターリードが形成される領域に、電極パッド部1aを千鳥状に形成すると共に、パネル基板2にも図1(b)に示す如く電極パッド部2aを形成して、COF配線基板1とパネル基板2を向かい合わせて重合したとき、両者の電極パッド部1a,2aが接合するように、COF配線基板1とパネル基板2の電極パターンを構成したものである。
本発明によれば、COF配線基板1の電極パッド部1aは、搭載されるICの出力側の外部接続部に形成され、図1(a)に示すように電極パッド部1aの幅は広く、引き回し配線部1bは細く形成されている。そして、電極パッド部1aの幅はACF接合に必要な幅である15〜40μmの範囲の幅とすると共に、電極パッド部1aの面積が少なくとも1500μm2以上となるように電極パッド部1aの長さを選定する。これは、電極パッド部1aの幅を40μm以上に広くしてしまうとパッドピッチを拡大させることとなって、ファインピッチ化のメリットを失なうことになるからである。
引き回し配線1bは、接合が不要であり、スペースを確保しながら接合ピッチを従来難しいとされていた35μm以下を実現するためには、幅25μm以下で形成することが望ましい。但し、この配線1bが細すぎると配線の密着強度が低下し、ACF接続時に配線が剥がれ易くなることから、引き回し配線1bの幅は10〜25μmの範囲で選択することが好ましい。
図2は本発明の第二の実施形態を示している。この実施形態は、電極パッド部1aと配線1bとを同心的に形成し且つ配線1bを等間隔に配列した点で、第一の実施形態と異なる。本実施形態においても、電極パッド部1aの寸法および引き回し配線1bの幅は第一の実施形態と同様に選定される。
第二の実施形態による配列は、ファインピッチ化には第一の実施形態よりも有利であり、図3に示すような均等間隔の配列が所望される場合でも、ファインピッチ化の効果を得ることができる。
かくして、COF配線基板1において、例えば、電極パッド部1aの幅を15μm、引き回し配線1bの幅を10μm、隣接する配線1b間の間隔を20μmと選択し、3段の千鳥配列とした場合、電極パッド部1aの平均ピッチは、第一の実施形態では31.7μm、第二の実施形態では32.5μmで形成することができる。
また、パネル基板2の電極パッド部2aも、上記のCOF配線基板1の電極パッド部1aと同様にして形成すれば良いが、パネル基板2の電極パッド部2a は、COF配線基板1の電極パッド部1aと正対する向きで接合されるために、電極パッド部2aの配列及び引き回し配線2bは左右対称となるようにし、接合時に両者が重なり合うように形成される。
上記のようにして得られたCOF配線基板1とパネル基板2は、従来と同様の方法により位置合わせされ、ACFを介在させて熱圧着することにより、電気的に接続される。
以上の説明で明らかなように、本発明の電気接続装置によれば、COF配線基板1とパネル基板2の両方に電極パッド部を形成し、且つ電極パッド部以外の引き回し配線を細く形成したから、必要な接合部の幅とスペースの確保を両立させることができる。
下表は、従来のアウターリードを形成する方法による電気接続点数と、本発明により48mm幅(有効幅42mm)のフィルムに形成することができる電気接続点数の最大数とを示したものである。
また、本発明によれば、従来のアウターリードを一列に平行に配置する方式と比べ、2列以上で接合パッド部を配列させることができるため、同じ幅内により多くの接合部を形成することが可能であり、同じ接合部数であれば、従来よりも使用フィルムの幅を狭くすることができる。フィルム幅を狭くできる分、熱膨張によるフィルムの伸び量が少なくなり、特に影響を受け易い両端部の接合パッド部の位置ずれも少なくなる。
実施例1
以下、本実施形態によるCOF配線基板の製造方を、図1を参照して説明する。
本実施例において使用したCOF配線基板1は、ベースフィルム材質として厚さ35μmのポリイミドフィルム(宇部興産ユーピレックス)であり、セミアディティブ工法によって厚さ8μmのCu配線パターンが形成され、さらに、Cu配線パターンの表面に厚さ0.2μmのSnめっきが施されたものである。
COF配線基板1の電極パッド部1aは、パッド幅15μm、パッド長さ1000μm、スペース幅(配線間隔)20μm、引き回し配線幅10μmの、図1(a)に示す配列で形成した。
一方、パネル基板2には、厚さ1mmの石英ガラス板を用い、パッド幅15μm、パッド長さ1000μm、スペース幅20μm、引き回し配線幅10μmの、図1(b)に示す配列の電極パッド部2aをアルミニウムにより形成した。
得られたCOF配線基板1とパネル基板2を位置あわせし、厚さ25μmのACFフィルムを用いて温度150℃、15secの条件にて熱圧着したサンプルを50個作成し、電気チェックを行ったが接続不良は発生しなかった。
実施例2
以下、本実施形態によるCOF配線基板の製造方法を、図2を参照して説明する。
本実施例において使用したCOF配線基板1は、ベースフィルム材質が厚さ35μmのポリイミドフィルム(宇部興産ユーピレックス)であり、セミアディティブ工法によって厚さ8μmのCu配線パターンが形成され、さらにCu配線パターンの表面には厚さ0.2umのSnめっきが施されたものである。
COF配線基板1の電極パッド部1aは、パッド幅15μm、パッド長さ1000μm、スペース幅20μm、引き回し配線幅10μmの図2(a)に示す配列で形成した。一方、パネル基板2には、厚さ1mmの石英ガラス板を用い、パッド幅15μm、パッド長さ1000μm、スペース幅20μm、引き回し配線幅10μmの図2(b)に示す配列の電極パッド部2aをアルミニウムにより形成した。
得られたCOF配線基板1とパネル基板2を位置あわせし、厚さ25μmのACFフィルムを用いて温度150℃、15secの条件にて熱圧着したサンプルを50個作成し、電気チェックを行ったが接続不良は発生しなかった。
(a)及び(b)は、本発明に係る電気接続装置に用いられるCOF配線基板及びパネル基板の電極パッド部の第一の実施形態を示す部分拡大平面図である。 (a)及び(b)は本発明に係る電気接続装置に用いられるCOF配線基板及びパネル基板側の電極パッド部の第二の実施形態を示す部分拡大平面図である。 従来のCOF配線基板の一例を示す平面図である。
符号の説明
1 COF配線基板
1a 電極パッド部
1b 引き回し配線
2 パネル基板
2a 電極パッド部
2b 引き回し配線

Claims (4)

  1. 複数の第1の電極パッド部と該各電極パッド部に接続された引き回し配線とを含むCOF配線基板と、該COF配線基板に対向して重合せしめられたとき前記複数の第1の電極パッド部とそれぞれ接合する複数の第2の電極パッド部と該各電極パッド部に接続された引き回し配線とを含むパネル基板とを備えた電気接続装置であって、前記複数の第1の電極パッド部は千鳥配列でそれぞれ方形に形成され、且つ前記引き回し配線は前記第1の各電極パッド部を挟みその対角位置からそれぞれ所定幅をもって反対方向へ平行に延びており、前記複数の第2の電極パッド部は千鳥配列でそれぞれ方形に形成され、且つ前記引き回し配線は前記第2の各電極パッド部を挟みその対角位置からそれぞれ所定幅をもって反対方向へ平行に延びていることを特徴とする電気接続装置。
  2. 複数の第1の電極パッド部と該各電極パッド部に接続された引き回し配線とを含むCOF配線基板と、該COF配線基板に対向して重合せしめられたとき前記複数の第1の電極パッド部とそれぞれ接合する複数の第2の電極パッド部と該各電極パッド部に接続された引き回し配線とを含むパネル基板とを備えた電気接続装置であって、前記複数の第1の電極パッド部は千鳥配列でそれぞれ方形に形成され、且つ前記引き回し配線は前記第1の各電極パッド部から該第1の各電極パッド部と同心的にそれぞれ所定幅をもって反対方向へ平行に延びており、前記複数の第2の電極パッド部は千鳥配列でそれぞれ方形に形成され、且つ前記引き回し配線は前記第2の各電極パッド部から該第2の各電極パッド部と同心的にそれぞれ所定幅をもって反対方向へ平行に延びていることを特徴とする電気接続装置。
  3. 前記第1の各電極パッド部の幅は15〜100μmの範囲にあり、前記第1の電極パッド部に接続する引き回し配線の幅は5〜20μmの範囲にあり、且つ隣接する前記第1の電極パッド部と引き回し配線との間の間隔は少なくとも20μm以上であることを特徴とする請求項1又は2に記載の電気接続装置。
  4. 前記第2の各電極パッド部の幅は15〜40μmであって、前記第2の電極パッド部に接続する前記引き回し配線の幅よりも広く形成されており、且つ該引き回し配線の幅は少なくとも前記COF基板と重なる領域に於いて10〜25μmの範囲にあって前記第2の電極パッド部よりも狭い幅で形成されており、前記第2の電極パッド部と前記引き回し配線との間隔は少なくとも20μm以上であることを特徴とする請求項1又は2に記載の電気接続装置。
JP2008031445A 2008-02-13 2008-02-13 電気接続装置 Active JP4488073B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008031445A JP4488073B2 (ja) 2008-02-13 2008-02-13 電気接続装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008031445A JP4488073B2 (ja) 2008-02-13 2008-02-13 電気接続装置

Publications (2)

Publication Number Publication Date
JP2009194058A JP2009194058A (ja) 2009-08-27
JP4488073B2 true JP4488073B2 (ja) 2010-06-23

Family

ID=41075847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008031445A Active JP4488073B2 (ja) 2008-02-13 2008-02-13 電気接続装置

Country Status (1)

Country Link
JP (1) JP4488073B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105513498B (zh) 2016-02-04 2018-12-25 京东方科技集团股份有限公司 一种覆晶薄膜及显示装置
US10353254B2 (en) 2016-07-26 2019-07-16 Seiko Epson Corporation Electro-optical device and electronic apparatus

Also Published As

Publication number Publication date
JP2009194058A (ja) 2009-08-27

Similar Documents

Publication Publication Date Title
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
JP2004193223A (ja) 半導体装置
KR100541649B1 (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
US20140061951A1 (en) Package on package structure and method for manufacturing same
JP4740708B2 (ja) 配線基板、及び半導体装置
JP2011142185A (ja) 半導体装置
JP4819335B2 (ja) 半導体チップパッケージ
JP2004095756A (ja) 半導体パッケージおよびその製造方法、並びに電子装置
KR101477818B1 (ko) 배선 회로 기판 및 그 제조 방법
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
US7508073B2 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
JP4171492B2 (ja) 半導体装置およびその製造方法
JP4488073B2 (ja) 電気接続装置
JP4736762B2 (ja) Bga型半導体装置及びその製造方法
EP1043767A1 (en) Semiconductor device, method of manufacture thereof, circuit board and electronic device
US6853080B2 (en) Electronic device and method of manufacturing the same, and electronic instrument
US11309238B2 (en) Layout structure of a flexible circuit board
US8344265B2 (en) Electronic component
KR100350424B1 (ko) 반도체소자
JP4699089B2 (ja) チップオンフィルム半導体装置
US20230044345A1 (en) Layout structure of flexible circuit board
JP2005340294A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器
JP3453900B2 (ja) フィルムキャリアテープ
JP2007180233A (ja) 配線基板とその製造方法及び半導体装置
JP2006332415A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100322

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4488073

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3