JP7004918B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7004918B2 JP7004918B2 JP2019101490A JP2019101490A JP7004918B2 JP 7004918 B2 JP7004918 B2 JP 7004918B2 JP 2019101490 A JP2019101490 A JP 2019101490A JP 2019101490 A JP2019101490 A JP 2019101490A JP 7004918 B2 JP7004918 B2 JP 7004918B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- metal
- recess
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 147
- 238000004519 manufacturing process Methods 0.000 title claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 742
- 239000002184 metal Substances 0.000 claims description 741
- 239000000758 substrate Substances 0.000 claims description 80
- 238000005304 joining Methods 0.000 claims description 43
- 238000002844 melting Methods 0.000 claims description 39
- 230000008018 melting Effects 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 36
- 238000009792 diffusion process Methods 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 696
- 238000005275 alloying Methods 0.000 description 64
- 239000000956 alloy Substances 0.000 description 40
- 229910045601 alloy Inorganic materials 0.000 description 39
- 230000001681 protective effect Effects 0.000 description 19
- 239000007769 metal material Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 4
- 239000000155 melt Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Die Bonding (AREA)
- Led Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
例えば、特許文献2には、第1部材と第2部材の接合方法として、半導体素子が形成された第1基板上に第3金属層と第1金属層とを順に形成し、別途準備した支持基板である第2基板上に第4金属層と第2金属層とを順に形成して、第1金属層と第2金属層とを接触させて加熱することにより、第1部材と第2部材とを接合することが開示されている。特許文献2によれば、第3金属層として、第1金属層の融点より高い金属を用い、第4金属層として、第2金属層の融点より高い金属を用いて、接合時の加熱により、第1~第4金属層が合金化して強固に接合できるとされている。
第1基板と、前記第1基板上に設けられ表面に第1凹部を含む半導体層と、前記半導体層の表面のうち少なくとも前記第1凹部を除く表面の上方に設けられた第1金属層と、を備えており、表面に第2凹部を前記第1凹部の直上を含む領域に有する第1部材を準備する工程と、
第2基板と、前記第2基板上に設けられた第2金属層と、前記第2金属層上に設けられた第3金属層と、前記第3金属層上に設けられた第4金属層と、を備えた第2部材を準備する工程と、
前記第1金属層と前記第4金属層とを対向させ加熱し、前記第1金属層及び前記第4金属層と前記第2金属層とを相互拡散させ合金化することにより、第1部材と第2部材とを接合する工程と、を含み、
前記第3金属層は、前記第2金属層と前記第4金属層との相互拡散を抑制する層である。
第1基板と、前記第1基板上に設けられ表面に第1凹部を含む半導体層と、前記半導体層上に設けられた第5金属層と、前記第5金属層上に設けられた第6金属層と、前記第6金属層の表面のうち少なくとも前記第1凹部を除く表面の上方に設けられた第1金属層と、を備えており、表面に第2凹部を前記第1凹部の直上を含む領域に有する第1部材を準備する工程と、
第2基板と、前記第2基板上に設けられた第4金属層と、を備えた第2部材を準備する工程と、
前記第1金属層と前記第4金属層とを対向させ加熱し、前記第1金属層および前記第4金属層と前記第5金属層とを相互拡散させ合金化することにより、第1部材と第2部材とを接合する工程と、を含み、
前記第6金属層は、前記第5金属層と前記第1金属層および前記第4金属層との相互拡散を抑制する層である。
その結果、半導体素子と支持基板とを接合する際の合金化の過程で、金属の流動性が抑制され、凹部内に空洞が残るとの知見を得た。
すなわち、金属からなる複数の層が合金化された合金層を用いて半導体素子を支持基板に接合する場合には、半導体素子側の最表面に形成する金属層と、支持基板側の最表面に形成する金属層に加えて、支持基板側又は半導体素子側の最表面の金属層の下に、合金化させるための金属層が必要になる。しかしながら、このようにした場合、接合の過程で、支持基板側又は半導体素子側の最表面に形成された金属層が、合金化させるための金属層と合金化することにより流動性が悪くなり、凹部内に空洞が残ってしまうとの知見を得た。
本開示に係る製造方法は、以上の知見に基づき完成されたものであり、支持基板側又は半導体素子側の最表面の金属層と、その下に形成された合金化のための金属層との間に、合金化を抑制する層を形成することにより、半導体素子と支持基板との接合の初期段階においては最表面の金属層の流動性の悪化を抑え、凹部内に空洞が残ることを抑制したものである。
なお、以下の説明では、接合により合金化させる複数の層を、後述の実施形態で説明する金属層との関係を分かり易くするために、(a)半導体素子側の最表面に形成する金属層を第1金属層といい、(b)支持基板側の最表面に形成する金属層を第4金属層といい、(c)支持基板と第4金属層の間に設けられて、接合後に第1金属層及び第4金属層と合金化して合金層を形成するための金属層を第2金属層といい、(d)半導体素子と第1金属層の間に設けられて、接合後に第1金属層及び第4金属層と合金化して合金層を形成するための金属層を第5金属層という。
この態様1では、支持基板の接合面側に形成する第4金属層と、第4金属層よりも支持基板側に形成された第2金属層との間に、第4金属層と第2金属層との合金化を抑制する金属層(後述の実施形態おける第3金属層)を形成する。
この態様2では、半導体素子の接合面側に形成する第1金属層と、第1金属層よりも半導体素子側に形成された第5金属層との間に、第1金属層と第5金属層との合金化を抑制する金属層(後述の実施形態おける第6金属層)を形成する。
この態様3では、支持基板の接合面側に形成する第4金属層と、第4金属層よりも支持基板側に形成された第2金属層との間に、第4金属層と第2金属層との合金化を抑制する金属層(後述の実施形態おける第3金属層)を形成し、半導体素子の接合面側に形成する第1金属層と、第1金属層よりも半導体素子側に形成された第5金属層との間に、第1金属層と第5金属層との合金化を抑制する金属層(後述の実施形態おける第6金属層)を形成する。
以下、本開示に係る半導体装置とその製造方法について詳細に説明する。
図1は、実施形態1に係る半導体装置1の概略上面図である。図2は、図1のII-II線に沿った概略断面図である。この図1及び図2に示す半導体装置1は、後述の製造方法により、半導体素子構造2が合金接合層60を介して支持基板(「第2基板」とも称する)29に接合されることにより作製される。
半導体素子構造2は、例えば、第1導電型半導体層(例えばN型半導体層)181、活性層182、および第2導電型半導体層(例えばP型半導体層)183を含む半導体層18と、第1導電型半導体層181に接続された第1電極(例えばN側電極)33と、第2導電型半導体層183に接続された第2電極(例えばP側電極)43とを含む。図2に示すように、第1電極33と第2電極43及びその配線電極が、半導体層18と合金接合層60との間に配置されており、そのような構成とすることにより、半導体素子構造2には、合金接合層60を介して支持基板29と対向する表面に凹部(第3凹部33D)が形成される。
以下に、図3~10を参照しながら、実施の形態に係る半導体装置1の製造方法について詳述する。
・第1工程:半導体素子構造2を含む第1部材10を準備する工程
・第2工程:支持基板29を含む第2部材20を準備する工程
・第3工程:第1部材10と第2部材20とを接合する工程
以下、第1~第3の各工程について詳述する。
図3~5は、第1部材10を準備する第1工程を説明するための概略断面図である。
第1工程で準備する第1部材10は、図5に示すように、成長基板(「第1基板」とも称する)19上に設けられた半導体素子構造2と、半導体素子構造2上に設けられた第5金属層15と第6金属層16と第1金属層11とを含み、以下のようにして準備される。
次に、図3(b)に示すように、半導体層18の表面18aに第2電極43を形成する。第2電極43は、例えばマスクを用いたスパッタリング等により形成することができる。
その後、図3(c)に示すように、第1保護膜51を、半導体層18の表面18a上と第2電極上とに形成する。このとき、半導体層18の表面18aの一部と、第2電極43の一部が露出するように、第1保護膜51を形成する。第1保護膜51の上に第1配線41を形成し、さらに、第1保護膜51、第1配線41および露出した第2電極43を覆うように、第2配線42を形成する。
なお、第1凹部18Dは、第2電極43、第1保護膜51、第1配線41、第2配線42等の他の部材を作成する前に、半導体層18の表面18aに形成してもよい。
なお、準備した第1部材10の表面10a(第1金属層11の表面)には、第1凹部18D上に第2凹部10Dが形成される。例えば、上面から透視したときに、第1凹部18Dが存在する領域を領域R1、第2凹部10Dが視認できる領域を領域R2とすると、領域R1は領域R2に含まれる。つまり、第1部材10は、第1凹部18Dの直上を含む領域R2において、表面に第2凹部10Dを有している。
図6は、第2部材20を準備する第2工程を説明するための概略断面図である。
第2工程で準備する第2部材20は、図6に示すように、支持基板(第2基板)29と、支持基板29上に設けられた第2金属層22と、第2金属層22上に設けられた第3金属層23と、第3金属層23上に設けられた第4金属層24と、を含む。なお、支持基板29と第2金属層22との間にさらに第7金属層27を含んでいてもよい。第7金属層27は、支持基板29と第2金属層22との密着性を向上させることができる材料から形成する。第7金属層27は、金属層(例えば、Ti、Pt等の金属から成る)または合金層(Ti、Pt等の合金から成る)を1層のみ含む(単層膜)から成ってもよい。または、第7金属層27は、それらの金属層および/またはそれらの合金層を複数含む多層膜から成ってもよい。
第2工程では、支持基板29上に、必要に応じて、第7金属層27を形成した後、第2金属層22、第3金属層23、第4金属層24を、スパッタリング等により順次形成する。
第3工程では、図7に示すように、第1部材10の第1金属層11と、第2部材20の第4金属層24とを向かい合わせて接触させて加熱する。接合する際の加熱温度は、例えば、第1金属層11及び第4金属層24の融点より高く、第3金属層23及び第6金属層16の融点より低い温度に設定する。
以上のようにして、空洞が残ることが抑制され、かつ合金化により第1金属層11及び第4金属層24の融点より高い融点の合金接合層60により、支持基板と半導体素子構造とが、第6金属層16及び第3金属層23とを形成しない場合に比較してより強固に接合される。
以上説明したように、第1~第6の金属層が、接合工程において発揮する機能は異なっている。以下、第1~第6の金属層の各機能を考慮したときの各層の好ましい材料及び形態について説明する。
上述したように、第3金属層23および第6金属層16は、接合工程の第1段階では合金化を抑制し、第2段階では合金化を妨げないようにする機能を有する。
この機能を効果的に発揮させるために、第2金属層22に対する第3金属層23を構成する金属の拡散係数が、第2金属層22に対する第4金属層24を構成する金属の拡散係数より小さいことが好ましい。このようにすると、第4金属層24を構成する金属が第2金属層22まで到達する時間をより遅らせることができ、初期段階における合金化を効果的に抑制できる。
また、第4金属層24に対する第3金属層23を構成する金属の拡散係数が、第4金属層24に対する第2金属層22を構成する金属の拡散係数より小さいことが好ましい。このようにすると、第2金属層22を構成する金属が第4金属層24まで到達する時間をより遅らせることができ、初期段階における合金化を効果的に抑制できる。
このようにすると、第1金属層11を構成する金属が第5金属層15まで到達する時間をより遅らせることができ、初期段階における合金化を効果的に抑制できる。
また、第1金属層11に対する第6金属層16を構成する金属の拡散係数が、第1金属層11に対する第5金属層15を構成する金属の拡散係数より小さいことが好ましい。
このようにすると、第5金属層15を構成する金属が第1金属層11まで到達する時間をより遅らせることができ、初期段階における合金化を効果的に抑制できる。
具体的には、第6金属層16および第3金属層23の各々の厚さは、例えば、1nm~100nmに設定する。例えば、第1金属層11および第4金属層24が厚い場合には、第1金属層11及び第4金属層24が、第2凹部10Dに充填され、第2段階において合金化されるように、第6金属層16および第3金属層23を上記範囲内で厚く設定する。
具体的には、第3金属層の厚さを、第1、第2及び第4金属層の厚さより薄くする。また、第6金属層の厚さを、前記第1、第5及び第4金属層の厚さより薄くする。これにより、第1段階の経過後に第5金属層15の金属と第2金属層22の金属との合金化抑制効果を消滅又は弱めることができる。
このような形態では、第2金属層22の表面の一部に第3金属層23が設けられ、第4金属層24は、第3金属層23上、および第3金属層23から露出した第2金属層22上に亘って設けられる。
同様に、第5金属層15の表面の一部に第6金属層16が設けられ、第1金属層11は、第6金属層16上、及び第6金属層16から露出した第5金属層15上に亘って設けられる。
このようにすると、第2凹部10Dが形成されている範囲の直上領域での合金化を抑制して、第1金属層11及び第4金属層24の第2凹部10Dへの流入を抑えることなく、当該直上領域を除いた領域では、第1金属層11及び第4金属層24の合金化を促進できる。
同様に、第5金属層15の表面の一部に第6金属層16を形成する場合、第6金属層16を、上面視において、第1金属層11と第4金属層24とを対向させて接触させたときに第2凹部が形成される位置に形成することが好ましい。
このようにしても、第2凹部10Dが形成されている範囲の直上領域での合金化を抑制して、第1金属層11及び第4金属層24の第2凹部10Dへの流入を抑えることなく、当該直上領域を除いた領域で合金化を促進できる。
同様に、第6金属層がパターニングされている場合、第6金属層16から露出した第5金属層15の露出面積が狭いほど、第1金属層11と第5金属層15との接触面積が狭くなるので、第1金属層11と第5金属層15との合金化を遅らせることができる。このように、第3金属層23から露出する第2金属層22の面積及び/又は第6金属層16から露出させる第5金属層15の面積を調整することにより、合金化の進行を制御することができる。
第1金属層11および第4金属層24の各々の厚さは、例えば、0.5μm~10μmの範囲に設定する。なお、第2凹部10Dの深さが深い場合には、第1金属層11および第4金属層24の厚さは、例えば、上記範囲で厚く設定する。第1金属層11および第4金属層24を厚くすると、第2凹部10Dの深さが深い場合であっても第2凹部10Dを十分に充填でき、合金接合層60内での空洞の発生を効果的に抑えることができる。一方、第1金属層11および第4金属層24の厚さが厚すぎると、接合による歪が大きくなり、例えば半導体層18が反ることがある。したがって、第1金属層11および第4金属層24の厚さは、それぞれ10μm以下であることが好ましい。
また、第5金属層15および第2金属層22の厚さはそれぞれ、例えば、100nm~10μmに設定する。
また、第1金属層11および第4金属層24が第5金属層15および第2金属層22と合金化した後の合金材料(合金接合層60を形成している材料)の融点は、第1金属層11および第4金属層24を形成する金属材料の融点よりも高いことが好ましい。これにより、第1金属層11および第4金属層24が溶融する温度であっても、合金接合層60が溶融するのを回避できる。
第5金属層15と第2金属層22に好適な金属材料としては、Ni、Pt、Auが挙げられる。第5金属層15と第2金属層22を形成する金属材料は、同じであっても、異なっていてもよい。
また、半導体装置1が半導体発光装置の場合には、第1部材10と第2部材20とを接合する工程の後において、半導体層18の下面18bを粗面化する工程を含んでいてもよい。この半導体層18の下面18bの粗面化は、ウェットエッチング等で行うことができる。さらに、半導体層18の表面全体および第1保護膜51の露出面に、透光性の保護膜53を形成してもよい。
つまり、図11(a)のような金属膜の構成であっても、第1段階では、第1金属層11と第4金属層24の流動性を高く保って第2凹部10D内を十分に充填でき、かつ第2段階では、第1金属層11と第4金属層24が合金化されるので合金接合層60を形成することができる。
つまり、図11(b)のような金属膜の構成であっても、第1段階では、第1金属層11と第4金属層24の流動性を高く保って第2凹部10D内を十分に充填でき、かつ第2段階では、第1金属層11と第4金属層24が合金化されるので合金接合層60を形成することができる。
また、第1金属層11の融点及び第4金属層24の融点は、第2金属層22の融点よりも低く、かつ、第1金属層11、第4金属層24および第2金属層22が合金化した後の合金接合層の融点は、第1金属層11の融点及び第4金属層24の融点よりも高いことが好ましい。
つまり、図11(c)のような金属膜の構成であっても、第1段階では、第1金属層11と第4金属層24の流動性を高く保って第2凹部10D内を十分に充填でき、かつ第2段階では、第1金属層11と第4金属層24が合金化されるので合金接合層60を形成することができる。
また、第1金属層11の融点及び第4金属層24の融点は、第5金属層15の融点よりも低く、かつ、第1金属層11、第4金属層24および第5金属層15が合金化した後の合金接合層の融点は、第1金属層11の融点及び第4金属層24の融点よりも高いのが好ましい。
実施形態2は、実施形態1とは、製造過程で用いる第1部材100と第2部材200の構成が異なっている。
図12(a)は、実施形態2に用いる第2部材200の構成を示し、図12(b)は、実施形態2に用いる第1部材100の構成を示している。
図12(a)の第2部材200は、図7の第2部材20に比べて、第3金属層230の形成されている範囲が異なっている。具体的には、第2金属層22の表面の一部に第3金属層230が設けられ、第4金属層24は、第2金属層22上及び第3金属層230上に亘って設けられている。より具体的には、第2金属層22の表面の一部に設けられた第3金属層230は、上面視において、第1金属層11と第4金属層24とを対向させて接触させたときに第2凹部10Dが設けられた位置(つまり、領域R2の範囲)に設けられている。図12(a)では、第2凹部10Dが設けられた位置(領域R2)の外側(領域R5)には、第3金属層230は設けられていない。なお、第3金属層230は、領域R2だけでなく、領域R5のうち領域R2と隣接する部分まで、拡大して設けられていてもよい。
成長基板19の除去工程は、例えば、接合工程後に、図9に示すように、半導体層18の下面18bから、成長基板19を除去する。この除去工程では、例えば、レーザーリフトオフ法によって、成長基板19側からレーザ光を照射して、成長基板19の上面19aと半導体層18の下面18bとの界面を分解することにより、成長基板19を剥離する。
2 半導体素子構造
10、100 第1部材
11 第1金属層
15 第5金属層
16、160 第6金属層
19 第1基板(成長基板)
18 半導体層
18D 第1凹部
20、200 第2部材
22 第2金属層
23、230 第3金属層
24 第4金属層
29 第2基板(支持基板)
33 第1電極(N側電極)
43 第2電極(P側電極)
60 合金接合層
Claims (19)
- 第1基板と、前記第1基板上に設けられ表面に第1凹部を含む半導体層と、前記半導体層の表面のうち前記第1凹部を除く表面の上方に少なくとも設けられた第1金属層と、を備えており、表面に第2凹部を前記第1凹部の直上を含む領域に有する第1部材を準備する工程と、
第2基板と、前記第2基板上に設けられた第2金属層と、前記第2金属層上に設けられた第3金属層と、前記第3金属層上に設けられた第4金属層と、を備えた第2部材を準備する工程と、
前記第1金属層と前記第4金属層とを対向させ加熱し、前記第1金属層及び前記第4金属層と前記第2金属層とを相互拡散させ合金化することにより、第1部材と第2部材とを接合する工程と、を含み、
前記第3金属層は、前記第2金属層と前記第4金属層との相互拡散を抑制する層である、半導体装置の製造方法。 - 前記第2金属層に対する前記第3金属層を構成する金属の拡散係数が、前記第2金属層に対する前記第4金属層を構成する金属の拡散係数より小さい、請求項1に記載の半導体装置の製造方法。
- 前記第4金属層に対する前記第3金属層を構成する金属の拡散係数が、前記第4金属層に対する前記第2金属層を構成する金属の拡散係数より小さい、請求項1又は2に記載の半導体装置の製造方法。
- 前記第2金属層の表面の一部に前記第3金属層が設けられ、
前記第4金属層は、前記第2金属層上及び前記第3金属層上に亘って設けられる、請求項1~3のいずれか1つに記載の半導体装置の製造方法。 - 前記第2金属層の表面の一部に設けられた前記第3金属層は、上面視において、前記第1金属層と前記第4金属層とを対向させて接触させたときに前記第2凹部が設けられた位置に設けられる、請求項4に記載の半導体装置の製造方法。
- 前記第3金属層の厚さは、前記第1、第2及び第4金属層の厚さより薄いことを特徴とする、請求項1~5のいずれか1つに記載の半導体装置の製造方法。
- 前記第3金属層はTi、Cr若しくはAlを含む、請求項1~6のいずれか1つに記載の半導体装置の製造方法。
- 前記第1金属層の融点及び前記第4金属層の融点は、前記第2金属層の融点よりも低く、かつ、前記接合する工程において前記第1金属層および前記第4金属層と前記第2金属層とが合金化した部分の融点は、前記第1金属層の融点及び前記第4金属層の融点よりも高い、請求項1~7のいずれか1つに記載の半導体装置の製造方法。
- 第1基板と、前記第1基板上に設けられ表面に第1凹部を含む半導体層と、前記半導体層上に設けられた第5金属層と、前記第5金属層上に設けられた第6金属層と、前記第6金属層の表面のうち前記第1凹部を除く表面の上方に少なくとも設けられた第1金属層と、を備えており、表面に第2凹部を前記第1凹部の直上を含む領域に有する第1部材を準備する工程と、
第2基板と、前記第2基板上に設けられた第4金属層と、を備えた第2部材を準備する工程と、
前記第1金属層と前記第4金属層とを対向させ加熱し、前記第1金属層および前記第4金属層と前記第5金属層とを相互拡散させ合金化することにより、第1部材と第2部材とを接合する工程と、を含み、
前記第6金属層は、前記第5金属層と前記第1金属層および前記第4金属層との相互拡散を抑制する層である、半導体装置の製造方法。 - 前記第1部材は、前記半導体層上に設けられた第5金属層と、前記第5金属層の上方であって前記第1金属層と前記第5金属層との間に設けられ、前記第5金属層と前記第1金属層および前記第4金属層との相互拡散を抑制する第6金属層と、をさらに備え、
前記接合する工程において、前記第1金属層および前記第4金属層と、前記第5金属層とを相互拡散させ合金化する請求項1~8のいずれか1つに記載の半導体装置の製造方法。 - 前記第5金属層に対する前記第6金属層を構成する金属の拡散係数が、前記第5金属層に対する前記第1金属層を構成する金属の拡散係数より小さい、請求項9又は10に記載の半導体装置の製造方法。
- 前記第1金属層に対する前記第6金属層を構成する金属の拡散係数が、前記第1金属層に対する前記第5金属層を構成する金属の拡散係数より小さい、請求項9~11のいずれか1つに記載の半導体装置の製造方法。
- 前記第5金属層の表面の一部に前記第6金属層が設けられ、
前記第1金属層は、前記第5金属層上及び前記第6金属層上に亘って設けられる、請求項9~12のいずれか1つに記載の半導体装置の製造方法。 - 前記第5金属層の表面の一部に設けられた前記第6金属層は、上面視において、前記第1金属層と前記第4金属層とを対向させて接触させたときに前記第2凹部が設けられた位置に設けられる、請求項13に記載の半導体装置の製造方法。
- 前記第6金属層の厚さは、前記第1、第5及び第4金属層の厚さより薄いことを特徴とする、請求項9~14のいずれか1つに記載の半導体装置の製造方法。
- 前記第6金属層はTi、Cr若しくはAlを含む、請求項9~15のいずれか1つに記載の半導体装置の製造方法。
- 前記第1金属層の融点及び前記第4金属層の融点は、前記第5金属層の融点よりも低く、かつ、
前記接合する工程において前記第1金属層および前記第4金属層と前記第5金属層とが合金化した部分の融点は、前記第1金属層の融点及び前記第4金属層の融点よりも高い、請求項9~16のいずれか1つに記載の半導体装置の製造方法。 - 前記接合する工程において、前記第1部材と前記第2部材とを押圧し、前記第1金属層と前記第4金属層とを接合する、請求項1~17のいずれか1つに記載の半導体装置の製造方法。
- 前記接合する工程において、260℃~300℃の温度で加熱を行う、請求項1~18のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019101490A JP7004918B2 (ja) | 2019-05-30 | 2019-05-30 | 半導体装置の製造方法 |
US16/886,279 US11152531B2 (en) | 2019-05-30 | 2020-05-28 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019101490A JP7004918B2 (ja) | 2019-05-30 | 2019-05-30 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020194947A JP2020194947A (ja) | 2020-12-03 |
JP2020194947A5 JP2020194947A5 (ja) | 2021-02-04 |
JP7004918B2 true JP7004918B2 (ja) | 2022-01-21 |
Family
ID=73547625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019101490A Active JP7004918B2 (ja) | 2019-05-30 | 2019-05-30 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11152531B2 (ja) |
JP (1) | JP7004918B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006135026A (ja) | 2004-11-04 | 2006-05-25 | Sharp Corp | Iii−v族化合物半導体発光素子およびその製造方法 |
JP2011086723A (ja) | 2009-10-14 | 2011-04-28 | Stanley Electric Co Ltd | 化合物半導体のエッチング液、化合物半導体のエッチング方法及び化合物半導体発光素子の製造方法 |
WO2017154973A1 (ja) | 2016-03-08 | 2017-09-14 | 株式会社 東芝 | 半導体発光素子およびその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012248795A (ja) * | 2011-05-31 | 2012-12-13 | Toshiba Corp | 半導体発光素子およびその製造方法 |
JP2014216470A (ja) * | 2013-04-25 | 2014-11-17 | スタンレー電気株式会社 | 半導体発光素子 |
JP2016195187A (ja) | 2015-03-31 | 2016-11-17 | ウシオ電機株式会社 | 半導体発光素子 |
JP2017005156A (ja) | 2015-06-12 | 2017-01-05 | ウシオ電機株式会社 | 半導体発光素子及びその製造方法 |
JP2017162907A (ja) | 2016-03-08 | 2017-09-14 | 株式会社東芝 | 接合方法および半導体装置の製造方法 |
JP7324395B2 (ja) * | 2018-09-27 | 2023-08-10 | 日亜化学工業株式会社 | 発光素子及びその製造方法 |
-
2019
- 2019-05-30 JP JP2019101490A patent/JP7004918B2/ja active Active
-
2020
- 2020-05-28 US US16/886,279 patent/US11152531B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006135026A (ja) | 2004-11-04 | 2006-05-25 | Sharp Corp | Iii−v族化合物半導体発光素子およびその製造方法 |
JP2011086723A (ja) | 2009-10-14 | 2011-04-28 | Stanley Electric Co Ltd | 化合物半導体のエッチング液、化合物半導体のエッチング方法及び化合物半導体発光素子の製造方法 |
WO2017154973A1 (ja) | 2016-03-08 | 2017-09-14 | 株式会社 東芝 | 半導体発光素子およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020194947A (ja) | 2020-12-03 |
US20200381583A1 (en) | 2020-12-03 |
US11152531B2 (en) | 2021-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4904916B2 (ja) | パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール | |
JP5865943B2 (ja) | 半導体発光素子及びその製造方法 | |
JP2006245379A (ja) | 半導体発光素子 | |
JP3810204B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP4718091B2 (ja) | 接合構造体 | |
JP6450612B2 (ja) | 電子部品装置およびその製造方法 | |
JPH1121660A (ja) | 太陽電池用接続線 | |
JP2012248795A (ja) | 半導体発光素子およびその製造方法 | |
JP7004918B2 (ja) | 半導体装置の製造方法 | |
JP5516696B2 (ja) | 基板 | |
JP3812549B2 (ja) | 半導体装置 | |
JP2007311526A (ja) | パワーモジュール用基板の製造方法、パワーモジュール用基板およびパワーモジュール | |
KR102409338B1 (ko) | 확산 솔더 연결을 설정하기 위한 솔더 프리폼 및 솔더 프리폼을 생성하기 위한 방법 | |
JP6826761B2 (ja) | 半導体装置の製造方法 | |
JP4725412B2 (ja) | パワーモジュール用基板の製造方法 | |
JP7096489B2 (ja) | 半導体素子の製造方法 | |
JP2019009333A (ja) | セラミックス−金属接合体の製造方法、セラミックス回路基板の製造方法及びセラミックス−金属接合体 | |
JP2020194947A5 (ja) | ||
JP6757006B2 (ja) | 半導体装置及びその製造方法 | |
JP7071648B2 (ja) | 発光装置及び発光装置の製造方法 | |
JP2009148779A (ja) | 鑞付け接合焼結部品 | |
JP7223772B2 (ja) | 電子部品の接合方法および接合構造体 | |
KR102688975B1 (ko) | 마이크로 엘이디 모듈 및 그 제조방법 | |
JP2022158170A (ja) | 電子部品およびその製造方法 | |
JP2011187496A (ja) | 半導体発光素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201218 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7004918 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |