JP2017005156A - 半導体発光素子及びその製造方法 - Google Patents

Abstract

【課題】従来よりも光取り出し効率の向上した半導体発光素子を提供する。
【解決手段】 半導体発光素子は、第一半導体層と、活性層と、第二半導体層と、第一半導体層の面のうちの基板に近い側の面に接触して形成された電流遮断層と、第一半導体層の面のうちの前記基板に近い側の面であって、電流遮断層が形成されていない領域内の面に接触して形成された第一電極と、第二半導体層に接触し、基板の面に直交する方向に関して電流遮断層と対向する位置に形成された第二電極とを備える。電流遮断層は、Ｐｄ又はＣｕの少なくとも一方を含むＡｇ合金で構成される。電流遮断層と第一半導体層との間の接触抵抗が、第一電極と第一半導体層との間の接触抵抗よりも高い。
【選択図】 図１Ａ

Description

本発明は、半導体発光素子及びその製造方法に関する。

近年、窒化物半導体を用いた発光素子の開発が進められている。この発光素子は、ｎ型半導体層と、ｐ型半導体層と、これらｎ型半導体層及びｐ型半導体層に挟まれるように形成された活性層とを含んで構成される。ｎ型半導体層とｐ型半導体層の間に電位差が設けられることで両者間に電流が流れ、活性層内で電子と正孔が再結合して発光する。活性層内で生成されたこの光を有効に利用すべく、種々の研究開発が進められている。

例えば、下記特許文献１には、いわゆる「縦型構造」を有する発光素子が開示されている。縦型構造の素子とは、活性層に対して基板に直交する方向に電圧が印加されることで、活性層が発光する素子を指す。

図７は、特許文献１に開示された発光素子の断面図を模式的に示したものである。従来の発光素子９０は、基板９１上に導電層９２、反射膜９３、絶縁層９４、反射電極９５、半導体層９９、及びｎ側電極１００を備えて構成される。半導体層９９は、ｐ型半導体層９６、活性層９７、及びｎ型半導体層９８が基板９１側から順に積層されて構成される。

絶縁層９４の下層には金属材料からなる反射膜９３が形成されているが、この反射膜９３はオーミック性を有さず電極としての機能を奏さない。一方、反射電極９５は金属材料からなり、ｐ型半導体層９６の間でオーミック接触が実現されることで電極（ｐ側電極）として機能している。

反射電極９５は、活性層９７で生成された光のうち、基板９１に向かう方向（図面下向き）に放射された光を反射させてｎ側半導体層９８側（図面上向き）に取り出すことで、光の取り出し効率を高める目的を兼ねている。反射膜９３も同様の目的で形成されており、反射電極９５が形成されていない箇所を通過して下向きに進行した光を反射させてｎ側半導体層９８側に進行方向を変えることで、光の取り出し効率が高められる。

特許第４２０７７８１号公報

しかし、活性層９７から下向きに放射された光が反射膜９３によって反射されて上向きに取り出されるに際し、この光は、反射膜９３で反射される前と反射した後の２回にわたって、絶縁層９４内を通過することになる。絶縁層９４は透明膜として構成されるものの、この絶縁層９４内を光が通過する際に数％の光が絶縁層９４によって吸収されてしまう。より詳細には、活性層９７から絶縁層９４を通過して反射膜９３に達するまでに３−４％程度の光が吸収され、更に反射膜９３で反射された光が絶縁層９４を通過してｎ型半導体層９８側の外部に取り出されるまでに更に３−４％の光が吸収される。

つまり、従来の構成では、活性層９７から放射された光のうち、下向きに放射された光を反射させて取り出し効率を高めてはいるものの、一部の光が絶縁層９４内に吸収されてしまっているため、取り出し効率を十分に高められているとはいえない。

本発明は、上記の課題に鑑み、従来よりも光取り出し効率の向上した半導体発光素子を提供することを目的とする。

本発明は、ｎ型又はｐ型の第一半導体層、前記第一半導体層の上層に形成された活性層、及び前記活性層の上層に形成され前記第一半導体層とは導電型の異なる第二半導体層を含む半導体層が、基板上に形成されてなる半導体発光素子であって、
前記第一半導体層の面のうちの前記基板に近い側の面に、接触して形成された電流遮断層と、
前記第一半導体層の面のうちの前記基板に近い側の面であって、前記電流遮断層が形成されていない領域内の面に接触して形成された第一電極と、
前記第二半導体層に接触し、前記基板の面に直交する方向に関して前記電流遮断層と対向する位置に形成された第二電極とを備え、
前記電流遮断層は、Ｐｄ又はＣｕの少なくとも一方を含むＡｇ合金で構成されており、
前記電流遮断層と前記第一半導体層との間の接触抵抗が、前記第一電極と前記第一半導体層との間の接触抵抗よりも高いことを特徴とする。

上記構成によれば、電流遮断層と第二電極の間を基板の面に直交する方向に電流が流れにくくなり、半導体層内に流れる電流を、基板の面に平行な方向に拡げる効果が得られる。この結果、活性層内の広い範囲に発光領域を設けることができ、発光効率が高められる。また、図７に示す半導体発光素子９０のように、電流を拡げる目的で絶縁層を設ける必要がないため、絶縁層内で光が吸収されるという事態が生じない。この結果、従来の発光素子９０よりも光取り出し効率が高められる。

また、電流遮断層は、Ａｇを含む材料で構成されている。Ａｇは、活性層から射出された光に対して高い反射率を示すため、活性層から基板側に向けて射出された光を、第二半導体層側に高効率で反射させることができる。

更に、上記の構成では、電流遮断層は、Ｐｄ又はＣｕの少なくとも一方を含むＡｇ合金で構成されている。本発明者の鋭意研究により、電流遮断層を上記Ａｇ合金で構成した場合、純粋なＡｇで構成する場合よりも、第一半導体層との間でショットキー接触を実現しながらも素子の動作電圧を低減させる効果が得られることを見出した。この点は、「発明を実施するための形態」の項で、実施例を参照して後述される。

よって、上記の構成によれば、動作電圧を低くした状態で、従来よりも高い光取り出し効率を示す半導体発光素子が実現される。

上記構成において、前記第一電極は、Ａｇを含む材料で構成されるものとしても構わない。

かかる構成によれば、第一電極及び電流遮断層の両方において、活性層から射出された光に対する反射率を高めることができ、光取り出し効率を向上させることができる。なお、この第一電極を電流遮断層と同一の材料で構成しても構わない。

なお、前記第一半導体層の端部の領域において、前記第一半導体層の面のうちの前記基板に近い側の面に接触して形成された絶縁層を有するものとしても構わない。この絶縁層を、半導体発光素子の製造時においてエッチングストッパとして機能させることができる。すなわち、特に素子分離に係るエッチング工程において、半導体層が必要以上にエッチングされることを防止できる。

本発明は、ｎ型又はｐ型の第一半導体層、前記第一半導体層の上層に形成された活性層、及び前記活性層の上層に形成され前記第一半導体層とは導電型の異なる第二半導体層を含む半導体層が、基板上に形成されてなる半導体発光素子の製造方法であって、
前記第二半導体層、前記活性層、及び前記第一半導体層の順に前記半導体層を形成する
工程（ａ）と、
前記第一半導体層の上面の第一領域に、第一電極を形成する工程（ｂ）と、
前記第一半導体層の上面であって、前記第一領域とは異なる第二領域に、Ｐｄ又はＣｕの少なくとも一方を含むＡｇ合金で構成された電流遮断層を形成する工程（ｃ）と、
前記第一電極及び前記電流遮断層の上層に前記基板を貼り合わせると共に、前記第二半導体層を露出する工程（ｄ）と、
露出された前記第二半導体層の上面のうち、前記基板の面に直交する方向に関して前記電流遮断層と対向する位置に第二電極を形成する工程（ｅ）とを有し、
前記工程（ｃ）は、前記工程（ｂ）で形成された前記第一電極と比較して、前記第一半導体層との接触抵抗が高くなるように前記電流遮断層を形成する工程であることを特徴とする。

上記方法によれば、動作電圧を低くした状態で、従来よりも高い光取り出し効率を示す半導体発光素子を製造することができる。

上記方法において、前記工程（ｂ）は、金属材料を成膜した後にアニール処理を行う工程を含み、前記工程（ｃ）は、前記Ａｇ合金を成膜した後に、前記工程（ｂ）よりも低温でアニール処理を行う工程を含むか、又はアニール処理を行わないものとすることができる。

また、前記工程（ｂ）において成膜される前記金属材料は、Ａｇを含むものとすることができる。

上記方法において、前記工程（ｄ）よりも前に、前記第一半導体層の上面の端部の領域に絶縁層を形成する工程（ｆ）と、
前記工程（ｄ）よりも後に、前記絶縁層が露出するまで前記半導体層をエッチングする工程（ｇ）とを有するものとしても構わない。

上記工程（ｆ）において製造された絶縁層は、工程（ｇ）に係る素子分離工程においてエッチングストッパとして機能させることができ、半導体層が必要以上にエッチングされることを防止できる。

本発明によれば、動作電圧の上昇を招くことなく、従来よりも光取り出し効率の高い半導体発光素子が実現される。

半導体発光素子の一実施形態の構成を模式的に示す図面である。 半導体発光素子の一実施形態の構成を模式的に示す図面である。 半導体発光素子の製造方法を模式的に示す工程断面図の一部である。 半導体発光素子の製造方法を模式的に示す工程断面図の一部である。 半導体発光素子の製造方法を模式的に示す工程断面図の一部である。 半導体発光素子の製造方法を模式的に示す工程断面図の一部である。 半導体発光素子の製造方法を模式的に示す工程断面図の一部である。 半導体発光素子の製造方法を模式的に示す工程断面図の一部である。 半導体発光素子の製造方法を模式的に示す工程断面図の一部である。 半導体発光素子の製造方法を模式的に示す工程断面図の一部である。 半導体発光素子の製造方法を模式的に示す工程断面図の一部である。 半導体発光素子の製造方法を模式的に示す工程断面図の一部である。 電流遮断層とｐ型半導体層の間の電流電圧特性を示すグラフである。 実施例と参考例の発光素子の電流電圧特性を対比したグラフである。 半導体発光素子の別実施形態の構成を模式的に示す図面である。 半導体発光素子の別実施形態の構成を模式的に示す図面である。 従来の発光素子の構成を模式的に示す図面である。

本発明の窒化物半導体発光素子につき、図面を参照して説明する。なお、各図において、図面の寸法比と実際の寸法比は必ずしも一致しない。また、以下において、「ＡｌＧａＮ」という記述は、Ａｌ_ｍＧａ_１−ｍＮ（０＜ｍ＜１）という記述と同義であり、ＡｌとＧａの組成比の記述を単に省略して記載したものであって、ＡｌとＧａの組成比が１：１である場合に限定する趣旨ではない。「ＩｎＧａＮ」という記述についても同様である。

［構成］
図１Ａ及び図１Ｂは、本発明の半導体発光素子の一実施形態の構成を模式的に示す図面である。図１Ｂは光取り出し方向から見たときの平面図に対応し、図１Ａは図１Ｂ内におけるＸ−Ｘ線で切断したときの断面図に対応する。半導体発光素子１は、基板３、半導体層５、第一電極１３、電流遮断層１４、及び第二電極１５を含んで構成される。以下では、半導体発光素子１を単に「発光素子１」と適宜略記する。

（基板３）
基板３は、例えばＣｕＷ、Ｗ、Ｍｏなどの導電性基板、又はＳｉなどの半導体基板で構成される。

（半導体層５）
本実施形態では、半導体層５は、基板３に近い側からｐ型半導体層１１、活性層９及びｎ型半導体層７が順に積層されて形成されている。本実施形態では、ｐ型半導体層１１が「第一半導体層」に対応し、ｎ型半導体層７が「第二半導体層」に対応する。

ｐ型半導体層１１は、例えばＭｇ、Ｂｅ、Ｚｎ、又はＣなどのｐ型不純物がドープされた窒化物半導体層で構成される。窒化物半導体層としては、例えばＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等を利用することができる。

活性層９は、例えばＩｎＧａＮで構成される発光層及びｎ型ＡｌＧａＮで構成される障壁層が周期的に繰り返されてなる半導体層で形成される。これらの層はアンドープでもｐ型又はｎ型にドープされていても構わない。活性層９は、少なくともエネルギーバンドギャップの異なる２種類の材料からなる層が積層されて構成されていればよい。活性層９の構成材料は、生成したい光の波長に応じて適宜選択される。

ｎ型半導体層７は、例えばＳｉ、Ｇｅ、Ｓ、Ｓｅ、Ｓｎ、又はＴｅなどのｎ型不純物がドープされた窒化物半導体層で構成される。この窒化物半導体層としては、例えばＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ等を利用することができる。なお、ｎ型半導体層７は、ｐ型半導体層１１と異なる組成の材料で構成されているものとしても構わない。

（第一電極１３）
第一電極１３は、ｐ型半導体層１１に接触して形成されており、ｐ型半導体層１１との間でオーミック接触が形成されている。本実施形態では、第一電極１３はｐ側電極を構成する。

本実施形態において、第一電極１３は、活性層９から射出される光に対して高い反射率（例えば８０％以上であり、より好ましくは９０％以上）を示す導電性の材料で構成される。より具体的には、例えばＡｇ、Ａｌ、又はＲｈを含む材料で構成される。

（第二電極１５）
第二電極１５は、ｎ型半導体層７の上面に形成されており、例えばＣｒ−Ａｕで構成される。本実施形態では、第二電極１５はｎ側電極を構成する。

図１Ｂに示すように、本実施形態の発光素子１では、基板３とは反対側から、すなわち光取り出し方向から見たときに、第二電極１５がｎ型半導体層７の周囲を取り囲むように形成されている。より詳細には、第二電極１５は、離間した３箇所において、所定の方向に延伸するように構成されている。ただし、この第二電極１５の延伸する本数については、３本に限られるものではなく４本以上であっても構わない。図１Ｂに示した第二電極１５の形状はあくまで一例であって、設計に応じて適宜変更して構わない。

なお、図１Ｂに示す例では、第二電極１５が、一部の箇所において光取り出し方向から見て幅広な領域１５ａを有している。この領域１５ａは、例えばＡｕ、Ｃｕなどで構成されるワイヤ（不図示）が連絡されることで、パッド電極を構成するものとしても構わない。このとき、ワイヤの他端は基板３の給電パターンなどに接続されるものとして構わない。なお、第二電極１５は、この幅広な領域１５ａを必ずしも備えなければならないというものではない。

第一電極１３と第二電極１５の間に電圧を印加することで、活性層９内を電流が流れ、活性層９が発光する。

第一電極１３は、上述したように、活性層９で生成される光に対して高い反射率を示す材料で構成される。図１Ａに示す発光素子１は、活性層９から射出された光をｎ型半導体層７側に取り出すことが想定されている。第一電極１３は、活性層９から基板３側に向けて射出された光をｎ型半導体層７側に向けて反射させることで、光取り出し効率を高める機能を果たしている。

（導電層２０）
導電層２０は、基板３の上層に形成されている。本実施形態では、導電層２０は、保護層２３、接合層２１、接合層１９及び保護層１７の多層構造で構成されている。

接合層１９及び接合層２１は、例えばＡｕ−Ｓｎ、Ａｕ−Ｉｎ、Ａｕ−Ｃｕ−Ｓｎ、Ｃｕ−Ｓｎ、Ｐｄ−Ｓｎ、Ｓｎなどで構成される。後述するように、これらの接合層１９と接合層２１は、基板３上に形成された接合層２１と、別の基板（後述する成長基板２５）上に形成された接合層１９を対向させた後に、両者を貼り合わせることで形成されたものである。これらの接合層１９及び接合層２１は、単一の層として一体化されているものとしても構わない。

保護層１７は、例えばＮｉ／Ｔｉ／Ｐｔの多層構造で構成される。このうち、Ｔｉ／Ｐｔ層は、接合層（１９，２１）を構成する材料が第一電極１３側に拡散して、第一電極１３の反射率が低下することを抑制する目的で設けられている。また、Ｎｉ層は、Ｔｉ／Ｐｔ層に含まれる材料、特にＴｉが第一電極１３側に拡散し、第一電極１３の反射率が低下することを抑制する目的で設けられている。ただし、保護層１７は、少なくとも接合層（１９，２１）を構成する材料が拡散するのを抑制する機能を有する材料で構成されていればよい。

保護層２３は、例えば保護層１７と同一の材料で構成され、接合層（１９，２１）を構成する材料が基板３側に拡散するのを抑制する目的で設けられている。ただし、保護層２３は必ずしも備えられていなくても構わない。

（電流遮断層１４）
発光素子１は、電流遮断層１４を備える。この電流遮断層１４は、ｐ型半導体層１１と接触する箇所であって、第一電極１３が形成されていない領域の少なくとも一部に形成されている。本実施形態では、電流遮断層１４は、Ｐｄ及びＣｕを含むＡｇ合金で構成されており、第一電極１３と同様に、活性層９から射出される光に対して高い反射率を示す材料で構成されている。

図１Ａに示すように、第一電極１３及び電流遮断層１４は、いずれもｐ型半導体層１１と接触して形成されている。前述したように、第一電極１３は、ｐ型半導体層１１との間でオーミック接触が形成されている。一方で、電流遮断層１４は、ｐ型半導体層１１との間でショットキー接触が形成されており、第一電極１３に比べてｐ型半導体層１１との接触抵抗が高い。

電流遮断層１４は、基板３の面に直交する方向（以下、一例として「鉛直方向」と記載する。）に関して、第二電極１５に対向する位置に形成されている。仮に、鉛直方向に第二電極１５と対向する位置において、ｐ型半導体層１１との接触抵抗が低い層が形成されている場合、発光素子１に対して電圧を印加すると、鉛直方向に第二電極１５と対向する領域内に大部分の電流が流れてしまう。この結果、活性層９の特定の領域のみが発光してしまい、発光効率が低下する。電流遮断層１４は、活性層９を流れる電流を基板３の面に平行な方向に拡げることで、活性層９の発光効率を高める機能を有している。

また、本実施形態のように、電流遮断層１４が、活性層９で生成された光に対して高い反射率を示す材料で形成されることで、第一電極１３と同様の理由により、光取り出し効率を向上させることができる。

（絶縁層２４）
本実施形態において、発光素子１は、半導体層５の端部領域において、ｐ型半導体層１１の一部と接触して形成された絶縁層２４を備えている。絶縁層２４は、例えばＳｉＯ_2、ＳｉＮ、Ｚｒ₂Ｏ₃、ＡｌＮ、Ａｌ₂Ｏ₃などで構成される。この絶縁層２４は、製造方法の項で後述するように、素子分離時におけるエッチングストッパとして機能させる目的で設けられている。

なお、図１Ａでは図示していないが、半導体層５の側面に保護膜としての絶縁層を形成しても構わない。

図１Ａに示す発光素子１によれば、従来よりも光取り出し効率が向上する点については、発光素子１の製造方法の説明を行った後に説明される。

［製造方法］
次に、発光素子１の製造方法の一例につき、図２Ａ〜図２Ｊに模式的に示す工程断面図を参照して説明する。なお、以下で説明する製造条件や膜厚等の寸法はあくまで一例である。

（ステップＳ１）
図２Ａに示すように、成長基板２５を準備する。成長基板２５としては、一例としてＣ面を有するサファイア基板を用いることができる。

準備工程として、成長基板２５のクリーニングを行う。このクリーニングは、より具体的な一例としては、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相蒸着）装置の処理炉内に成長基板２５を配置し、処理炉内に流量が例えば１０ｓｌｍの水素ガスを流しながら、炉内温度を例えば１１５０℃に昇温することにより行われる。

（ステップＳ２）
図２Ｂに示すように、成長基板２５の上層に、アンドープ層２７、ｎ型半導体層７、活性層９、及びｐ型半導体層１１を順に形成する。このステップＳ２は、例えば以下の手順で行われる。

まず、成長基板２５の上面に、ＧａＮよりなる低温バッファ層を形成し、その上層にＧａＮよりなる下地層を形成する。これらの低温バッファ層及び下地層がアンドープ層２７に対応する。具体的なアンドープ層２７の形成方法は、例えば以下の通りである

まず、МОＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を４８０℃とする。そして、処理炉内にキャリアガスとして流量がそれぞれ５ｓｌｍの窒素ガス及び水素ガスを流しながら、原料ガスとして、流量が５０μｍｏｌ／ｍｉｎのトリメチルガリウム（ＴＭＧ）及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に６８秒間供給する。これにより、成長基板２５の表面に、厚みが２０ｎｍのＧａＮよりなる低温バッファ層を形成する。

次に、ＭＯＣＶＤ装置の炉内温度を１１５０℃に昇温する。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１００μｍｏｌ／ｍｉｎのＴＭＧ及び流量が２５００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に３０分間供給する。これにより、低温バッファ層の表面に、厚みが１．７μｍのＧａＮよりなる下地層を形成する。

次に、アンドープ層２７の上層にｎ型半導体層７を形成する。ｎ型半導体層７の具体的な形成方法は、例えば以下の通りである。

まず、引き続き炉内温度を１１５０℃とした状態で、ＭＯＣＶＤ装置の炉内圧力を３０ｋＰａとする。そして、処理炉内にキャリアガスとして流量が２０ｓｌｍの窒素ガス及び流量が１５ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が９４μｍｏｌ／ｍｉｎのＴＭＧ、流量が６μｍｏｌ／ｍｉｎのトリメチルアルミニウム（ＴＭＡ）、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及び流量が０．０１３μｍｏｌ／ｍｉｎのテトラエチルシランを処理炉内に６０分間供給する。これにより、例えばＡｌ_0.06Ｇａ_0.94Ｎの組成を有し、厚みが２μｍのｎ型半導体層７がアンドープ層２７の上層に形成される。

なお、この後、ＴＭＡの供給を停止すると共に、それ以外の原料ガスを６秒間供給することにより、ｎ型ＡｌＧａＮ層の上層に、厚みが５ｎｍ程度のｎ型ＧａＮよりなる保護層を有してなるｎ型半導体層７を実現してもよい。

上記の説明では、ｎ型半導体層７に含まれるｎ型不純物をＳｉとする場合について説明したが、ｎ型不純物としては、Ｓｉ以外にＧｅ、Ｓ、Ｓｅ、Ｓｎ又はＴｅ等を用いることができる。

次に、ｎ型半導体層７の上層に活性層９を形成する。活性層９の具体的な形成方法は、例えば以下の通りである。

まずＭＯＣＶＤ装置の炉内圧力を１００ｋＰａ、炉内温度を８３０℃とする。そして、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が１ｓｌｍの水素ガスを流しながら、原料ガスとして、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１２μｍｏｌ／ｍｉｎのトリメチルインジウム（ＴＭＩ）及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に４８秒間供給するステップを行う。その後、流量が１０μｍｏｌ／ｍｉｎのＴＭＧ、流量が１．６μｍｏｌ／ｍｉｎのＴＭＡ、０．００２μｍｏｌ／ｍｉｎのテトラエチルシラン及び流量が３０００００μｍｏｌ／ｍｉｎのアンモニアを処理炉内に１２０秒間供給するステップを行う。以下、これらの２つのステップを繰り返すことにより、厚みが２ｎｍのＩｎＧａＮよりなる発光層、及び厚みが７ｎｍのｎ型ＡｌＧａＮよりなる障壁層が１５周期積層されてなる活性層９が、ｎ型半導体層７の上層に形成される。

次に、活性層９の上層にｐ型半導体層１１を形成する。ｐ型半導体層１１の具体的な形成方法は、例えば以下の通りである。

具体的には、ＭＯＣＶＤ装置の炉内圧力を１００ｋＰａに維持し、処理炉内にキャリアガスとして流量が１５ｓｌｍの窒素ガス及び流量が２５ｓｌｍの水素ガスを流しながら、炉内温度を１０２５℃に昇温する。その後、原料ガスとして、流量が３５μｍｏｌ／ｍｉｎのＴＭＧ、流量が２０μｍｏｌ／ｍｉｎのＴＭＡ、流量が２５００００μｍｏｌ／ｍｉｎのアンモニア及びｐ型不純物をドープするための流量が０．１μｍｏｌ／ｍｉｎのビスシクロペンタジエニルマグネシウム（Ｃｐ₂Ｍｇ）を処理炉内に６０秒間供給する。これにより、活性層３３の表面に、厚みが２０ｎｍのＡｌ_0.3Ｇａ_0.7Ｎの組成を有する正孔供給層を形成する。その後、ＴＭＡの流量を４μｍｏｌ／ｍｉｎに変更して原料ガスを３６０秒間供給することにより、厚みが１２０ｎｍのＡｌ_0.13Ｇａ_0.87Ｎの組成を有する正孔供給層を形成する。これらの正孔供給層によりｐ型半導体層１１が形成される。

なお、この工程の後、ＴＭＡの供給を停止すると共に、ＣＰ₂Ｍｇの流量を０．２μｍｏｌ／ｍｉｎに変更して原料ガスを２０秒間供給することにより、厚みが５ｎｍ程度で、ｐ型不純物濃度が１×１０²⁰／ｃｍ³程度のｐ型ＧａＮ層を有してなるｐ型半導体層１１を実現してもよい。

このステップＳ２が工程（ａ）に対応する。

（ステップＳ３）
ステップＳ２で得られたウェハに対して活性化処理を行う。具体的な一例としては、ＲＴＡ（Rapid Thermal Anneal：急速加熱）装置を用いて、窒素雰囲気下中６５０℃で１５分間の活性化処理を行う。

（ステップＳ４）
ｐ型半導体層１１の上面の所定箇所に絶縁層２４を形成する（図２Ｃ参照）。

より具体的には、隣接する素子との境界となる領域内におけるｐ型半導体層１１の上面に、例えばＡｌ₂Ｏ₃をスパッタリング法によって２００ｎｍ程度の膜厚で成膜することで絶縁層２４を形成する。なお、成膜する材料は絶縁性材料であればよく、Ａｌ₂Ｏ₃の他、ＳｉＮやＳｉＯ₂でも構わない。

このステップＳ４が工程（ｆ）に対応する。

（ステップＳ５）
ｐ型半導体層１１の上面の所定領域に第一電極１３を形成する（図２Ｃ参照）。第一電極１３の具体的な形成方法は、例えば以下の通りである。

ｐ型半導体層１１の上面の所定領域に、導電性材料で構成された材料膜を成膜する。一例としては、スパッタリング法によってｐ型半導体層１１の上面の所定の領域に、膜厚１５０ｎｍ程度のＡｇ及び膜厚３ｎｍ程度のＮｉを成膜する。

ここで、材料膜に含まれるＡｇは、発光素子１が備える活性層９から射出される光に対して高い反射率（９０％以上）を示す材料の例である。活性層９から射出される光に対して高い反射率を示す材料であれば、Ａｇ以外の材料（例えばＡｌやＲｈなど）が含まれるものとしても構わない。また、これらの高反射率を示す材料を含む合金で構成されていても構わない。

また、材料膜に含まれるＮｉは、他の層との密着性を高める目的で成膜されているものであるが、十分な密着性が確保されていればこの材料膜にＮｉを含めなくても構わない。また、密着性を確保するための他の材料が含まれるものとしても構わない。

上記の材料膜を成膜した後に、ＲＴＡ装置等を用いてドライエア又は不活性ガス雰囲気中で例えば４００℃〜５５０℃、６０秒〜３００秒間のコンタクトアニール処理を行う。これにより、ｐ型半導体層１１との間でオーミック接触が形成された、第一電極１３が形成される。

ステップＳ５は、工程（ｂ）に対応する。このステップＳ５を、ステップＳ４の前に行っても構わない。

（ステップＳ６）
次に、ｐ型半導体層１１が露出している領域に電流遮断層１４を形成する（図２Ｄ参照）。

より具体的な一例としては、ステップＳ５と同様に、スパッタリング法によって、膜厚２００ｎｍ程度で、Ｃｕ及びＰｄを含むＡｇ合金を成膜する。一例として、Ａｇ合金に含まれるＣｕの濃度は１％程度であり、Ｐｄの濃度は１％程度である。ＡｇにＣｕを含ませることで、Ａｇの耐酸化性及び耐硫化性が向上し、ＡｇにＰｄを含ませることで、ｐ型半導体層１１との密着性が向上する。ただしＣｕ及びＰｄを過剰に含有させた場合にはＡｇ合金の反射率が低減してしまう。そこで、Ａｇ合金に含まれるＣｕの濃度は０％以上０．５％以下とするのが好ましく、Ａｇ合金に含まれるＰｄの濃度は０％以上１％以下とするのが好ましい。なお、電流遮断層１４とｐ型半導体層１１との密着性を高めるために、上記Ａｇ合金と共に、膜厚３ｎｍ程度の薄膜のＮｉを成膜するものとしても構わない。

そして、ステップＳ５よりも低温でアニール処理をするか、又はアニール処理を行わない。これにより、本ステップで成膜された材料膜は、ｐ型半導体層１１との間でショットキー接触が形成される。これにより電流遮断層１４が形成される。

なお、ステップＳ５において、本ステップＳ６で成膜した材料と同一の材料を成膜することで第一電極１３を形成するものとしても構わない。

このステップＳ６は、工程（ｃ）に対応する。

（ステップＳ７）
第一電極１３及び電流遮断層１４の上面を覆うように、全面に保護層１７を形成する。その後、保護層１７の上面に接合層１９を形成する（図２Ｅ参照）。具体的な方法の一例は以下のとおりである。

まず、電子線蒸着装置（ＥＢ装置）を用いて、膜厚１００ｎｍのＴｉと膜厚２００ｎｍのＰｔを３周期成膜することで保護層１７を形成する。更にその後、保護層１７の上面（Ｐｔ表面）に、膜厚１０ｎｍのＴｉを蒸着させた後、Ａｕ８０％Ｓｎ２０％で構成されるＡｕ−Ｓｎハンダを膜厚３μｍ蒸着させることで接合層１９を形成する。

（ステップＳ８）
成長基板２５とは別に準備された基板３の上面に、ステップＳ７と同様の方法で、保護層２３及び接合層２１を形成する（図２Ｆ参照）。基板３としては、上述したようにＣｕＷ、Ｗ、Ｍｏ等の導電性基板、又はＳｉ等の半導体基板を利用することができる。なお、保護層２３については形成しないものとしても構わない。

（ステップＳ９）
図２Ｇに示すように、成長基板２５の上層に形成された接合層１９と、基板３の上層に形成された接合層２１を貼り合わせることで、成長基板２５と基板３の貼り合わせを行う。具体的な一例としては、２８０℃の温度、０．２ＭＰａの圧力下で、貼り合わせ処理が行われる。

この工程により、接合層１９及び接合層２１が溶融して接合されることで、基板３と成長基板２５が表裏面に貼り合わされた構造が形成される。つまり、接合層１９と接合層２１は、本ステップ以後においては一体化されているものとして構わない。そして、本ステップＳ９の実行前の段階で保護層２３及び保護層１７が形成されていることで、接合層（１９，２１）の構成材料の拡散が抑制されている。

（ステップＳ１０）
次に、成長基板２５を剥離する（図２Ｈ参照）。より具体的には、成長基板２５を上に向け、基板３を下に向けた状態で、成長基板２５側からレーザ光を照射する。ここで、照射するレーザ光を、成長基板２５の構成材料（本実施形態ではサファイア）を透過し、アンドープ層２７の構成材料（本実施形態ではＧａＮ）によって吸収されるような波長の光とする。これにより、アンドープ層２７でレーザ光が吸収されるため、成長基板２５とアンドープ層２７の界面が高温化してＧａＮが分解され、成長基板２５が剥離される。

その後、ウェハ上に残存しているＧａＮ（アンドープ層２７）を、塩酸等を用いたウェットエッチング、又はＩＣＰ装置を用いたドライエッチングによって除去し、ｎ型半導体層７を露出させる。なお、本ステップＳ１０においてアンドープ層２７が除去されて、ｐ型半導体層１１、活性層９、及びｎ型半導体層７が、基板３側からこの順に積層されてなる半導体層５が残存する（図２Ｉ参照）。

ステップＳ９及びＳ１０が工程（ｄ）に対応する。

（ステップＳ１１）
次に、図２Ｊに示すように、隣接する素子同士を分離する。具体的には、隣接素子との境界領域に対し、ＩＣＰ装置を用いて絶縁層２４の上面が露出するまで半導体層５をエッチングする。このとき、上述したように絶縁層２４はエッチングストッパーとして機能する。

なお、図２Ｊでは、半導体層５の側面が鉛直方向に対して傾斜を有するように図示しているが、これは一例であって、このような形状に限定する趣旨ではない。

このステップＳ１１が工程（ｇ）に対応する。

（ステップＳ１２）
次に、ｎ型半導体層７の上面の所定の領域、より詳細には、ｎ型半導体層７の上面のうち、第一電極１３に対して鉛直方向に対向しない領域の一部、すなわち電流遮断層１４に対して鉛直方向に対向する領域の一部に、第二電極１５を形成する。具体的な方法の一例としては、ｎ型半導体層７の上面のうち、第二電極１５を形成する予定の領域以外をレジスト等でマスクした状態で、ｎ型半導体層７の上面に膜厚１００ｎｍのＣｒと膜厚３μｍのＡｕを蒸着する。その後、マスクを剥離して、窒素雰囲気中で２５０℃、１分間程度のアニール処理を行う。

このステップＳ１２が工程（ｅ）に対応する。

（ステップＳ１３）
次に、各素子同士を例えばレーザダイシング装置によって分離し、基板３の裏面を例えばＡｇペーストにてパッケージと接合する。その後は、第二電極１５の一部領域に対してワイヤボンディングを行う。以上の工程を経て、図１Ａに示す発光素子１が製造される。

［作用］
図１Ａに示す発光素子１によれば、前述したように、電流遮断層１４が設けられることで、活性層９内の広い範囲に電流を流すことができ、発光効率が高められる。そして、この電流遮断層１４によって電流を拡げる効果が実現できるため、図７に示す発光素子９０のように、電流を拡げる目的で絶縁層９４を設ける必要がない。

この結果、第一電極１３及び電流遮断層１４を、活性層９から射出される光に対する反射率の高い材料で構成することで、活性層９から基板３に向けて射出された光を、絶縁層内を透過させることなく光取り出し面（ｎ型半導体層７）に向けて反射させることができる。この結果、従来よりも光取り出し効率が向上する。

また、発光素子１のように、電流遮断層１４をＰｄ及びＣｕを含むＡｇ合金で構成することで、ｐ型半導体層１１との間でショットキー接触を実現しながらも、発光素子１の動作電圧を低減させる効果を得ることができる。

図３は、電流遮断層１４とｐ型半導体層１１の間の電流電圧特性を示すグラフである。なお、この図３は、ＡｌＧａＮからなるｐ型半導体層１１の上面に、Ｐｄ及びＣｕを含むＡｇ合金を、離間を有して２箇所に成膜した後、アニール処理を行わず、当該２箇所に形成されたＡｇ合金間に電圧を印加して電流電圧特性を測定したことで得られたグラフである。なお、Ａｇ合金の成膜方法は、ステップＳ６と同様の方法を採用している。ここでは、２箇所に設けられたＡｇ合金間の距離を５μｍとした。

また、実際に発光素子１を製造する際におけるステップＳ６の状況に更に近似させる目的で、Ａｇ合金を成膜する前の時点で、ステップＳ５と同様に４５０℃程度の加熱処理を行った。

図３によれば、電流電圧特性が非線形性を示しており、ショットキー接触が実現されていることが分かる。これにより、上述した製造方法で製造された発光素子１においても、電流遮断層１４とｐ型半導体層１１とはショットキー接触が実現できていることが分かる。すなわち、電流遮断層１４とｐ型半導体層１１との間の接触抵抗を、第一電極１３とｐ型半導体層１１との間の接触抵抗よりも高めることができる。

図４は、実施例と参考例で発光素子の電流電圧特性を比較したグラフである。実施例は、上述したステップＳ１〜Ｓ１３を経て製造された発光素子１に対応する。実施例では、第一電極１３及び電流遮断層１４の双方共を、Ｐｄ及びＣｕを含むＡｇ合金で形成した。

参考例は、ステップＳ６において、純粋なＡｇからなる電流遮断層１４を形成した点が異なる。なお、参考例は、第一電極１３についても純粋なＡｇで形成した。

図４によれば、参考例に比べて実施例の方が同一の電流を流すために必要な電圧を低下できていることが分かる。例えば、１Ａの電流を流すために必要な電圧について見ると、参考例では約４．３Ｖの電圧の印加が必要であるのに対し、実施例では約３．８Ｖの電圧の印加で実現できている。

なお、図４のグラフには示されていないが、実施例において、第一電極１３の材料を純粋なＡｇで構成して製造された素子においては、実施例とほぼ同様の電流電圧特性が得られることが確認された。

以上によれば、電流遮断層１４を純粋なＡｇではなく、Ｐｄ及びＣｕを含むＡｇ合金で構成することで、発光素子の動作電圧を低減できる効果が得られることが分かる。これは以下の理由によるものと推察される。

Ｐｄは、Ａｇよりも密着性の高い材料である。このため、ＡｇにＰｄを混在させることで、ｐ型半導体層１１との密着性が高まり、接触抵抗が低下したものと推察される。また、Ｐｄ及びＣｕはいずれもＡｇに比べると仕事関数が大きい材料であるため、純粋なＡｇの場合と比べるとｐ型半導体層１１とのコンタクト性が良好になり、接触抵抗が低下したものと考えられる。なお、この場合においても、図３を参照して上述したように、電流遮断層１４とｐ型半導体層１１の間はショットキー接触が形成されているため、電流を基板３の面に平行な方向に拡げる機能は実現される。

なお、Ａｇに酸化又は硫化が生じると、反射率が低下してしまう。Ｃｕは純粋なＡｇに対して耐酸化性や耐硫化性を向上させる機能を有しているため、Ｃｕを混在させることで反射率の低下を抑制する機能も有する。よって、光取り出し効率を更に向上させる観点からは、電流遮断層１４のみならず、第一電極１３についてもＡｇ合金で構成するのが好ましい。

［別実施形態］
以下、別実施形態につき説明する。

〈１〉 上記の実施形態では、電流遮断層１４が、Ｐｄ及びＣｕを含むＡｇ合金で構成されるものとして説明したが、Ｐｄ又はＣｕのいずれか一方を含むＡｇ合金で構成されるものとしても構わない。Ｐｄ又はＣｕのいずれか一方を含む場合であっても、純粋なＡｇで構成する場合に比べて動作電圧を低下させる効果を得ることができる。

〈２〉 上記の実施形態では、第一電極１３が、電流遮断層１４及び絶縁層２４の膜厚よりも薄く、第一電極１３の下層に電流遮断層１４の一部が潜り込む構成（図１Ａ参照）を例示して説明した。しかし、第一電極１３、電流遮断層１４、及び絶縁層２４の層の厚みの関係は設計に応じて適宜設定されるものとして構わない。

例えば、図５に示される構造のように、第一電極１３及び電流遮断層１４がほぼ同等の厚みで構成され、絶縁層２４の厚みが電流遮断層１４よりも薄く、電流遮断層１４の一部が絶縁層２４の下層に潜り込む構成であっても構わない。また、図６に示される構造のように、第一電極１３、電流遮断層１４及び絶縁層２４の厚みがほぼ同等であり、いずれの層も、基板３の面に平行な方向にのみ隣接して、基板３の面に直交する方向には隣接しない構成であっても構わない。

〈３〉 図１Ａ、図５、又は図６に示した発光素子１において、更に光取り出し効率を向上させる目的でｎ型半導体層７の上面に微細な凹凸形状を形成するものとしても構わない。

〈４〉 上記の実施形態では、半導体層５を構成する層のうち、基板３に近い側をｐ型半導体層１１、基板３から遠い側をｎ型半導体層７として説明したが、これらの導電型を反転させても構わない。

〈５〉 上記の実施形態では、発光素子１が保護層１７を備えているものとして説明したが、保護層１７を必ずしも備えなければならないものではない。ただし、保護層１７を備えることで、第一電極１３及び電流遮断層１４の反射率が低下されるのを抑制することができるため、高い光取り出し効率を持続的に実現させるためには保護層１７を備えるのが好ましい。

１ ： 半導体発光素子
３ ： 基板
７ ： ｎ型半導体層
９ ： 活性層
１１ ： ｐ型半導体層
１３ ： 第一電極
１４ ： 電流遮断層
１５ ： 第二電極
１５ａ ： パッド電極
１７ ： 保護層
１９ ： 接合層
２０ ： 導電層
２１ ： 接合層
２３ ： 保護層
２５ ： 成長基板
２７ ： アンドープ層
９０ ： 従来の発光素子
９１ ： 基板
９２ ： 導電層
９３ ： 反射膜
９４ ： 絶縁層
９５ ： 反射電極
９６ ： ｐ型半導体層
９７ ： 活性層
９８ ： ｎ型半導体層
９９ ： 半導体層
１００ ： ｎ側電極

Claims (7)

1. ｎ型又はｐ型の第一半導体層、前記第一半導体層の上層に形成された活性層、及び前記活性層の上層に形成され前記第一半導体層とは導電型の異なる第二半導体層を含む半導体層が、基板上に形成されてなる半導体発光素子であって、
   前記第一半導体層の面のうちの前記基板に近い側の面に、接触して形成された電流遮断層と、
   前記第一半導体層の面のうちの前記基板に近い側の面であって、前記電流遮断層が形成されていない領域内の面に接触して形成された第一電極と、
   前記第二半導体層に接触し、前記基板の面に直交する方向に関して前記電流遮断層と対向する位置に形成された第二電極とを備え、
   前記電流遮断層は、Ｐｄ又はＣｕの少なくとも一方を含むＡｇ合金で構成されており、
   前記電流遮断層と前記第一半導体層との間の接触抵抗が、前記第一電極と前記第一半導体層との間の接触抵抗よりも高いことを特徴とする半導体発光素子。
2. 前記第一電極は、Ａｇを含む材料で構成されていることを特徴とする請求項１に記載の半導体発光素子。
3. 前記第一半導体層の端部の領域において、前記第一半導体層の面のうちの前記基板に近い側の面に接触して形成された絶縁層を有することを特徴とする請求項１又は２に記載の半導体発光素子。
4. ｎ型又はｐ型の第一半導体層、前記第一半導体層の上層に形成された活性層、及び前記活性層の上層に形成され前記第一半導体層とは導電型の異なる第二半導体層を含む半導体層が、基板上に形成されてなる半導体発光素子の製造方法であって、
   前記第二半導体層、前記活性層、及び前記第一半導体層の順に前記半導体層を形成する
   工程（ａ）と、
   前記第一半導体層の上面の第一領域に、第一電極を形成する工程（ｂ）と、
   前記第一半導体層の上面であって、前記第一領域とは異なる第二領域に、Ｐｄ又はＣｕの少なくとも一方を含むＡｇ合金で構成された電流遮断層を形成する工程（ｃ）と、
   前記第一電極及び前記電流遮断層の上層に前記基板を貼り合わせると共に、前記第二半導体層を露出する工程（ｄ）と、
   露出された前記第二半導体層の上面のうち、前記基板の面に直交する方向に関して前記電流遮断層と対向する位置に第二電極を形成する工程（ｅ）とを有し、
   前記工程（ｃ）は、前記工程（ｂ）で形成された前記第一電極と比較して、前記第一半導体層との接触抵抗が高くなるように前記電流遮断層を形成する工程であることを特徴とする半導体発光素子の製造方法。
5. 前記工程（ｂ）は、金属材料を成膜した後にアニール処理を行う工程を含み、
   前記工程（ｃ）は、前記Ａｇ合金を成膜した後に、前記工程（ｂ）よりも低温でアニール処理を行う工程を含むか、又はアニール処理を行わないことを特徴とする請求項４に記載の半導体発光素子の製造方法。
6. 前記工程（ｂ）において成膜される前記金属材料が、Ａｇを含むことを特徴とする請求項５に記載の半導体発光素子の製造方法。
7. 前記工程（ｄ）よりも前に、前記第一半導体層の上面の端部の領域に絶縁層を形成する工程（ｆ）と、
   前記工程（ｄ）よりも後に、前記絶縁層が露出するまで前記半導体層をエッチングする工程（ｇ）とを有することを特徴とする請求項４〜６のいずれか１項に記載の半導体発光素子の製造方法。

Images