JP6990288B2 - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP6990288B2
JP6990288B2 JP2020202203A JP2020202203A JP6990288B2 JP 6990288 B2 JP6990288 B2 JP 6990288B2 JP 2020202203 A JP2020202203 A JP 2020202203A JP 2020202203 A JP2020202203 A JP 2020202203A JP 6990288 B2 JP6990288 B2 JP 6990288B2
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor light
wiring electrode
emitting device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020202203A
Other languages
English (en)
Other versions
JP2021036625A (ja
Inventor
靖智 光井
康光 久納
均典 廣木
茂生 林
雅博 粂
雅信 能米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Publication of JP2021036625A publication Critical patent/JP2021036625A/ja
Application granted granted Critical
Publication of JP6990288B2 publication Critical patent/JP6990288B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本開示は、半導体発光素子及び半導体発光装置に関する。
従来、実装基板に形成された配線パターンにバンプを介してフリップチップ実装される半導体発光素子が知られている（例えば、特許文献１など参照）。特許文献１に記載された半導体発光素子は、基板上に、第１半導体層、発光層及び第２半導体層が順に積層された構造を有し、第２半導体層から第１半導体層が露出された露出部が形成されている。さらに、特許文献１に記載された半導体発光素子は、第２半導体層上に第２電極及び絶縁膜が順に積層され、露出部及び絶縁膜上に第１電極が積層されている。このように、特許文献１に記載された半導体発光素子は、いわゆる２層配線構造を有する。さらに、特許文献１に記載された半導体発光素子では、バンプを発光素子の直下に高密度に配置することにより熱をバンプを介して逃がすとともに、露出部とバンプとをオーバーラップさせないことによりフリップチップ実装時の絶縁膜の割れを発生させないようにしている。
特開２０１８－１０７３７１号公報
特許文献１に記載された半導体発光素子の発光層付近で発生した熱はバンプを介して実装基板に放散される。特許文献１に記載された半導体発光素子では、発光層近傍で発生した熱は、熱伝導率が低い絶縁膜を介してバンプに伝導されるため、放熱性が低い。したがって、特許文献１に記載された半導体発光素子では、特に半導体発光素子に大電流を供給する場合に、信頼性が低下し得る。
本開示は、このような課題を解決するものであり、放熱性が高い半導体発光素子及び半導体発光装置を提供することを目的とする。
上記課題を解決するために、本開示に係る半導体発光素子の一態様は、ｎ型層と、前記ｎ型層の上方に配置された発光層と、前記発光層の上方に配置されたｐ型層とを有する半導体積層体であって、前記ｎ型層が露出する凹部である１以上のｎ露出部を有する半導体積層体と、前記ｐ型層上に配置されたｐ配線電極層と、前記１以上のｎ露出部の内側面と、前記ｐ配線電極層の上方の一部とを連続的に覆い、前記１以上のｎ露出部の底面において前記ｎ型層を露出する開口部を有する絶縁層と、前記開口部において前記ｎ型層に接し、前記絶縁層を介して前記ｐ型層及び前記ｐ配線電極層の上方に配置されたｎ配線電極層と、外部との電気的接続用の導電性部材である１以上の第１のｎ接続部材とを有し、前記１以上の第１のｎ接続部材は、それぞれ、１以上の第１のｎ端子領域において前記ｎ配線電極層と接続され、平面視において前記１以上の第１のｎ端子領域は、前記開口部の上方の領域の少なくとも一部を含み、前記半導体積層体の積層方向に平行な断面において、前記１以上の第１のｎ端子領域の下方に、前記ｎ配線電極層及び前記ｐ型層が配置される。
このように、熱伝導率が低い絶縁層が形成されていない開口部の上方に第１のｎ接続部材が配置されることにより、絶縁層を介さない放熱経路を形成できる。したがって、第１のｎ接続部材が絶縁層の上方に配置される場合より、半導体発光素子の放熱性を高めることができる。また、半導体発光素子のｎ露出部の内側面近傍において発熱量が大きいが、内側面の上方に第１のｎ接続部材が配置されることにより、ｎ露出部の内側面近傍で発生した熱を第１のｎ接続部材を介して放散することができる。したがって、半導体発光素子の放熱性をさらに高めることができる。
また、本開示に係る半導体発光素子の一態様において、外部との電気的接続用の導電性部材である１以上の第２のｎ接続部材をさらに有し、前記１以上の第２のｎ接続部材は、それぞれ、前記ｎ露出部以外に配置された前記ｎ配線電極層の１以上の第２のｎ端子領域において、前記ｎ配線電極層と接続されてもよい。
このように、第２のｎ接続部材を有することにより、さらなる放熱経路を形成できるため、半導体発光素子の放熱性をさらに高めることができる。
また、本開示に係る半導体発光素子の一態様において、前記１以上の第１のｎ接続部材と前記１以上の第２のｎ接続部材とは離間していてもよい。
このように、第１のｎ接続部材と第２のｎ接続部材とが離間されることで、縦方向の実装荷重を分散し、絶縁層の割れを抑制することができる。
また、本開示に係る半導体発光素子の一態様において、前記１以上の第１のｎ接続部材の粒径は、前記ｎ配線電極層の粒径よりも大きくてもよい。
このように、１以上の第１のｎ接続部材の粒径をｎ配線電極層より大きくすることで、１以上の第１のｎ接続部材の硬度を、ｎ配線電極層の硬度より低減できる。このため、半導体発光素子を実装基板に実装する際に、半導体発光素子に加わる力を１以上の第１のｎ接続部材によって吸収できる。したがって、本開示に係る半導体発光素子では、１以上の第１のｎ接続部材の粒径がｎ配線電極層と同等である場合より、実装時にｎ露出部の内側面近傍の絶縁層へ加わる力を軽減できるため、絶縁層の割れを低減できる。
また、本開示に係る半導体発光素子の一態様は、前記ｐ配線電極層のうち、前記ｎ配線電極層及び前記絶縁層から露出した領域に配置されるｐ接続部材と、前記１以上の第１のｎ接続部材と前記ｎ配線電極層との間、及び、前記ｐ接続部材とｐ配線電極層との間に配置され、前記半導体積層体から遠い側の表面がＡｕからなるシードメタル層とを有し、前記１以上の第１のｎ接続部材と前記ｐ接続部材とは、Ａｕからなってもよい。
また、本開示に係る半導体発光素子の一態様は、前記ｐ配線電極層のうち、前記ｎ配線電極層及び前記絶縁層から露出した領域に配置されるｐ接続部材と、前記１以上の第１のｎ接続部材と、前記ｎ配線電極層との間に形成される空洞部とを有してもよい。
また、本開示に係る半導体発光素子の一態は、前記ｐ配線電極層のうち、前記ｎ配線電極層及び前記絶縁層から露出した領域に配置されるｐ接続部材を有し、前記１以上の第１のｎ接続部材の各々は、１組の素子側ｎ接続部材と実装基板側ｎ接続部材とを含み、前記ｐ接続部材は、１組の素子側ｐ接続部材と実装基板側ｐ接続部材とを含み、前記素子側ｎ接続部材は、前記実装基板側ｎ接続部材より前記半導体積層体に近い位置に配置され、前記素子側ｐ接続部材は、前記実装基板側ｐ接続部材より前記半導体積層体に近い位置に配置されてもよい。
また、上記課題を解決するために、本開示に係る半導体発光装置の一態様は、上記半導体発光素子と、第１の配線電極及び第２の配線電極を有する実装基板とを有し、前記１以上の第１のｎ接続部材は、前記実装基板の前記第１の配線電極と接合され、前記ｐ配線電極層は、前記ｎ配線電極層及び前記絶縁層から露出した領域において、導電性部材であるｐ接続部材を介して前記実装基板の第２の配線電極と接合される。
このように、熱伝導率が低い絶縁層が形成されていない開口部の上方に第１のｎ接続部材が配置され、第１のｎ接続部材が、第１の配線電極を介して実装基板に接続されることにより、絶縁層を介さずにｎ型層から実装基板までの放熱経路を形成できる。したがって、第１のｎ接続部材が絶縁層の上方に配置される場合より、半導体発光装置の放熱性を高めることができる。また、半導体発光素子のｎ露出部の内側面近傍において発熱量が大きいが、内側面の上方に第１のｎ接続部材が配置されることにより、ｎ露出部の内側面近傍で発生した熱を第１のｎ接続部材を介して実装基板へ放散することができる。したがって、半導体発光装置の放熱性をさらに高めることができる。
また、本開示に係る半導体発光装置の一態様において、前記１以上の第１のｎ接続部材の第１の配線電極との接合面における端部は、前記実装基板の前記第１の配線電極の端部に対して、前記第１の配線電極の内側に離間して配置されていてもよい。
このように、第１のｎ接続部材が、第１の配線電極の端部に配置されないことで、第１のｎ接続部材が、隣り合う第２の配線電極及びｐ接続部材と短絡することを抑制できる。
また、本開示に係る半導体発光装置の一態様において、前記積層方向に平行な断面において、前記１以上の第１のｎ接続部材の、前記開口部上における粒径が、前記ｐ型層上における粒径よりも大きくてもよい。
第１のｎ接続部材のこのような粒径分布は、例えば、半導体発光素子を実装基板に実装する際に形成される。本開示の半導体発光素子の実装においては、例えばＦＣＢ実装を用いる。ＦＣＢ実装は荷重ステップと、荷重ステップののちに超音波を印加するステップとで構成されている。荷重ステップで圧縮された際に開口部が周辺のｐ型層よりも低くなっている（つまり凹んでいる）ため、開口部上よりも周辺のｐ型層上の第１のｎ接続部材の圧縮率が高くなる。これに伴い、開口部上よりも周辺のｐ型層上の第１のｎ接続部材の方が硬くなる。このため、超音波を印加するステップで第１のｎ接続部が実装基板に接合される際に、硬化した周辺の第１のｎ接続部材が障壁となって、第１のｎ接続部が積層面に平行な方向に広がりにくくなる。よって、第１のｎ接続部材が隣り合うｐ接続部材と短絡することを抑制できる。
また、本開示に係る半導体発光装置の一態様において、前記積層方向に平行な断面において、前記１以上の第１のｎ接続部材は、前記ｎ配線電極層側において、前記ｎ配線電極層に近付くほど側壁が外側に広がっていてもよい。
このように、第１のｎ接続部材の側壁が広がることで、側壁が広がらない場合より、第１のｎ端子領域の面積を拡大できる。このため、第１のｎ接続部材によって、より広い領域の放熱を行うことができる。したがって、半導体発光装置の放熱性を高めることができる。
また、上記課題を解決するために、本開示に係る半導体発光素子の一態様は、ｎ型層と、前記ｎ型層の上方に配置された発光層と、前記発光層の上方に配置されたｐ型層とを有する半導体積層体であって、前記ｎ型層が露出する凹部である１以上のｎ露出部を有する半導体積層体と、前記ｐ型層上に配置されたｐ配線電極層と、前記１以上のｎ露出部の内側面と、前記ｐ配線電極層の上方の一部とを連続的に覆い、前記１以上のｎ露出部の底面において前記ｎ型層を露出する開口部を有する絶縁層と、前記開口部において前記ｎ型層に接し、前記絶縁層を介して前記ｐ型層及び前記ｐ配線電極層の上方に配置されたｎ配線電極層とを有し、前記ｎ配線電極層には、外部との電気的接続用の導電性部材が配置される領域である１以上の第１のｎ端子領域が設定され、平面視において前記１以上の第１のｎ端子領域は、前記開口部の上方の領域の少なくとも一部を含み、前記半導体積層体の積層方向に平行な断面において、前記１以上の第１のｎ端子領域の下方に、前記ｎ配線電極層及び前記ｐ型層が配置される。
このように、熱伝導率が低い絶縁層が形成されていない開口部の上方に導電性部材を配置する第１のｎ端子領域を設けることで、第１のｎ端子領域に導電性部材を配置する場合に、絶縁層を介さない放熱経路を形成できる。したがって、導電性部材が絶縁層の上方に配置される場合より、半導体発光素子の放熱性を高めることができる。また、半導体発光素子のｎ露出部の内側面近傍において発熱量が大きいが、内側面の上方に第１のｎ端子領域を設けることで、第１のｎ端子領域に導電性部材を配置する場合に、ｎ露出部の内側面近傍で発生した熱を導電性部材を介して放散することができる。したがって、半導体発光素子の放熱性をさらに高めることができる。
また、本開示に係る半導体発光素子の一態様において、前記ｎ配線電極層の平面視において、前記１以上の第１のｎ端子領域の総面積は、前記１以上のｎ露出部以外に配置された前記ｎ配線電極層の総面積より大きくてもよい。
このように、第１のｎ端子領域の総面積を大きくすることで、第１のｎ端子領域に導電性部材を配置した場合に、放熱経路を増大させることができるため、半導体発光素子の放熱性を高めることができる。
また、本開示に係る半導体発光素子の一態様において、前記ｎ配線電極層の平面視において、前記１以上の第１のｎ端子領域の各々の面積は、前記半導体発光素子の端部に近い方が広くてもよい。
半導体発光素子の中央部には、放熱経路になり得る接続部材が全方向に存在するのに対して、半導体発光素子の周縁部には、放熱経路になり得る接続部材が内側方向だけにしか存在しないため、半導体発光素子の周縁部において放熱性が悪くなり得る。しかしながら、本開示に係る半導体発光素子においては、端部に近い第１のｎ端子領域の面積を拡大することで、放熱経路を増大させることができるため、周縁部の放熱性を高めることができる。
また、本開示に係る半導体発光素子の一態様において、前記ｎ配線電極層の平面視において、前記開口部の面積は、前記半導体発光素子の端部に近い方が広くてもよい。
上述のとおり、半導体発光素子の周縁部においては、放熱性が悪くなり得る。しかしながら、本開示に係る半導体発光素子においては、端部に近い開口部の面積を拡大することで、発熱を分散させるとともに放熱経路を増大させることができるため、周縁部の放熱性を高めることができる。
また、本開示に係る半導体発光素子の一態様において、前記ｎ配線電極層の平面視において、前記１以上の第１のｎ端子領域の中心は、前記開口部の領域内にあってもよい。
このように、第１のｎ端子領域の中心を開口部の領域内に配置することで、第１のｎ端子領域に配置される第１のｎ接続部材などのような導電性部材の中央部が開口部に配置される。このため、実装時に導電性部材に加わる力の多くが絶縁層が配置されていない開口部に加わる。したがって、実装時に絶縁層に加わる力を低減できるため、絶縁層の割れを抑制できる。
また、本開示に係る半導体発光素子の一態様において、前記ｎ配線電極層の平面視において、前記１以上の第１のｎ端子領域の中心は、前記開口部の中心と一致していてもよい。
このように、第１のｎ端子領域の中心を開口部の中心と一致させることで、第１のｎ端子領域に配置される第１のｎ接続部材などのような導電性部材の中央部が開口部の中心に配置される。このため、実装時に導電性部材に加わる力の多くが絶縁層が配置されていない開口部に加わる。したがって、実装時に絶縁層に加わる力を低減できるため、絶縁層の割れを抑制できる。
また、本開示に係る半導体発光素子の一態様において、前記１以上のｎ露出部以外に配置された前記ｎ配線電極層上に、外部との電気的接続用の導電性部材が配置される領域である１以上の第２のｎ端子領域が設定されていてもよい。
このように、第２のｎ端子領域を設定することで、第２のｎ端子領域上に導電性部材を配置する場合に、さらなる放熱経路を形成できるため、半導体発光素子の放熱性をさらに高めることができる。
また、本開示に係る半導体発光素子の一態様において、前記ｎ配線電極層の平面視において、前記１以上の第１のｎ端子領域及び前記１以上の第２のｎ端子領域の面積の総和が、前記１以上のｎ露出部以外に配置された前記ｎ配線電極層の面積の総和より大きくてもよい。
このように、第１のｎ端子領域及び第２のｎ端子領域の面積を大きくすることで、第１のｎ端子領域及び第２のｎ端子領域に導電性部材を配置した場合に、放熱経路を増大させることができるため、半導体発光素子の放熱性を高めることができる。
本開示によれば、放熱性が高い半導体発光素子及び半導体発光装置を提供できる。
図１は、実施の形態１に係る半導体発光装置の全体構成を示す模式的な平面図である。 図２Ａは、実施の形態１に係る半導体発光装置の全体構成を示す模式的な断面図である。 図２Ｂは、実施の形態１の変形例に係る半導体発光装置の全体構成を示す模式的な断面図である。 図３は、実施の形態１に係る半導体発光素子の構成を示す模式的な平面図である。 図４は、実施の形態１に係るｎ露出部以外に配置されたｎ配線電極層を示す平面図である。 図５は、実施の形態１に係る第１のｎ端子領域を示す平面図である。 図６Ａは、実施の形態１に係る半導体発光装置の製造方法の第１工程を示す模式的な断面図である。 図６Ｂは、実施の形態１に係る半導体発光装置の製造方法の第２工程を示す模式的な断面図である。 図６Ｃは、実施の形態１に係る半導体発光装置の製造方法の第３工程を示す模式的な断面図である。 図６Ｄは、実施の形態１に係る半導体発光装置の製造方法の第４工程を示す模式的な断面図である。 図６Ｅは、実施の形態１に係る半導体発光装置の製造方法の第５工程を示す模式的な断面図である。 図６Ｆは、実施の形態１に係る半導体発光装置の製造方法の第６工程を示す模式的な断面図である。 図６Ｇは、実施の形態１に係る半導体発光装置の製造方法の第７工程を示す模式的な断面図である。 図６Ｈは、実施の形態１に係る半導体発光装置の製造方法の第８工程を示す模式的な断面図である。 図７は、Ａｕの平均粒径と硬度との関係を示すグラフである。 図８は、粒径の測定方法を説明するための図である。 図９は、実施の形態１に係る第１のｎ接続部材を押し潰した場合の粒径と厚さとの関係を示すグラフである。 図１０は、実施の形態１に係る半導体発光装置の第１のｎ接続部材の構造を示す模式的な断面図である。 図１１Ａは、実施の形態１に係る第１のｎ端子領域と開口部との第１の位置関係を示す平面図である。 図１１Ｂは、実施の形態１に係る第１のｎ端子領域と開口部との第２の位置関係を示す平面図である。 図１２は、実施の形態１の変形例１に係る半導体発光素子の構成を示す平面図である。 図１３は、実施の形態１の変形例１に係る半導体発光素子の構成を示す断面図である。 図１４は、実施の形態１の変形例２に係る半導体発光素子の構成を示す平面図である。 図１５は、実施の形態１の変形例２に係る半導体発光素子の構成を示す断面図である。 図１６は、実施の形態２に係る半導体発光素子の全体構成を示す模式的な平面図である。 図１７は、実施の形態２に係る半導体発光素子の全体構成を示す模式的な断面図である。 図１８は、実施の形態２に係るｎ露出部以外に配置されたｎ配線電極層を示す平面図である。 図１９は、実施の形態２に係る第１のｎ端子領域及び第２のｎ端子領域を示す平面図である。 図２０Ａは、シミュレーションにおいて用いた実施の形態２に係る半導体発光素子の構成を示す模式的な平面図である。 図２０Ｂは、シミュレーションにおいて用いた比較例に係る半導体発光素子の構成を示す模式的な平面図である。 図２１は、実施の形態２及び比較例に係る各半導体発光素子の発熱分布及び発光層の温度Ｔｊの温度分布のシミュレーション結果を示す図である。 図２２は、実施の形態２及び比較例に係る各半導体発光素子の発光層の温度Ｔｊの最大値と電流量との関係のシミュレーション結果を示すグラフである。 図２３Ａは、実施の形態２に係る半導体発光素子の製造方法の第１工程を示す模式的な断面図である。 図２３Ｂは、実施の形態２に係る半導体発光素子の製造方法の第２工程を示す模式的な断面図である。 図２３Ｃは、実施の形態２に係る半導体発光素子の製造方法の第３工程を示す模式的な断面図である。 図２４は、実施の形態３に係る半導体発光装置の全体構成を示す模式的な断面図である。 図２５Ａは、実施の形態３に係る半導体発光装置の製造方法の第１工程を示す模式的な断面図である。 図２５Ｂは、実施の形態３に係る半導体発光装置の製造方法の第２工程を示す模式的な断面図である。 図２５Ｃは、実施の形態３に係る半導体発光装置の製造方法の第３工程を示す模式的な断面図である。 図２６Ａは、実施の形態３の変形例に係る半導体発光装置の全体構成を示す模式的な断面図である。 図２６Ｂは、実施の形態３の他の変形例に係る半導体発光装置の全体構成を示す模式的な断面図である。 図２７は、実施の形態４に係る半導体発光装置の全体構成を示す模式的な断面図である。 図２８Ａは、実施の形態４に係る半導体発光装置の製造方法の第１工程を示す模式的な断面図である。 図２８Ｂは、実施の形態４に係る半導体発光装置の製造方法の第２工程を示す模式的な断面図である。 図２８Ｃは、実施の形態４に係る半導体発光装置の製造方法の第３工程を示す模式的な断面図である。
以下、本開示の実施の形態について、図面を参照しながら説明する。なお、以下に説明する実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、及び、構成要素の配置位置や接続形態などは、一例であって本開示を限定する主旨ではない。
また、各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺等は必ずしも一致していない。なお、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
また、本明細書において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔をあけて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに接する状態で配置される場合にも適用される。
（実施の形態１）
実施の形態１に係る半導体発光素子及び半導体発光装置について説明する。
［１－１．全体構成］
まず、本実施の形態に係る半導体発光素子及び半導体発光装置の全体構成について図１～図３を用いて説明する。図１及び図２Ａは、それぞれ、本実施の形態に係る半導体発光装置１０の全体構成を示す模式的な平面図及び断面図である。図１には、半導体発光素子２０と実装基板１１の平面視における平面図が示されている。図２Ａには、図１のＩＩ－ＩＩ線における半導体発光装置１０の断面の一部が示されている。なお、図１、図２Ａ及び以下の各図において、実装基板１１の主面に垂直な方向をＺ軸方向とし、Ｚ軸方向に垂直であって、互いに垂直な二つの方向をＸ軸方向及びＹ軸方向としている。
半導体発光装置１０は、半導体発光素子２０を備える発光装置であり、図１及び図２Ａに示されるように、実装基板１１と、半導体発光素子２０とを有する。
実装基板１１は、半導体発光素子２０が実装される基体であり、図２Ａに示されるように、基板１２と、第１の配線電極１５と、第２の配線電極１６とを有する。
基板１２は、実装基板の基体であり、例えば、ＡｌＮの焼結体からなるセラミック基板である。第１の配線電極１５及び第２の配線電極１６は、基板１２上に形成される導電層であり、例えば、Ａｕで形成される。第１の配線電極１５と第２の配線電極１６とは互いに絶縁されている。
半導体発光素子２０は、半導体層を用いた発光素子であり、成長基板２２と、半導体積層体３０と、ｐ配線電極層４２と、絶縁層４４と、ｎ配線電極層４６とを有する。本実施の形態では、半導体発光素子２０は、複数のシードメタル層５６と、１以上の第１のｎ接続部材５１と、ｐ接続部材６０とをさらに有する。
成長基板２２は、半導体積層体３０が積層される基板である。本実施の形態では、成長基板２２には、透光性基板として、サファイア基板やＧａＮ基板を用いている。
半導体積層体３０は、図２Ａに示されるように、ｎ型層３２と、発光層３４と、ｐ型層３６とを有する。半導体積層体３０は、ｎ型層３２が露出する凹部である１以上のｎ露出部３０ｅを有する。ｎ露出部３０ｅは、ｎ露出部３０ｅの底部である底面３０ｂと、底面３０ｂから積層方向に延びる面である内側面３０ｓとを有する。ここで、積層方向とは、成長基板２２の主面に垂直な方向（つまり、各図のＺ軸方向）である。本実施の形態では、ｎ露出部３０ｅは、直径７０μｍ程度の円形状の凹部である。なお、ｎ露出部３０ｅの形状は、円形状に限定されず、矩形状などであってもよい。また、ｎ露出部３０ｅの個数は、１以上であれば特に限定されない。例えば、ｎ露出部３０ｅの個数は、複数であってもよい。
ｎ型層３２は、成長基板２２の上方に配置されたｎ型半導体層を含む層である。本実施の形態では、ｎ型層３２には、ｎ型半導体層として、ｎ型ＧａＮ系層を用いている。ｎ型層３２には、ｎ型クラッド層などの複数の層が含まれてもよい。
発光層３４は、ｎ型層３２の上方に配置された活性層である。本実施の形態では、発光層３４には、ＩｎＧａＮ系層を用いている。
ｐ型層３６は、発光層３４の上方に配置されたｐ型半導体層を含む層である。本実施の形態では、ｐ型層３６には、ｐ型半導体層として、ｐ型ＧａＮ系層を用いている。ｐ型層３６には、ｐ型クラッド層などの複数の層が含まれてもよい。
ｐ配線電極層４２は、ｐ型層３６上に配置された導電層である。本実施の形態では、ｐ配線電極層４２は、ｐ型層３６上に順に積層された厚さ０．２μｍのＡｇ層と、厚さ０．７μｍのＴｉ層と、厚さ０．３μｍのＡｕ層とを有する積層体である。ｐ配線電極層４２は、ｎ配線電極層４６及び絶縁層４４から露出した領域において、導電性部材であるｐ接続部材６０を介して実装基板１１の第２の配線電極１６と接合される。
絶縁層４４は、１以上のｎ露出部３０ｅの内側面３０ｓと、ｐ配線電極層４２の上方の一部とを連続的に覆い、１以上のｎ露出部３０ｅの底面においてｎ型層３２を露出する開口部４４ａを有する絶縁材料からなる層である。本実施の形態では、絶縁層４４は、厚さ１．０μｍのＳｉＯ２からなる層である。また、開口部４４ａは、直径６０μｍ程度の円形状の開口である。なお、開口部４４ａの形状は、円形状に限定されず、矩形状などであってもよい。
ｎ配線電極層４６は、開口部４４ａにおいてｎ型層３２に接し、絶縁層４４を介してｐ型層３６及びｐ配線電極層４２の上方に配置された導電層である。本実施の形態では、ｎ配線電極層４６は、半導体積層体３０側から順に積層された厚さ０．３μｍのＡｌ層と、厚さ０．３μｍのＴｉ層と、厚さ１．０μｍのＡｕ層とを有する積層体である。
シードメタル層５６は、第１のｎ接続部材５１及びｐ接続部材６０の下地となる導電層であり、第１のｎ接続部材５１とｎ配線電極層４６との間、及び、ｐ接続部材６０とｐ配線電極層４２との間に配置される。本実施の形態では、シードメタル層５６の半導体積層体３０から遠い側の表面がＡｕからなる。より具体的には、シードメタル層５６は、半導体積層体３０側から順に０．１μｍ厚のＴｉ層及び０．３μｍ厚のＡｕ層が積層された積層体である。
１以上の第１のｎ接続部材５１の各々は、外部との電気的接続用の導電性部材である。本実施の形態では、１以上の第１のｎ接続部材５１は、実装基板１１の第１の配線電極１５と接合される。１以上の第１のｎ接続部材５１は、それぞれ、１以上の第１のｎ端子領域５１ｒにおいてｎ配線電極層４６と接続される。言い換えると、ｎ配線電極層４６には、外部との電気的接続用の導電性部材が配置される領域である１以上の第１のｎ端子領域５１ｒが設定されている。１以上の第１のｎ接続部材５１は、熱伝導率１００Ｗ／ｍ・Ｋ以上の金属であってもよい。本実施の形態では、１以上の第１のｎ接続部材５１として、熱伝導率が３００Ｗ／ｍ・Ｋ以上のＡｕからなるバンプを用いた。なお、熱伝導率が１００Ｗ／ｍ・Ｋ以上の第１のｎ接続部材として、Ａｕ、Ａｇ、Ａｌ、Ｃｕのいずれか、もしくはその組み合わせからなる合金を用いてもよい。また、第１のｎ接続部材５１及び第１のｎ端子領域５１ｒの個数は、１以上であれば特に限定されない。例えば、第１のｎ接続部材５１及び第１のｎ端子領域５１ｒの個数は、それぞれ複数であってもよい。
１以上の第１のｎ端子領域５１ｒの各々は、開口部４４ａの上方の領域の少なくとも一部を含む。また、図２Ａに示されるように、半導体積層体３０の積層方向に平行な断面において、１以上の第１のｎ端子領域５１ｒの下方に、ｎ配線電極層４６及びｐ型層３６が配置される。
ｐ接続部材６０は、外部との電気的接続用の導電性部材である。本実施の形態では、ｐ接続部材６０は、実装基板１１の第２の配線電極１６と接合される。ｐ接続部材６０は、ｐ端子領域６０ｒにおいてｐ配線電極層４２と接続される。言い換えると、ｐ配線電極層４２には、外部との電気的接続用の導電性部材が配置される領域であるｐ端子領域６０ｒが設定されている。本実施の形態では、ｐ接続部材６０は、Ａｕからなるバンプである。
［１－２．作用及び効果］
次に、本実施の形態に係る半導体発光素子２０及び半導体発光装置１０の作用及び効果を説明する。
上述したように、本実施の形態に係る半導体発光素子２０のｎ配線電極層４６には、外部との電気的接続用の導電性部材である第１のｎ接続部材５１が配置される領域である１以上の第１のｎ端子領域５１ｒが設定される。１以上の第１のｎ端子領域５１ｒの各々は、開口部４４ａの上方の領域の少なくとも一部を含む。
言い換えると、図２Ａに示すように開口部４４ａの上方の全領域に第１のｎ端子領域５１ｒがある場合と、開口部４４ａの上方の一部の領域だけに第１のｎ端子領域５１ｒがある場合とを含む。ここで、開口部４４ａの上方の一部の領域だけに第１のｎ端子領域５１ｒがある場合について、図２Ｂを用いて説明する。図２Ｂは、本実施の形態の変形例に係る半導体発光装置１０ｂの全体構成を示す模式的な断面図である。
図２Ｂに示されるように、半導体発光装置１０ｂは、第１のｎ端子領域５１ｒ及び第１のｎ接続部材５１の構成において、半導体発光装置１０と相違し、その他の構成において一致する。半導体発光装置１０ｂにおいては、開口部４４ａの上方の一部の領域だけに第１のｎ端子領域５１ｒがある。言い換えると、第１のｎ接続部材５１は、開口部４４ａの上方の領域のうち一部の領域だけに配置される。
このように、熱伝導率が低い絶縁層４４が形成されていない開口部４４ａの上方に導電性部材を配置する第１のｎ端子領域５１ｒを設けることで、第１のｎ端子領域５１ｒに導電性部材を配置する場合に、絶縁層４４を介さない放熱経路を形成できる。したがって、導電性部材が絶縁層４４の上方に配置される場合より、半導体発光素子２０の放熱性を高めることができる。
また、半導体発光素子２０の１以上の第１のｎ端子領域５１ｒにおいて、開口部４４ａの一部が露出している場合でも、ｎ露出部３０ｅの内側面（図２Ｂではｎ露出部３０ｅの右側面）近傍で発生した熱を第１のｎ接続部材５１を介して放散することができるので、半導体発光素子２０の放熱性を高めることができる。
また、本実施の形態では、半導体積層体３０の積層方向に平行な断面において、１以上の第１のｎ端子領域５１ｒの下方に、ｎ配線電極層４６及びｐ型層３６が配置される。ここで、半導体発光素子２０のｎ露出部３０ｅの内側面３０ｓ近傍において発熱量が大きいが、内側面３０ｓの上方に第１のｎ端子領域５１ｒを設けることで、第１のｎ端子領域に導電性部材として第１のｎ接続部材５１を配置する場合に、ｎ露出部３０ｅの内側面３０ｓ近傍で発生した熱を第１のｎ接続部材５１を介して放散することができる。したがって、半導体発光素子２０の放熱性をさらに高めることができる。
続いて、本実施の形態に係る半導体発光素子２０の１以上の第１のｎ端子領域５１ｒの構成について、図３～図５を用いて詳細に説明する。図３は、本実施の形態に係る半導体発光素子２０の構成を示す模式的な平面図である。図３においては、半導体発光素子２０のｎ配線電極層４６の平面視における平面図が示されている。図４は、本実施の形態に係るｎ露出部３０ｅ以外に配置されたｎ配線電極層４６を示す平面図である。図５は、本実施の形態に係る第１のｎ端子領域５１ｒを示す平面図である。
本実施の形態では、ｎ配線電極層４６の平面視において、図５に示される１以上の第１のｎ端子領域５１ｒの総面積は、図４に示されるｎ露出部３０ｅ以外に配置されたｎ配線電極層４６の総面積より大きい。
このように、第１のｎ端子領域５１ｒの総面積を大きくすることで、第１のｎ端子領域５１ｒに第１のｎ接続部材５１を配置した場合に、放熱経路を増大させることができるため、半導体発光素子２０の放熱性を高めることができる。
［１－３．製造方法］
次に、本実施の形態に係る半導体発光装置１０の製造方法について、図６Ａ～図６Ｈを用いて説明する。図６Ａ～図６Ｈは、本実施の形態に係る半導体発光装置１０の製造方法の各工程を示す模式的な断面図である。
まず、図６Ａに示されるように、成長基板２２を準備し、成長基板２２の一方の主面に半導体積層体３０を積層する。本実施の形態では、ＭＯＣＶＤ（ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法によるエピタキシャル成長技術により、サファイア基板やＧａＮ基板からなる成長基板２２の一方の主面に、ｎ型ＧａＮ系層を含むｎ型層３２、ＩｎＧａＮ系層を含む発光層３４及びｐ型ＧａＮ系層を含むｐ型層３６の順に積層する。続いて、ｐ型層３６、発光層３４及びｎ型層３２の一部を除去することで、ｎ型層３２が露出する凹部である１以上のｎ露出部３０ｅを形成する。本実施の形態では、ドライエッチングを用いて、ｐ型層３６、発光層３４及びｎ型層３２の一部を除去する。
続いて、図６Ｂに示されるように、ｐ型層３６上に所定形状のｐ配線電極層４２を形成する。本実施の形態では、フォトリソグラフィ技術により、ｐ型層３６が配置された領域に開口が設けられたレジストパターンを形成する。続いて、スパッタ法により、厚さ０．２μｍのＡｇ膜を成膜し、リフトオフ法によりレジスト及びレジスト上のＡｇを除去することで所定形状にパターニングされた反射メタルとしてのＡｇ層を形成する。続いて、スパッタ法により、Ａｇ層を覆う厚さ０．７μｍのＴｉ膜及び厚さ０．３μｍのＡｕ膜からならる積層膜を成膜する。続いて、フォトリソグラフィ技術によりｐ型層３６を覆うレジストパターンを形成し、ウェットエッチングによってｐ型層３６上以外の領域に形成された余分な積層膜を除去し、有機洗浄にてレジストを除去する。このように、Ａｇ層、Ｔｉ層及びＡｕ層からなるｐ配線電極層４２を形成する。
続いて、図６Ｃに示されるように、絶縁層４４を形成する。本実施の形態では、半導体積層体３０及びｐ配線電極層４２の上の全面に厚さ１．０μｍのＳｉＯ２からなる酸化膜を成膜する。続いて、ｎ型層３２及びｐ型層３６の一部が開口するレジストパターンを形成し、ウェットエッチングによりレジストパターンが形成されていない部分の酸化膜を除去した後、レジストを除去する。このように、ｎ型層３２が露出する開口部４４ａ、及び、ｐ配線電極層４２が露出する開口が形成された絶縁層４４を形成する。
続いて、図６Ｄに示されるように、絶縁層４４及び開口部４４ａ上に所定形状のｎ配線電極層４６を形成する。本実施の形態では、ｐ配線電極層４２が露出した領域を覆うレジストパターンを形成し、ＥＢ（ｅｌｅｃｔｒｏｎ ｂｅａｍ）蒸着法を用いて、厚さ０．３μｍのＡｌ膜、厚さ０．３μｍのＴｉ膜及び厚さ１．０μｍのＡｕ膜からなる積層膜を形成した後、リフトオフ法によりレジスト及びレジスト上の積層膜を除去することで、Ａｌ層、Ｔｉ層及びＡｕ層からなるｎ配線電極層４６を形成する。ここで、ｎ配線電極層４６には、外部との電気的接続用の導電性部材である１以上の第１のｎ接続部材５１が配置される領域である１以上の第１のｎ端子領域５１ｒが設定される。また、ｐ配線電極層４２が露出した領域には、外部との電気的接続用の導電性部材であるｐ接続部材６０が配置される領域であるｐ端子領域６０ｒとが設定される。
続いて、図６Ｅに示されるように、１以上の第１のｎ端子領域５１ｒ及びｐ端子領域６０ｒを覆うシードメタル膜５６Ｍを形成する。本実施の形態では、１以上の第１のｎ端子領域５１ｒ及びｐ端子領域６０ｒを含む半導体積層体３０の上方全面に、ＥＢ法又はスパッタ法を用いてＴｉ膜及びＡｕ膜を順に成膜することで、シードメタル膜５６Ｍを形成する。
続いて、図６Ｆに示されるように、１以上の第１のｎ端子領域５１ｒに、それぞれ、１以上の第１のｎ接続部材５１を形成する。また、ｐ端子領域６０ｒにｐ接続部材６０を形成する。本実施の形態では、フォトリソグラフィ技術を用いて１以上の第１のｎ端子領域５１ｒ及びｐ端子領域６０ｒが開口するレジストパターンを形成し、ＤＣ電解めっき法によりレジストパターンの開口部にＡｕめっきを形成した後、レジストを除去する。
続いて、図６Ｇに示されるように、シードメタル膜５６Ｍの第１のｎ接続部材５１及びｐ接続部材６０が配置されていない領域を除去することでシードメタル層５６を形成する。本実施の形態では、シードメタル膜５６Ｍを形成するＡｕ膜及びＴｉ膜をそれぞれ選択的にエッチングすることで、シードメタル膜５６Ｍを除去する。このように、シードメタル層５６が形成される。
続いて、図６Ｈに示されるように、実装基板１１を準備し、実装基板１１に半導体発光素子２０をフリップチップボンディングする。本実施の形態では、基板１２上にＡｕ層からなる第１の配線電極１５及び第２の配線電極１６を形成することで、実装基板１１を準備する。そして、半導体発光素子２０のＡｕバンプである１以上の第１のｎ接続部材５１及びｐ接続部材６０を、それぞれ、実装基板１１の第１の配線電極１５及び第２の配線電極１６に接合する。より具体的には、実装基板１１に半導体発光素子２０を押し当てて荷重をかけつつ半導体発光素子を１５０℃程度まで加熱し、超音波振動を作用させる。これにより、１以上の第１のｎ接続部材５１及びｐ接続部材６０と、第１の配線電極１５及び第２の配線電極１６とがそれぞれ固相接合して一体化する。
以上のように、本実施の形態に係る半導体発光装置１０が製造される。
［１－４．第１のｎ接続部材及び第１のｎ端子領域の構成］
次に、上述した製造方法によって製造された半導体発光装置１０の第１のｎ接続部材５１及び第１のｎ端子領域５１ｒの構成について説明する。まず、第１のｎ接続部材５１の粒径及び硬度について、図７～図９を用いて説明する。図７は、Ａｕの平均粒径と硬度との関係を示すグラフである。図８は、粒径の測定方法を説明するための図である。図９は、本実施の形態に係る第１のｎ接続部材５１を押し潰した場合の粒径と厚さとの関係を示すグラフである。
図７に示されるように、第１のｎ接続部材５１の硬度は、平均粒径が大きくなるにしたがって低下する。一般的に金属の粒径と硬度とには負の相関がある。
これは、金属の硬度が、荷重をかけた時の金属の塑性変形量で決まるものであることに起因する。また、塑性変形量は、転位の移動、増殖及び移動に対する、障害物、すべり面の長さ及び金属結晶の方向に影響を受ける。
粒径が大きい金属結晶体は、すべり線の長さが長く、応力がかかると結晶境界に応力が集中し、その近傍で塑性変形しやすい。つまり、粒径が大きい金属結晶体は、軟らかい。
ここで、本実施の形態で用いた第１のｎ接続部材５１の粒径の測定方法を以下に示す。本実施の形態では、第１のｎ接続部材５１の断面を形成した後、走査型電子顕微鏡によるＳｃａｎｎｉｎｇ Ｉｏｎ Ｍｉｃｒｏｓｃｏｐｙ像（ＳＩＭ像）にて観察した観察領域に対してインターセプト法を適用して粒径を測定した。
このとき、図８に示されるように、一辺がＬの正方形の中に平均粒径ｄを持つ結晶が一辺当りｎ個存在した場合、正方形の面積はＬ２で、１つの結晶粒の面積はπ（ｄ／２）２となる。そして、結晶粒に対して観察領域が相対的に大きい場合、結晶粒は正方形の中にｎ２個あるため結晶粒全部が占める面積はｎ２×π（ｄ／２）２となり、正方形の面積＝結晶粒全部が占める面積となるので、Ｌ２＝ｎ２×π（ｄ／２）２となる。これをｄで表すと、ｄ＝２Ｌ／ｎ／（π）１／２の関係式で表される。この関係式を用いて観察領域Ｌ×Ｌに直線（図８の一点鎖線）をひき、この直線に交わる粒界の数を結晶の数ｎとして第１のｎ接続部材５１の平均粒径ｄを求めた。なお、図８では、一点鎖線の直線が６つの粒界と交わっているので、ｎ＝６である。
図９に示されるように、第１のｎ接続部材５１に対する荷重が０Ｎの状態で厚さが８μｍ程度、粒径が２．６μｍ程度である場合、荷重が１０Ｎの状態では、厚さは５μｍ程度、粒径は１．６μｍ程度となる。さらに、第１のｎ接続部材５１に対する荷重が３５Ｎの状態では、厚さは３．８μｍ程度、粒径は、０．９μｍ程度となる。このように、第１のｎ接続部材５１は、荷重が増大するにしたがって、粒径が縮小する。図７に示されるグラフによれば、第１のｎ接続部材５１の粒径が縮小される場合、硬度が上昇する。このように、第１のｎ接続部材５１を実装時に押し潰すことで、第１のｎ接続部材５１の粒径が縮小し、硬度が上昇する。本実施の形態では、図６Ｆに示されるように、積層方向に平行な断面において、実装前には、１以上の第１のｎ接続部材５１の開口部４４ａ上における高さが、ｐ型層３６上における高さより低い。つまり、１以上の第１のｎ接続部材５１は、開口部４４ａ上において凹んでいる。このため、半導体発光素子２０を実装基板１１に実装する際、１以上の第１のｎ接続部材５１のｐ型層３６上の領域における粒径は、１以上の第１のｎ接続部材５１の開口部４４ａ上の領域における粒径より小さくなる。したがって、本実施の形態に係る半導体発光素子２０においては、積層方向に平行な断面において、１以上の第１のｎ接続部材５１の、開口部４４ａ上における粒径が、ｐ型層３６上における粒径よりも大きい。
また、本実施の形態に係る半導体発光素子２０において、Ａｕめっき層である１以上の第１のｎ接続部材５１の粒径は、ＥＢ蒸着法で形成されたＡｕ層からなるｎ配線電極層４６の粒径よりも大きい。
このように、１以上の第１のｎ接続部材５１の粒径をｎ配線電極層４６より大きくすることで、１以上の第１のｎ接続部材５１の硬度を、ｎ配線電極層４６の硬度より低減できる。このため、半導体発光素子２０を実装基板１１に実装する際に、半導体発光素子２０に加わる力を１以上の第１のｎ接続部材５１によって吸収できる。したがって、本実施の形態に係る半導体発光素子２０では、１以上の第１のｎ接続部材５１の粒径がｎ配線電極層４６と同等である場合より、実装時にｎ露出部３０ｅの内側面近傍の絶縁層４４へ加わる力を軽減できるため、絶縁層４４の割れを抑制できる。
次に、本実施の形態に係る１以上の第１のｎ接続部材５１の構造について、図１０を用いて説明する。図１０は、本実施の形態に係る半導体発光装置１０の第１のｎ接続部材５１の構造を示す模式的な断面図である。
図１０に示されるように、第１のｎ接続部材５１の第１の配線電極１５との接合面における端部５１ｅは、実装基板１１の第１の配線電極１５の端部１５ｅに対して、第１の配線電極１５の内側に離間して配置されている。言い換えると、第１のｎ接続部材５１の第１の配線電極１５との接合面における端部５１ｅは、第１の配線電極１５の端部１５ｅまで延びていない。
このように、第１のｎ接続部材５１が、第１の配線電極１５の端部１５ｅに配置されないことで、第１のｎ接続部材５１が、隣り合う第２の配線電極１６及びｐ接続部材６０と短絡することを抑制できる。
第１のｎ接続部材５１のこのような構造は、上述したように第１のｎ接続部材５１を押し潰して第１の配線電極１５に接合することによって実現できる。一方、例えば、第１のｎ接続部材５１として融点の低い半田を用い、第１のｎ接続部材５１を溶融することで第１の配線電極１５に接合する場合には、溶融した第１のｎ接続部材５１が第１の配線電極１５の端部１５ｅまで広がる。このため、第１のｎ接続部材５１が、第２の配線電極１６及びｐ接続部材６０と短絡しやすくなる。
また、図１０に示されるように、積層方向に平行な断面において、１以上の第１のｎ接続部材５１は、ｎ配線電極層４６側において、ｎ配線電極層４６に近付くほど側壁５１ｗが外側に広がっていてもよい。つまり、１以上の第１のｎ接続部材５１は、ｎ配線電極層４６側において、フィレットが形成されていてもよい。
このように、第１のｎ接続部材５１の側壁５１ｗが広がることで、側壁５１ｗが広がらない場合より、第１のｎ端子領域５１ｒの面積を拡大できる。このため、第１のｎ接続部材５１によって、より広い領域の放熱を行うことができる。したがって、半導体発光装置１０の放熱性を高めることができる。
ここで、図１０に示されるような第１のｎ接続部材５１の側壁５１ｗの形状は、例えば以下のような製造方法により形成できる。
まず、図６Ｇに示されるような半導体発光素子を形成した後、半導体発光素子を大気雰囲気中において１５０℃で１時間の熱処理を行う。これにより、第１のｎ接続部材５１とｎ配線電極層４６とがそれぞれ再結晶化することにより粒径が拡大する。このような熱処理を施した第１のｎ接続部材５１を実装基板１１に押し当てて接合する場合、第１のｎ接続部材５１のｎ配線電極層４６側の粒径の大きい領域の方が実装基板１１側の領域より硬度が小さいため、より大きく押し潰される。したがって、第１のｎ接続部材５１のｎ配線電極層４６側の領域の側壁５１ｗの方が、実装基板１１側の領域の側壁５１ｗより外側に大きく広がる。このように、図１０に示されるような第１のｎ接続部材５１の側壁５１ｗの形状を実現できる。
次に、本実施の形態に係るｎ配線電極層４６における１以上の第１のｎ接続部材５１が配置される領域である１以上の第１のｎ端子領域５１ｒについて図１１Ａ及び図１１Ｂを用いて説明する。図１１Ａ及び図１１Ｂは、本実施の形態に係る第１のｎ端子領域５１ｒと開口部４４ａとの各位置関係を示す平面図である。図１１Ａ及び図１１Ｂにおいては、ｎ配線電極層４６の平面視における第１のｎ端子領域５１ｒ及び開口部４４ａの平面図が示されている。
図１１Ａに示されるように、ｎ配線電極層４６の平面視において、第１のｎ端子領域５１ｒの中心５１ｒｃは、開口部４４ａの領域内にある。
このように、第１のｎ端子領域５１ｒの中心５１ｒｃを開口部４４ａの領域内に配置することで、第１のｎ端子領域５１ｒに配置される第１のｎ接続部材５１などのような導電性部材の中央部が開口部４４ａに配置される。このため、実装時に導電性部材に加わる力の多くが絶縁層４４が配置されていない開口部４４ａに加わる。したがって、実装時に絶縁層４４に加わる力を低減できるため、絶縁層４４の割れを抑制できる。なお、ここで、第１のｎ端子領域５１ｒの中心５１ｒｃとは、第１のｎ端子領域５１ｒの形状が円形の場合には、当該円の中心である。また、第１のｎ端子領域５１ｒの形状が円形でない場合には、例えば、第１のｎ端子領域５１ｒの重心を第１のｎ端子領域５１ｒの中心５１ｒｃと定めてもよい。
また、図１１Ｂに示されるように、ｎ配線電極層４６の平面視において、第１のｎ端子領域５１ｒの中心５１ｒｃは、開口部４４ａの中心４４ａｃと一致していてもよい。
このように、第１のｎ端子領域５１ｒの中心５１ｒｃを開口部４４ａの中心４４ａｃと一致させることで、第１のｎ端子領域５１ｒに配置される第１のｎ接続部材５１などのような導電性部材の中央部が開口部４４ａの中心４４ａｃに配置される。このため、実装時に導電性部材に加わる力の多くが絶縁層４４が配置されていない開口部４４ａに加わる。したがって、実装時に絶縁層４４に加わる力を低減できるため、絶縁層４４の割れを抑制できる。
なお、ここで、開口部４４ａの中心４４ａｃについても、第１のｎ端子領域５１ｒの中心５１ｒｃと同様に、開口部４４ａの形状が円形でない場合には、開口部４４ａの重心を中心４４ａｃと定めてもよい。また、中心５１ｒｃが中心４４ａｃと一致するとの記載によって規定される状態には、中心５１ｒｃが中心４４ａｃと完全に一致する状態だけでなく、実質的に一致する状態も含まれる。例えば、中心５１ｒｃが中心４４ａｃと一致するとの記載によって規定される状態には、中心５１ｒｃと中心４４ａｃとの間の距離が開口部４４ａの最大寸法の５％以下程度である状態が含まれる。
［１－５．変形例１］
次に、本実施の形態の変形例１に係る半導体発光素子について図１２及び図１３を用いて説明する。図１２及び図１３は、本変形例に係る半導体発光素子２０ａの構成を示す平面図及び断面図である。図１２には、半導体発光素子２０ａのｎ配線電極層４６の平面視における平面図が示されている。図１３には、図１２のＸＩＩＩ－ＸＩＩＩ線における断面の一部が示されている。
図１２及び図１３に示されるように、本変形例に係る半導体発光素子２０ａは、大きさの異なる第１のｎ接続部材５１ｂ及び５１ｓを有する点において、実施の形態１に係る半導体発光素子２０と相違する。半導体発光素子２０ａにおいては、第１のｎ接続部材５１ｂ及び５１ｓに、それぞれ対応する第１のｎ端子領域５１ｒｂ及び５１ｒｓが設定されている。半導体発光素子２０ａでは、ｎ配線電極層４６の平面視において、１以上の第１のｎ端子領域の各々の面積は、半導体発光素子２０ａの端部２０ａｅに近い方が広い。図１２及び図１３においては、半導体発光素子２０ａの端部２０ａｅに近い第１のｎ端子領域５１ｒｂの面積の方が、第１のｎ端子領域５１ｒｂより端部２０ａｅから遠い第１のｎ端子領域５１ｒｓの面積より広い。
半導体発光素子２０ａの中央部には、放熱経路になり得る接続部材が全方向に存在するのに対して、半導体発光素子２０ａの周縁部には、放熱経路になり得る接続部材が内側方向だけにしか存在しないため、半導体発光素子２０ａの周縁部において放熱性が悪くなり得る。しかしながら、本変形例に係る半導体発光素子２０ａにおいては、端部２０ａｅに近い第１のｎ端子領域５１ｒｂの面積を拡大することで、放熱経路を増大させることができるため、周縁部の放熱性を高めることができる。
［１－６．変形例２］
次に、本実施の形態の変形例２に係る半導体発光素子について図１４及び図１５を用いて説明する。図１４及び図１５は、本変形例に係る半導体発光素子２０ｂの構成を示す平面図及び断面図である。図１４には、半導体発光素子２０ｂのｎ配線電極層４６の平面視における平面図が示されている。図１５には、図１４のＸＶ－ＸＶ線における断面の一部が示されている。
図１４及び図１５に示されるように、本変形例に係る半導体発光素子２０ｂは、大きさの異なる開口部４４ａｂ及び４４ａｓを有する点において、実施の形態１に係る半導体発光素子２０と相違する。
半導体発光素子２０ｂでは、ｎ配線電極層４６の平面視において、開口部の面積は、半導体発光素子２０ｂの端部２０ｂｅに近い方が広い。図１４及び図１５においては、半導体発光素子２０ｂの端部２０ｂｅに近い開口部４４ａｂの面積の方が、開口部４４ａｂより端部２０ｂｅから遠い開口部４４ａｓより広い。これに伴い、本変形例では、半導体発光素子２０ｂの端部２０ｂｅに近いｎ露出部３０ｅｂの面積の方が、ｎ露出部３０ｅｂより端部２０ｂｅから遠いｎ露出部３０ｅｓより広い。
本実施の形態の変形例１の説明で述べたとおり、半導体発光素子２０ｂの周縁部においては、放熱性が悪くなり得る。しかしながら、本変形例に係る半導体発光素子２０ｂにおいては、端部２０ｂｅに近い開口部４４ａｂの面積を拡大することで、発熱源を分散させるとともに放熱経路を増大させることができるため、周縁部の放熱性を高めることができる。
（実施の形態２）
実施の形態２に係る半導体発光素子及び半導体発光装置について説明する。本実施の形態に係る半導体発光素子及び半導体発光装置は、第１のｎ端子領域に加えて、第２のｎ接続部材が配置される第２のｎ端子領域を有する点において、実施の形態１に係る半導体発光素子及び半導体発光装置と相違する。以下本実施の形態に係る半導体発光素子及び半導体発光装置について実施の形態１に係る半導体発光素子及び半導体発光装置との相違点を中心に説明する。
［２－１．全体構成］
まず、本実施の形態に係る半導体発光素子の構成について図１６及び図１７を用いて説明する。図１６及び図１７は、それぞれ、本実施の形態に係る半導体発光素子１２０の全体構成を示す模式的な平面図及び断面図である。図１６には、半導体発光素子１２０のｎ配線電極層４６の平面視における平面図が示されている。図１７には、図１６のＸＶＩＩ－ＸＶＩＩ線における半導体発光素子１２０の断面の一部が示されている。
本実施の形態に係る半導体発光素子１２０は、図１７に示されるように、成長基板２２と、半導体積層体３０と、ｐ配線電極層４２と、絶縁層４４と、ｎ配線電極層４６とを有する。本実施の形態では、半導体発光素子１２０は、複数のシードメタル層５６と、１以上の第１のｎ接続部材５１と、１以上の第２のｎ接続部材１５２と、ｐ接続部材６０とをさらに有する。
１以上の第２のｎ接続部材１５２は、外部との電気的接続用の導電性部材である。１以上の第２のｎ接続部材１５２は、それぞれ、ｎ露出部３０ｅ以外に配置されたｎ配線電極層４６の１以上の第２のｎ端子領域１５２ｒにおいて、ｎ配線電極層４６と接続される。言い換えると、ｎ露出部３０ｅ以外に配置されたｎ配線電極層４６上に、外部との電気的接続用の導電性部材が配置される領域である１以上の第２のｎ端子領域１５２ｒが設定されている。なお、本実施の形態では、第２のｎ接続部材１５２とｎ配線電極層４６との間にも、シードメタル層５６が配置される。また、第２のｎ接続部材１５２の個数は、１以上であれば特に限定されない。例えば、第２のｎ接続部材１５２の個数は、複数であってもよい。
なお、図示しないが、本実施の形態に係る半導体発光素子１２０を実施の形態１に係る実装基板１１に実装することで半導体発光装置を形成できる。
［２－２．作用及び効果］
次に、本実施の形態に係る半導体発光素子１２０の作用及び効果を説明する。
上述したように、本実施の形態に係る半導体発光素子１２０のｎ露出部３０ｅ以外に配置されたｎ配線電極層４６上に、外部との電気的接続用の導電性部材が配置される領域である１以上の第２のｎ端子領域１５２ｒが設定されている。なお、第２のｎ端子領域１５２ｒの個数は、１以上であれば特に限定されない。例えば、第２のｎ端子領域１５２ｒの個数は、複数であってもよい。
このように、第２のｎ端子領域１５２ｒを設定することで、第２のｎ端子領域１５２ｒ上に第２のｎ接続部材１５２のような導電性部材を配置する場合に、実施の形態１に係る半導体発光素子２０の放熱経路の他にさらなる放熱経路を形成できるため、半導体発光素子１２０の放熱性を実施の形態１に係る半導体発光素子２０よりさらに高めることができる。
続いて、本実施の形態に係る半導体発光素子１２０の１以上の第１のｎ端子領域５１ｒ及び１以上の第２のｎ端子領域１５２ｒの構成について、図１８及び図１９を用いて詳細に説明する。図１８は、本実施の形態に係るｎ露出部３０ｅ以外に配置されたｎ配線電極層４６を示す平面図である。図１９は、本実施の形態に係る第１のｎ端子領域５１ｒ及び第２のｎ端子領域１５２ｒを示す平面図である。
本実施の形態では、ｎ配線電極層４６の平面視において、図１９に示される１以上の第１のｎ端子領域５１ｒ及び１以上の第２のｎ端子領域１５２ｒの面積の総和が、図１８に示されるｎ露出部３０ｅ以外に配置されたｎ配線電極層４６の面積の総和より大きい。
このように、第１のｎ端子領域５１ｒ及び第２のｎ端子領域１５２ｒの面積を大きくすることで、第１のｎ端子領域５１ｒ及び第２のｎ端子領域１５２ｒに導電性部材を配置した場合に、放熱経路を増大させることができるため、半導体発光素子１２０の放熱性を高めることができる。
また、本実施の形態では、図１６及び図１７に示されるように、１以上の第１のｎ接続部材５１と１以上の第２のｎ接続部材１５２とは離間している。このように、第１のｎ接続部材５１と第２のｎ接続部材１５２とが離間されることで、実装時に実装荷重を分散することができ、絶縁層４４の割れを抑制することができる。
［２－３．シミュレーション結果］
次に、本実施の形態に係る半導体発光素子１２０の放熱性について、シミュレーション結果を用いて説明する。図２０Ａ及び図２０Ｂは、それぞれ、シミュレーションにおいて用いた本実施の形態及び比較例に係る半導体発光素子の構成を示す模式的な平面図である。図２０Ａに示されるように、本シミュレーションで用いた半導体発光素子１２０は、４２個の第１のｎ接続部材５１と、３６個の第２のｎ接続部材１５２と、８個のｐ接続部材６０とを有する。なお、本実施の形態に係る半導体発光素子１２０の効果を説明するために、比較例に係る半導体発光素子についても併せてシミュレーションを行った。比較例に係る半導体発光素子１１２０は、図２０Ｂに示すように、第１のｎ接続部材５１を有さない点において、本実施の形態に係る半導体発光素子１２０と相違し、その他の点において一致する。
図２０Ａ及び図２０Ｂに示される各半導体発光素子のシミュレーション結果について図２１及び図２２を用いて説明する。図２１は、本実施の形態及び比較例に係る各半導体発光素子の発熱分布及び温度分布のシミュレーション結果を示す図である。図２１には、発熱量の最大値、並びに、温度の最大値及び平均値も併せて示されている。図２２は、本実施の形態及び比較例に係る各半導体発光素子の発光層３４の温度Ｔｊの最大値と電流量との関係のシミュレーション結果を示すグラフである。
本シミュレーションは、半導体層における１次元バンド構造と、３次元の電流分布及び温度分布を計算できるソフトウェアを用いて、ＧａＮ系ＬＥＤの発光出力、電圧、及び温度分布の計算を行った。本実施の形態及び比較例に係る各半導体発光素子の成長基板２２を厚さ１００μｍ、熱伝導率５０Ｗ／ｍ／Ｋのサファイア基板とし、半導体積層体３０を厚さ１２μｍ、熱伝導率１２０Ｗ／ｍ／ＫのＧａＮとし、第１のｎ接続部材５１、第２のｎ接続部材１５２及びｐ接続部材６０を厚さ１５μｍ、熱伝導率３００Ｗ／ｍ／ＫのＡｕとした。また、各半導体発光素子が実装される実装基板１１の基板１２を厚さ３００μｍ、熱伝導率１７０Ｗ／ｍ／ＫのＡｌＮとした。さらに、実装基板１１の各半導体発光素子が実装されない側の主面の全面に厚さ２ｍｍ、熱伝導率４００Ｗ／ｍ／ＫのＣｕで温度Ｔｃが１０５℃の放熱板を接触させるという条件でシミュレーションを行った。また、各半導体発光素子の半導体積層体３０の発光層３４に電圧を印加し、１Ａから６Ａまでの電流を供給した場合の発光層３４の温度Ｔｊを求めた。
図２１の上段に示されるように、本実施の形態及び比較例に係る各半導体素子では、いずれの場合も発熱はｎ露出部３０ｅに集中する。単位時間当たりの発熱量の平均値は、比較例で７、７×１０５Ｗ／ｃｍ３、本実施の形態で７、９×１０５Ｗ／ｃｍ３であり同等であった。また、単位時間当たりの発熱量の最大値も、比較例で３、９×１０６Ｗ／ｃｍ３、本実施の形態で４、０×１０６Ｗ／ｃｍ３であり同等であった。
しかしながら、本実施の形態に係る半導体発光素子１２０の方が、比較例に係る半導体発光素子１１２０より温度が抑制されている。
具体的には、図２１の下段で示されるように比較例に係る半導体発光素子１１２０では、発光層の温度Ｔｊはｎ露出部３０ｅ近傍が高く、１５０℃～１６５℃になっており、半導体発光素子１１２０の周縁部においては、１７０℃を越えている。
一方、本実施の形態に係る半導体発光素子１２０では、ｎ露出部３０ｅ近傍の温度Ｔｊは１１５℃で周縁部の温度も１３５℃以下に抑制されている。このように本実施の形態に係る半導体発光素子１２０において温度が抑制されているのは、発熱量が大きいｎ露出部３０ｅに配置された第１のｎ接続部材５１を介して、ｎ露出部３０ｅから実装基板１１及び放熱板に効率よく放熱されているからである。
また、図２２に示されるように、本実施の形態に係る半導体発光素子１２０では、比較例に係る半導体発光素子より、各電流供給時における発光層の温度Ｔｊを抑制できている。ここで、半導体発光素子では、発光層３４の温度Ｔｊが１５０℃を超えると著しく信頼性が損なわれることが知られている。比較例に係る半導体発光素子では、供給される電流量が４Ａ程度以上となると発光層３４の温度Ｔｊが１５０℃を超えるため信頼性が損なわれ得る。一方、本実施の形態に係る半導体発光素子１２０では、供給される電流量が０Ａ～６Ａのいずれの場合も発光層の温度Ｔｊが１５０℃以下に抑制されている。このように、本実施の形態に係る半導体発光素子１２０によれば、１以上の第１のｎ接続部材５１を備えることにより、発光層３４の温度上昇を抑制できる。
［２－４．製造方法］
次に、本実施の形態に係る半導体発光素子１２０の製造方法について、図２３Ａ～図２３Ｃを用いて説明する。図２３Ａ～図２３Ｃは、本実施の形態に係る半導体発光素子１２０の製造方法の各工程を示す模式的な断面図である。
まず、実施の形態１に係る半導体発光素子２０の製造方法と同様に、図２３Ａに示されるように、成長基板２２上に、順に半導体積層体３０、ｐ配線電極層４２、絶縁層４４、ｎ配線電極層４６及びシードメタル膜５６Ｍを形成する。ここで、ｎ配線電極層４６上には、外部との電気的接続用の導電性部材が配置される領域である１以上の第１のｎ端子領域５１ｒ及び１以上の第２のｎ端子領域１５２ｒが設定される。また、ｐ配線電極層４２上には、外部との電気的接続用の導電性部材が配置される領域であるｐ端子領域６０ｒが設定される。
続いて、図２３Ｂに示されるように、１以上の第１のｎ端子領域５１ｒに、それぞれ、１以上の第１のｎ接続部材５１を形成し、１以上の第２のｎ端子領域１５２ｒに、それぞれ、１以上の第２のｎ接続部材１５２を形成する。また、ｐ端子領域６０ｒにｐ接続部材６０を形成する。本実施の形態では、フォトリソグラフィ技術を用いて１以上の第１のｎ端子領域５１ｒ、１以上の第２のｎ端子領域１５２ｒ及びｐ端子領域６０ｒが開口するレジストパターンを形成し、ＤＣ電解めっき法によりレジストパターンの開口部にＡｕめっきを形成した後、レジストを除去する。
続いて、図２３Ｃに示されるように、シードメタル膜５６Ｍの第１のｎ接続部材５１、第２のｎ接続部材１５２及びｐ接続部材６０が配置されていない領域を除去することでシードメタル層５６を形成する。本実施の形態では、シードメタル膜５６Ｍを形成するＡｕ膜及びＴｉ膜をそれぞれ選択的にエッチングすることで、シードメタル膜５６Ｍを除去する。このように、シードメタル層５６が形成される。
以上のように、本実施の形態に係る半導体発光素子１２０が製造される。なお、半導体発光素子１２０を実装基板１１に実装することにより、本実施の形態に係る半導体発光装置を製造できる。なお、本実施の形態では、１以上の第１のｎ接続部材５１に加えて、１以上の第２のｎ接続部材１５２も、実装基板１１の第１の配線電極１５と接合される。
（実施の形態３）
実施の形態３に係る半導体発光素子及び半導体発光装置について説明する。本実施の形態に係る半導体発光装置は、主に、第１のｎ接続部材及びｐ接続部材が、実装基板に配置された後で半導体発光素子に接合される点において実施の形態１に係る半導体発光装置と相違する。以下、本実施の形態に係る半導体発光素子及び半導体発光装置について、実施の形態１に係る半導体発光素子及び半導体発光装置との相違点を中心に説明する。
［３－１．全体構成］
まず、本実施の形態に係る半導体発光素子及び半導体発光装置の構成について図２４を用いて説明する。図２４は、本実施の形態に係る半導体発光装置２１０の全体構成を示す模式的な断面図である。図２４には、半導体発光装置２１０の図２Ａと同様の断面が示されている。
図２４に示されるように、本実施の形態に係る半導体発光装置は、実装基板１１と、半導体発光素子２２０とを備える。
半導体発光素子２２０は、成長基板２２と、半導体積層体３０と、ｐ配線電極層４２と、絶縁層４４と、ｎ配線電極層４６とを有する。本実施の形態では、半導体発光素子２２０は、１以上の第１のｎ接続部材２５１と、ｐ接続部材２６０とをさらに有する。本実施の形態では、１以上の第１のｎ接続部材２５１及びｐ接続部材２６０が、実装基板１１に形成された後に、半導体発光素子２２０に接合されるため、シードメタル層５６を有さない。
１以上の第１のｎ接続部材２５１の各々は、外部との電気的接続用の導電性部材である。１以上の第１のｎ接続部材２５１は、それぞれ、１以上の第１のｎ端子領域２５１ｒにおいてｎ配線電極層４６と接続される。言い換えると、ｎ配線電極層４６には、外部との電気的接続用の導電性部材が配置される領域である１以上の第１のｎ端子領域２５１ｒが設定されている。なお、第１のｎ接続部材２５１及び第１のｎ端子領域２５１ｒの個数は、１以上であれば特に限定されない。例えば、第１のｎ接続部材２５１及び第１のｎ端子領域２５１ｒの個数は、それぞれ複数であってもよい。
ｐ接続部材２６０は、外部との電気的接続用の導電性部材である。ｐ接続部材２６０は、ｐ端子領域２６０ｒにおいてｐ配線電極層４２と接続される。言い換えると、ｐ配線電極層４２には、外部との電気的接続用の導電性部材が配置される領域であるｐ端子領域２６０ｒが設定されている。
本実施の形態に係る半導体発光装置２１０においても、実施の形態１に係る半導体発光装置１０と同様の効果が奏される。
［３－２．製造方法］
次に、本実施の形態に係る半導体発光装置２１０の製造方法について、図２５Ａ～図２５Ｃを用いて説明する。図２５Ａ～図２５Ｃは、本実施の形態に係る半導体発光装置２１０の製造方法の各工程を示す模式的な断面図である。
まず、実施の形態１に係る半導体発光装置１０の製造方法と同様に、図２５Ａに示されるように、成長基板２２上に、順に半導体積層体３０、ｐ配線電極層４２、絶縁層４４及びｎ配線電極層４６を形成する。ここで、ｎ配線電極層４６上には、外部との電気的接続用の導電性部材が配置される領域である１以上の第１のｎ端子領域２５１ｒが設定される。また、ｐ配線電極層４２上には、外部との電気的接続用の導電性部材が配置される領域であるｐ端子領域２６０ｒが設定される。
続いて、図２５Ｂに示されるように、実装基板１１を準備する。本実施の形態では、実装基板１１の第１の配線電極１５及び第２の配線電極１６に、それぞれ、１以上の第１のｎ接続部材２５１及びｐ接続部材２６０を形成する。
続いて、図２５Ｃに示されるように、実装基板１１に形成された１以上の第１のｎ接続部材２５１及びｐ接続部材２６０を、それぞれ、ｎ配線電極層４６の１以上の第１のｎ端子領域２５１ｒ、及び、ｐ配線電極層４２のｐ端子領域２６０ｒに接合する。
以上のように、本実施の形態に係る半導体発光素子２２０及び半導体発光装置２１０が製造される。
［３－３．変形例］
次に、本実施の形態に係る半導体発光素子及び半導体発光装置の変形例について図２６Ａ及び図２６Ｂを用いて説明する。図２６Ａは、本変形例に係る半導体発光装置２１０ａの全体構成を示す模式的な断面図である。
図２６Ａに示されるように、本変形例に係る半導体発光装置２１０ａは、実装基板１１と、半導体発光素子２２０ａとを有する。
半導体発光素子２２０ａは、成長基板２２と、半導体積層体３０と、ｐ配線電極層４２と、絶縁層４４と、ｎ配線電極層４６とを有する。本変形例では、半導体発光素子２２０ａは、１以上の第１のｎ接続部材２５１ａと、ｐ接続部材２６０とをさらに有する。
１以上の第１のｎ接続部材２５１ａの各々は、外部との電気的接続用の導電性部材である。１以上の第１のｎ接続部材２５１ａは、それぞれ、１以上の第１のｎ端子領域２５１ａｒにおいてｎ配線電極層４６と接続される。言い換えると、ｎ配線電極層４６には、外部との電気的接続用の導電性部材が配置される領域である１以上の第１のｎ端子領域２５１ａｒが設定されている。なお、第１のｎ接続部材２５１ａ及び第１のｎ端子領域２５１ａｒの個数は、１以上であれば特に限定されない。例えば、第１のｎ接続部材２５１ａ及び第１のｎ端子領域２５１ａｒの個数は、それぞれ複数であってもよい。
本変形例に係る１以上の第１のｎ接続部材２５１ａと、ｎ配線電極層４６との間には、図２６Ａに示されるように、空洞部２５１ａｖが形成される。このような空洞部２５１ａｖは、実装基板１１に第１のｎ接続部材２５１ａを形成した後に、第１のｎ接続部材２５１ａをｎ配線電極層４６に接合する場合に形成され得る。例えば、第１のｎ接続部材２５１ａをｎ配線電極層４６に接合する際に実装荷重を、実施の形態の３に係る半導体発光装置２１０の第１のｎ接続部材２５１を接合する際よりも低く設定することで、空洞部２５１ａｖは形成される。
以上のように、半導体発光素子２２０ａの１以上の第１のｎ端子領域２５１ａｒにおいて、１以上の第１のｎ接続部材２５１ａが接続されていない領域があってもよい。
また、本変形例に係る１以上の第１のｎ接続部材２５１ａと、ｎ配線電極層４６との間に形成される空洞の形状は、図２６Ａに示される例に限定されない。例えば、空洞は、開口部４４ａの上方の全領域に形成されてもよい。このような空洞の例について図２６Ｂを用いて説明する。図２６Ｂは、本実施の形態の他の変形例に係る半導体発光装置２１０ｂの全体構成を示す模式的な断面図である。
図２６Ｂに示されるように、半導体発光装置２１０ｂが備える半導体発光素子２２０ｂは、１以上の第１のｎ接続部材２５１ｂを有する。１以上の第１のｎ接続部材２５１ｂは、それぞれ、１以上の第１のｎ端子領域２５１ｂｒにおいてｎ配線電極層４６と接続される。
半導体発光素子２２０ｂにおいては、１以上の第１のｎ接続部材２５１ｂと、ｎ配線電極層４６との間には、空洞部２５１ｂｖが形成される。半導体発光装置２１０ｂは、１以上の第１のｎ接続部材２５１ｂ及び空洞部２５１ｂｖの構成において、半導体発光装置２１０ａと相違し、その他の構成において一致する。半導体発光装置２１０ｂにおいては、開口部４４ａの上方の全領域に空洞部２５１ｂｖが形成される。このような空洞部２５１ｂｖは、実装基板１１に第１のｎ接続部材２５１ｂを形成した後に、第１のｎ接続部材２５１ｂをｎ配線電極層４６に接合する場合に形成され得る。例えば、第１のｎ接続部材２５１ｂをｎ配線電極層４６に接合する際に実装荷重を、実施の形態の３に係る半導体発光装置２１０の第１のｎ接続部材２５１を接合する際よりも低く設定することで、開口部４４ａの上方の全領域に空洞部２５１ｂｖが形成される。
以上のように、半導体発光素子２２０ｂの１以上の第１のｎ端子領域２５１ｂｒにおいて、１以上の第１のｎ接続部材２５１ｂがｎ配線電極層４６に接続されていない領域があっても、ｎ露出部の内側面近傍で発生した熱を１以上の第１のｎ接続部材２５１ｂを介して放散することができるので、半導体発光素子の放熱性を高めることができる。
本変形例に係る半導体発光装置２１０ａ及び２１０ｂにおいても、実施の形態１に係る半導体発光装置１０と同様の効果が奏される。
（実施の形態４）
実施の形態４に係る半導体発光素子及び半導体発光装置について説明する。本実施の形態に係る半導体発光装置は、主に、第１のｎ接続部材及びｐ接続部材が、半導体発光素子及び実装基板の両方に配置された後で互いに接合される点において実施の形態１に係る半導体発光装置と相違する。以下、本実施の形態に係る半導体発光素子及び半導体発光装置について、実施の形態１に係る半導体発光素子及び半導体発光装置との相違点を中心に説明する。
［４－１．全体構成］
まず、本実施の形態に係る半導体発光素子及び半導体発光装置の構成について図２７を用いて説明する。図２７は、本実施の形態に係る半導体発光装置３１０の全体構成を示す模式的な断面図である。図２７には、図２Ａの半導体発光装置１０と同様の断面が示されている。
図２７に示されるように、本実施の形態に係る半導体発光装置は、実装基板１１と、半導体発光素子３２０とを備える。
半導体発光素子３２０は、成長基板２２と、半導体積層体３０と、ｐ配線電極層４２と、絶縁層４４と、ｎ配線電極層４６とを有する。本実施の形態では、半導体発光素子３２０は、シードメタル層５６と、１以上の第１のｎ接続部材３５１と、ｐ接続部材３６０とをさらに有する。
１以上の第１のｎ接続部材３５１の各々は、外部との電気的接続用の導電性部材である。１以上の第１のｎ接続部材３５１は、それぞれ、１以上の第１のｎ端子領域３５１ｒにおいてｎ配線電極層４６と接続される。言い換えると、ｎ配線電極層４６には、外部との電気的接続用の導電性部材が配置される領域である１以上の第１のｎ端子領域３５１ｒが設定されている。なお、第１のｎ接続部材３５１及び第１のｎ端子領域３５１ｒの個数は、１以上であれば特に限定されない。例えば、第１のｎ接続部材３５１及び第１のｎ端子領域３５１ｒの個数は、それぞれ複数であってもよい。
本実施の形態では、第１のｎ接続部材３５１は、１組の素子側ｎ接続部材５１ｎと実装基板側ｎ接続部材２５１ｎとを含む。
素子側ｎ接続部材５１ｎは、実施の形態１に係る第１のｎ接続部材５１と同様の構成を有する。実装基板側ｎ接続部材２５１ｎは、実施の形態３に係る第１のｎ接続部材２５１と同様の構成を有する。素子側ｎ接続部材５１ｎは、実装基板側ｎ接続部材２５１ｎより半導体積層体３０に近い位置に配置される。
ｐ接続部材３６０は、外部との電気的接続用の導電性部材である。ｐ接続部材３６０は、ｐ端子領域３６０ｒにおいてｐ配線電極層４２と接続される。言い換えると、ｐ配線電極層４２には、外部との電気的接続用の導電性部材が配置される領域であるｐ端子領域３６０ｒが設定されている。
本実施の形態では、ｐ接続部材３６０は、１組の素子側ｐ接続部材６０ｐと実装基板側ｐ接続部材２６０ｐとを含む。
素子側ｐ接続部材６０ｐは、実施の形態１に係るｐ接続部材６０と同様の構成を有する。実装基板側ｐ接続部材２６０ｐは、実施の形態３に係るｐ接続部材２６０と同様の構成を有する。素子側ｐ接続部材６０ｐは、実装基板側ｐ接続部材２６０ｐより半導体積層体３０に近い位置に配置される。
本実施の形態に係る半導体発光装置３１０においても、実施の形態１に係る半導体発光装置１０と同様の効果が奏される。
［４－２．製造方法］
次に、本実施の形態に係る半導体発光装置３１０の製造方法について、図２８Ａ～図２８Ｃを用いて説明する。図２８Ａ～図２８Ｃは、本実施の形態に係る半導体発光装置３１０の製造方法の各工程を示す模式的な断面図である。
まず、実施の形態１に係る半導体発光装置１０の製造方法と同様に、図２８Ａに示されるように、成長基板２２上に、順に半導体積層体３０、ｐ配線電極層４２、絶縁層４４、ｎ配線電極層４６、シードメタル層５６、１以上の素子側ｎ接続部材５１ｎ及び素子側ｐ接続部材６０ｐを形成する。ここで、ｎ配線電極層４６上には、外部との電気的接続用の導電性部材が配置される領域である１以上の第１のｎ端子領域３５１ｒが設定される。また、ｐ配線電極層４２上には、外部との電気的接続用の導電性部材が配置される領域であるｐ端子領域３６０ｒが設定される。続いて、１以上の素子側ｎ接続部材５１ｎ及び素子側ｐ接続部材６０ｐを、それぞれ、ｎ配線電極層４６の１以上の第１のｎ端子領域３５１ｒ、及び、ｐ配線電極層４２のｐ端子領域３６０ｒに形成する。
続いて、図２８Ｂに示されるように、実装基板１１を準備する。本実施の形態では、実施の形態３に係る半導体発光装置２１０の製造方法と同様に、実装基板１１の第１の配線電極１５及び第２の配線電極１６に、それぞれ、１以上の実装基板側ｎ接続部材２５１ｎ及び実装基板側ｐ接続部材２６０ｐを形成する。
続いて、実装基板１１に形成された１以上の実装基板側ｎ接続部材２５１ｎ及び実装基板側ｐ接続部材２６０ｐを、それぞれ、１以上の素子側ｎ接続部材５１ｎ、及び、素子側ｐ接続部材６０ｐに接合する。これにより、図２８Ｃに示されるように、１以上の第１のｎ接続部材３５１及びｐ接続部材３６０を形成する。ここで、１以上の第１のｎ接続部材３５１の各々は、１組の素子側ｎ接続部材５１ｎと実装基板側ｎ接続部材２５１ｎとを含み、ｐ接続部材３６０は、１組の素子側ｐ接続部材６０ｐと実装基板側ｐ接続部材２６０ｐとを含む。
以上のように、本実施の形態に係る半導体発光素子３２０及び半導体発光装置３１０が製造される。
（変形例など）
以上、本開示に係る半導体発光素子及び半導体発光装置について、各実施の形態に基づいて説明したが、本開示は、上記各実施の形態に限定されるものではない。
例えば、上記各実施の形態では、ｎ配線電極層４６上に設定された第１のｎ端子領域が、ｎ配線電極層４６上に第１のｎ接続部材が配置される領域と一致しているが、これらは、必ずしも一致しなくてもよい。例えば、第１のｎ端子領域の全体に第１のｎ接続部材が配置されなくてもよいし、第１のｎ端子領域以外の領域に第１のｎ接続部材の一部が配置されてもよい。
また、半導体発光素子が、第１のｎ接続部材、第２のｎ接続部材及びｐ接続部材が配置される前の状態においては、設定された第１のｎ端子領域、第２のｎ端子領域及びｐ端子領域は、例えば、半導体発光素子のｎ配線電極層及びｐ配線電極層にマーキングされていてもよいし、半導体発光素子の仕様書などに示されていてもよい。
また、上記各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で上記各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。
本開示の半導体発光素子及び半導体発光装置は、例えば、高出力かつ高効率な光源としてプロジェクタなどに適用できる。
１０、１０ｂ、２１０、２１０ａ、２１０ｂ、３１０ 半導体発光装置
１１ 実装基板
１２ 基板
１５ 第１の配線電極
１５ｅ、２０ａｅ、２０ｂｅ、５１ｅ 端部
１６ 第２の配線電極
２０、２０ａ、２０ｂ、１２０、２２０、２２０ａ、２２０ｂ、３２０、１１２０ 半導体発光素子
２２ 成長基板
３０ 半導体積層体
３０ｂ 底面
３０ｅ、３０ｅｂ、３０ｅｓ ｎ露出部
３０ｓ 内側面
３２ ｎ型層
３４ 発光層
３６ ｐ型層
４２ ｐ配線電極層
４４ 絶縁層
４４ａ、４４ａｂ、４４ａｓ 開口部
４４ａｃ、５１ｒｃ 中心
４６ ｎ配線電極層
５１、５１ｂ、５１ｓ、２５１、２５１ａ、２５１ｂ、３５１ 第１のｎ接続部材
５１ｎ 素子側ｎ接続部材
５１ｒ、５１ｒｂ、５１ｒｓ、２５１ａｒ、２５１ｂｒ、２５１ｒ、３５１ｒ 第１のｎ端子領域
５１ｗ 側壁
５６ シードメタル層
５６Ｍ シードメタル膜
６０、２６０、３６０ ｐ接続部材
６０ｐ 素子側ｐ接続部材
６０ｒ、２６０ｒ、３６０ｒ ｐ端子領域
１５２ 第２のｎ接続部材
１５２ｒ 第２のｎ端子領域
２５１ａｖ、２５１ｂｖ 空洞部
２５１ｎ 実装基板側ｎ接続部材
２６０ｐ 実装基板側ｐ接続部材

Claims (17)

  1. 半導体発光素子と、第１の配線電極及び第２の配線電極を有する実装基板とを有する半導体発光装置であって、
    前記半導体発光素子は、
    ｎ型層と、前記ｎ型層の上方に配置された発光層と、前記発光層の上方に配置されたｐ型層とを有する半導体積層体であって、前記ｎ型層が露出する凹部である１以上のｎ露出部を有する半導体積層体と、
    前記ｐ型層上に配置されたｐ配線電極層と、
    前記１以上のｎ露出部の内側面と、前記ｐ配線電極層の上方の一部とを連続的に覆い、前記１以上のｎ露出部の底面において前記ｎ型層を露出する開口部を有する絶縁層と、
    前記開口部において前記ｎ型層に接し、前記絶縁層を介して前記ｐ型層及び前記ｐ配線電極層の上方に配置されたｎ配線電極層と、
    外部との電気的接続用の導電性部材である１以上の第１のｎ接続部材とを有し、
    前記１以上の第１のｎ接続部材は、Ａｕで構成されるバンプであり、それぞれ、１以上の第１のｎ端子領域において前記ｎ配線電極層と接続され、
    前記１以上の第１のｎ接続部材の各々の、前記ｎ配線電極層に近い方の端部における粒径は、前記ｎ配線電極層から遠い方の端部における粒径より大きく、
    前記１以上の第１のｎ接続部材の各々の前記ｎ配線電極層から遠い方の端部における粒径は、０．９μｍ以上１．６μｍ以下であり、
    平面視において前記１以上の第１のｎ端子領域は、前記開口部の上方の領域の少なくとも一部を含み、
    前記半導体積層体の積層方向に平行な断面において、前記１以上の第１のｎ端子領域の下方に、前記ｎ配線電極層及び前記ｐ型層が配置され、
    前記１以上の第１のｎ接続部材は、前記実装基板の前記第１の配線電極と接合され、
    前記ｐ配線電極層は、前記ｎ配線電極層及び前記絶縁層から露出した領域において、導電性部材であるｐ接続部材を介して前記実装基板の第２の配線電極と接合される
    半導体発光装置。
  2. 外部との電気的接続用の導電性部材である１以上の第２のｎ接続部材をさらに有し、
    前記１以上の第２のｎ接続部材は、それぞれ、前記１以上のｎ露出部以外に配置された前記ｎ配線電極層の１以上の第２のｎ端子領域において、前記ｎ配線電極層と接続される
    請求項１に記載の半導体発光装置。
  3. 前記１以上の第１のｎ接続部材と前記１以上の第２のｎ接続部材とは離間している
    請求項２に記載の半導体発光装置。
  4. 前記１以上の第１のｎ接続部材の粒径は、前記ｎ配線電極層の粒径よりも大きい
    請求項１～３のいずれか１項に記載の半導体発光装置。
  5. 前記ｐ配線電極層のうち、前記ｎ配線電極層及び前記絶縁層から露出した領域に配置されるｐ接続部材と、
    前記１以上の第１のｎ接続部材と前記ｎ配線電極層との間、及び、前記ｐ接続部材とｐ配線電極層との間に配置され、前記半導体積層体から遠い側の表面がＡｕからなるシードメタル層とを有し、
    前記１以上の第１のｎ接続部材と前記ｐ接続部材とは、Ａｕからなる
    請求項１～４のいずれか１項に記載の半導体発光装置。
  6. 前記ｐ配線電極層のうち、前記ｎ配線電極層及び前記絶縁層から露出した領域に配置されるｐ接続部材と、
    前記１以上の第１のｎ接続部材と、前記ｎ配線電極層との間に形成される空洞部とを有する
    請求項１～５のいずれか１項に記載の半導体発光装置。
  7. 前記ｐ配線電極層のうち、前記ｎ配線電極層及び前記絶縁層から露出した領域に配置されるｐ接続部材を有し、
    前記１以上の第１のｎ接続部材の各々は、１組の素子側ｎ接続部材と実装基板側ｎ接続部材とを含み、
    前記ｐ接続部材は、１組の素子側ｐ接続部材と実装基板側ｐ接続部材とを含み、
    前記素子側ｎ接続部材は、前記実装基板側ｎ接続部材より前記半導体積層体に近い位置に配置され、
    前記素子側ｐ接続部材は、前記実装基板側ｐ接続部材より前記半導体積層体に近い位置に配置される
    請求項１～６のいずれか１項に記載の半導体発光装置。
  8. 前記１以上の第１のｎ接続部材の前記第１の配線電極との接合面における端部は、前記実装基板の前記第１の配線電極の端部に対して、前記第１の配線電極の内側に離間して配置されている
    請求項１～７のいずれか１項に記載の半導体発光装置。
  9. 前記積層方向に平行な断面において、前記１以上の第１のｎ接続部材の、前記開口部上における粒径が、前記ｐ型層上における粒径よりも大きい
    請求項１～８のいずれか１項に記載の半導体発光装置。
  10. 前記積層方向に平行な断面において、前記１以上の第１のｎ接続部材は、前記ｎ配線電極層側において、前記ｎ配線電極層に近付くほど側壁が外側に広がっている
    請求項１～９のいずれか１項に記載の半導体発光装置。
  11. 前記ｎ配線電極層の平面視において、前記１以上の第１のｎ端子領域の総面積は、前記１以上のｎ露出部以外に配置された前記ｎ配線電極層の総面積より大きい
    請求項１～１０のいずれか１項に記載の半導体発光装置。
  12. 前記ｎ配線電極層の平面視において、前記１以上の第１のｎ端子領域の各々の面積は、前記半導体発光素子の端部に近い方が広い
    請求項１～１１のいずれか１項に記載の半導体発光装置。
  13. 前記ｎ配線電極層の平面視において、前記開口部の面積は、前記半導体発光素子の端部に近い方が広い
    請求項１～１１のいずれか１項に記載の半導体発光装置。
  14. 前記ｎ配線電極層の平面視において、前記１以上の第１のｎ端子領域の中心は、前記開口部の領域内にある
    請求項１～１３のいずれか１項に記載の半導体発光装置。
  15. 前記ｎ配線電極層の平面視において、前記１以上の第１のｎ端子領域の中心は、前記開口部の中心と一致している
    請求項１～１４のいずれか１項に記載の半導体発光装置。
  16. 前記１以上のｎ露出部以外に配置された前記ｎ配線電極層上に、外部との電気的接続用の導電性部材が配置される領域である１以上の第２のｎ端子領域が設定されている
    請求項１１～１５のいずれか１項に記載の半導体発光装置。
  17. 前記ｎ配線電極層の平面視において、前記１以上の第１のｎ端子領域及び前記１以上の第２のｎ端子領域の面積の総和が、前記１以上のｎ露出部以外に配置された前記ｎ配線電極層の面積の総和より大きい
    請求項２、３、１６のいずれか１項に記載の半導体発光装置。
JP2020202203A 2019-06-06 2020-12-04 半導体発光装置 Active JP6990288B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019106170 2019-06-06
JP2019106170 2019-06-06

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020559572A Division JP6829797B1 (ja) 2019-06-06 2020-05-14 半導体発光素子及び半導体発光装置

Publications (2)

Publication Number Publication Date
JP2021036625A JP2021036625A (ja) 2021-03-04
JP6990288B2 true JP6990288B2 (ja) 2022-01-12

Family

ID=73652804

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020559572A Active JP6829797B1 (ja) 2019-06-06 2020-05-14 半導体発光素子及び半導体発光装置
JP2020202203A Active JP6990288B2 (ja) 2019-06-06 2020-12-04 半導体発光装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020559572A Active JP6829797B1 (ja) 2019-06-06 2020-05-14 半導体発光素子及び半導体発光装置

Country Status (5)

Country Link
US (2) US11258001B2 (ja)
EP (2) EP3872872B1 (ja)
JP (2) JP6829797B1 (ja)
CN (2) CN115360279A (ja)
WO (1) WO2020246217A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3872872B1 (en) * 2019-06-06 2022-11-30 Nuvoton Technology Corporation Japan Semiconductor light emitting element and semiconductor light emitting device
CN112713228B (zh) * 2021-03-23 2021-07-06 北京芯海视界三维科技有限公司 发光单元、发光器件及显示器件

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356129A (ja) 2003-05-27 2004-12-16 Nichia Chem Ind Ltd 半導体装置及びその製造方法
JP2007335879A (ja) 2006-06-09 2007-12-27 Philips Lumileds Lightng Co Llc 多孔質層を含む半導体発光デバイス
JP2008166645A (ja) 2007-01-04 2008-07-17 Toyota Motor Corp めっき部材およびその製造方法
JP2008169408A (ja) 2007-01-09 2008-07-24 Auto Network Gijutsu Kenkyusho:Kk コネクタ用銀めっき端子
WO2009130737A1 (ja) 2008-04-21 2009-10-29 富士通株式会社 検査用基板、検査用基板の製造方法、及びその検査用基板を用いた検査方法
JP2011003565A (ja) 2009-06-16 2011-01-06 Hitachi Automotive Systems Ltd 電子ユニット
JP2012114370A (ja) 2010-11-26 2012-06-14 Fujikura Ltd 半導体パッケージ
JP2012243849A (ja) 2011-05-17 2012-12-10 Toshiba Corp 半導体発光装置
WO2014064871A1 (ja) 2012-10-25 2014-05-01 パナソニック株式会社 発光装置およびその製造方法ならびに発光装置実装体
JP2016009749A (ja) 2014-06-24 2016-01-18 日亜化学工業株式会社 発光装置及び発光装置の製造方法
JP2016208012A (ja) 2015-04-27 2016-12-08 日亜化学工業株式会社 発光装置
JP2017139203A (ja) 2016-02-06 2017-08-10 交和電気産業株式会社 照明装置モジュール
JP2017535052A (ja) 2014-08-28 2017-11-24 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光素子
JP2018160683A (ja) 2009-05-11 2018-10-11 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 反射構造を有する半導体発光ダイオードおよびその製造方法
US20180323346A1 (en) 2015-09-03 2018-11-08 Seoul Viosys Co., Ltd. Light-emitting element having zno transparent electrode and method for manufacturing same
JP2019503087A (ja) 2015-12-28 2019-01-31 エルジー イノテック カンパニー リミテッド 発光素子

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3346458B2 (ja) * 1997-09-18 2002-11-18 日立電線株式会社 半導体チップ接合用リードを有する配線基板および半導体装置
JP2004128253A (ja) 2002-10-03 2004-04-22 Nikon Corp マーク位置検出装置およびその組み立て方法
JP2004128258A (ja) 2002-10-03 2004-04-22 Canon Inc 実装基板の接合部
KR101332771B1 (ko) 2004-02-20 2013-11-25 오스람 옵토 세미컨덕터스 게엠베하 광전 소자, 다수의 광전 소자를 구비한 장치 및 광전 소자를 제조하기 위한 방법
US9461201B2 (en) 2007-11-14 2016-10-04 Cree, Inc. Light emitting diode dielectric mirror
US9634191B2 (en) 2007-11-14 2017-04-25 Cree, Inc. Wire bond free wafer level LED
JP5983125B2 (ja) * 2012-07-18 2016-08-31 日亜化学工業株式会社 半導体発光素子の製造方法
JP6419077B2 (ja) 2012-11-07 2018-11-07 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 波長変換発光デバイス
US9831387B2 (en) * 2014-06-14 2017-11-28 Hiphoton Co., Ltd. Light engine array
US10797188B2 (en) * 2014-05-24 2020-10-06 Hiphoton Co., Ltd Optical semiconductor structure for emitting light through aperture
US9385279B2 (en) * 2014-05-30 2016-07-05 Nichia Corporation Light-emitting device and method for manufacturing the same
US9419195B2 (en) * 2014-07-27 2016-08-16 SemiLEDs Optoelectronics Co., Ltd. Light emitting diode (LED) die having strap layer and method of fabrication
US9614126B2 (en) * 2015-04-27 2017-04-04 Nichia Corporation Light emitting device
US10615308B2 (en) * 2015-06-01 2020-04-07 Nichia Corporation Light emitting device
JP6555247B2 (ja) 2016-12-28 2019-08-07 日亜化学工業株式会社 発光装置及びその製造方法
JP7336451B2 (ja) 2018-09-13 2023-08-31 ヌヴォトンテクノロジージャパン株式会社 半導体発光装置
EP3872872B1 (en) * 2019-06-06 2022-11-30 Nuvoton Technology Corporation Japan Semiconductor light emitting element and semiconductor light emitting device

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356129A (ja) 2003-05-27 2004-12-16 Nichia Chem Ind Ltd 半導体装置及びその製造方法
JP2007335879A (ja) 2006-06-09 2007-12-27 Philips Lumileds Lightng Co Llc 多孔質層を含む半導体発光デバイス
JP2008166645A (ja) 2007-01-04 2008-07-17 Toyota Motor Corp めっき部材およびその製造方法
JP2008169408A (ja) 2007-01-09 2008-07-24 Auto Network Gijutsu Kenkyusho:Kk コネクタ用銀めっき端子
WO2009130737A1 (ja) 2008-04-21 2009-10-29 富士通株式会社 検査用基板、検査用基板の製造方法、及びその検査用基板を用いた検査方法
JP2018160683A (ja) 2009-05-11 2018-10-11 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 反射構造を有する半導体発光ダイオードおよびその製造方法
JP2011003565A (ja) 2009-06-16 2011-01-06 Hitachi Automotive Systems Ltd 電子ユニット
JP2012114370A (ja) 2010-11-26 2012-06-14 Fujikura Ltd 半導体パッケージ
JP2012243849A (ja) 2011-05-17 2012-12-10 Toshiba Corp 半導体発光装置
WO2014064871A1 (ja) 2012-10-25 2014-05-01 パナソニック株式会社 発光装置およびその製造方法ならびに発光装置実装体
JP2016009749A (ja) 2014-06-24 2016-01-18 日亜化学工業株式会社 発光装置及び発光装置の製造方法
JP2017535052A (ja) 2014-08-28 2017-11-24 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光素子
JP2016208012A (ja) 2015-04-27 2016-12-08 日亜化学工業株式会社 発光装置
US20180323346A1 (en) 2015-09-03 2018-11-08 Seoul Viosys Co., Ltd. Light-emitting element having zno transparent electrode and method for manufacturing same
JP2019503087A (ja) 2015-12-28 2019-01-31 エルジー イノテック カンパニー リミテッド 発光素子
JP2017139203A (ja) 2016-02-06 2017-08-10 交和電気産業株式会社 照明装置モジュール

Also Published As

Publication number Publication date
US12002914B2 (en) 2024-06-04
EP4138148A1 (en) 2023-02-22
JPWO2020246217A1 (ja) 2021-09-13
EP3872872A4 (en) 2022-01-26
JP2021036625A (ja) 2021-03-04
CN112470297B (zh) 2022-09-06
EP3872872B1 (en) 2022-11-30
US11258001B2 (en) 2022-02-22
US20220131060A1 (en) 2022-04-28
EP3872872A1 (en) 2021-09-01
WO2020246217A1 (ja) 2020-12-10
JP6829797B1 (ja) 2021-02-10
US20210135074A1 (en) 2021-05-06
CN115360279A (zh) 2022-11-18
CN112470297A (zh) 2021-03-09

Similar Documents

Publication Publication Date Title
JP5513707B2 (ja) 半導体発光デバイスの相互接続
RU2466480C2 (ru) Удаление подложки в ходе формирования сид
KR101488379B1 (ko) 발광 다이오드
KR101852907B1 (ko) 순응형 본딩 구조물을 이용하여 반도체 장치를 본딩하는 방법
JP6990288B2 (ja) 半導体発光装置
TW201106509A (en) Light emitting diode
JPWO2019150825A1 (ja) 半導体装置
TW201832297A (zh) 封裝堆疊構造及其製造方法
JP2006093626A (ja) 半導体発光装置
JP2007115894A (ja) 半導体装置
JP2006229218A (ja) 半導体デバイスの製造方法、および得られるデバイス
JP6788146B2 (ja) 半導体装置
JP5912471B2 (ja) 半導体デバイス
JP7336451B2 (ja) 半導体発光装置
JP2004235441A (ja) 光半導体ベアチップ、プリント配線板、照明ユニットおよび照明装置
JP6437012B2 (ja) 表面実装型パッケージおよびその製造方法
TWI550918B (zh) 發光二極體模組及其製造方法
JP2015153830A (ja) 紫外線発光装置及びそれに用いるインタポーザ
JP2004266016A (ja) 半導体装置、半導体装置の製造方法、及び半導体基板
JP2007096083A (ja) 混成集積回路装置
JP2004228142A (ja) 半導体素子およびマルチチップパッケージ
KR20220064662A (ko) 반도체 소자 패키지 및 그 제조방법
TW201236115A (en) Method for manufacturing semiconductor chips, mounting method and semiconductor chip for vertical mounting onto circuit substrates
JP2007059548A (ja) 半導体チップおよび半導体装置
JPS62250648A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201204

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20201204

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20210104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211203

R150 Certificate of patent or registration of utility model

Ref document number: 6990288

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150