JP6983570B2 - 半導体積層物の製造方法、窒化物半導体自立基板の製造方法、半導体積層物および半導体装置 - Google Patents

Description

本発明は、半導体積層物の製造方法、窒化物半導体自立基板の製造方法、半導体積層物および半導体装置に関する。

ＩＩＩ族窒化物半導体は、発光デバイスや電子デバイスなどの半導体装置を構成する材料として広く用いられている。ＩＩＩ族窒化物半導体により構成される半導体装置の品質（半導体特性等）を向上させるため、半導体装置の製造用の半導体積層物または窒化物半導体自立基板を結晶品質が良好となるように製造することが望まれている。

窒化物半導体自立基板を製造する方法としては、例えば、基板上にＩＩＩ族窒化物半導体からなる半導体層をエピタキシャル成長させる工程と、該半導体層をスライスすることで窒化物半導体自立基板を作製する工程と、を有する方法が知られている（例えば、特許文献１）。

特開２００８−１５６１８９号公報

近年では、従来方法よりも結晶品質が良好な半導体積層物、窒化物半導体自立基板または半導体装置を製造することが望まれている。

本発明の目的は、結晶品質が良好な半導体積層物、窒化物半導体自立基板または半導体装置を製造することができる技術を提供することにある。

本発明の一態様によれば、
有機系の樹脂材料からなる基板収容体内に収容され、少なくとも表層がＩＩＩ族窒化物半導体からなる基板を用意する工程と、
前記基板を前記基板収容体から所定の処理室内に投入し、前記基板の少なくとも前記表層のうちの全面を、所定の厚さ以上に亘って、前記処理室内の気相中でエッチングする工程と、
前記基板上に、ＩＩＩ族窒化物半導体からなる半導体層を気相成長法によりエピタキシャル成長させる工程と、
を有し、
前記エッチングする工程では、
前記基板を用意する工程で前記基板収容体を起因として前記基板の前記表面に付着した付着不純物を、前記基板の少なくとも前記表層を構成する前記ＩＩＩ族窒化物半導体とともに除去する
半導体積層物の製造方法、およびそれに関連する技術が提供される。

本発明によれば、結晶品質が良好な半導体積層物、窒化物半導体自立基板または半導体装置を製造することができる。

本発明の第１実施形態に係る半導体積層物の製造方法または窒化物半導体自立基板の製造方法を示すフローチャートである。 （ａ）は、基板を示す概略断面図であり、（ｂ）は、基板用意工程で基板収容体に収容された基板を示す概略断面図であり、（ｃ）は、基板用意工程での基板を示す概略拡大断面図である。 本発明の第１実施形態に係る製造方法に用いられる気相成長装置の概略構成図である。 本発明の第１実施形態のエッチング工程から気相成長工程までの基板の温度変化を示す図である。 （ａ）は、エッチング工程での基板を示す概略断面図であり、（ｂ）は、エッチング工程後の基板を示す概略断面図である。 （ａ）は、気相成長工程での半導体積層物を示す概略断面図であり、（ｂ）は、スライス工程で作製される窒化物半導体自立基板を示す概略断面図である。 本発明の第２実施形態に係る半導体積層物の製造方法または半導体装置の製造方法を示すフローチャートである。 （ａ）は、本発明の第２実施形態に係る半導体積層物を示す概略断面図であり、（ｂ）は、本発明の第２実施形態に係る半導体装置を示す概略断面図である。 （ａ）は、本発明の第２実施形態の変形例に係る半導体積層物を示す概略断面図であり、（ｂ）は、本発明の第２実施形態の変形例に係る半導体装置を示す概略断面図である。 （ａ）は、付着不純物の一例を示すＳＥＭ像であり、（ｂ）は、（ａ）の付着不純物のＥＤＸ分析を行った結果である。 基板を基板収容体内に保管した保管日数に対する、全反射蛍光Ｘ線分析によって測定した基板表面のＳｉ濃度を示す図である。 （ａ）は、実施例の半導体積層物の外観を示す写真であり、（ｂ）は、比較例の半導体積層物の外観を示す写真である。 （ａ）〜（ｃ）は、比較例の半導体積層物の表面におけるピットやモフォロジ異常部を示す図である。

＜発明者等の得た知見＞
まず、発明者等の得た知見について説明する。

発明者等は、鋭意検討により、有機系の樹脂材料からなる基板収容体内に収容されていた基板を用いて、半導体積層物、窒化物半導体自立基板または半導体装置を製造する場合に、半導体積層物、窒化物半導体自立基板または半導体装置の品質が低下する可能性があることを見出した。

有機系の樹脂材料からなる基板収容体内に基板を長期間収容すると、基板収容体を起因として、基板の表面に付着不純物が付着することがある。具体的には、基板収容体は、例えば、ポリプロピレン（ＰＰ）などからなる。基板収容体を製造する際には、前駆体としての樹脂組成物のペレット中に安定剤（酸化防止剤または光安定剤等）などの添加剤が添加される。また、金型成形時に金型の表面に離型剤が塗布される。なお、離型剤は、樹脂組成物中に添加剤として添加されることもある。このような添加剤等は、基板収容体を製造（モールド）した後も基板収容体内に残存することがある。このため、基板収容体内に基板を長時間収容すると、その添加剤等がアウトガスになって基板収容体から放出され、付着不純物が基板の表面に付着することとなる。

基板収容体を製造する際に、どのような添加剤等が用いられたのかは、製造メーカのノウハウとして開示されないことが多く、基板収容体のユーザは、添加剤等の詳細な種類を特定することができない。このため、付着不純物が基板上に付着したおそれがあったとしても、どのような材質の付着不純物が基板上に付着しているかが分からず、また、どのような方法や条件で付着不純物を除去すればよいのかが分からなかった。また、基板収容体に残存した添加剤等の量が基板収容体を製造したロットごとに異なることがあるため、基板上に付着する付着不純物の量を把握することは困難であった。さらに、このような付着不純物は、１〜数モノレイヤの厚さで付着するため、基板を光学顕微鏡等で観察しても、発見することが出来ず、その付着位置や平面視での付着範囲を特定することができなかった。以上のような理由により、半導体積層物等を製造する前に、基板上に付着した付着不純物を直接的に除去することは困難であった。

なお、基板を所定の溶媒で洗浄した際においても、基板の表面に付着不純物が付着し残存することがある。洗浄を起因とした場合においても、どのような材質の付着不純物が基板上に付着しているかが分からないため、上述の基板収容体に起因した場合と同様にして、半導体積層物等を製造する前に、基板上に付着した付着不純物を直接的に除去することは困難であった。

このような付着不純物が付着した基板上に半導体層を気相成長法によりエピタキシャル成長させると、半導体層の表面のうち当該付着不純物と重なる位置には、ピットやモフォロジ異常部が発生してしまう可能性がある。なお、ピットやモフォロジ異常部としては、半導体層の他の領域に対して極性が反転したインバージョンドメイン（ＩＤ：Ｉｎｖｅｒｓｉｏｎ Ｄｏｍａｉｎ）を起因としている場合がある。半導体層の表面にピットやモフォロジ異常部が発生すると、ピット斜面やモフォロジ異常部の斜面等のような、ｃ面以外のファセット成長区において、酸素（Ｏ）の濃度が高くなる。Ｏ濃度が高い部分では、他の部分よりも相対的にキャリア濃度が高くなり、局所的に抵抗が低くなる。このように半導体層において局所的に低抵抗な部分が生じていると、半導体装置の特性が面内でばらついてしまう可能性がある。

また、付着不純物が付着した基板上に半導体層を気相成長法によりエピタキシャル成長させると、当該付着不純物上に、半導体層が成長されない非成長領域が形成されてしまう可能性がある。この場合、半導体層をスライスし窒化物半導体自立基板を作製すると、窒化物半導体自立基板のうち半導体層の非成長領域に相当する位置に貫通孔が形成されてしまうこととなる。窒化物半導体自立基板に貫通孔が形成されると、窒化物半導体自立基板を用いて半導体装置を製造するプロセスにおいて各種不具合が生じる可能性がある。具体的には、例えば、窒化物半導体自立基板上に半導体層をエピタキシャル成長させる際に、貫通孔を起因として寄生成長が生じてしまい、成長炉を汚染してしまう可能性がある。また、例えば、窒化物半導体自立基板を真空吸着により搬送することができなくなる可能性がある。また、例えば、窒化物半導体自立基板上にスピンコート法等によりレジスト膜を形成する際に、レジスト液が貫通孔を介して窒化物半導体自立基板に吸い込まれたり、真空吸着用のポンプが貫通孔を介してレジスト液を吸い込んでポンプが故障したりする可能性がある。

また、多くの付着不純物が基板上に付着すると、当該付着不純物からアウトガスが発生しうる。このため、付着不純物に由来するアウトガスによって、半導体層中に不純物（Ｏ等の不純物元素）が多く取り込まれてしまったり、半導体層中に多くの結晶欠陥部が形成されてしまったりする可能性がある。

以下で説明する本発明は、本発明者等が見出した上記新規課題に基づくものである。

＜本発明の第１実施形態＞
以下、本発明の第１実施形態について図面を参照しながら説明する。

（１）半導体積層物の製造方法または窒化物半導体自立基板の製造方法
図１〜図６を用い、本実施形態に係る半導体積層物の製造方法または窒化物半導体自立基板の製造方法について説明する。図１は、本実施形態に係る半導体積層物の製造方法または窒化物半導体自立基板の製造方法を示すフローチャートである。なお、ステップをＳと略している。図２（ａ）は、基板を示す概略断面図であり、（ｂ）は、基板用意工程で基板収容体に収容された基板を示す概略断面図であり、（ｃ）は、基板用意工程での基板を示す概略拡大断面図である。図３は、本実施形態に係る製造方法に用いられる気相成長装置の概略構成図である。図４は、本実施形態のエッチング工程から気相成長工程までの基板の温度変化を示す図である。図５（ａ）は、エッチング工程での基板を示す概略断面図であり、（ｂ）は、エッチング工程後の基板を示す概略断面図である。図６（ａ）は、気相成長工程での半導体積層物を示す概略断面図であり、（ｂ）は、スライス工程で作製される窒化物半導体自立基板を示す概略断面図である。

なお、以下では、本実施形態で用いられる各種基板において、上側主面（第１主面、上面）を「表面」といい、下側主面（第２主面、下面）を「裏面」という。

本実施形態では、ＩＩＩ族窒化物半導体として、例えば、窒化ガリウム（ＧａＮ）からなる半導体積層物１または窒化物半導体自立基板（以下、単に自立基板ともいう）２を製造する場合について説明する。

（Ｓ１２０：基板用意工程）
まず、少なくとも表層がＩＩＩ族窒化物半導体からなる基板（下地基板、種結晶基板）１０を用意する基板用意工程Ｓ１２０を行う。

図２（ａ）に示す基板１０は、例えば、ＩＩＩ族窒化物半導体自立基板またはＩＩＩ族窒化物半導体テンプレートとして構成されている。ここでは、基板１０を、例えば、気相成長法により作製したＧａＮ自立基板とする。

基板１０は、結晶成長面としての表面１０ａと、表面１０ａと反対側の裏面１０ｂと、を有している。基板１０の表面１０ａは、例えば、（０００１）面（＋Ｃ面、Ｇａ極性面）、或いは、（０００１）面に対して所定のオフ角を有する面である。なお、オフ角の大きさ（オフ量）は、例えば、２°以内である。また、基板１０の表面１０ａにおける転位密度（平均転位密度）は、例えば、１×１０^３個／ｃｍ^２以上１×１０^７個／ｃｍ^２以下である。

このとき、図２（ｂ）に示すように、基板１０を、例えば、有機系の樹脂材料からなる基板収容体２００内に収容する。基板収容体２００を構成する樹脂材料としては、例えば、ポリプロピレン（ＰＰ）、ポリカーボネート（ＰＣ）、ポリテトラフルオロエチレン（ＰＴＦＥ）、パーフルオロアルコキシアルカン（ＰＦＡ）などが挙げられる。ここでは、基板収容体２００は、例えば、ＰＰからなっている。

本実施形態では、基板１０を収容する基板収容体２００は、例えば、いわゆるウエハトレイとして構成されている。具体的には、基板収容体２００は、例えば、トレイ本体部２１０と、蓋部２２０と、スプリング部２３０と、を有している。トレイ本体部２１０は、例えば、曲面状の凹部（符号不図示）を有している。蓋部２２０は、トレイ本体部２１０と螺合（係合）し、トレイ本体部２１０を密閉するようになっている。スプリング部２３０は、湾曲した板状部材である。

基板１０を基板収容体２００内に収容するとき、まず、基板１０の表面１０ａがトレイ本体部２１０の凹部と対向するように、基板１０をトレイ本体部２１０の凹部に載置する。基板１０をトレイ本体部２１０に載置したら、基板１０の裏面１０ｂと蓋部２２０との間にスプリング部２３０を介在させ、蓋部２２０をトレイ本体部２１０と螺合させる。これにより、トレイ本体部２１０と蓋部２２０との間の空間内に基板１０を収容することができる。また、スプリング部２３０によって基板１０をトレイ本体部２１０の凹部に押し付けることで、基板１０のずれを抑制することができる。

基板１０は、基板収容体２００内に収容された状態で、半導体積層物１または自立基板２の製造時まで所定の期間保管される。半導体積層物１または自立基板２の製造に用いられる基板１０を多数枚用意する場合等では、基板１０の収容期間が長期に亘ることがある。ここでは、基板収容体２００内に基板１０を、例えば、少なくとも１２時間以上収容する。

このように、有機系の基板収容体２００内に基板を長期間収容すると、図２（ｃ）に示すように、基板収容体２００を起因として、基板１０の表面１０ａに付着不純物２０が付着することがある。具体的には、例えば、基板収容体２００内に残留した添加剤等がアウトガスとなって基板収容体２００から放出され、付着不純物２０が基板１０の表面１０ａに付着することとある。例えば、基板収容体２００を製造する際に離型剤が使用される場合では、付着不純物２０は、例えば、少なくともシロキサンを含んでいる。また、付着不純物２０の厚さは、例えば、１〜数モノレイヤである。

上述のように、基板収容体２００内における基板１０の収容期間が長くなると、基板１０の表面１０ａに付着不純物２０が付着し易くなる。特に、基板収容体２００内における基板１０の収容期間が上述のように１２時間以上となると、その傾向が顕著となる。

また、特に基板収容体２００が上記のようなウエハトレイとして構成されている場合では、トレイ本体部２１０の凹部に基板１０の表面１０ａが接近しているため、上記のような付着不純物２０が基板１０の表面１０ａに付着し易い。

このように、一度、付着不純物２０が基板１０の表面１０ａに付着すると、付着不純物２０を直接的に除去することは困難である。というのも、上述のように、付着不純物２０の原因となった基板収容体２００の添加剤等の詳細な種類は、製造メーカのノウハウとして開示されず、特定できないため、付着不純物２０の材質が不明であったり、また、付着不純物２０を除去する方法や条件が不明であったりすることが多い。このため、基板１０上に付着した付着不純物２０を直接的に除去することは困難である。また、このような付着不純物２０は、基板１０の表面１０ａに強固に付着される可能性がある。このため、付着不純物２０が一度付着すると、たとえ付着不純物２０を所定の溶媒等で洗浄しても除去することが困難である。特に付着不純物２０がシロキサンを含んでいる場合では、付着不純物２０が基板１０の表面１０ａ上に残存し易いことが分かっている。

そこで、本実施形態では、気相成長工程Ｓ１６０の前に、以下のエッチング工程Ｓ１４０を行う。

（Ｓ１４０：エッチング工程）
本実施形態では、例えば、図３に示す気相成長装置４００を用い、基板１０のうちの表面１０ａを気相中でエッチングするエッチング工程Ｓ１４０を行う。

気相成長装置４００は、例えば、ハイドライド気相成長装置（ＨＶＰＥ装置）として構成されている。気相成長装置４００は、石英等の耐熱性材料からなり、処理室４０１が内部に構成された気密容器４０３を備えている。処理室４０１内には、基板１０を保持するサセプタ４０８が設けられている。サセプタ４０８は、回転機構４１６が有する回転軸４１５に接続されており、該サセプタ４０８上に載置される基板１０を周方向（上面に沿った方向）に回転可能に構成されている。気密容器４０３の一端には、後述するガス生成器４３３ａ内へ塩化水素（ＨＣｌ）ガスを供給するガス供給管４３２ａ、処理室４０１内へ成膜ガスとしてのアンモニア（ＮＨ_３）ガスを供給するガス供給管４３２ｂ、処理室４０１内へエッチングガスとしてのＨＣｌガスを供給するガス供給管４３２ｃがそれぞれ接続されている。なお、ガス供給管４３２ａ〜４３２ｃは、ＨＣｌガスやＮＨ_３ガスに加えて、キャリアガスまたはエッチングガスとしての水素（Ｈ_２）ガス、および、不活性ガス、キャリアガスまたはパージガスとしての窒素（Ｎ_２）ガスを供給可能なようにも構成されている。ガス供給管４３２ａ〜４３２ｃは、流量制御器とバルブと（いずれも図示しない）を、これらガスの種別毎にそれぞれ備えており、各種ガスの流量制御や供給開始／停止を、ガス種別毎に個別に行えるように構成されている。ガス供給管４３２ａの下流には、原料としてのＧａ融液を収容するガス生成器４３３ａが設けられている。ガス生成器４３３ａには、ＨＣｌガスとＧａ融液との反応により生成された成膜ガスとしての塩化ガリウム（ＧａＣｌ）ガスを、サセプタ４０８上に保持された基板１０に向けて供給するノズル４４９ａが接続されている。ガス供給管４３２ｂ，４３２ｃの下流側には、これらのガス供給管から供給されたガスをサセプタ４０８上に保持された基板１０に向けて供給するノズル４４９ｂ，４４９ｃがそれぞれ接続されている。ノズル４４９ａ〜４４９ｃは、基板１０の上面に対して平行な方向（上面に沿った方向）にガスを流すよう配置されている。一方、気密容器４０３の他端には、処理室４０１内を排気する排気管４３０が設けられている。排気管４３０には圧力調整器（ＡＰＣ）４２９を介してポンプ４３１が設けられている。気密容器４０３の外周にはガス生成器４３３ａ内やサセプタ４０８上に保持された基板１０を所望の温度に加熱するゾーンヒータ４０７が、気密容器４０３内には処理室４０１内の温度を測定する温度センサ４０９が、それぞれ設けられている。気相成長装置４００が備える各部材は、コンピュータとして構成されたコントローラ４８０に接続されており、コントローラ４８０上で実行されるプログラムによって、後述する処理手順や処理条件が制御されるように構成されている。

エッチング工程Ｓ１４０は、上述の気相成長装置４００を用い、例えば以下の処理手順で実施することができる。

まず、基板収容体２００から基板１０を取り出す。基板１０を取り出したら、基板１０を気密容器４０３（処理室４０１）内へ投入（搬入）し、サセプタ４０８上に保持する。なお、このとき、後述の気相成長工程Ｓ１６０で用いられる原料としてのＧａ融液をガス生成器４３３ａ内に収容しておく。次に、ガス供給管４３２ａ〜４３２ｃのうちの少なくともいずれかから処理室４０１内へＮ_２ガスを供給し、処理室４０１内の加熱および排気を実施する。このとき、サセプタ４０８の回転も開始する。

図４に示すように、処理室４０１内の加熱によって基板１０の温度が徐々に上昇する。基板１０の温度が所定の温度Ｔｅに到達し、処理室４０１内の圧力が所定の圧力に到達したら、基板１０の上面に対して所定のエッチングガスを供給する。

これにより、図５（ａ）に示すように、基板１０の表面１０ａの全面を、所定の厚さ（深さ）以上に亘って、気相中でエッチングすることができる。このとき、基板１０のうちでエッチングされる部分は、基板１０の外側雰囲気に露出し、該外側雰囲気（例えばエッチングガス）に触れることが可能な部分である。なお、基板１０の表面１０ａだけでなく、基板１０の側面もエッチングされることとなる。

このとき、図５（ａ）に示すように、基板用意工程Ｓ１２０で基板１０の表面１０ａに付着した付着不純物２０を、基板１０のマトリクスを構成するＧａＮとともに除去する。すなわち、基板１０の表面１０ａに対して供給されたエッチングガスは、基板１０の表面１０ａのうちの露出部に即座に行き渡り、該露出部をエッチングする。このとき、基板１０の表面１０ａに付着した付着不純物２０は、エッチングガスによってエッチングされなくてもよい。基板１０の表面１０ａのうちの露出部のエッチングが進むと、基板１０の表面１０ａと付着不純物２０との間にもエッチングガスが入り込む。基板１０の表面１０ａのうち付着不純物２０と接する部分が全てエッチングされると、基板１０の表面１０ａから付着不純物２０が剥離する。剥離された付着不純物２０は、基板１０の表面１０ａに対するエッチングガスの流れにしたがって基板１０の外側に除去（排出）される。このようにして、基板１０の表面１０ａに付着した付着不純物２０を、基板１０のマトリクスを構成するＧａＮとともに除去することができる。

なお、基板１０のマトリクスとともに付着不純物２０を除去する上記プロセスでは、半導体プロセスにおいて金属膜等のパターニングに用いられる、いわゆる「リフトオフ」に似た原理で、付着不純物２０がＧａＮとともに除去されると考えてもよい。

また、このとき、基板１０の温度を所定の温度に維持した状態で、少なくとも１時間以上、エッチングを行う。エッチング時間が１時間未満であると、基板１０の表面１０ａが充分にエッチングされない可能性がある。このため、基板１０の表面１０ａ上でエッチングされない部分に、付着不純物２０が残留してしまう可能性がある。これに対し、エッチング時間を１時間以上とすることにより、基板１０のうちの表面１０ａの全面を、所定の厚さ以上に亘って確実にエッチングすることができる。その結果、基板１０の表面１０ａにおいて、どこに付着不純物２０が付着していたとしても、付着不純物２０を基板１０のマトリクスとともに除去することができる。

また、このとき、基板１０の表面１０ａを、少なくとも深さ方向に１０ｎｍ以上エッチングする。エッチング深さが１０ｎｍ未満であると、基板１０の表面１０ａと付着不純物２０との間にエッチングガスが入り込まない部分が生じ、付着不純物２０が基板１０の表面１０ａ上に残留してしまう可能性がある。これに対し、エッチング深さを１０ｎｍ以上とすることにより、基板１０の表面１０ａと付着不純物２０との間にエッチングガスを充分に入り込ませ、基板１０の表面１０ａのうち付着不純物２０と接する部分を確実に除去することができる。その結果、付着不純物２０を基板１０のマトリクスとともに確実に除去することができる。

また、このとき、基板１０の表面１０ａのうち結晶欠陥部を除く領域が平滑となる条件下で、基板１０の表面１０ａをエッチングする。なお、ここでいう基板１０の「結晶欠陥部」とは、転位、ピットなどのことである。また、ここでいう「基板１０の表面１０ａのうち結晶欠陥部を除く領域が平滑となる条件」とは、基板１０の表面１０ａのうち結晶欠陥部を除く領域において、すなわち、エッチピットを含まない視野（例えば１μｍ角の視野）において比較したときに、エッチング工程Ｓ１４０前の表面粗さ（算術平均粗さＲａ）と、エッチング工程Ｓ１４０後の表面粗さとの差が１０ｎｍ以内、好ましくは５ｎｍ以内となる条件のことである。このようなマイルドなエッチング条件により基板１０の表面１０ａを平滑に維持することで、後述の気相成長工程Ｓ１６０において、基板１０の表面１０ａ上に半導体層４０を平滑にエピタキシャル成長させることができる。

なお、図５（ｂ）に示すように、上記条件下でエッチングを行った場合であっても、基板１０の表面１０ａには、基板１０中の結晶欠陥部としての転位に対応したエッチピット１０ｅｐが出現しうる。

具体的なエッチング条件としては、例えば、エッチングガスとしてＨＣｌガスおよびＨ_２ガスを含む雰囲気下でエッチングを行う。例えば、ガス供給管４３２ｃから基板１０の表面１０ａに対して、エッチングガスとしてのＨＣｌガスおよびＨ_２ガスを供給する。ＨＣｌガスを含む雰囲気でエッチングを行うことで、以下の反応式（１）により、基板１０を構成するＧａＮをエッチングすることができる。
２ＧａＮ＋２ＨＣｌ→２ＧａＣｌ＋Ｈ_２＋Ｎ_２ ・・・（１）
このとき、反応式（１）以外の反応による副生成物として、Ｇａドロップレットが生じることがある。ここでは、上述のようにマイルドなエッチング条件を適用することから、上記のＧａドロップレットが生じ易い。そこで、ＨＣｌガスに加えＨ_２ガスを含む雰囲気下でエッチングを行うことで、副生成物としてのＧａドロップレットを、Ｇａの水素化物であるガラン（ＧａＨ_３）として気化させて除去することができる。

また、例えば、上記したエッチングガスとしてのＨＣｌガスおよびＨ_２ガスに加え、不活性ガス（希釈ガス）としてのＮ_２ガスを含む雰囲気下でエッチングを行い、Ｎ_２ガスの分圧をＨＣｌガスおよびＨ_２ガスのそれぞれの分圧よりも高くする。これにより、基板１０の表面１０ａをマイルドにエッチングし、基板１０の表面１０ａのうち結晶欠陥部を除く領域を平滑に維持することができる。

このとき、Ｎ_２ガスの分圧に対するＨＣｌガスおよびＨ_２ガスのそれぞれの分圧の比率（分圧比率）を、例えば、１％以上１０％以下とする。分圧比率が１％未満であると、基板１０を構成するＧａＮのエッチング速度が低くなるため、付着不純物２０が除去されるまでの時間が過剰に長くなる可能性がある。これに対し、分圧比率を１％以上とすることにより、基板１０を構成するＧａＮのエッチング速度を所定値以上に確保し、付着不純物２０が除去されるまでの時間の長期化を抑制することができる。一方で、分圧比率が１０％超であると、基板１０を構成するＧａＮが過剰にエッチングされるため、基板１０の表面１０ａが荒れてしまう可能性がある。これに対し、分圧比率を１０％以下とすることにより、基板１０の表面１０ａをマイルドにエッチングし、基板１０の表面１０ａのうち結晶欠陥部を除く領域を平滑に維持することができる。

また、例えば、ＮＨ_３ガスを非含有とした雰囲気下でエッチングを行う。ＮＨ_３ガスを含む雰囲気下でエッチングを行うと、基板１０を構成するＧａＮと、ＨＣｌガスおよびＨ_２ガスのそれぞれとの反応により生成したＧａ含有ガス（ＧａＣｌまたはＧａＨ_３）と、ＮＨ_３ガスとが反応して、基板１０の表面１０ａにＧａＮが再成長してしまう。再成長したＧａＮは不規則な形状で形成されるため、基板１０の表面１０ａが荒れてしまう可能性がある。これに対し、ＮＨ_３ガスを非含有とした雰囲気下でエッチングを行うことで、ＧａＮの再成長を抑制することができる。これにより、基板１０の表面１０ａを平滑に維持することができる。

また、エッチング工程Ｓ１４０での基板１０の温度（エッチング温度）Ｔｅを、例えば、基板１０を構成するＧａＮがエッチングされ始める臨界温度（以下、エッチング臨界温度という）以上とする。これにより、基板１０の表面１０ａを構成するＧａＮをエッチングしつつ、表面１０ａ上の付着不純物２０を除去することができる。

一方で、図４に示すように、エッチング工程Ｓ１４０での基板１０のエッチング温度Ｔｅを、例えば、後述の気相成長工程Ｓ１６０での基板１０の温度（成膜温度）Ｔｇよりも低くする。これにより、基板１０の表面１０ａをマイルドにエッチングし、基板１０の表面１０ａのうち結晶欠陥部を除く領域を平滑に維持することができる。

エッチング工程Ｓ１４０のより詳細なエッチング条件としては、以下が例示される。
エッチング温度Ｔｅ：５００〜９００℃、好ましくは６００〜８００℃
処理室４０１内の圧力：９０〜１０５ｋＰａ、好ましくは、９０〜９５ｋＰａ
ＨＣｌガス分圧／Ｎ_２ガス分圧：１〜１０％、好ましくは１〜５％
Ｈ_２ガス分圧／Ｎ_２ガス分圧：１〜１０％、好ましくは３〜７％
ガスの流速：５〜１５ｃｍ／ｓ
（なお、ガスの流速は、加熱による体積膨張を考慮せず、ガスの供給量から算出した値である。）
エッチング時間：１〜１０ｈ、好ましくは２〜５ｈ
エッチングレート：０．１〜１０μｍ／ｈ、好ましくは０．５〜３μｍ／ｈ

以上のエッチングにより、図５（ｂ）に示すように、基板１０の表面１０ａに付着した付着不純物２０を除去することができる。なお、基板１０の表面１０ａは、点線矢印で示したようにエッチングされることとなる。

基板１０の表面１０ａから付着不純物２０を除去したら、処理室４０１内へのエッチングガスとしてのＨＣｌガスおよびＨ_２ガスの供給を停止し、エッチング工程Ｓ１４０を終了させる。

（Ｓ１６０：気相成長工程）
次に、基板１０の表面１０ａ上に、ＩＩＩ族窒化物半導体からなる半導体層（気相成長層）４０を気相成長法によりエピタキシャル成長させる気相成長工程Ｓ１６０を行う。

本実施形態では、例えば、上述の気相成長装置４００を用い、ＨＶＰＥ法により半導体層４０をエピタキシャル成長させる。

また、本実施形態では、上述のエッチング工程Ｓ１４０の終了後、気相成長装置４００の処理室４０１を大気開放することなく、また処理室４０１内から基板１０を搬出することなく、そのまま同一の気相成長装置４００の処理室４０１内で、以下の気相成長工程Ｓ１６０を連続的に行う。その意味において、上述のエッチング工程Ｓ１４０は、その場エッチング工程（ｉｎ−ｓｉｔｕエッチング工程）と考えることができる。

具体的には、気相成長工程Ｓ１６０は、例えば以下の処理手順で実施することができる。

エッチング工程Ｓ１４０で、処理室４０１内へのエッチングガスとしてのＨＣｌガスおよびＨ_２ガスの供給を停止した後、処理室４０１内へのＮ_２ガスの供給と、処理室４０１内の排気と、サセプタ４０８による基板１０の保持および回転とを継続させた状態で、ガス供給管４３２ｂから処理室４０１内の基板１０の表面１０ａに対してＮＨ_３ガスを供給する。すなわち、処理室４０１内の雰囲気をエッチングガス非含有の雰囲気、すなわちＮＨ_３ガスおよびＮ_２ガスを含む雰囲気に切り替える。これにより、昇温時において、基板１０を構成するＧａＮの分解を抑制し、基板１０の表面の荒れを抑制することができる。処理室４０１内へＮＨ_３ガスを供給したら、処理室４０１内をさらに加熱する。

図４に示すように、処理室４０１内の加熱によって基板１０の温度をエッチング工程Ｓ１４０でのエッチング温度Ｔｅよりも上昇させる。このとき、エッチング工程Ｓ１４０から気相成長工程Ｓ１６０まで、基板１０の温度を単調に上昇させる。すなわち、エッチング工程Ｓ１４０から気相工程Ｓ１６０までの間において、基板１０の温度を一時的に下げることがなく、または、基板１０の温度をオーバーシュートさせることがない。これにより、付着不純物２０の再付着を抑制することができる。

基板１０の温度が所定の温度Ｔｇに到達し、処理室４０１内の圧力が所定の圧力に到達したら、基板１０の表面１０ａに対してＮＨ_３ガスを供給した状態で、ガス供給管４３２ａからガス生成器４３３ａ内にＨＣｌガスを供給し、基板１０の表面１０ａに対してＧａＣｌガスを供給する。なお、このとき、処理室４０１内にＨ_２ガスを供給してもよい。

これにより、図６（ａ）に示すように、基板１０の表面１０ａ上に、ＧａＮからなる半導体層４０がエピタキシャル成長する。

このとき、上述のように、エッチング工程Ｓ１４０において基板１０の表面１０ａをマイルドにエッチングしたことで、基板１０の表面１０ａ上に半導体層４０を平滑にエピタキシャル成長させることができ、該半導体層４０の表面１０ａを構成する結晶面（（０００１）面）以外のファセットの発生を抑制することができる。

また、このとき、上述のように、エッチング工程Ｓ１４０において基板１０の表面１０ａに出現したエッチピット１０ｅｐを半導体層４０によって埋め込む。これにより、基板１０の表面１０ａにエッチピット１０ｅｐが出現していたとしても、基板１０の表面１０ａ上に半導体層４０を平滑にエピタキシャル成長させることができる。

また、このとき、半導体層４０の表面における転位密度を、基板１０の表面１０ａにおける転位密度と同等以下とすることができる。具体的には、半導体層４０の表面における転位密度を、例えば、１×１０^３個／ｃｍ^２以上１×１０^７個／ｃｍ^２以下とすることができる。

また、このとき、基板１０としてＧａＮ自立基板を用い、当該基板１０上に、基板１０の格子定数と等しい格子定数を有するＧａＮからなる半導体層４０をホモエピタキシャル成長させることで、低応力の状態で半導体層４０を形成することができる。また、基板１０の線膨張係数と半導体層４０の線膨張係数とを等しくすることで、半導体層４０の成長後に基板１０の温度を下げた際であっても、基板１０および半導体層４０におけるクラックの発生を抑制することができる。これらの結果、半導体層４０を厚膜に形成することができる。具体的には、半導体層４０の厚さを、例えば、４５μｍ以上５ｍｍ以下、好ましくは１５０μｍ以上２ｍｍ以下とすることができる。

気相成長工程Ｓ１６０を実施する際の成長条件としては、以下が例示される。
成長温度Ｔｇ：９８０〜１１００℃、好ましくは１０５０〜１１００℃
処理室４０１内の圧力：９０〜１０５ｋＰａ、好ましくは９０〜９５ｋＰａ
ＧａＣｌガスの分圧：１．５〜１５ｋＰａ
ＮＨ_３ガスの分圧／ＧａＣｌガスの分圧：２〜６
Ｎ_２ガスの流量／Ｈ_２ガスの流量：１〜２０
ガスの流速：５〜１５ｃｍ／ｓ
（なお、ガスの流速は、加熱による体積膨張を考慮せず、ガスの供給量から算出した値である。）

以上の成長条件で半導体層４０を成長させることで、基板１０および半導体層４０を有する半導体積層物１を作製することができる。

半導体層４０の成長が完了したら、処理室４０１内へＮＨ_３ガスおよびＮ_２ガスを供給しつつ、処理室４０１内を排気した状態で、ガス生成器４３３ａ内へのＨＣｌガスの供給、処理室４０１内へのＨ_２ガスの供給、ヒータ４０７による加熱をそれぞれ停止する。処理室４０１内の温度が５００℃以下となったらＮＨ_３ガスの供給を停止し、その後、処理室４０１内の雰囲気をＮ_２ガスへ置換して大気圧に復帰させるとともに、処理室４０１内を搬出可能な温度にまで低下させた後、処理室４０１内から半導体積層物１を搬出する。

（Ｓ１８０：スライス工程）
次に、図６（ｂ）に示すように、半導体積層物１の半導体層４０をスライスし、ＧａＮ自立基板としての自立基板２を複数枚作製する。

その後、自立基板２の少なくとも表面を研磨し、自立基板２の表面をエピレディ面とする。自立基板２の研磨が完了後、自立基板２に対して所定の洗浄を行う。

以上により、本実施形態の自立基板２が製造される。

このように製造された自立基板２の表面は、基板１０と同様に、（０００１）面、或いは、（０００１）面に対して所定のオフ角を有する面となる。また、自立基板２の表面における転位密度は、上記した半導体層４０の表面における転位密度と同様に、例えば、１×１０^３個／ｃｍ^２以上１×１０^７個／ｃｍ^２以下となる。

なお、自立基板２をスライスした後に残された基板１０若しくは半導体積層物１や、スライスした自立基板２を用いて、上述の気相成長工程Ｓ１６０を再実施してもよい。これにより、結晶品質が良好な自立基板２を繰り返し製造することができる。

（２）本実施形態により得られる効果
本実施形態によれば、以下に示す１つまたは複数の効果が得られる。

（ａ）エッチング工程Ｓ１４０では、基板１０の表面１０ａの全面を、所定の厚さ以上に亘って、気相中でエッチングする。このとき、基板用意工程Ｓ１２０で基板収容体２００を起因として基板１０の表面１０ａに付着した付着不純物２０を、基板１０のマトリクスを構成するＧａＮとともに除去する。これにより、気相成長工程Ｓ１６０において、半導体層４０の表面におけるピットやモフォロジ異常部の発生を抑制することができ、半導体層４０中への局所的なＯの取り込みを抑制することができる。その結果、半導体層４０中のキャリア濃度を面内で均一にすることができ、半導体層４０の抵抗を面内で均一にすることができる。

また、エッチング工程Ｓ１４０において、基板１０の表面１０ａに付着した付着不純物２０をＧａＮとともに除去することで、半導体層４０が成長されない非成長領域の形成を抑制することができる。半導体層４０における非成長領域の形成を抑制することで、スライス工程Ｓ１８０において半導体層４０をスライスし自立基板２を作製する際に、自立基板２における貫通孔の形成を抑制することができる。

また、たとえ多くの付着不純物２０が基板１０の表面１０ａに付着していたとしても、エッチング工程Ｓ１４０において、当該付着不純物２０をＧａＮとともに除去することで、気相成長工程Ｓ１６０において、付着不純物２０に由来するアウトガスの発生を抑制することもできる。付着不純物２０に由来するアウトガスの発生を抑制しつつ半導体層４０をエピタキシャル成長させることで、半導体層４０中への不純物の取り込みを抑制するとともに、半導体層４０中への結晶欠陥部の形成を抑制することができる。

このように、本実施形態によれば、結晶品質が良好な半導体積層物１または自立基板２を製造することが可能となる。

（ｂ）エッチング工程Ｓ１４０では、付着不純物２０を直接エッチングするのではなく、付着不純物２０が付着した基板１０のマトリクスをエッチングすることで、付着不純物２０を除去する。これにより、たとえ付着不純物２０の材質、付着不純物２０の量、付着不純物２０の位置、または付着不純物２０の平面視での付着範囲等が不明であったとしても、付着不純物２０を基板１０のマトリクスとともに確実に除去することができる。

（ｃ）エッチング工程Ｓ１４０では、基板１０の表面１０ａのうち結晶欠陥部を除く領域が平滑となる条件下で、基板１０の表面１０ａをエッチングする。このようなマイルドなエッチング条件により基板１０の表面１０ａを平滑に維持することで、気相成長工程Ｓ１６０において、基板１０の表面１０ａ上に半導体層４０を平滑にエピタキシャル成長させることができる。また、このとき、該半導体層４０の表面を構成する結晶面以外のファセットの発生を抑制することができる。仮に半導体層４０の成長時に半導体層４０の表面を構成する結晶面以外のファセットが生じた場合、半導体層４０中への不純物の取り込みが増加することとなる。これに対し、本実施形態では、このようなファセットの発生を抑制することで、半導体層４０中への不純物の取り込みを抑制することができる。

（ｄ）エッチング工程Ｓ１４０と気相成長工程Ｓ１６０とを、気相成長装置４００の処理室４０１を大気開放することなく、同一の処理室４０１内で連続的に行う。これにより、エッチング工程Ｓ１４０から気相成長工程Ｓ１６０までの間に基板１０の表面１０ａに酸化層が形成されることを抑制することができる。つまり、エッチング工程Ｓ１４０によって浄化された基板１０の表面１０ａ上に、直接、半導体層４０を成長させることができる。このように基板１０と半導体層４０との間に酸化層を介在させないことで、基板１０の結晶性を低下させずに半導体層４０に引き継ぐことができる。

＜本発明の第２実施形態＞
上述の実施形態では、自立基板２を製造する場合について説明したが、以下の第２実施形態のように、半導体装置３を製造する場合にエッチング工程Ｓ１４０を適用してもよい。以下、上述の実施形態と異なる要素についてのみ説明し、上述の実施形態で説明した要素と実質的に同一の要素には、同一の符号を付してその説明を省略する。

（１）本実施形態における課題
ＩＩＩ族窒化物半導体系の半導体装置として、例えば、半絶縁性のＧａＮ自立基板上に、ＧａＮからなる電子走行層と、ＡｌＧａＮからなる電子供給層と、をこの順で積層することにより構成された高電子移動度トランジスタ（ＨＥＭＴ）が知られている。ＨＥＭＴとしての半導体装置を製造する際において、有機系の樹脂材料からなる基板収容体内にＧａＮ自立基板を長期間収容すると、上述の実施形態と同様に、基板収容体を起因として、ＧａＮ自立基板の表面に付着不純物が付着することがある。具体的には、ＧａＮ自立基板と電子走行層との間の界面に、付着不純物として、例えばＳｉがパイルアップする可能性がある。ＧａＮ自立基板と電子走行層との間の界面にＳｉがパイルアップすると、界面のＳｉによって導電性のＧａＮ：Ｓｉ層が形成され、リークパスや寄生容量が生成される可能性がある。その結果、例えば、ＨＥＭＴの耐圧が低下したり、ＨＥＭＴの高周波特性が劣化したりする可能性がある。

そこで、電子走行層のうちＧａＮ自立基板と電子走行層との間の界面付近に、Ｆｅ等をドーピングする技術が知られている。Ｆｅをドーピングする際には、例えば、ビスシクロペンタジエニル鉄（Ｃｐ_２Ｆｅ）ガスが用いられる。このように、電子走行層のうちＧａＮ自立基板と電子走行層との間の界面付近に、Ｆｅをドーピングすることにより、当該界面にパイルアップしたＳｉを補償し、当該界面付近の領域を高抵抗化させることができる。

しかしながら、Ｆｅをドーピングする際に用いられるＣｐ_２Ｆｅガスは、いわゆるメモリー効果を生じさせうる。すなわち、電子走行層のうちＧａＮ自立基板と電子走行層との間の界面付近の領域を成長させる際にＣｐ_２Ｆｅガスを流したとしても、その後も、Ｃｐ_２Ｆｅガスを供給する配管内や処理室内にＣｐ_２Ｆｅガスが残留してしまう。このため、電子走行層のうち電子走行層と電子供給層の間の界面付近の領域にまで、意図せずにＦｅがドーピングされてしまう。その結果、電子走行層のうち電子走行層と電子供給層の間の界面付近の領域に生じた２次元電子ガス（２ＤＥＧ）が減少してしまう。

また、電子走行層のうちＧａＮ自立基板と電子走行層との間の界面付近にＦｅをドーピングすると、当該Ｆｅをドーピングした領域から、電子走行層のうち電子走行層と電子供給層の間の界面付近の領域に、Ｆｅが拡散してしまう。この観点からも、２ＤＥＧが減少してしまう。

また、電子走行層のうちＧａＮ自立基板と電子走行層との間の界面付近にパイルアップしたＳｉの濃度が高い場合には、当該界面付近にＦｅをドーピングしたとしても、パイルアップしたＳｉを充分に補償することができない可能性がある。

以下で説明する本実施形態は、上記課題に基づくものである。

（２）半導体積層物の製造方法または半導体装置の製造方法
図７および図８を用い、本実施形態に係る半導体積層物の製造方法または半導体装置の製造方法について説明する。図７は、本実施形態に係る半導体積層物の製造方法または半導体装置の製造方法を示すフローチャートである。図８（ａ）は、本実施形態に係る半導体積層物を示す概略断面図であり、（ｂ）は、本実施形態に係る半導体装置を示す概略断面図である。

（Ｓ１２０：基板用意工程）
まず、基板１０を用意する。このとき、基板１０を、例えば、半絶縁性のＧａＮ自立基板とする。基板１０中のＦｅの濃度を、例えば、５．０×１０^１７ａｔ・ｃｍ^−３以上５．０×１０^１８ａｔ・ｃｍ^−３以下とする。

また、このとき、基板１０を有機系の樹脂材料からなる基板収容体２００内に収容する。基板収容体２００内に基板１０を収容すると、付着不純物２０として、例えば、シロキサンが付着する可能性がある。

（Ｓ１４０：エッチング工程）
本実施形態では、気相成長装置として、例えば、有機金属気相成長（ＭＯＶＰＥ：Ｍｅｔａｌｏｒｇａｎｉｃ Ｖａｐｏｕｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）装置を用いる。基板用意工程Ｓ１２０後、基板収容体２００から基板１０を取り出し、基板１０をＭＯＶＰＥ装置の処理室内に投入する。基板１０をＭＯＶＰＥ装置の処理室内に投入したら、基板１０の表面１０ａの全面を、所定の厚さ以上に亘って、処理室内の気相中でエッチングする。このとき、基板用意工程Ｓ１２０で基板１０の表面１０ａに付着した付着不純物２０を、基板１０のマトリクスを構成するＧａＮとともに除去する。また、このときのエッチング条件を、上述の第１実施形態のエッチング条件と同様とする。

このように、付着不純物２０を基板１０のマトリクスとともに除去することで、付着不純物２０としてのＳｉが基板１０の表面（基板１０と半導体層４０との間の界面）でパイルアップすることを抑制することができる。

（Ｓ１６０：気相成長工程）
次に、ＭＯＶＰＥ装置を用い、基板１０の表面１０ａ上に半導体層４０をエピタキシャル成長させる。このとき、エッチング工程Ｓ１４０と気相成長工程Ｓ１６０とを、ＭＯＶＰＥ装置の処理室を大気開放することなく、同一の処理室内で連続的に行う。

本実施形態では、半導体層４０として、例えば、電子走行層（チャネル層）４２と、電子供給層（バリア層）４４と、を成長させる。

具体的には、まず、所定の温度に加熱された基板１０に対して、トリメチルガリウム（ＴＭＧ）ガスとＮＨ_３ガスとを供給することで、基板１０上に、ＧａＮからなる電子走行層４２をホモエピタキシャル成長させる。このとき、電子走行層４２の厚さを、例えば、５００ｎｍ以上２５００ｎｍ以下とする。

なお、電子走行層４２を成長させる際、Ｃｐ_２Ｆｅガスのドーピングを行わない。

次に、所定の温度に加熱された基板１０に対して、ＴＭＡガスとＴＭＧガスとＮＨ_３ガスとを供給することで、電子走行層４２上に、ＡｌＧａＮからなる電子供給層４４をエピタキシャル成長させる。このとき、電子供給層４４の厚さを、例えば、５ｎｍ以上５０ｎｍ以下とする。

これにより、図８（ａ）に示すように、本実施形態の半導体積層物１が製造される。

（Ｓ２２０：半導体装置作製工程）
次に、上記した半導体積層物１を用いて半導体装置３を作製する半導体装置作製工程Ｓ２２０を行う。具体的には、電子供給層４４上にニッケル（Ｎｉ）／金（Ａｕ）からなるゲート電極６１を形成する。また、電子供給層４４上に、ゲート電極６１から所定距離離れた位置にチタン（Ｔｉ）／Ａｌからなるソース電極６２を形成し、ゲート電極６１を挟んでソース電極６２から所定距離離れた位置にＴｉ／Ａｌからなるドレイン電極６３を形成する。各電極を形成したら、半導体積層物１を、Ｎ_２雰囲気中において所定の温度で所定時間アニール処理する。なお、アニール処理後に、電子供給層４４および各電極を覆うように、窒化シリコン（ＳｉＮ）からなる保護膜を形成してもよい。

以上により、図８（ｂ）に示すように、本実施形態のＨＥＭＴとして構成される半導体装置３が製造される。

（３）半導体積層物および半導体装置
本実施形態では、上述のように、気相成長工程Ｓ１６０において基板１０上に半導体層４０を形成する前に、エッチング工程Ｓ１４０において基板１０の表面１０ａ上の付着不純物２０を除去している。これにより、半導体積層物１および半導体装置３は、以下の特徴を有している。

基板１０の表面１０ａから付着不純物２０が除去されていることから、基板１０と半導体層４０との界面には、例えばＳｉのパイルアップが抑制されている。すなわち、基板１０と半導体層４０との界面には、基板１０中のＳｉ濃度または半導体層４０中のＳｉ濃度のうちいずれか高い方の１０倍以上の濃度にＳｉが集積していない。言い換えれば、基板１０と半導体層４０との界面におけるＳｉ濃度は、基板１０中のＳｉ濃度または半導体層４０中のＳｉ濃度のうちいずれか高い方の１０倍未満である。

また、半導体積層物１および半導体装置３において、半導体層４０の表面におけるモフォロジ異常部の発生が抑制されている。具体的には、半導体層４０の表面内におけるモフォロジ異常部の面密度は、例えば、１０ｃｍ^−２以上１０００ｃｍ^−２以下である。

また、半導体積層物１および半導体装置３において、半導体層４０の表面におけるピットの形成が抑制されている。具体的には、半導体層４０の表面内におけるピットの面密度は、例えば、例えば、１０ｃｍ^−２以下、好ましくは１ｃｍ^−２以下である。

（４）本実施形態により得られる効果
本実施形態によれば、以下に示す１つまたは複数の効果が得られる。

（ａ）エッチング工程Ｓ１４０では、基板用意工程Ｓ１２０で基板１０の表面１０ａに付着した付着不純物２０を、基板１０のマトリクスを構成するＧａＮとともに除去する。これにより、基板１０と半導体層４０との間の界面に、付着不純物２０としてのＳｉがパイルアップすることを抑制することができる。基板１０と半導体層４０との間の界面におけるＳｉのパイルアップを抑制することで、当該界面付近に導電性のＧａＮ：Ｓｉ層が形成されることを抑制し、リークパスや寄生容量の生成を抑制することができる。その結果、半導体装置３の耐圧および高周波特性を向上させることができる。このように、本実施形態によれば、結晶品質が良好であり、且つ、各特性が良好な半導体装置３を製造することができる。

（ｂ）エッチング工程Ｓ１４０で基板１０の表面１０ａから付着不純物２０を除去することで、気相成長工程Ｓ１６０では、半導体層４０の表面におけるピットやモフォロジ異常部の発生を抑制することができる。これにより、電子供給層４４における局所的な電界集中を抑制することができる。その結果、半導体装置３の耐圧を向上させることができる。

（ｃ）エッチング工程Ｓ１４０と気相成長工程Ｓ１６０とを、ＭＯＶＰＥ装置の処理室を大気開放することなく、同一の処理室内で連続的に行う。

ここで、参考までに、ＧａＮ自立基板の表面に付着不純物としてＳｉが付着されている場合に、ＧａＮ自立基板上に半導体層を成長する前に、ＧａＮ自立基板の表面をウェットエッチングして付着不純物を除去する方法が考えられる。しかしながら、この方法では、ウェットエッチングによりＧａＮ自立基板の表面から付着不純物を除去することができたとしても、ウェットエッチング後に基板収容体内にＧａＮ自立基板を収容すると、すぐにＧａＮ自立基板の表面に付着不純物が再付着してしまう可能性がある。

これに対し、本実施形態では、エッチング工程Ｓ１４０と気相成長工程Ｓ１６０とを同一の処理室内で連続的に行うことで、エッチング工程Ｓ１４０後の基板１０の表面１０ａに付着不純物２０が再付着することを抑制することができる。これにより、基板１０と半導体層４０との間の界面に、付着不純物２０としてのＳｉがパイルアップすることを確実に抑制することができる。

（５）本実施形態の変形例
上述の実施形態では、半導体装置３がＨＥＭＴとして構成される場合について説明したが、半導体装置３は、ＨＥＭＴに限られず、例えば、ショットキーバリアダイオード（ＳＢＤ）として構成されていてもよい。以下、上述の実施形態と異なる要素についてのみ説明する。

（５−１）半導体積層物の製造方法または窒化物結晶基板の製造方法
図７および図９を用い、本変形例に係る半導体積層物の製造方法または半導体装置の製造方法について説明する。図９（ａ）は、本実施形態の変形例に係る半導体積層物を示す概略断面図であり、（ｂ）は、本実施形態の変形例に係る半導体装置を示す概略断面図である。

（Ｓ１２０：基板用意工程）
まず、基板１０を用意する。このとき、基板１０を、例えば、シリコン（Ｓｉ）等のｎ型不純物を含むｎ型のＧａＮ自立基板とする。また、基板１０中のｎ型不純物の濃度を、例えば、５．０×１０^１７ａｔ・ｃｍ^−３以上１．０×１０^１９ａｔ・ｃｍ^−３以下とする。

また、このとき、基板１０を有機系の樹脂材料からなる基板収容体２００内に収容する。

（Ｓ１４０：エッチング工程）
次に、基板１０を基板収容体２００からＭＯＶＰＥ装置の処理室内に投入し、基板１０の表面１０ａの全面を、所定の厚さ以上に亘って、処理室内の気相中でエッチングする。このとき、基板用意工程Ｓ１２０で基板１０の表面１０ａに付着した付着不純物２０を、基板１０のマトリクスを構成するＧａＮとともに除去する。

（Ｓ１６０：気相成長工程）
次に、ＭＯＶＰＥ装置を用い、基板１０の表面１０ａ上に半導体層４０をエピタキシャル成長させる。本実施形態では、半導体層４０として、例えば、下地ｎ型半導体層４６と、ドリフト層４８と、を成長させる。

具体的には、まず、基板１０上に、ｎ型ＧａＮ層としての下地ｎ型半導体層４６をエピタキシャル成長させる。このとき、例えばｎ型不純物としてＳｉまたはＧｅをドーピングすることにより、下地ｎ型半導体層４６中のｎ型不純物の濃度を、基板１０とほぼ等しく、例えば、５．０×１０^１７ａｔ・ｃｍ^−３以上１．０×１０^１９ａｔ・ｃｍ^−３以下とする。

次に、下地ｎ型半導体層４６上に、ｎ−型ＧａＮ層としてのドリフト層４８をエピタキシャル成長させる。このとき、ドリフト層４８中のｎ型不純物濃度を、基板１０および下地ｎ型半導体層４６のそれぞれのｎ型不純物濃度よりも低く、例えば、１．０×１０^１５ａｔ・ｃｍ^−３以上５．０×１０^１６ａｔ・ｃｍ^−３以下とする。

これにより、図９（ａ）に示すように、本変形例の半導体積層物１が製造される。

（Ｓ２２０：半導体装置作製工程）
次に、上記した半導体積層物１を用いて半導体装置３を作製する半導体装置作製工程Ｓ２２０を行う。具体的には、平面視で円形の開口を有する保護膜５０を半導体層４０上に形成する。このとき、保護膜５０を例えば酸化シリコン（ＳｉＯ_２）膜とする。保護膜５０を形成したら、保護膜５０の開口内の半導体層４０に接するとともに、平面視で保護膜５０の開口よりも広く覆うように、フィールドプレート電極としてのｐ型電極６４を形成する。このとき、ｐ型電極６４を例えばパラジウム（Ｐｄ）／ニッケル（Ｎｉ）膜とする。また、基板１０の裏面側に、ｎ型電極６５を形成する。このとき、ｎ型電極６５を例えばチタン（Ｔｉ）／（Ａｌ）膜とする。

以上により、図９（ｂ）に示すように、本変形例のショットキーバリアダイオード（ＳＢＤ）として構成される半導体装置３が製造される。

（５−２）半導体積層物および半導体装置
本実施形態の半導体積層物１および半導体装置３も、上述の実施形態と同様に、以下の特徴を有している。半導体積層物１および半導体装置３において、半導体層４０の表面内におけるモフォロジ異常部の面密度は、例えば、１０ｃｍ^−２以上１０００ｃｍ^−２以下である。半導体層４０の表面内におけるピットの面密度は、例えば、例えば、１０ｃｍ^−２以下、好ましくは１ｃｍ^−２以下である。なお、基板１０と半導体層４０との界面には、基板１０中のＳｉ濃度または半導体層４０中のＳｉ濃度のうちいずれか高い方の１０倍以上の濃度にＳｉが集積していない。

（５−３）本実施形態により得られる効果
（ａ）半導体層４０においてピットやモフォロジ異常部の成長を抑制することにより、ＳＢＤとして構成される半導体装置３において所望の整流性を得ることができる。

ここで、半導体層の表面にピットやモフォロジ異常部が存在すると、その周囲のキャリア濃度が低かったとしても、半導体層のうちピットやモフォロジ異常部が成長した部分では、上述のようにＯ濃度が高くなり、キャリア濃度が高くなる。半導体層のショットキー障壁幅は、キャリア濃度の平方根に逆比例するため、半導体層のうちキャリア濃度が高くなった部分において、逆バイアス印加時にトンネル電流が流れ易くなる。すなわち、これは、ＳＢＤと抵抗とを有する並列回路が形成されることに相当する。このため、ＳＢＤとして構成される半導体装置において所望の整流性が得られなくなる可能性がある。

これに対し、半導体層４０においてピットやモフォロジ異常部の成長を抑制することにより、局所的にＯ濃度が高く、キャリア濃度が高い部分の形成を抑制することができる。これにより、逆バイアス印加時に局所的にトンネル電流が流れることを抑制することができる。その結果、ＳＢＤとして構成される半導体装置３において所望の整流性を得ることができる。

（ｂ）半導体層４０の表面におけるピットやモフォロジ異常部の発生を抑制することにより、ドリフト層４８における局所的な電界集中を抑制することができる。その結果、半導体装置３の耐圧を向上させることができる。

＜他の実施形態＞
以上、本発明の実施形態を具体的に説明した。しかしながら、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。

上述の実施形態では、基板１０および窒化物半導体自立基板２のそれぞれがＧａＮ自立基板である場合について説明したが、基板１０および窒化物半導体自立基板２のそれぞれは、ＧａＮ自立基板に限らず、例えば、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウム（ＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）等のＩＩＩ族窒化物半導体、すなわち、Ａｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式で表されるＩＩＩ族窒化物半導体からなる自立基板であってもよい。

また、基板１０は、少なくとも表層がＩＩＩ族窒化物半導体からなる基板であればよく、例えば、サファイア等からなる支持基板と、Ａｌ_ｘＩｎ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式で表されるＩＩＩ族窒化物半導体からなる半導体層とを有するＩＩＩ族窒化物半導体テンプレートであってもよい。

上述の実施形態では、基板収容体２００がウエハトレイとして構成されている場合について説明したが、基板収容体２００は、複数の基板１０を収容するウエハボックスとして構成されていてもよい。

上述の第１実施形態では、気相成長工程Ｓ１６０でのドーピングに関して説明しなかったが、半導体層４０に所定の導電性または絶縁性を付与するために、気相成長工程Ｓ１６０において半導体層４０に不純物をドーピングしてもよい。

上述の実施形態では、エッチング工程Ｓ１４０と気相成長工程Ｓ１６０とを同一の気相成長装置４００の処理室４０１内で連続的に行う場合について説明したが、エッチング工程Ｓ１４０と気相成長工程Ｓ１６０とをそれぞれ別の装置で行ってもよい。ただし、エッチング工程Ｓ１４０と気相成長工程Ｓ１６０とを同一の気相成長装置４００の処理室４０１内で連続的に行うほうが、基板１０の露出部への酸化層の形成を抑制できる点で好ましい。

上述の第２実施形態の変形例では、ＭＯＶＰＥ法により半導体層４０を成長させる場合について説明したが、ＨＶＰＥ法により半導体層４０を成長させてもよい。ＨＶＰＥ法は、成長速度が高いため、半導体装置を製造する際のスループットを向上させることができる。

上述の第２実施形態の変形例では、エッチング工程Ｓ１４０後の気相成長工程Ｓ１６０において、まず、基板１０上にｎ型ＧａＮ層としての下地ｎ型半導体層４６を成長させてから、次に、ｎ−型ＧａＮ層としてのドリフト層４８を成長させる場合について説明したが、エッチング工程Ｓ１４０によって基板１０の表面１０ａ上の付着不純物２０（例えばパイルアップしたＳｉ）が除去されることから、エッチング工程Ｓ１４０後の気相成長工程Ｓ１６０において、基板１０上にｎ型ＧａＮ層としての下地ｎ型半導体層４６を介さずにｎ−型ＧａＮ層としてのドリフト層４８を直接成長させてもよい。これにより、結晶品質が良好なドリフト層４８を基板１０上に直接成長させることができる。

上述の第２実施形態およびその変形例では、半導体装置３としてＨＥＭＴまたはＳＢＤを製造する場合について説明したが、半導体装置３として、例えば、ジャンクションバリアショットキーダイオード（ＪＢＳ）、ｐｎ接合ダイオード、発光ダイオード、レーザダイオード、ゲートインジェクショントランジスタ（ＧＩＴ）、バイポーラトランジスタ等を製造してもよい。

［第２実施形態の他の変形例］
ここで、第２実施形態の他の変形例について説明する。本変形例では、例えば、半導体装置としてｐｎ接合ダイオードを製造する場合について説明する。なお、図７のフローチャートを用いて説明する。

（Ｓ１２０：基板用意工程）
まず、ｎ型のＧａＮ自立基板からなる下地基板を用意する。

ここで、例えば、半導体装置として高耐圧のｐｎ接合ダイオードを得るためには、数十μｍの厚さを有するｎ−型ＧａＮ層としてのドリフト層を下地基板上に成長させる必要がある。ＭＯＶＰＥ法での成長速度は数μｍ／ｈ程度であるため、上記ドリフト層をＭＯＶＰＥ法で成長させるためには非常に時間がかかり、スループットが低くなってしまう。そこで、本変形例では、成長速度が高いＨＶＰＥ法によりｎ−型ＧａＮ層としてのドリフト層を下地基板上に成長させる。

以上により、表層がｎ−型ＧａＮ層としてのドリフト層からなる基板が作製される。基板が作製されたら、基板を有機系の樹脂材料からなる基板収容体内に収容する。

（Ｓ１４０：エッチング工程）
次に、基板を基板収容体からＭＯＶＰＥ装置の処理室内に投入し、基板の表層を構成するドリフト層の全面を、所定の厚さ以上に亘って、処理室内の気相中でエッチングする。このとき、基板用意工程Ｓ１２０で基板の表面（すなわちドリフト層の表面）に付着した付着不純物を、基板の表層（すなわちドリフト層）のマトリクスを構成するＧａＮとともに除去する。

（Ｓ１６０：気相成長工程）
次に、ＭＯＶＰＥ装置を用い、ドリフト層上にｐ−型ＧａＮ層としての第１ｐ型半導体層をエピタキシャル成長させる。第１ｐ型半導体層中のｐ型不純物としては、例えば、マグネシウム（Ｍｇ）が挙げられる。また、第１ｐ型半導体層中のｐ型不純物濃度は、例えば、１．０×１０^１７ａｔ・ｃｍ^−３以上２．０×１０^１９ａｔ・ｃｍ^−３以下とする。

次に、第１ｐ型半導体層上にｐ型ＧａＮ層としての第２ｐ型半導体層をエピタキシャル成長させる。第２ｐ型半導体層中のｐ型不純物濃度は、第１ｐ型半導体層中のｐ型不純物濃度よりも高く、例えば、５．０×１０^１９ａｔ・ｃｍ^−３以上２．０×１０^２０ａｔ・ｃｍ^−３以下とする。

これにより、本変形例の半導体積層物が製造される。

（Ｓ２２０：半導体装置作製工程）
次に、上記した半導体積層物を用いて半導体装置を作製する半導体装置作製工程Ｓ２２０を行う。具体的には、第２ｐ型半導体層上にｐ型電極（例えばＰｄ／Ｎｉ）を形成し、下地基板の裏面側にｎ型電極（例えばＴｉ／Ａｌ）を形成する。

以上により、本変形例の半導体装置が製造される。

本変形例によれば、成長速度が高いＨＶＰＥ法によりｎ−型ＧａＮ層としてのドリフト層を下地基板上に成長させることで、半導体装置としてｐｎ接合ダイオードを製造する際のスループットを向上させることができる。

また、本変形例によれば、エッチング工程Ｓ１４０では、基板用意工程Ｓ１２０でドリフト層の表面に付着した付着不純物を、ドリフト層のマトリクスを構成するＧａＮとともに除去する。これにより、ドリフト層と第１ｐ型半導体層との間の界面に、付着不純物としてのＳｉがパイルアップすることを抑制することができる。ドリフト層と第１ｐ型半導体層との間の界面におけるＳｉのパイルアップを抑制することで、第１ｐ型半導体層中のｐ型不純物が、パイルアップしたＳｉによって補償されることを抑制することができる。

なお、本変形例では、エッチング工程Ｓ１４０後の気相成長工程Ｓ１６０においてドリフト層上にｐ−型ＧａＮ層としての第１ｐ型半導体層を直接エピタキシャル成長させる場合について説明したが、エッチング工程Ｓ１４０後の気相成長工程Ｓ１６０においてドリフト層上に薄いｎ−型ＧａＮ層を成長させてから、次に、ｎ−型ＧａＮ層上に第１ｐ型半導体層を成長させてもよい。

以下、本発明の効果を裏付ける各種実験結果について説明する。

（１）付着不純物の確認
（１−１）基板の用意
まず、基板として、直径２ｉｎｃｈ、厚さ４００μｍのＧａＮ自立基板を用意した。次に、基板を基板収容体としてのウエハトレイに収容し、所定期間、保管した。

（１−２）評価
２４０日間ウエハトレイに収容した基板の表面を走査型電子顕微鏡（ＳＥＭ）により観察するとともに、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により基板の表面の組成分析を行った。

また、全反射蛍光Ｘ線分析（ＴＸＲＦ）により、０〜２４０日間ウエハトレイに収容した基板のそれぞれの表面の組成分析を行った。

（１−３）結果
図１０（ａ）は、付着不純物の一例を示すＳＥＭ像であり、（ｂ）は、（ａ）の付着不純物のＥＤＸ分析を行った結果である。
図１０（ａ）に示すように、ウエハトレイ内に収容した基板の表面には、付着不純物が付着していた。この付着不純物についてＥＤＸによる組成分析を行ったところ、図１０（ｂ）に示すように、付着不純物は、Ｓｉ、ＣおよびＯを含むことを確認した。この結果から、付着不純物は、ウエハトレイを製造する際に用いられた離型剤を起因としたシロキサンを含んでいると推定される。

図１１は、基板を基板収容体内に保管した保管日数に対する、全反射蛍光Ｘ線分析によって測定した基板表面のＳｉ濃度を示す図である。
図１１に示すように、基板表面のＳｉ濃度は、ウエハトレイ内の保管日数に対して単調増加することを確認した。つまり、付着不純物としてのＳｉは、保管日数が長いほど、多く付着する可能性があることを確認した。

（２）エッチング工程の効果の確認
（２−１）基板の用意
まず、基板として、直径２ｉｎｃｈ、厚さ４００μｍのＧａＮ自立基板を複数用意した。次に、複数の基板をそれぞれ基板収容体としてのウエハトレイに収容し、２４０日間、保管した。

（２−２）半導体積層物の製造
以下の条件下で、比較例の半導体積層物と実施例の半導体積層物とを製造した。

（比較例）
エッチング工程：不実施
気相成長工程：
方法：ＨＶＰＥ法
半導体層の材質：ＧａＮ
成長温度：１０５０℃
処理室内圧力：一定
ＮＨ_３ガスの分圧／ＧａＣｌガスの分圧：３
Ｎ_２ガスの流量／Ｈ_２ガスの流量：５
半導体層の厚さ：２００μｍ

（実施例）
エッチング工程：実施
装置：気相成長工程と同じＨＶＰＥ装置
エッチング温度：６５０℃
処理室内圧力：一定
ガス：Ｎ_２ガス、ＨＣｌガス、Ｈ_２ガス
ＨＣｌガス分圧／Ｎ_２ガス分圧：３％
Ｈ_２ガス分圧／Ｎ_２ガス分圧：５％
エッチング時間：３ｈ
気相成長工程：
比較例と同じ

（２−３）評価
比較例および実施例の半導体積層物について、半導体層の表面におけるピットやモフォロジ異常部の有無、半導体層における非成長領域の有無を観察した。

（２−４）結果
図１２および図１３を用い、結果について説明する。図１２（ａ）は、実施例の半導体積層物の外観を示す写真であり、（ｂ）は、比較例の半導体積層物の外観を示す写真である。図１３（ａ）〜（ｃ）は、比較例の半導体積層物の表面におけるピットやモフォロジ異常部を示す図である。

比較例の半導体積層物では、図１２（ｂ）に示すように、半導体層において非成長領域（矢印）が生じていた。比較例の半導体積層物では、図１３（ａ）〜（ｃ）に示すように、半導体層の表面に、ピットやモフォロジ異常部が発生していた。比較例では、ウエハトレイを起因として基板の表面に付着不純物が付着していたため、気相成長工程において、半導体層の表面にピットやモフォロジ異常部が形成されたり、または非成長領域が形成されたりしてしまったと考えられる。

これに対し、実施例の半導体積層物では、図１２（ａ）に示すように、半導体層において非成長領域は生じていなかった。また、半導体層の表面は、平滑であった。

実施例では、エッチング工程において基板の表面に付着した付着不純物を基板のマトリクスを構成するＧａＮとともに除去することで、気相成長工程において半導体層の非成長領域の形成を抑制することができることを確認した。また、エッチング工程においてマイルドな条件で基板の表面をエッチングすることで、気相成長工程において半導体層を平滑にエピタキシャル成長させることができることを確認した。これらの結果、結晶品質が良好な半導体積層物を製造することができることを確認した。

＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。

（付記１）
有機系の樹脂材料からなる基板収容体内に収容され、少なくとも表層がＩＩＩ族窒化物半導体からなる基板を用意する工程と、
前記基板を前記基板収容体から所定の処理室内に投入し、前記基板の少なくとも前記表層のうちの全面を、所定の厚さ以上に亘って、前記処理室内の気相中でエッチングする工程と、
前記基板上に、ＩＩＩ族窒化物半導体からなる半導体層を気相成長法によりエピタキシャル成長させる工程と、
を有し、
前記エッチングする工程では、
前記基板を用意する工程で前記基板収容体を起因として前記基板の前記表面に付着した付着不純物を、前記基板の少なくとも前記表層を構成する前記ＩＩＩ族窒化物半導体とともに除去する
半導体積層物の製造方法。

（付記２）
前記エッチングする工程では、
前記表層の前記表面のうち結晶欠陥部を除く領域が平滑となる条件下で前記表層の前記表面をエッチングする
付記１に記載の半導体積層物の製造方法。

（付記３）
前記エッチングする工程では、
塩化水素ガスおよび水素ガスを含む雰囲気下で前記エッチングを行う
付記１又は２に記載の半導体積層物の製造方法。

（付記４）
前記エッチングする工程では、
前記塩化水素ガス、前記水素ガスおよび不活性ガスを含む雰囲気下で前記エッチングを行い、
前記不活性ガスの分圧を前記塩化水素ガスおよび前記水素ガスのそれぞれの分圧よりも高くする
付記３に記載の半導体積層物の製造方法。

（付記５）
前記エッチングする工程では、
前記不活性ガスの分圧に対する前記塩化水素ガスおよび前記水素ガスのそれぞれの分圧の比率を、１％以上１０％以下とする
付記４に記載の半導体積層物の製造方法。

（付記６）
前記エッチングする工程では、
アンモニアガスを非含有とした雰囲気下で前記エッチングを行う
付記１〜５のいずれか１つに記載の半導体積層物の製造方法。

（付記７）
前記エッチングする工程での前記基板の温度を、前記半導体層をエピタキシャル成長させる工程での前記基板の温度よりも低くする
付記１〜６のいずれか１つに記載の半導体積層物の製造方法。

（付記８）
前記エッチングする工程から前記半導体層をエピタキシャル成長させる工程まで、前記基板の温度を単調に上昇させる
付記７に記載の半導体積層物の製造方法。

（付記９）
前記エッチングする工程と前記半導体層をエピタキシャル成長させる工程とを、同一の処理室内で連続的に行う
付記１〜８のいずれか１つに記載の半導体積層物の製造方法。

（付記１０）
前記エッチング工程では、
前記基板の温度を所定の温度に維持した状態で、少なくとも１時間以上、前記エッチングを行う
付記１〜９のいずれか１つに記載の半導体積層物の製造方法。

（付記１１）
前記エッチング工程では、
前記基板の前記表層の全面を、少なくとも深さ方向に１０ｎｍ以上エッチングする
付記１〜１０のいずれか１つに記載の半導体積層物の製造方法。

（付記１２）
前記エッチング工程では、
前記基板の前記表層の表面に、該表層中の転位に対応したエッチピットが出現し、
前記半導体層をエピタキシャル成長させる工程では、
前記表層の表面に出現した前記エッチピットを前記半導体層によって埋め込む
付記１〜１１のいずれか１つに記載の半導体積層物の製造方法。

（付記１３）
前記基板を用意する工程では、
前記基板収容体内に前記基板を、少なくとも１２時間以上収容する
付記１〜１２のいずれか１つに記載の半導体積層物の製造方法。

（付記１４）
前記基板を用意する工程では、
ポリプロピレンからなる前記基板収容体内に前記基板を収容する
付記１〜１３のいずれか１つに記載の半導体積層物の製造方法。

（付記１５）
前記付着不純物は、少なくともシロキサンを含む
付記１〜１４のいずれか１つに記載の半導体積層物の製造方法。

（付記１６）
前記基板の少なくとも前記表層を構成する前記ＩＩＩ族窒化物半導体は、窒化ガリウムである
付記１〜１５のいずれか１つに記載の半導体積層物の製造方法。

（付記１７）
前記基板の前記表層の表面は、＋Ｃ面、または＋Ｃ面に対して２°以内のオフ角を有する面である
付記１６に記載の半導体積層物の製造方法。

（付記１８）
有機系の樹脂材料からなる基板収容体内に収容され、少なくとも表層がＩＩＩ族窒化物半導体からなる基板を用意する工程と、
前記基板を前記基板収容体から所定の処理室内に投入し、前記基板の少なくとも前記表層のうちの全面を、所定の厚さ以上に亘って、前記処理室内の気相中でエッチングする工程と、
前記基板上に、ＩＩＩ族窒化物半導体からなる半導体層を気相成長法によりエピタキシャル成長させる工程と、
を有し、
前記エッチングする工程では、
前記基板を用意する工程で前記基板収容体を起因として前記基板の前記表面に付着した付着不純物を、前記基板の少なくとも前記表層を構成する前記ＩＩＩ族窒化物半導体とともに除去する
半導体装置の製造方法。

（付記１９）
有機系の樹脂材料からなる基板収容体内に収容され、少なくとも表層がＩＩＩ族窒化物半導体からなる基板を用意する工程と、
前記基板を前記基板収容体から所定の処理室内に投入し、前記基板の少なくとも前記表層のうちの全面を、所定の厚さ以上に亘って、前記処理室内の気相中でエッチングする工程と、
前記基板上に、ＩＩＩ族窒化物半導体からなる半導体層を気相成長法によりエピタキシャル成長させる工程と、
前記半導体層をスライスし、窒化物半導体自立基板を作製する工程と、
を有し、
前記エッチングする工程では、
前記基板を用意する工程で前記基板収容体を起因として前記基板の前記表面に付着した付着不純物を、前記基板の少なくとも前記表層を構成する前記ＩＩＩ族窒化物半導体とともに除去する
窒化物半導体自立基板の製造方法。

（付記２０）
少なくとも表層がＩＩＩ族窒化物半導体からなる基板と、
前記基板上に設けられ、ＩＩＩ族窒化物半導体からなる半導体層と、
を有し、
前記基板と前記半導体層との界面には、前記基板中のシリコン濃度または前記半導体層中のシリコン濃度のうちいずれか高い方の１０倍以上の濃度にシリコンが集積していない
半導体積層物。

（付記２１）
少なくとも表層がＩＩＩ族窒化物半導体からなる基板と、
前記基板上に設けられ、ＩＩＩ族窒化物半導体からなる半導体層と、
を有し、
前記基板と前記半導体層との界面には、前記基板中のシリコン濃度または前記半導体層中のシリコン濃度のうちいずれか高い方の１０倍以上の濃度にシリコンが集積していない
半導体装置。

１ 半導体積層物
２ 窒化物半導体自立基板
１０ 基板（基板）
２０ 付着不純物
４０ 半導体層

Claims (17)

1. 有機系の樹脂材料からなる基板収容体内に収容され、少なくとも表層がＩＩＩ族窒化物半導体からなる基板を用意する工程と、
   前記基板を前記基板収容体から所定の処理室内に投入し、前記基板の少なくとも前記表層のうちの全面を、所定の厚さ以上に亘って、前記処理室内の気相中でエッチングする工程と、
   前記基板上に、ＩＩＩ族窒化物半導体からなる半導体層を気相成長法によりエピタキシャル成長させる工程と、
   を有し、
   前記エッチングする工程では、
   当該エッチングする工程での前記基板の温度を、前記半導体層をエピタキシャル成長させる工程での前記基板の温度よりも低くしつつ、
   前記基板を用意する工程で前記基板収容体を起因として前記基板の表面に付着した付着不純物を、前記基板の少なくとも前記表層を構成する前記ＩＩＩ族窒化物半導体とともに除去し、
   前記エッチングする工程から前記半導体層をエピタキシャル成長させる工程まで、前記基板の温度を一時的に下げることなく、且つ、前記基板の温度をオーバーシュートさせることなく、前記基板の温度を単調に上昇させる
   半導体積層物の製造方法。
2. 前記エッチングする工程では、
   前記表層の前記表面のうち結晶欠陥部を除く領域が平滑となる条件下で前記表層の前記表面をエッチングする
   請求項１に記載の半導体積層物の製造方法。
3. 前記エッチングする工程では、
   塩化水素ガスおよび水素ガスを含む雰囲気下で前記エッチングを行う
   請求項１又は２に記載の半導体積層物の製造方法。
4. 前記エッチングする工程では、
   前記塩化水素ガス、前記水素ガスおよび不活性ガスを含む雰囲気下で前記エッチングを行い、
   前記不活性ガスの分圧に対する前記塩化水素ガスおよび前記水素ガスのそれぞれの分圧の比率を、１％以上１０％以下とする
   請求項３に記載の半導体積層物の製造方法。
5. 前記エッチングする工程では、
   アンモニアガスを非含有とした雰囲気下で前記エッチングを行う
   請求項１〜４のいずれか１項に記載の半導体積層物の製造方法。
6. 前記エッチングする工程と前記半導体層をエピタキシャル成長させる工程とを、同一の前記処理室内で連続的に行う
   請求項１〜５のいずれか１項に記載の半導体積層物の製造方法。
7. 前記エッチング工程では、
   前記基板の温度を所定の温度に維持した状態で、少なくとも１時間以上、前記エッチングを行う
   請求項１〜６のいずれか１項に記載の半導体積層物の製造方法。
8. 前記エッチング工程では、
   前記基板の前記表層の全面を、少なくとも深さ方向に１０ｎｍ以上エッチングする
   請求項１〜７のいずれか１項に記載の半導体積層物の製造方法。
9. 前記エッチング工程では、
   前記基板の前記表層の表面に、該表層中の転位に対応したエッチピットが出現し、
   前記半導体層をエピタキシャル成長させる工程では、
   前記表層の表面に出現した前記エッチピットを前記半導体層によって埋め込む
   請求項１〜８のいずれか１項に記載の半導体積層物の製造方法。
10. 前記基板を用意する工程では、
    前記基板収容体内に前記基板を、少なくとも１２時間以上収容する
    請求項１〜９のいずれか１項に記載の半導体積層物の製造方法。
11. 前記基板を用意する工程では、
    ポリプロピレンからなる前記基板収容体内に前記基板を収容する
    請求項１〜１０のいずれか１項に記載の半導体積層物の製造方法。
12. 前記付着不純物は、少なくともシロキサンを含む
    請求項１〜１１のいずれか１項に記載の半導体積層物の製造方法。
13. 前記基板の少なくとも前記表層を構成する前記ＩＩＩ族窒化物半導体は、窒化ガリウムである
    請求項１〜１２のいずれか１項に記載の半導体積層物の製造方法。
14. 前記基板の前記表層の表面は、＋Ｃ面、または＋Ｃ面に対して２°以内のオフ角を有する面である
    請求項１３に記載の半導体積層物の製造方法。
15. 有機系の樹脂材料からなる基板収容体内に収容され、少なくとも表層がＩＩＩ族窒化物半導体からなる基板を用意する工程と、
    前記基板を前記基板収容体から所定の処理室内に投入し、前記基板の少なくとも前記表層のうちの全面を、所定の厚さ以上に亘って、前記処理室内の気相中でエッチングする工程と、
    前記基板上に、ＩＩＩ族窒化物半導体からなる半導体層を気相成長法によりエピタキシャル成長させる工程と、
    前記半導体層をスライスし、窒化物半導体自立基板を作製する工程と、
    を有し、
    前記エッチングする工程では、
    当該エッチングする工程での前記基板の温度を、前記半導体層をエピタキシャル成長させる工程での前記基板の温度よりも低くしつつ、
    前記基板を用意する工程で前記基板収容体を起因として前記基板の表面に付着した付着不純物を、前記基板の少なくとも前記表層を構成する前記ＩＩＩ族窒化物半導体とともに除去し、
    前記エッチングする工程から前記半導体層をエピタキシャル成長させる工程まで、前記基板の温度を一時的に下げることなく、且つ、前記基板の温度をオーバーシュートさせることなく、前記基板の温度を単調に上昇させる
    窒化物半導体自立基板の製造方法。
16. 少なくとも表層がＩＩＩ族窒化物半導体からなる基板と、
    前記基板上に設けられ、ＩＩＩ族窒化物半導体からなる半導体層と、
    を有し、
    前記基板と前記半導体層との界面には、前記基板中のシリコン濃度または前記半導体層中のシリコン濃度のうちいずれか高い方の１０倍以上の濃度にシリコンが集積しておらず、
    前記半導体層の表面内において、酸素濃度が他部よりも相対的に高いピットの面密度は１０ｃｍ ^−２ 以下である
    半導体積層物。
17. 少なくとも表層がＩＩＩ族窒化物半導体からなる基板と、
    前記基板上に設けられ、ＩＩＩ族窒化物半導体からなる半導体層と、
    を有し、
    前記基板と前記半導体層との界面には、前記基板中のシリコン濃度または前記半導体層中のシリコン濃度のうちいずれか高い方の１０倍以上の濃度にシリコンが集積しておらず、
    前記半導体層の表面内において、酸素濃度が他部よりも相対的に高いピットの面密度は１０ｃｍ ^−２ 以下である
    半導体装置。

Images