JP6960026B2 - 表示装置 - Google Patents

Description

本開示は、表示装置に係り、より詳細には、インパルス駆動が可能な有機発光ピクセル構造に関する。

仮想現実技術は、マルチメディア、ゲーム、映画、建築、観光、国防分野などで急速に発展している。仮想現実は、立体映像技術の利用により実際の環境と類似に感じられる特定の環境、状況を意味する。仮想現実技術を実現するための装置は、仮想現実（Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ：ＶＲ）機器と拡張現実（Ａｕｇｍｅｎｔｅｄ Ｒｅａｌｉｔｙ：ＡＲ）機器に分けられる。

ＶＲ表示装置では、ユーザの没入のために、映像がレンズを介して拡大されてユーザの目に非常に近い位置で提供されるので、表示装置の大きさは小さいが、ユーザがピクセルを認識できないようにＰＰＩ（Ｐｉｘｅｌ Ｐｅｒ Ｉｎｃｈ）は非常に高い超高解像度表示パネルが使用されなければならない。

また、ユーザがＶＲ表示装置を長時間使用する場合、ＶＲ酔い（ＶＲ Ｓｉｃｋｎｅｓｓ）を感じるが、このようなＶＲ酔いを軽減するためには、応答速度の高い表示パネルを採用しなければならない。

自ら発光する有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＯＬＥＤ）を含むアクティブマトリックス型有機発光表示パネルは、応答速度が速く、発光効率、輝度及び視野角が大きいという利点があるので、ますます多くのＶＲ表示装置に使用されている。

しかし、有機発光表示パネルも、各ピクセルにデータを維持させた後、順次または同時に発光させるので、応答速度（ＭＰＲＴ）を高めるには限界があり、また、応答速度を上げるために新しいスキャン方式を採用するとピクセル構造が複雑になり、解像度や輝度を上げるには限界がある。

本開示は、このような状況に鑑みてなされたもので、反応速度が速い簡単な構造のピクセル回路を提供することができる。

一実施形態に係る表示装置は、複数のピクセルを備える表示パネルと、データ電圧を複数のデータラインを介して供給することに同期して、表示パネルの各水平ラインのピクセルに接続される複数のゲートラインを介して第１水平ラインから最後の水平ラインまで順次スキャン信号を供給して表示パネルを駆動する駆動回路と、表示パネルに動作電圧を供給する電源生成部と、を含んでなることを特徴とする。
各ピクセルは、ゲート電極がゲートラインに接続され、第１電極がデータラインに接続され、第２電極が第１ノードに接続される第１スイッチングトランジスタと、ゲート電極が基準ラインに接続され、電源生成部が供給する基準電圧の供給を受け、第１ノードに第１電極が接続され、第２電極が第２ノードに接続される駆動トランジスタと、アノード電極が第２ノードに接続され、カソード電極が、電源生成部が低電位電源電圧を供給する電源ラインに接続される発光素子と、を含んでなってもよい。

３つのトランジスタと１つのキャパシタで構成されたＯＬＥＤピクセル回路を示す図である。 図１のピクセル回路を含む表示パネルをグローバルシャッター方式で駆動することを概念的に示す図である。 インパルス方式で駆動するＯＬＥＤピクセル回路を示す図である。 図３のピクセル回路を駆動するための信号を示す図である。 図３のピクセル回路に印加される信号のレベルを示す図である。 図３のピクセル回路を変形させたＯＬＥＤピクセル回路を示す図である。 有機発光表示装置をブロックで示す図である。 しきい電圧を補償しながらインパルス方式で駆動することができるＯＬＥＤピクセル回路を示す図である。 図８のピクセル回路を駆動するための信号を示す図である。 図９の信号の各ステップに対する図８のＯＬＥＤピクセル回路の動作を示す図である。 図９の信号の各ステップに対する図８のＯＬＥＤピクセル回路の動作を示す図である。 図９の信号の各ステップに対する図８のＯＬＥＤピクセル回路の動作を示す図である。 図１のピクセル回路で１水平期間に流れる電流の大きさを示すグラフである。 図３のピクセル回路で１水平期間に流れる電流の大きさを示すグラフである。

以下、添付図面を参照して、本開示による好適な実施形態を詳細に説明する。明細書全体にわたって、同じ参照番号は実質的に同じ構成要素を意味する。以下の説明において、本開示に関連する公知の機能或いは構成についての具体的な説明が本発明の要旨を不必要に不明にするおそれがあると判断された場合は、その詳細な説明を省略する。

仮想現実機器または拡張現実機器に採用される有機発光表示装置は、図１に示すように３つのトランジスタと１つのキャパシタで構成される３Ｔ１Ｃ構造のピクセル回路を採用し、図２に示すようにピクセルにデータを順次書き込んだ後、すべてのピクセルを同時に発光させるグローバルシャッター（Ｇｌｏｂａｌ Ｓｈｕｔｔｅｒ）方式で図１のピクセル回路を駆動することができる。

グローバルシャッター方式は、ピクセル構造を簡単にすることができ、ピクセルに接続される配線の数を減らして開口率の確保に有利であり、すべてのピクセルに同じ発光信号を使用するか或いは発光信号を必要としないため、スキャン信号を生成するスキャンブロックとは別に発光信号を生成するための発光ブロックを追加する必要がなくて、ベゼルの大きさを減らすことができるので、ＶＲ機器に有利である。

図１のピクセル回路は、駆動トランジスタＤＴ、第１スイッチングトランジスタＳＴ１、第２スイッチングトランジスタＳＴ２、キャパシタＣｓｔ及び有機発光ダイオードＯＬＥＤを含んで構成できる。

第１スイッチングトランジスタＳＴ１は、スキャン信号Ｓｃａｎ（ｎ）に応じてデータラインのデータ電圧Ｖｄａｔａを駆動トランジスタＤＴのゲート電極に印加し、第２スイッチングトランジスタＳＴ２は、スキャン信号Ｓｃａｎ（ｎ）に応じて基準電圧Ｖｒｅｆを駆動トランジスタＤＴの第２電極、例えばドレイン電極に供給する。

駆動トランジスタＤＴは、第１電極、例えばソース電極が高電位駆動電圧Ｖｄｄを供給する第１電源ラインに接続され、ＯＬＥＤのアノード電極は、駆動トランジスタＤＴの第２電極に接続され、ＯＬＥＤのカソード電極は、低電位駆動電圧Ｖｓｓを供給する第２電源ラインに接続される。

キャパシタＣｓｔは、駆動トランジスタＤＴのゲート電極と第２電極との間に接続され、第１スイッチングトランジスタＳＴ１を介して供給されるデータ電圧Ｖｄａｔａを保存する。

図２のグローバルシャッター方式において、１フレームは、スキャン期間（Ａｄｄｒｅｓｓｉｎｇ）と発光期間（Ｅｍｉｓｓｉｏｎ）に分けられ、第１電源ラインＥＬＶＤＤには、スキャン期間に高電位駆動電圧が供給されず、発光期間にのみ高電位駆動電圧が供給される。

スキャン期間に１水平期間（１Ｈ）単位で出力されるデータ信号に同期して、スキャン信号Ｓｃａｎが第１水平ラインから最後の水平ラインまで順次供給され、各ピクセルにデータ電圧が供給され得る。ピクセルに供給されるデータ電圧は、スキャン期間にキャパシタＣｓｔに保存されてそのレベルを維持する。

発光期間に、第１電源ラインＥＬＶＤＤに高電位駆動電圧が供給されるので、すべてのピクセルにおいて、駆動トランジスタＤＴがオンになり、キャパシタＣｓｔに保存されたデータ電圧に相応する駆動電流が駆動トランジスタＤＴを経てＯＬＥＤに流れ、同時にＯＬＥＤが発光する。

しかし、図２においてスキャン期間と発光期間を１：１にすると、スキャン期間と発光期間がそれぞれ１フレームの半分になり、データを書き込む時間とＯＬＥＤを発光させる時間が減少し、パネルが高解像度になると、データ書き込み期間をさらに減らすには限界があり、発光期間が短くなって高輝度で発光させることが難しいおそれがある。

一方、陰極線管（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ、ＣＲＴ）表示装置は、一つ以上の電子銃と蛍光画面を含む真空管を用いるが、電子銃から放出される電子が蛍光面と衝突して光を発生させることにより映像を表示する。陰極線管表示装置では、イメージに該当するデータを書き込むスキャン動作と、光を放出する発光動作とが同時に行われるので、グローバルシャッター方式に比べてデータ書き込みと発光期間の時間制約が小さい。

また、陰極管はインパルス（Ｉｍｐｕｌｓｅ）方式で駆動されるが、すなわち、電子銃から短い時間の間に非連続的に放出される電子が時間的かつ空間的に互いに分離され、蛍光面の他のポイントに電気的衝撃を加えて当該ポイントを発光させる。このように、非常に速くて短い時間の間に放出される電子が蛍光物質を励起させて光を発光させるので、反応速度が非常に速く、モーションブラーが殆どない。

このような利点を有する陰極線管のインパルス駆動を有機発光表示装置に適用してスキャン動作と発光動作を同時に行うと、１水平ラインの駆動にかかる時間を十分に確保してフレームレートを高めることができ、かつ応答速度を高めることができる。

図３はインパルス方式で駆動するＯＬＥＤピクセル回路を示し、図４は図３のピクセル回路を駆動するための信号を示す図である。

図３のピクセル回路は、駆動トランジスタＤＴ、第１スイッチングトランジスタＳＴ１及び有機発光ダイオードＯＬＥＤを含んで構成できる。

第１スイッチングトランジスタＳＴ１は、スキャン信号Ｓｃａｎ（ｎ）に応じてデータラインと駆動トランジスタＤＴとを接続するが、ゲート電極はゲートライン（またはスキャンライン）に接続されてスキャン信号Ｓｃａｎ（ｎ）を受信し、第１電極、例えばソース電極はデータラインに接続されてデータ電圧Ｖｄａｔａを受信し、第２電極、例えばドレイン電極は駆動トランジスタＤＴの第１電極、例えばソース電極に接続される。

駆動トランジスタＤＴは、データ電圧Ｖｄａｔａに対応する駆動電流を生成してＯＬＥＤに供給するが、ゲート電極は基準ラインに接続されて基準電圧Ｖｒｅｆを受信し、第１電極は、第１スイッチングトランジスタＳＴ１の第２電極に接続されて第１ノードＮ１を形成し、第２電極、例えばドレイン電極はＯＬＥＤのアノード電極に接続されて第２ノードＮ２を形成する。

ＯＬＥＤのアノード電極は第２ノードＮ２に接続され、ＯＬＥＤのカソード電極は低電位電源ラインに接続されて低電位駆動電圧Ｖｓｓの供給を受ける。

図３のピクセル回路は、駆動トランジスタＤＴのゲート電極を基準電圧Ｖｒｅｆに固定し、１水平期間の間、駆動トランジスタＤＴの第１電極、すなわちソース電極に表示しようとする階調に該当するデータ電圧を印加して駆動トランジスタＤＴを直ちにターンオンさせて駆動電流をＯＬＥＤに流してＯＬＥＤを発光させる。つまり、１水平期間単位でデータ電圧の供給と同時にＯＬＥＤを発光させるインパルス駆動方式で駆動できる。

図４において、１フレームは、アクティブ期間（Ａｃｔｉｖｅ Ｐｅｒｉｏｄ）とブランク期間（Ｂｌａｎｋ Ｐｅｒｉｏｄ）で構成できるが、アクティブ期間は、水平ライン単位で順次ピクセルにデータ電圧を印加しながら直ちに発光させる動作期間に該当し、ブランク期間は、次のフレームに進むための休止期間に該当して、アクティブ期間に比べて遥かに短くすることができる。

アクティブ期間に第１水平ラインから最後の水平ラインまで水平ライン単位で１水平期間の間隔でデータを印加しながらピクセルを発光させるが、図４では、第（ｎ−１）水平ラインから第（ｎ＋１）水平ラインまでの３つの水平ラインのピクセルに映像データを供給し、発光させることが簡単に示されている。

第（ｎ−１）水平期間に、第（ｎ−１）水平ラインに配置されたピクセルに、ゲートラインを介して第（ｎ−１）スキャン信号Ｓｃａｎ（ｎ−１）が供給され、データラインを介して第（ｎ−１）データ電圧Ｖｄａｔａ（ｎ−１）が供給されるので、当該ピクセルが発光する。

その後、第ｎ水平期間に、第ｎ水平ラインに配置されたピクセルに、ゲートラインを介して第ｎスキャン信号Ｓｃａｎ（ｎ）が供給され、データラインを介して第ｎデータ電圧Ｖｄａｔａ（ｎ）が供給されるので、当該ピクセルが発光する。

また、第（ｎ＋１）水平期間に、第（ｎ＋１）水平ラインに配置されたピクセルに、ゲートラインを介して第（ｎ＋１）スキャン信号Ｓｃａｎ（ｎ＋１）が供給され、データラインを介して第（ｎ＋１）データ電圧Ｖｄａｔａ（ｎ＋１）が供給されるので、当該ピクセルが発光する。

ブランク期間に基準ラインに供給される基準電圧Ｖｒｅｆを第１基準電圧Ｖｒｅｆ１から第２基準電圧Ｖｒｅｆ２に上げ、すべてのピクセルに含まれているすべての駆動トランジスタＤＴのゲート端子に供給することにより、駆動トランジスタＤＴを確実にターンオフ状態に維持させて駆動電流がＯＬＥＤに流れず、ＯＬＥＤが発光しないようにする。

図５は図３のピクセル回路に印加される信号のレベルを示す図である。

図３のピクセル回路において、駆動トランジスタＤＴのゲート電極と第２電極、すなわちドレイン電極に印加される電圧間の関係によって駆動トランジスタＤＴの動作領域が決定できる。

駆動トランジスタＤＴのしきい電圧を除いて理想的な状況を想定する。駆動トランジスタＤＴのゲート電極に印加される基準電圧Ｖｒｅｆを、ドレイン電極に印加される低電位駆動電圧Ｖｓｓよりも高く設定すると、駆動トランジスタＤＴのソース電極とドレイン電極との電位差であるＶｓｄは、ソース電極とゲート電極との電位差であるＶｓｇよりも常に大きいので、駆動トランジスタＤＴは、飽和領域（Ｓａｔｕｒａｔｉｏｎ ｒｅｇｉｏｎ）で動作する。

すべてのピクセルの駆動トランジスタＤＴのゲート電極に同じ基準電圧Ｖｒｅｆが供給されるので、ピクセルに含まれている駆動トランジスタＤＴのしきい電圧の分布を考慮して、ゲート電極に供給する基準電圧Ｖｒｅｆの範囲、特に下限値を決定することができる。また、駆動トランジスタＤＴのしきい電圧が平均値Ａｖｅ（Ｖｔｈ）付近にほとんど分布するので、これを反映してＶｒｅｆ−Ａｖｅ（Ｖｔｈ）＞Ｖｓｓの条件を満たすように基準電圧Ｖｒｅｆを決定することができる。

ここで、しきい電圧は、トランジスタをターンオンするために必要なゲート電極の電圧であって、Ｐ型ＭＯＳＦＥＴではマイナスの値に決定されるので、Ｖｒｅｆ＋Ａｖｅ（Ｖｔｈ）＞Ｖｓｓで表現することが一般的である。しかし、数式から、直観的にゲート電極に印加されるべき電位の移動方向を把握することができるように、しきい電圧をプラスの値とみなし、その方向をマイナス符号で表現する。

一方、駆動トランジスタＤＴのターンオン条件が、ソース−ゲート電圧Ｖｓｇがソース−ドレイン電圧Ｖｓｄよりも大きいことであるため、駆動トランジスタＤＴのソース電極に印加される電圧（ソース電圧）には制約があまりない。しかし、ＯＬＥＤが発光するためには電流が駆動トランジスタＤＴのソース電極からドレイン電極に流れなければならないので、ソース電極に印加されるデータ電圧が、ドレイン電極に印加される低電位駆動電圧Ｖｓｓよりも高くなければならない。

また、ＯＬＥＤが発光する明るさを、駆動トランジスタＤＴのソース電極に印加されるソース電圧で調節しなければならず、ピクセルが最低階調と最高階調との間のすべての階調を表現しなければならないので、最低階調を出力する第１データ電圧Ｖｄａｔａ＿Ｌと最高階調を出力する第２データ電圧Ｖｄａｔａ＿Ｈを決定しなければならない。

駆動トランジスタＤＴに流れる電流は、駆動トランジスタＤＴの飽和領域ではソース−ドレイン電圧Ｖｓｄにある程度比例するので、第２データ電圧Ｖｄａｔａ＿Ｈが第１データ電圧Ｖｄａｔａ＿Ｌよりも高くなければならない。すなわち、データ電圧は正ガンマ方式で動作する。

したがって、駆動トランジスタＤＴのソース電極に高い電圧レベルの第２データ電圧Ｖｄａｔａ＿Ｈを印加すると、ソース−ゲート電圧Ｖｓｇとソース−ドレイン電圧Ｖｓｄがすべて増加して電流の量が増加し、これによりＯＬＥＤが高い輝度で発光して最高階調を表現することができる。また、駆動トランジスタＤＴのソース電極に低い電圧レベルの第１データ電圧Ｖｄａｔａ＿Ｌを印加すると、ソース−ゲート電圧Ｖｓｇとソース−ドレイン電圧Ｖｓｄがすべて低くなって電流量が減少し、これによりＯＬＥＤが低い輝度で発光して最低階調を表現することができる。

また、電流が駆動トランジスタＤＴのソース電極からドレイン電極に流れるためには、ソース電極の電圧がドレイン電極の電圧よりも高くなければならないので、最低階調を出力する第１データ電圧Ｖｄａｔａ＿Ｌは、ドレイン電極に印加される低電位駆動電圧Ｖｓｓよりも高ければよい。

図３のピクセル回路において、駆動トランジスタＤＴと第１スイッチングトランジスタＳＴ１がすべてＰ型ＭＯＳＦＥＴで実現されているが、図４及び図５における信号のレベルは、これを反映して決定されたものである。図３のトランジスタがＮ型で実現されると、図４と図５における信号のレベルは、これに合わせて変わり得る。

図６は図３のピクセル回路を変形させたＯＬＥＤピクセル回路を示す図である。

図６のピクセル回路は、図３のピクセル回路に比べて駆動トランジスタＤＴの第２電極に基準電圧Ｖｒｅｆを供給する第２スイッチングトランジスタＳＴ２をさらに含む。第２スイッチングトランジスタＳＴ２は、ゲート電極が直前の水平ラインのピクセルにスキャン信号を供給するゲートラインに接続され、直前の水平ラインのピクセルを発光させるスキャン信号Ｓｃａｎ（ｎ−１）の供給を受け、第１電極及び第２電極のうちのいずれか一方は基準ラインに接続されて基準電圧Ｖｒｅｆの供給を受け、他方はＯＬＥＤのアノード電極に接続される。

第ｎ水平ラインのピクセルの第２スイッチングトランジスタＳＴ２は、第（ｎ−１）水平ラインのピクセルを発光させる水平期間に、第（ｎ−１）水平ラインのピクセルにデータ電圧を印加するためのスキャン信号Ｓｃａｎ（ｎ−１）に対応してターンオンされ、基準ラインの基準電圧ＶｒｅｆにＯＬＥＤのアノード電極を初期化する。

直前フレームの際に、インパルス発光の後にＯＬＥＤのアノード電極に残っている電圧によって直前フレームのイメージが次のフレームの発光初期に残像として表示できるが、当該フレームの発光に先立ってＯＬＥＤのアノード電極を基準電圧Ｖｒｅｆに初期化することにより、表示する階調と関係のない残像が表示されることを防ぐことができる。

図７は有機発光表示装置をブロックで示すものである。図７の表示装置は、表示パネル１０、タイミングコントローラ１１、データ駆動回路１２、ゲート駆動回路１３及び電源生成部１６を備えることができる。

表示パネル１０には、列（Ｃｏｌｕｍｎ）方向（または垂直方向）に配列される多数のデータライン１４と、行（Ｒｏｗ）方向（または水平方向）に配列される多数のゲートライン１５とが交差し、交差領域ごとにピクセルＰＸＬがマトリックス状に配置されてピクセルアレイを形成する。ゲートライン１５には、データライン１４に供給されるデータ電圧をピクセルに印加するためのスキャン信号が供給される。

ピクセルアレイにおいて、同じ水平ラインに配置されるピクセルＰＸＬは、データライン１４のいずれか一つ、ゲートライン１５のいずれか一つに接続されてピクセルラインを形成する。ピクセルは、ゲートライン１５を介して印加されるスキャン信号に応答して、データライン１４に電気的に接続されてデータ電圧の入力を受ける。同じピクセルラインに配置されたピクセルＰＸＬは、同じゲートライン１５から印加されるスキャン信号に応じて同時に動作する。各ピクセルＰＸＬは、印加されるデータ電圧に比例する電流でＯＬＥＤを駆動する。

一つのピクセルユニットは、赤色サブピクセル、緑色サブピクセル、青色サブピクセルを含む３つのサブピクセル、または赤色サブピクセル、緑色サブピクセル、青色サブピクセル、白色サブピクセルを含む４つのサブピクセルで構成できるが、これらに限定されない。

ピクセルＰＸＬは、電源生成部１６から基準電圧Ｖｒｅｆと低電位駆動電圧Ｖｓｓの供給を受け、図３に示すように、第１スイッチングトランジスタＳＴ１、駆動トランジスタＤＴ及びＯＬＥＤを備えることができる。図３では発光素子としてＯＬＥＤが示されているが、発光素子は無機電界発光素子と置き換えられてもよい。以下では、便宜上、ＯＬＥＤを例として説明する。

ピクセルを構成する駆動トランジスタとスイッチングトランジスタは、Ｐ型またはＮ型のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）構造で実現されるか、或いはＰ型とＮ型とが組み合わせられたハイブリッド型で実現され得る。明細書において、Ｐ型トランジスタを例示するが、これに限定されない。

トランジスタは、ゲート（ｇａｔｅ）、ソース（ｓｏｕｒｃｅ）及びドレイン（ｄｒａｉｎ）を含む３電極素子である。ソースは、キャリア（ｃａｒｒｉｅｒ）をトランジスタに供給する電極である。トランジスタ内におけるキャリアはソースから流れ始める。ドレインは、トランジスタからキャリアが外部に出ていく電極である。すなわち、ＭＯＳＦＥＴにおけるキャリアの流れはソースからドレインへ流れる。

Ｐ型ＭＯＳＦＥＴ（ＰＭＯＳ）の場合、キャリアが正孔（ｈｏｌｅ）であるので、ソースからドレインへ正孔が流れるようにソース電圧がドレイン電圧よりも高い。Ｐ型ＭＯＳＦＥＴにおいて正孔がソースからドレインへ流れるので、電流がソースからドレインへ流れる。Ｎ型ＭＯＳＦＥＴ（ＮＭＯＳ）の場合、キャリアが電子（ｅｌｅｃｔｒｏｎ）であるため、ソースからドレインへ電子が流れるようにソース電圧がドレイン電圧よりも低い電圧を持つ。Ｎ型ＭＯＳＦＥＴにおいて電子がソースからドレインへ流れるので、電流の方向はドレインからソースへ流れる。

ＭＯＳＦＥＴのソースとドレインは、固定されたものではないことに注意すべきである。例えば、ＭＯＳＦＥＴのソースとドレインは印加電圧に応じて変更できる。以下の実施形態において、トランジスタのソースとドレインによって発明が限定されてはならず、ソースとドレイン電極を区分せずに第１及び第２電極と呼ぶこともある。
タイミングコントローラ１１は、外部ホストシステム（図示せず）から伝達される映像データＲＧＢをデータ駆動回路１２に供給する。タイミングコントローラ１１は、ホストシステムからの垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、データイネーブル信号ＤＥ、ドットクロックＤＣＬＫなどのタイミング信号の入力を受け、データ駆動回路１２とゲート駆動回路１３の動作タイミングを制御するための制御信号を生成する。制御信号は、ゲート駆動回路１３の動作タイミングを制御するためのゲートタイミング制御信号ＧＣＳと、データ駆動回路１２の動作タイミングを制御するためのデータタイミング制御信号ＤＣＳとを含む。

タイミングコントローラ１１は、表示パネル１０を構成するピクセルに一つの画面を構成する映像データが印加される１フレームを、第１水平ラインから最後の水平ラインまで水平ライン単位で順次ピクセルにデータを印加しながら発光させるアクティブ期間と、すべてのピクセルに含まれている駆動トランジスタＤＴのゲート電極を第２基準電圧Ｖｒｅｆ２に初期化するブランク期間に区分して駆動することができる。

データ駆動回路１２は、タイミングコントローラ１１の制御に基づいて、タイミングコントローラ１１から入力されるデジタルビデオデータＲＧＢをサンプリングし、ラッチして並列データに変え、ガンマ基準電圧に応じてアナログデータ電圧に変換して出力チャンネルを経てデータライン１４へ出力する。データ電圧は、ピクセルが表現する階調に対応する値であり得る。データ駆動回路１２は、複数のソースドライブＩＣで構成できる。

ゲート駆動回路１３は、タイミングコントローラ１１の制御に基づいて、ゲートタイミング制御信号ＧＣＳに基づいてスキャン信号を生成するが、アクティブ期間にスキャン信号を行順次方式で生成して、ピクセルラインごとに接続されたゲートライン１５に順次提供する。

ゲート駆動回路１３は、シフトレジスタ、シフトレジスタの出力信号をピクセルのＴＦＴ駆動に適したスイング幅に変換するためのレベルシフター及び出力バッファなどをそれぞれ含む多数のゲートドライブ集積回路で構成できる。または、ゲート駆動回路１３は、ＧＩＰ（Ｇａｔｅ Ｄｒｉｖｅ ＩＣ ｉｎ Ｐａｎｅｌ）方式で表示パネル１０の下部基板に直接形成されてもよい。ＧＩＰ方式の場合、レベルシフターはＰＣＢ（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）上に実装され、シフトレジスタは表示パネル１０の下部基板に形成され得る。

電源生成部１６は、外部電源を用いて、データ駆動回路１２とゲート駆動回路１３の動作に必要な電圧を生成して供給し、基準電圧Ｖｒｅｆと低電位駆動電圧Ｖｓｓを生成して表示パネル１０に印加することができる。電源生成部１６は、アクティブ期間には基準電圧Ｖｒｅｆとして第１基準電圧Ｖｒｅｆ１を出力し、ブランク期間には基準電圧Ｖｒｅｆとして第１基準電圧Ｖｒｅｆ１よりも高いレベル（第１基準電圧Ｖｒｅｆ１よりも低電位駆動電圧Ｖｓｓからさらに遠く離れたレベル）の第２基準電圧Ｖｒｅｆ２を出力することができる。

電源生成部１６は、基準電圧Ｖｒｅｆを低電位駆動電圧Ｖｓｓよりも高いレベルで生成して出力し、特に第１基準電圧Ｖｒｅｆ１とピクセルのしきい電圧の平均値とを加えた値が低電位駆動電圧Ｖｓｓよりも高くなるように基準電圧Ｖｒｅｆを生成する。

図８はしきい電圧を補償しながらインパルス方式で駆動することができるＯＬＥＤピクセル回路を示す図、図９は図８のピクセル回路を駆動するための信号を示す図、図１０Ａ乃至図１０Ｃはそれぞれ図９の信号の各ステップに対する図８のＯＬＥＤピクセル回路の動作を示す図である。

図８のピクセル回路は、駆動トランジスタＤＴ、第１乃至第３スイッチングトランジスタＳＴ１、ＳＴ２、ＳＴ３、ストレージキャパシタＣｓｔ、及び有機発光ダイオードＯＬＥＤを含んで構成できる。

第１スイッチングトランジスタＳＴ１は、スキャン信号Ｓｃａｎ（ｎ）に応じてデータラインと駆動トランジスタＤＴとを接続するが、ゲート電極はスキャンラインに接続されてスキャン信号Ｓｃａｎ（ｎ）を受信し、第１電極及び第２電極のうちのいずれか一方はデータラインに接続されてデータ電圧Ｖｄａｔａを受信し、他方は駆動トランジスタＤＴの第１電極、例えばソース電極に接続されて第１ノードＮ１を形成する。

第２スイッチングトランジスタＳＴ２は、リセット信号Ｒｅｓｅｔに応じて駆動トランジスタＤＴの第１電極と駆動トランジスタＤＴのゲート電極とを接続するが、ゲート電極はリセットラインに接続されてリセット信号Ｒｅｓｅｔを受信し、第１電極及び第２電極のうちのいずれか一方は駆動トランジスタＤＴの第１電極に接続され、他方は駆動トランジスタＤＴのゲート電極に接続される。

駆動トランジスタＤＴは、データ電圧Ｖｄａｔａに対応する駆動電流を生成してＯＬＥＤに供給するが、第１電極、例えばソース電極は第１スイッチングトランジスタＳＴ１の第２電極、すなわち第１ノードＮ１に接続されてデータ電圧Ｖｄａｔａを受信し、第２電極、例えばドレイン電極はＯＬＥＤのアノード電極に接続されて第２ノードＮ２を形成し、ゲート電極は第３ノードＮ３に接続される。

第３スイッチングトランジスタＳＴ３は、リセット信号Ｒｅｓｅｔに応じて駆動トランジスタＤＴの第２電極に基準電圧Ｖｒｅｆを供給するが、ゲート電極はリセットラインに接続されてリセット信号Ｒｅｓｅｔを受信し、第１電極及び第２電極のうちのいずれか一方は駆動トランジスタＤＴの第２電極に接続され、他方は基準ラインに接続されて基準電圧Ｖｒｅｆを受信する。

ストレージキャパシタＣｓｔは、駆動トランジスタＤＴのゲート電極（または第３ノードＮ３）と基準ライン入力端との間に接続される。

駆動トランジスタＤＴが生成する駆動電流に応じて発光するＯＬＥＤにおいて、アノード電極は駆動トランジスタＤＴの第２電極（または第２ノードＮ２）に接続され、カソード電極は低電位電源ラインに接続されて低電位駆動電圧Ｖｓｓの供給を受ける。

図８のピクセル回路は、図３のピクセル回路と同様に、１水平期間単位でデータ電圧の供給と同時にピクセルを発光させるインパルス駆動方式で駆動できる。つまり、駆動トランジスタＤＴのゲート電極をストレージキャパシタＣｓｔを介して基準ラインに接続して基準電圧Ｖｒｅｆ付近の電圧に固定し、１水平期間の間、駆動トランジスタＤＴの第１電極、すなわちソース電極に表示しようとする階調に該当するデータ電圧を印加して駆動トランジスタＤＴをすぐにターンオンさせることにより駆動電流をＯＬＥＤに流してＯＬＥＤを発光させる。

図９において、１フレームは、アクティブ期間（Ａｃｔｉｖｅ Ｐｅｒｉｏｄ）とブランク期間（Ｂｌａｎｋ Ｐｅｒｉｏｄ）で構成できるが、アクティブ期間は、水平ライン単位で順次ピクセルにデータ電圧を印加しながらすぐに発光させる動作期間に該当し、ブランク期間は、すべてのピクセルに含まれている駆動トランジスタＤＴのしきい電圧を同時にセンシングするセンシング期間に該当し、アクティブ期間に比べて遥かに短くすることができる。

アクティブ期間（Ａｃｔｉｖｅ Ｐｅｒｉｏｄ）に、第１水平ラインから最後の水平ラインまで水平ライン単位で順次１水平期間のターンオンレベルを有するスキャン信号が印加され、当該水平ラインのピクセルにデータを印加しながらピクセルを発光させる。

アクティブ期間（Ａｃｔｉｖｅ Ｐｅｒｉｏｄ）に、データラインにはデータ電圧Ｖｄａｔａが供給され、基準ラインには基準電圧Ｖｒｅｆとして第１基準電圧Ｖｒｅｆ１が供給され、低電位電源ラインには低電位駆動電圧Ｖｓｓが供給される。

ブランク期間（Ｂｌａｎｋ Ｐｅｒｉｏｄ）には、すべてのピクセルにスキャン信号とリセット信号が同一に入力されてすべてのピクセルが同じ動作を行うが、まず、第１期間ｔ１に、ターンオンレベルのスキャン信号Ｓｃａｎとリセット信号Ｒｅｓｅｔが印加されてピクセルが初期化され、第２期間ｔ２に、スキャン信号はターンオフレベルに変わり、リセット信号Ｒｅｓｅｔ信号はターンオンレベルを維持して、ピクセルに含まれている駆動トランジスタＤＴのしきい電圧がセンシングされる。

ゲート駆動回路１３は、ブランク期間中の第１期間ｔ１に、すべてのゲートラインに同時にターンオンレベルのスキャン信号を出力し、ブランク期間中の第１期間ｔ１と第２期間ｔ２に、すべてのピクセルに共通に接続されたリセットラインにターンオンレベルのリセット信号を出力する。

ブランク期間（Ｂｌａｎｋ Ｐｅｒｉｏｄ）に、低電位電源ラインには電源が供給されず、フローティング（ｆｌｏａｔｉｎｇ）されてＯＬＥＤに電流が流れなくなり、基準ラインには基準電圧Ｖｒｅｆとして第２基準電圧Ｖｒｅｆ２が供給され、すべてのデータラインには所定のレベルのデータ電圧Ｖｄａｔａ０が供給される。

このとき、基準ラインに供給される第２基準電圧Ｖｒｅｆ２は、アクティブ期間（Ａｃｔｉｖｅ Ｐｅｒｉｏｄ）に供給される第１基準電圧Ｖｒｅｆ１よりも高いレベルであり、また、ブランク期間にデータラインに供給されるデータ電圧Ｖｄａｔａ０よりも高いレベルである。

図１０Ａはブランク期間（Ｂｌａｎｋ Ｐｅｒｉｏｄ）中の第１期間ｔ１のピクセル回路の動作を示すもので、第１期間ｔ１は、ＯＬＥＤのアノード電極を初期化する初期化期間に該当する。

第１期間ｔ１に、ターンオンレベルのスキャン信号とターンオンレベルのリセット信号Ｒｅｓｅｔが印加されることにより、第１スイッチングトランジスタＳＴ１、第２スイッチングトランジスタＳＴ２及び第３スイッチングトランジスタＳＴ３がターンオンされる。

第１スイッチングトランジスタＳＴ１がターンオンされてデータラインと駆動トランジスタＤＴの第１電極が接続され、駆動トランジスタＤＴの第１電極（第１ノードＮ１）が所定レベルのデータ電圧Ｖｄａｔａ０になる。

また、第２スイッチングトランジスタＳＴ２がターンオンされて駆動トランジスタＤＴの第１電極とゲート電極が接続され、駆動トランジスタＤＴのゲート電極（第３ノードＮ３）も所定のレベルのデータ電圧Ｖｄａｔａ０となる。

また、第３スイッチングトランジスタＳＴ３がターンオンされて駆動トランジスタＤＴの第２電極が基準ラインに接続され、駆動トランジスタＤＴの第２電極（第２ノードＮ２）は第２基準電圧Ｖｒｅｆ２に初期化される。

図１０Ｂはブランク期間（Ｂｌａｎｋ Ｐｅｒｉｏｄ）中の第２期間ｔ２のピクセル回路の動作を示すもので、第２期間ｔ２は、駆動トランジスタＤＴのしきい電圧をセンシングしてストレージキャパシタＣｓｔに保存するセンシング期間に該当する。

第２期間ｔ２に、ターンオフレベルのスキャン信号とターンオンレベルのリセット信号Ｒｅｓｅｔが印加されることにより、第１スイッチングトランジスタＳＴ１がターンオフされ、第２スイッチングトランジスタＳＴ２と第３スイッチングトランジスタＳＴ３がターンオンされる。

第１スイッチングトランジスタＳＴ１がターンオフされ、第２スイッチングトランジスタＳＴ２がターンオン状態を維持して、駆動トランジスタＤＴの第１電極とデータラインの接続が切れた状態で駆動トランジスタＤＴの第１電極とゲート電極とが互いに接続されて駆動トランジスタＤＴがダイオード接続される。また、第３スイッチングトランジスタＳＴ３がターンオン状態を維持して、駆動トランジスタＤＴの第２電極は第２基準電圧Ｖｒｅｆ２を維持する。

駆動トランジスタＤＴの第２電極が第２基準電圧Ｖｒｅｆ２にダイオード接続された駆動トランジスタＤＴの第１電極のデータ電圧Ｖｄａｔａ０よりも高いので、駆動トランジスタＤＴは、第２電極から第１電極へ電流が流れ、第１電極（及びゲート電極）の電位は、上昇して、第２電極の電位である第２基準電圧Ｖｒｅｆ２よりもしきい電圧Ｖｔｈだけ低い値Ｖｒｅｆ２−Ｖｔｈとなる。

このように、駆動トランジスタＤＴのしきい電圧ＶｔｈがセンシングされてストレージキャパシタＣｓｔにしきい電圧Ｖｔｈが保存される。

図１０Ｃはアクティブ期間（Ａｃｔｉｖｅ Ｐｅｒｉｏｄ）に第ｎ水平ラインに配置されたピクセルの動作を示すもので、データ電圧Ｖｄａｔａ（ｎ）を印加し、これに対応してＯＬＥＤを発光させる期間に該当する。

ターンオンレベルのスキャン信号Ｓｃａｎ（ｎ）とターンオフレベルのリセット信号Ｒｅｓｅｔが印加されることにより、第１スイッチングトランジスタＳＴ１がターンオンされ、第２スイッチングトランジスタＳＴ２と第３スイッチングトランジスタＳＴ３はターンオフされる。

第１スイッチングトランジスタＳＴ１がターンオンされてデータラインと駆動トランジスタＤＴの第１電極が接続され、駆動トランジスタＤＴの第１電極がデータ電圧Ｖｄａｔａ（ｎ）で充電される。

第２スイッチングトランジスタＳＴ２と第３スイッチングトランジスタＳＴ３がターンオフされることにより、駆動トランジスタＤＴのゲート電極はストレージキャパシタＣｓｔを介して基準ラインに接続され、ストレージキャパシタＣｓｔはしきい電圧Ｖｔｈを保存するので、駆動トランジスタＤＴのゲート電極は第１基準電圧Ｖｒｅｆ１からしきい電圧Ｖｔｈを引いた値Ｖｒｅｆ１−Ｖｔｈで充電される。

駆動トランジスタＤＴのゲート電極の電位がＶｒｅｆ１−Ｖｔｈであって、ドレイン電極としての第２ノードＮ２の電位である低電位電源電圧Ｖｓｓよりも高いため、ソース−ゲート電圧Ｖｓｇがソース−ドレイン電圧Ｖｓｄよりも大きいので、駆動トランジスタＤＴは、ターンオンされ、飽和領域で動作する。

飽和領域で駆動トランジスタＤＴに流れる電流Ｉ＿ＯＬＥＤは、ソース−ゲート電圧Ｖｓｇからしきい電圧Ｖｔｈを引いた値の二乗に比例するが、下記数式１で表される。

数式１に示すように、駆動電流Ｉ＿ＯＬＥＤの関係式では駆動トランジスタＤＴのしきい電圧Ｖｔｈ成分が消去されるので、駆動トランジスタＤＴのしきい電圧が変わるとしても、しきい電圧を補償しながら、データラインを介して入力されるデータ電圧Ｖｄａｔａ（ｎ）に相応する電流でＯＬＥＤを発光させることができる。

図１１Ａ及び図１１Ｂはそれぞれ図１のピクセル回路と図４のピクセル回路で１水平期間に流れる電流の大きさを示すグラフである。

ＯＬＥＤは、流れる電流とこれにより発光する輝度とが比例関係を成すので、表示パネルにおいて同じ面積に同じ密度でピクセルが配置され、ピクセルを同じ輝度で発光させるとき、消費電力は同一になる。つまり、インパルス駆動方式で表1示パネルを駆動させるときに消費される電力は、他の方式で同じ輝度で駆動するときと同一になる。

例えば、図１のピクセル回路を解像度（１４４０×１４４０）の密度で３インチの面積に配置し、図２のようなグローバルシャッター方式によって１５０ｎｉｔで駆動するとき、１秒間の消費電力は約６５ｍＡである。このとき、垂直方向に１４４０水平ラインがあるので、図１１Ａのように１水平ラインのピクセルには１秒間６５ｍＡ／１４４０＝４５．１３ｕＡが持続的に流れる。

同様に、図３のピクセル回路を同じ密度と同じ面積で配置し、図４の駆動方式で駆動するとき、図１１Ｂのように１水平ラインには１ｓｅｃ／１４４０＝６９９ｕｓの間、瞬間的に６５ｍＡが流れる。

したがって、瞬間的に電流を流す能力が１４４０倍増加しなければならない。駆動トランジスタＤＴが生成する駆動電流はソース−ゲート電圧Ｖｓｇの二乗に比例するので、ソース−ゲート電圧Ｖｓｇを１１倍増加させれば、当該駆動電流で動作するＯＬＥＤが発光する輝度は、２の１１乗であって、２０４８倍増加する。

７Ｔ１Ｃ構造のモデルを基準に発光輝度を１５０ｎｉｔから３００ｎｉｔに増加させるとき、約０．３Ｖ程度のデータ電圧を増加させればよいので、データ電圧を３．３Ｖだけ増加させることにより、３００ｎｉｔの輝度を実現することができる。

明細書に記載された表示装置は、次のとおり説明できる。

一実施形態に係る表示装置は、複数のピクセルを備える表示パネル；データ電圧を複数のデータラインを介して供給することに同期して、表示パネルの各水平ラインのピクセルに接続される複数のゲートラインを介して第１水平ラインから最後の水平ラインまで順次スキャン信号を供給して表示パネルを駆動する駆動回路；及び表示パネルに動作電圧を供給する電源生成部を含んで構成されることを特徴とする。

各ピクセルは、ゲート電極がゲートラインに接続され、第１電極がデータラインに接続され、第２電極が第１ノードに接続される第１スイッチングトランジスタと、ゲート電極が基準ラインに接続されて電源生成部が供給する基準電圧の供給を受け、第１ノードに第１電極が接続され、第２電極が第２ノードに接続される駆動トランジスタと、アノード電極が第２ノードに接続され、カソード電極が、電源生成部が低電位電源電圧を供給する電源ラインに接続される発光素子と、を含んで構成できる。

一実施形態において、ピクセルは、ゲート電極が直前のピクセルラインにスキャン信号を供給するゲートラインに接続され、第１電極と第２電極がそれぞれ第２ノードと駆動トランジスタのゲート電極のうちのいずれか一方と他方に接続される第２スイッチングトランジスタをさらに含むことができる。

一実施形態において、基準電圧は低電位駆動電圧よりも電位が高くてもよい。

一実施形態において、基準電圧と駆動トランジスタのしきい電圧との和は低電位駆動電圧よりも電位が高くてもよい。

一実施形態において、電源生成部は、１フレームの中で、スキャン信号を順次供給するアクティブ期間を除いたブランク期間に、基準電圧として第２基準電圧を出力することができる。第２基準電圧は、アクティブ期間に基準電圧として出力される第１基準電圧よりも低電位駆動電圧からさらに遠く離れたレベルを有することができる。

一実施形態において、駆動回路は、低電位駆動電圧よりも高い電圧でデータ電圧をデータラインに印加することができる。

一実施形態において、ピクセルは、リセットラインに供給されるリセット信号に応じて第１ノードと駆動トランジスタのゲート電極とを接続する第２スイッチングトランジスタ、リセット信号に応じて第２ノードに基準電圧を供給する第３スイッチングトランジスタ、及び駆動トランジスタのゲート電極と基準ラインとの間に接続されるストレージキャパシタをさらに含むことができる。

一実施形態において、１フレームの中で、スキャン信号を順次供給するアクティブ期間を除いたブランク期間に、駆動トランジスタのしきい電圧をセンシングすることができる。

一実施形態において、駆動回路は、ブランク期間中の第１期間に、すべてのピクセルにターンオンレベルのスキャン信号とターンオンレベルのリセット信号を印加して第２ノードを基準電圧に初期化し、ブランク期間中の第１期間後の第２期間に、すべてのピクセルにターンオフレベルのスキャン信号とターンオンレベルのリセット信号を印加してストレージキャパシタに駆動トランジスタのしきい電圧を保存することができる。

一実施形態において、電源生成部は、ブランク期間に、電源ラインをフローティングさせ、アクティブ期間に基準電圧として出力する第１基準電圧よりも低電位駆動電圧からより遠く離れたレベルを有する第２基準電圧を基準電圧として出力することができる。

一実施形態において、駆動回路は、ブランク期間に複数のデータラインに第２基準電圧よりも低いデータ電圧を供給することができる。

このように、駆動トランジスタのゲート電極を固定し、スキャン信号のみで駆動トランジスタのソース電極にデータ電圧を印加して、インパルス駆動方式でデータ電圧の充電とＯＬＥＤの発光を同時に実現することにより、応答特性を向上させることができる。さらに、ピクセル構造を簡単にし、制御ラインの数を減らして単位面積あたり高い解像度を得ることができる。

以上説明した内容から、当業者であれば、本発明の技術思想を逸脱することなく様々な変更や修正が可能であることが分かるだろう。したがって、本発明の技術的範囲は、明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲によって定められるべきである。

上述したように、表示パネルに含まれるピクセル構造を単純にして単位面積あたり高い解像度を達成することができる。また、ピクセルをインパルス方式で駆動して応答特性を高めることができる。また、応答特性の良い表示パネルをＶＲ機器に適用してユーザのＶＲ酔いを軽減することができる。

Claims (11)

1. 複数のピクセルを備える表示パネルと、
   データ電圧を複数のデータラインを介して供給することに同期して、前記表示パネルの各水平ラインのピクセルに接続される複数のゲートラインを介して第１水平ラインから最後の水平ラインまで順次スキャン信号を供給して前記表示パネルを駆動する駆動回路と、
   前記表示パネルに動作電圧を供給する電源生成部と、を含み、
   各ピクセルは、
   ゲート電極が前記ゲートラインに接続され、第１電極が前記データラインに接続され、第２電極が第１ノードに接続される第１スイッチングトランジスタと、
   ゲート電極が基準ラインに接続され、電源生成部が供給する基準電圧の供給を受け、前記第１ノードに第１電極が接続され、第２電極が第２ノードに接続される駆動トランジスタと、
   アノード電極が前記第２ノードに接続され、カソード電極が、前記電源生成部が低電位駆動電圧を供給する電源ラインに接続される発光素子と、を含み、
   前記スキャン信号が順次供給されるアクティブ期間の間、前記基準電圧は固定値である、表示装置。
2. 前記ピクセルは、それぞれ、ゲート電極が、直前のピクセルラインにスキャン信号を供給するゲートラインに接続され、第１電極が前記第２ノード及び前記駆動トランジスタのゲート電極のうちのいずれか一方に接続され、第２電極が前記第２ノード及び前記駆動トランジスタのゲート電極のうちの他方に接続される第２スイッチングトランジスタをさらに含む、請求項１に記載の表示装置。
3. 前記基準電圧は、前記低電位駆動電圧よりも電位が高い、請求項１または２に記載の表示装置。
4. 前記基準電圧と前記駆動トランジスタのしきい電圧との和は前記低電位駆動電圧よりも電位が高い、請求項３に記載の表示装置。
5. 前記電源生成部は、１フレームの中で、前記アクティブ期間を除いたブランク期間に前記基準電圧として第２基準電圧を出力し、前記第２基準電圧は、前記アクティブ期間に前記基準電圧として出力される第１基準電圧よりも前記低電位駆動電圧からさらに遠く離れたレベルを有する、請求項１に記載の表示装置。
6. 前記駆動回路は、前記低電位駆動電圧よりも高い電圧で前記データ電圧を前記データラインに印加する、請求項１に記載の表示装置。
7. 前記ピクセルは、
   リセットラインに供給されるリセット信号に応じて前記第１ノードと前記駆動トランジスタのゲート電極とを接続する第２スイッチングトランジスタと、
   前記リセット信号に応じて前記第２ノードに前記基準電圧を供給する第３スイッチングトランジスタと、
   前記駆動トランジスタのゲート電極と前記基準ラインとの間に接続されるストレージキャパシタと、をさらに含む、請求項１に記載の表示装置。
8. １フレームの中で、前記スキャン信号を順次供給するアクティブ期間を除いたブランク期間に、前記駆動トランジスタのしきい電圧をセンシングする、請求項７に記載の表示装置。
9. 前記駆動回路は、前記ブランク期間における第１期間に、すべてのピクセルにターンオンレベルのスキャン信号とターンオンレベルのリセット信号を印加して前記第２ノードを前記基準電圧に初期化し、前記ブランク期間における前記第１期間後の第２期間に、すべてのピクセルにターンオフレベルのスキャン信号と前記ターンオンレベルのリセット信号を印加して前記ストレージキャパシタに前記駆動トランジスタのしきい電圧を保存する、請求項８に記載の表示装置。
10. 前記電源生成部は、前記ブランク期間に、前記電源ラインをフローティングさせ、前記アクティブ期間に前記基準電圧として出力する第１基準電圧よりも前記低電位駆動電圧からさらに遠く離れたレベルを有する第２基準電圧を前記基準電圧として出力する、請求項９に記載の表示装置。
11. 前記駆動回路は、前記ブランク期間に、前記複数のデータラインに前記第２基準電圧よりも低いデータ電圧を供給する、請求項１０に記載の表示装置。

Images