JP6919133B2 - 複数遮蔽トレンチゲートfet - Google Patents
複数遮蔽トレンチゲートfet Download PDFInfo
- Publication number
- JP6919133B2 JP6919133B2 JP2017558391A JP2017558391A JP6919133B2 JP 6919133 B2 JP6919133 B2 JP 6919133B2 JP 2017558391 A JP2017558391 A JP 2017558391A JP 2017558391 A JP2017558391 A JP 2017558391A JP 6919133 B2 JP6919133 B2 JP 6919133B2
- Authority
- JP
- Japan
- Prior art keywords
- field plate
- plate segment
- trench
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 156
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 94
- 239000004065 semiconductor Substances 0.000 claims description 91
- 238000000034 method Methods 0.000 claims description 63
- 239000000377 silicon dioxide Substances 0.000 claims description 47
- 235000012239 silicon dioxide Nutrition 0.000 claims description 47
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- 229920005591 polysilicon Polymers 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 22
- 239000003989 dielectric material Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 description 38
- 239000002019 doping agent Substances 0.000 description 14
- 238000005530 etching Methods 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 230000005684 electric field Effects 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000004886 process control Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- OEYIOHPDSNJKLS-UHFFFAOYSA-N choline Chemical compound C[N+](C)(C)CCO OEYIOHPDSNJKLS-UHFFFAOYSA-N 0.000 description 1
- 229960001231 choline Drugs 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Appels, et al. "Thin layer High Voltage Device" Philips J, Res. 351-13, 1980
Claims (14)
- 半導体デバイスを形成する方法であって、
半導体材料を含む基板を提供することと、
前記基板において縦型MOSトランジスタのドレイン領域を形成することと、
前記ドレイン領域の上方の前記半導体材料において前記縦型MOSトランジスタの縦型ドリフト領域を形成することと、
前記縦型ドリフト領域においてトレンチを形成することと、
前記基板に接する前記トレンチにおいて誘電体ライナーを形成することと、
前記誘電体ライナー上の前記トレンチにおいて下部フィールドプレートセグメントを形成することと、
前記下部フィールドプレートセグメントの上方の前記誘電体ライナーの少なくとも一部を除去することと、
前記下部フィールドプレートセグメントの上方の前記トレンチにおいて上部フィールドプレートセグメントを形成することであって、前記上部フィールドプレートセグメントと前記基板との間の誘電体材料が、前記上部フィールドプレートセグメントと前記基板との間に前記誘電体ライナーを提供し、前記下部フィールドプレートセグメントと前記基板との間の前記トレンチの側壁上に配置される前記誘電体ライナーが、前記上部フィールドプレートセグメントと前記基板との間の前記トレンチの前記側壁上に配置される前記誘電体ライナーより厚い、前記上部フィールドプレートセグメントを形成することと、
前記上部フィールドプレートセグメントの上方の前記トレンチから前記誘電体ライナーを除去することと、
前記上部フィールドプレートセグメントの上方の前記トレンチにおいて前記基板に接する、前記縦型MOSトランジスタのゲート誘電体層であって、前記上部フィールドプレートセグメントと前記基板との間の前記誘電体ライナーより薄い、前記ゲート誘電体層を形成することと、
前記ゲート誘電体層に接触する前記トレンチにおいて前記縦型MOSトランジスタのトレンチゲートを形成することと、
前記縦型ドリフト領域の上方の前記ゲート誘電体層に接する前記基板において前記縦型MOSトランジスタのボディを形成することと、
前記上部フィールドプレートセグメントに電気的に結合されて前記上部フィールドプレートセグメントにバイアス電圧を印加するためのフィールドプレートコンタクトを前記基板上に形成することと、
を含む、方法。 - 請求項1に記載の方法であって、
前記トレンチにおいて誘電体ライナーを形成することが、前記基板に接する前記トレンチにおいて熱酸化物層を形成することと、前記下部フィールドプレートセグメントが第1の堆積2酸化ケイ素層上にあるように、前記トレンチにおいて前記熱酸化物層上に前記第1の堆積2酸化ケイ素層を形成することとを含む、方法。 - 請求項2に記載の方法であって、
前記下部フィールドプレートセグメントの上方の前記誘電体ライナーの少なくとも一部を除去することが、前記下部フィールドプレートセグメントの上方の適所において前記熱酸化物層の大部分を残して、前記下部フィールドプレートセグメントの上方の前記第1の堆積2酸化ケイ素層の少なくとも一部を除去すること含み、
前記上部フィールドプレートセグメントと前記基板との間の残余熱酸化物層が、前記上部フィールドプレートセグメントと前記基板との間の前記トレンチの前記側壁上に前記誘電体ライナーの少なくとも一部を提供する、方法。 - 請求項3に記載の方法であって、
前記基板から前記上部フィールドプレートセグメントを分離する前記トレンチの前記側壁上の前記誘電体ライナーが、第2の堆積2酸化ケイ素層を含むように、前記第1の堆積2酸化ケイ素層を除去した後で、前記上部フィールドプレートセグメントを形成する前に、前記下部フィールドプレートセグメントの上方の前記残余熱酸化物層上に前記第2の堆積2酸化ケイ素層を形成することを更に含む、方法。 - 請求項4に記載の方法であって、
前記上部フィールドプレートセグメントが前記下部フィールドプレートセグメントに接触するように、前記上部フィールドプレートセグメントを形成する前に、前記下部フィールドプレートセグメント上の前記第2の堆積2酸化ケイ素層を除去することを更に含む、方法。 - 請求項4に記載の方法であって、
前記上部フィールドプレートセグメントが前記下部フィールドプレートセグメントから電気的に隔離されるように、前記上部フィールドプレートセグメントが、前記下部フィールドプレートセグメント上の前記第2の堆積2酸化ケイ素層の一部上に形成される、方法。 - 請求項3に記載の方法であって、
前記下部フィールドプレートセグメントの上方の前記残余熱酸化物層が、前記基板から前記上部フィールドプレートセグメントを分離する前記トレンチの前記側壁上に前記誘電体ライナーを提供するように、前記上部フィールドプレートセグメントが、前記下部フィールドプレートセグメントの上方の前記残余熱酸化物層上に形成される、方法。 - 請求項1に記載の方法であって、
前記下部フィールドプレートセグメントの上方の前記誘電体ライナーの少なくとも一部を除去することが、前記下部フィールドプレートセグメントの上方の前記誘電体ライナーの実質的に全てを除去することを含み、
前記方法が、
熱酸化物層が、前記上部フィールドプレートセグメントと前記基板との間の前記トレンチの前記側壁上の前記誘電体ライナーの少なくとも一部を提供するように、前記下部フィールドプレートセグメントを形成した後に前記下部フィールドプレートセグメントの上方の前記基板に接する前記トレンチにおいて前記熱酸化物層を形成することを更に含む、方法。 - 請求項1に記載の方法であって、
前記上部フィールドプレートセグメントが前記下部フィールドプレートセグメントから電気的に隔離されるように、前記上部フィールドプレートセグメントが、前記下部フィールドプレートセグメント上の誘電体材料の上に形成される、方法。 - 請求項1に記載の方法であって、
前記トレンチゲートが前記上部フィールドプレートセグメントから電気的に隔離されるように、前記トレンチゲートが、前記上部フィールドプレートセグメント上の前記ゲート誘電体層の一部上に形成される、方法。 - 請求項1に記載の方法であって、
前記下部フィールドプレートセグメントを形成することが、
前記トレンチ内と前記基板の頂部表面の上とにポリシリコンの層を形成することと、
前記下部フィールドプレートセグメントを提供するように前記トレンチにおいて前記ポリシリコンの層の一部を残して、前記基板の前記頂部表面の上と前記トレンチの一部とから、前記ポリシリコンの層を除去することと、
を含む、方法。 - 半導体デバイスを形成する方法であって、
半導体材料を含む基板を提供することと、
前記基板において縦型MOSトランジスタのドレイン領域を形成することと、
前記ドレイン領域の上方の前記半導体材料において前記縦型MOSトランジスタの縦型ドリフト領域を形成することと、
前記縦型ドリフト領域においてトレンチを形成することと、
前記基板に接する前記トレンチにおいて誘電体ライナーを形成することと、
前記誘電体ライナー上の前記トレンチにおいて下部フィールドプレートセグメントを形成することと、
前記下部フィールドプレートセグメントの上方の前記誘電体ライナーの少なくとも一部を除去することと、
前記下部フィールドプレートセグメントの上方の前記トレンチにおいて上部フィールドプレートセグメントを形成することであって、前記上部フィールドプレートセグメントと前記基板との間の誘電体材料が、前記上部フィールドプレートセグメントと前記基板との間に前記誘電体ライナーを提供し、前記下部フィールドプレートセグメントと前記基板との間の前記トレンチの側壁上に配置される前記誘電体ライナーが、前記上部フィールドプレートセグメントと前記基板との間の前記トレンチの前記側壁上に配置される前記誘電体ライナーより厚い、前記上部フィールドプレートセグメントを形成することと、
前記上部フィールドプレートセグメントの上方の前記トレンチから前記誘電体ライナーを除去することと、
前記上部フィールドプレートセグメントの上方の前記トレンチにおいて前記基板に接する、前記縦型MOSトランジスタのゲート誘電体層であって、前記上部フィールドプレートセグメントと前記基板との間の前記誘電体ライナーより薄い、前記ゲート誘電体層を形成することと、
前記ゲート誘電体層に接触する前記トレンチにおいて前記縦型MOSトランジスタのトレンチゲートを形成することと、
前記縦型ドリフト領域の上方の前記ゲート誘電体層に接する前記基板において前記縦型MOSトランジスタのボディを形成することと、
を含み、
前記上部フィールドプレートセグメントが前記下部フィールドプレートセグメントに接触するように、前記上部フィールドプレートセグメントを形成する前に、前記下部フィールドプレートセグメント上の誘電体材料を除去することを更に含む、方法。 - 半導体デバイスを形成する方法であって、
半導体材料を含む基板を提供することと、
前記基板において縦型MOSトランジスタのドレイン領域を形成することと、
前記ドレイン領域の上方の前記半導体材料において前記縦型MOSトランジスタの縦型ドリフト領域を形成することと、
前記縦型ドリフト領域においてトレンチを形成することと、
前記基板に接する前記トレンチにおいて誘電体ライナーを形成することと、
前記誘電体ライナー上の前記トレンチにおいて下部フィールドプレートセグメントを形成することと、
前記下部フィールドプレートセグメントの上方の前記誘電体ライナーの少なくとも一部を除去することと、
前記下部フィールドプレートセグメントの上方の前記トレンチにおいて上部フィールドプレートセグメントを形成することであって、前記上部フィールドプレートセグメントと前記基板との間の誘電体材料が、前記上部フィールドプレートセグメントと前記基板との間に前記誘電体ライナーを提供し、前記下部フィールドプレートセグメントと前記基板との間の前記トレンチの側壁上に配置される前記誘電体ライナーが、前記上部フィールドプレートセグメントと前記基板との間の前記トレンチの前記側壁上に配置される前記誘電体ライナーより厚い、前記上部フィールドプレートセグメントを形成することと、
前記上部フィールドプレートセグメントの上方の前記トレンチから前記誘電体ライナーを除去することと、
前記上部フィールドプレートセグメントの上方の前記トレンチにおいて前記基板に接する、前記縦型MOSトランジスタのゲート誘電体層であって、前記上部フィールドプレートセグメントと前記基板との間の前記誘電体ライナーより薄い、前記ゲート誘電体層を形成することと、
前記ゲート誘電体層に接触する前記トレンチにおいて前記縦型MOSトランジスタのトレンチゲートを形成することと、
前記縦型ドリフト領域の上方の前記ゲート誘電体層に接する前記基板において前記縦型MOSトランジスタのボディを形成することと、
を含み、
前記トレンチゲートが前記上部フィールドプレートセグメントに接触するように、前記トレンチゲートを形成する前に、前記上部フィールドプレートセグメント上の前記ゲート誘電体層を除去することを更に含む、方法。 - 半導体デバイスを形成する方法であって、
半導体材料を含む基板を提供することと、
前記基板において縦型MOSトランジスタのドレイン領域を形成することと、
前記ドレイン領域の上方の前記半導体材料において前記縦型MOSトランジスタの縦型ドリフト領域を形成することと、
前記縦型ドリフト領域においてトレンチを形成することと、
前記基板に接する前記トレンチにおいて熱酸化物層を形成することと、
前記熱酸化物層上の前記トレンチにおいて第1の堆積2酸化ケイ素層を形成することと、
前記トレンチにおいて前記第1の堆積2酸化ケイ素層上に下部フィールドプレートセグメントを形成することであって、前記熱酸化物層と前記第1の堆積2酸化ケイ素層との組合せが、前記基板から前記下部フィールドプレートセグメントを分離する前記トレンチの側壁上の誘電体ライナーを提供する、前記下部フィールドプレートセグメントを形成することと、
前記下部フィールドプレートセグメントの上方の適所における前記熱酸化物層の大部分を残して、前記下部フィールドプレートセグメントの上方の前記第1の堆積2酸化ケイ素層の少なくとも一部を除去することと、
前記下部フィールドプレートセグメントの上方の前記トレンチにおいて上部フィールドプレートセグメントを形成することであって、前記上部フィールドプレートセグメントと前記基板との間の残余熱酸化物層が、前記上部フィールドプレートセグメントと前記基板との間の前記トレンチの前記側壁上の前記誘電体ライナーの少なくとも一部を提供し、前記下部フィールドプレートセグメントと前記基板との間の前記トレンチの前記側壁上に配置される前記誘電体ライナーが、前記上部フィールドプレートセグメントと前記基板との間の前記トレンチの前記側壁上に配置される前記誘電体ライナーより厚い、前記上部フィールドプレートセグメントを形成することと、
前記上部フィールドプレートセグメントの上方の前記トレンチから前記熱酸化物層を除去することと、
前記上部フィールドプレートセグメントの上方の前記トレンチにおいて前記基板に接する前記縦型MOSトランジスタのゲート誘電体層を形成することであって、前記上部フィールドプレートセグメントと前記基板との間の前記トレンチの前記側壁上の前記誘電体ライナーより薄い前記ゲート誘電体層を形成することと、
前記ゲート誘電体層に接触する前記トレンチにおいて前記縦型MOSトランジスタのトレンチゲートを形成することと、
前記縦型ドリフト領域の上方の記ゲート誘電体層に接する前記基板において前記縦型MOSトランジスタのボディを形成することと、
前記上部フィールドプレートセグメントに電気的に結合されて前記上部フィールドプレートセグメントにバイアス電圧を印加するためのフィールドプレートコンタクトを前記基板上に形成することと、
を含む、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/706,927 | 2015-05-07 | ||
US14/706,927 US9299830B1 (en) | 2015-05-07 | 2015-05-07 | Multiple shielding trench gate fet |
PCT/US2016/031517 WO2016179598A1 (en) | 2015-05-07 | 2016-05-09 | Multiple shielding trench gate fet |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021009477A Division JP7279277B2 (ja) | 2015-05-07 | 2021-01-25 | 複数遮蔽トレンチゲートfet |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018515927A JP2018515927A (ja) | 2018-06-14 |
JP2018515927A5 JP2018515927A5 (ja) | 2019-06-06 |
JP6919133B2 true JP6919133B2 (ja) | 2021-08-18 |
Family
ID=55537580
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017558391A Active JP6919133B2 (ja) | 2015-05-07 | 2016-05-09 | 複数遮蔽トレンチゲートfet |
JP2021009477A Active JP7279277B2 (ja) | 2015-05-07 | 2021-01-25 | 複数遮蔽トレンチゲートfet |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021009477A Active JP7279277B2 (ja) | 2015-05-07 | 2021-01-25 | 複数遮蔽トレンチゲートfet |
Country Status (4)
Country | Link |
---|---|
US (3) | US9299830B1 (ja) |
JP (2) | JP6919133B2 (ja) |
CN (1) | CN107710418B (ja) |
WO (1) | WO2016179598A1 (ja) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9257274B2 (en) | 2010-04-15 | 2016-02-09 | Lam Research Corporation | Gapfill of variable aspect ratio features with a composite PEALD and PECVD method |
US9997357B2 (en) | 2010-04-15 | 2018-06-12 | Lam Research Corporation | Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors |
US9685608B2 (en) * | 2012-04-13 | 2017-06-20 | Crossbar, Inc. | Reduced diffusion in metal electrode for two-terminal memory |
JP6538300B2 (ja) | 2012-11-08 | 2019-07-03 | ノベラス・システムズ・インコーポレーテッドNovellus Systems Incorporated | 感受性基材上にフィルムを蒸着するための方法 |
US9564312B2 (en) | 2014-11-24 | 2017-02-07 | Lam Research Corporation | Selective inhibition in atomic layer deposition of silicon-containing films |
US10566187B2 (en) | 2015-03-20 | 2020-02-18 | Lam Research Corporation | Ultrathin atomic layer deposition film accuracy thickness control |
TWI599041B (zh) * | 2015-11-23 | 2017-09-11 | 節能元件控股有限公司 | 具有底部閘極之金氧半場效電晶體功率元件及其製作方法 |
US9773643B1 (en) | 2016-06-30 | 2017-09-26 | Lam Research Corporation | Apparatus and method for deposition and etch in gap fill |
US10062563B2 (en) * | 2016-07-01 | 2018-08-28 | Lam Research Corporation | Selective atomic layer deposition with post-dose treatment |
CN106847880B (zh) * | 2017-01-23 | 2019-11-26 | 矽力杰半导体技术(杭州)有限公司 | 一种半导体器件及其制备方法 |
DE102018104944A1 (de) * | 2017-06-30 | 2019-01-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleiter-Bauelement mit einer Auskleidungsschicht mit einem konfigurierten Profil und Verfahren zu dessen Herstellung |
CN107871787B (zh) | 2017-10-11 | 2021-10-12 | 矽力杰半导体技术(杭州)有限公司 | 一种制造沟槽mosfet的方法 |
EP3474314A1 (en) * | 2017-10-20 | 2019-04-24 | Infineon Technologies Austria AG | Semiconductor device and method for manufacturing a semiconductor method |
CN109887989A (zh) * | 2017-12-06 | 2019-06-14 | 深圳尚阳通科技有限公司 | 一种屏蔽栅功率器件及制造方法 |
CN109935625A (zh) * | 2017-12-15 | 2019-06-25 | 深圳尚阳通科技有限公司 | 一种肖特基二极管器件及制造方法 |
WO2019178765A1 (en) | 2018-03-21 | 2019-09-26 | Texas Instruments Incorporated | Semiconductor device having polysilicon field plate for power mosfets |
CN108400094B (zh) * | 2018-04-19 | 2020-12-25 | 济南安海半导体有限公司 | 屏蔽栅场效应晶体管及其制造方法(锤形) |
CN108598165B (zh) * | 2018-04-19 | 2020-12-25 | 济南安海半导体有限公司 | 屏蔽栅场效应晶体管及其制造方法(柱形) |
CN108389837B (zh) * | 2018-05-08 | 2023-06-30 | 长鑫存储技术有限公司 | 晶体管结构、存储器结构及其制备方法 |
CN109119468B (zh) * | 2018-08-29 | 2021-11-23 | 电子科技大学 | 一种屏蔽栅dmos器件 |
EP3624201B1 (en) * | 2018-09-17 | 2022-11-02 | Infineon Technologies Austria AG | Transistor device |
US10770584B2 (en) | 2018-11-09 | 2020-09-08 | Texas Instruments Incorporated | Drain extended transistor with trench gate |
US11177253B2 (en) | 2018-11-09 | 2021-11-16 | Texas Instruments Incorporated | Transistor with integrated capacitor |
US11658241B2 (en) * | 2018-12-31 | 2023-05-23 | Texas Instruments Incorporated | Vertical trench gate MOSFET with integrated Schottky diode |
WO2020198910A1 (en) * | 2019-03-29 | 2020-10-08 | Texas Instruments Incorporated | Trench shield isolation layer |
CN110047759A (zh) * | 2019-04-28 | 2019-07-23 | 矽力杰半导体技术(杭州)有限公司 | 沟槽型mosfet器件制造方法 |
SG11202111962QA (en) | 2019-05-01 | 2021-11-29 | Lam Res Corp | Modulated atomic layer deposition |
CN110047935B (zh) * | 2019-05-09 | 2021-04-27 | 中国科学院微电子研究所 | 一种双***栅功率mosfet器件及其制备方法 |
US11217690B2 (en) * | 2019-09-16 | 2022-01-04 | Infineon Technologies Austria Ag | Trench field electrode termination structure for transistor devices |
CN112652652A (zh) * | 2019-10-12 | 2021-04-13 | 华润微电子(重庆)有限公司 | 沟槽型场效应晶体管结构及其制备方法 |
CN110739347B (zh) * | 2019-10-21 | 2023-10-20 | 上海华虹宏力半导体制造有限公司 | 沟槽栅半导体器件及其制造方法 |
JP7387501B2 (ja) | 2020-03-18 | 2023-11-28 | 株式会社東芝 | 半導体装置およびその制御方法 |
US11393907B2 (en) | 2020-08-12 | 2022-07-19 | Infineon Technologies Austria Ag | Transistor device with buried field electrode connection |
WO2022032566A1 (en) | 2020-08-13 | 2022-02-17 | Texas Instruments Incorporated | Semiconductor device including lateral insulator |
CN112133627B (zh) * | 2020-09-29 | 2022-06-17 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型器件的工艺方法 |
CN112309853A (zh) * | 2020-11-12 | 2021-02-02 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅极沟槽结构的制备方法 |
US11538925B2 (en) * | 2020-12-11 | 2022-12-27 | Applied Materials, Inc. | Ion implantation to form step-oxide trench MOSFET |
US20220223731A1 (en) * | 2021-01-13 | 2022-07-14 | Texas Instruments Incorporated | Vertical trench gate fet with split gate |
JP2022111450A (ja) * | 2021-01-20 | 2022-08-01 | 株式会社東芝 | 半導体装置 |
CN116093146B (zh) * | 2023-04-11 | 2024-02-20 | 江苏应能微电子股份有限公司 | 一种分段式分离栅sgt mosfet结构 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4073176B2 (ja) * | 2001-04-02 | 2008-04-09 | 新電元工業株式会社 | 半導体装置およびその製造方法 |
JP4421144B2 (ja) * | 2001-06-29 | 2010-02-24 | 株式会社東芝 | 半導体装置 |
CN103199017B (zh) * | 2003-12-30 | 2016-08-03 | 飞兆半导体公司 | 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法 |
US8097915B2 (en) | 2005-05-31 | 2012-01-17 | Qimonda Ag | Semiconductor memory device |
DE102005041285B4 (de) * | 2005-08-31 | 2009-06-25 | Infineon Technologies Ag | Grabenstrukturhalbleitereinrichtung und Verfahren zu deren Herstellung |
DE102005041358B4 (de) * | 2005-08-31 | 2012-01-19 | Infineon Technologies Austria Ag | Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung |
JP4728210B2 (ja) * | 2006-12-12 | 2011-07-20 | Okiセミコンダクタ株式会社 | 高耐圧縦型mosトランジスタ |
CN101641763B (zh) | 2007-01-09 | 2012-07-04 | 威力半导体有限公司 | 半导体器件及其制造方法 |
US8097916B2 (en) * | 2007-07-23 | 2012-01-17 | Infineon Technologies Austria Ag | Method for insulating a semiconducting material in a trench from a substrate |
US8497549B2 (en) * | 2007-08-21 | 2013-07-30 | Fairchild Semiconductor Corporation | Method and structure for shielded gate trench FET |
US8039877B2 (en) * | 2008-09-09 | 2011-10-18 | Fairchild Semiconductor Corporation | (110)-oriented p-channel trench MOSFET having high-K gate dielectric |
JP5195357B2 (ja) * | 2008-12-01 | 2013-05-08 | トヨタ自動車株式会社 | 半導体装置 |
US8304829B2 (en) * | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US8187939B2 (en) * | 2009-09-23 | 2012-05-29 | Alpha & Omega Semiconductor Incorporated | Direct contact in trench with three-mask shield gate process |
US8198678B2 (en) * | 2009-12-09 | 2012-06-12 | Infineon Technologies Austria Ag | Semiconductor device with improved on-resistance |
WO2011087994A2 (en) * | 2010-01-12 | 2011-07-21 | Maxpower Semiconductor Inc. | Devices, components and methods combining trench field plates with immobile electrostatic charge |
US8786012B2 (en) * | 2010-07-26 | 2014-07-22 | Infineon Technologies Austria Ag | Power semiconductor device and a method for forming a semiconductor device |
US8466513B2 (en) * | 2011-06-13 | 2013-06-18 | Semiconductor Components Industries, Llc | Semiconductor device with enhanced mobility and method |
US8889532B2 (en) * | 2011-06-27 | 2014-11-18 | Semiconductor Components Industries, Llc | Method of making an insulated gate semiconductor device and structure |
US8697560B2 (en) * | 2012-02-24 | 2014-04-15 | Semiconductor Components Industries, Llc | Process of forming an electronic device including a trench and a conductive structure therein |
US8836024B2 (en) * | 2012-03-20 | 2014-09-16 | Semiconductor Components Industries, Llc | Electronic device including a trench and a conductive structure therein having a contact within a Schottky region and a process of forming the same |
JP2013258327A (ja) * | 2012-06-13 | 2013-12-26 | Toshiba Corp | 半導体装置及びその製造方法 |
US8748976B1 (en) * | 2013-03-06 | 2014-06-10 | Texas Instruments Incorporated | Dual RESURF trench field plate in vertical MOSFET |
US9018700B2 (en) * | 2013-03-14 | 2015-04-28 | Fairchild Semiconductor Corporation | Direct-drain trench FET with source and drain isolation |
KR101934893B1 (ko) * | 2013-03-27 | 2019-01-03 | 삼성전자 주식회사 | 그루브 소스 컨택 영역을 가진 반도체 소자의 제조 방법 |
KR101828495B1 (ko) * | 2013-03-27 | 2018-02-12 | 삼성전자주식회사 | 평탄한 소스 전극을 가진 반도체 소자 |
US9450082B2 (en) * | 2014-06-09 | 2016-09-20 | Texas Instruments Incorporated | Integrated termination for multiple trench field plate |
-
2015
- 2015-05-07 US US14/706,927 patent/US9299830B1/en active Active
-
2016
- 2016-02-22 US US15/049,209 patent/US9711639B2/en active Active
- 2016-05-09 CN CN201680033538.XA patent/CN107710418B/zh active Active
- 2016-05-09 WO PCT/US2016/031517 patent/WO2016179598A1/en active Application Filing
- 2016-05-09 JP JP2017558391A patent/JP6919133B2/ja active Active
-
2017
- 2017-06-14 US US15/622,869 patent/US10541326B2/en active Active
-
2021
- 2021-01-25 JP JP2021009477A patent/JP7279277B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US9711639B2 (en) | 2017-07-18 |
CN107710418A (zh) | 2018-02-16 |
JP2021073713A (ja) | 2021-05-13 |
JP7279277B2 (ja) | 2023-05-23 |
WO2016179598A1 (en) | 2016-11-10 |
US10541326B2 (en) | 2020-01-21 |
US20170288052A1 (en) | 2017-10-05 |
CN107710418B (zh) | 2021-08-10 |
US9299830B1 (en) | 2016-03-29 |
JP2018515927A (ja) | 2018-06-14 |
US20160329423A1 (en) | 2016-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6919133B2 (ja) | 複数遮蔽トレンチゲートfet | |
US9153666B1 (en) | LDMOS with corrugated drift region | |
US8748976B1 (en) | Dual RESURF trench field plate in vertical MOSFET | |
CN108475678B (zh) | 自对准到具有侧壁电介质的场释放氧化物的漂移区注入 | |
US7078296B2 (en) | Self-aligned trench MOSFETs and methods for making the same | |
JP6492068B2 (ja) | インテグレートされたパワー技術における垂直トレンチmosfetデバイス | |
US8809163B2 (en) | Fabricating method of trench-gate metal oxide semiconductor device | |
JP5896919B2 (ja) | BiCMOSプロセス技術における高電圧SCRMOS | |
US11189721B2 (en) | Trench gate trench field plate vertical MOSFET | |
US20140220761A1 (en) | Reduction of polysilicon residue in a trench for polysilicon trench filling processes | |
CN108428743B (zh) | 金属/多晶硅栅极沟槽功率mosfet及其形成方法 | |
CN111771286A (zh) | 具有用于功率mosfet的多晶硅场板的半导体器件 | |
US9105495B2 (en) | Semiconductor device and related fabrication methods | |
JP5743246B2 (ja) | 半導体装置及び関連する製造方法 | |
JP2009224495A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
KR100836766B1 (ko) | 고전압 반도체 소자의 제조방법 및 이를 이용한 고전압반도체 소자 | |
JP5266738B2 (ja) | トレンチゲート型半導体装置の製造方法 | |
JP2010034147A (ja) | 絶縁ゲート型半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20171107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190424 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200826 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20201125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210125 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20210218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210623 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210625 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6919133 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |