JP2018515927A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2018515927A5 JP2018515927A5 JP2017558391A JP2017558391A JP2018515927A5 JP 2018515927 A5 JP2018515927 A5 JP 2018515927A5 JP 2017558391 A JP2017558391 A JP 2017558391A JP 2017558391 A JP2017558391 A JP 2017558391A JP 2018515927 A5 JP2018515927 A5 JP 2018515927A5
- Authority
- JP
- Japan
- Prior art keywords
- field plate
- trench
- substrate
- segment
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims 44
- 239000004065 semiconductor Substances 0.000 claims 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 26
- 235000012239 silicon dioxide Nutrition 0.000 claims 13
- 239000000377 silicon dioxide Substances 0.000 claims 13
- 239000000463 material Substances 0.000 claims 7
- 229910044991 metal oxide Inorganic materials 0.000 claims 7
- 150000004706 metal oxides Chemical class 0.000 claims 7
- 210000000746 body regions Anatomy 0.000 claims 5
- 238000002955 isolation Methods 0.000 claims 4
- 239000003989 dielectric material Substances 0.000 claims 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 3
- 229920005591 polysilicon Polymers 0.000 claims 3
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
Claims (30)
- 半導体デバイスであって、
半導体材料を含む基板と、
前記基板の前記半導体材料において配置される、縦型金属酸化物半導体(MOS)トランジスタのドレイン領域と、
前記ドレイン領域の上方の前記半導体材料において配置される、前記縦型MOSトランジスタの縦型ドリフト領域と、
前記縦型ドリフト領域における前記基板において配置されるトレンチと、
前記トレンチにおいて配置される誘電体ライナーと、
前記誘電体ライナーの上方の前記トレンチにおいて配置される、前記縦型MOSトランジスタのゲート誘電体層と、
前記ゲート誘電体層に接触する前記トレンチにおいて配置される、前記縦型MOSトランジスタのトレンチゲートと、
前記垂直ドリフト領域の上方の前記基板において配置される、前記縦型MOSトランジスタのボディと、
前記トレンチにおいて配置され、前記誘電体ライナーによって前記基板から分離される、複数のフィールドプレートセグメントであって、
前記トレンチの底部における下部フィールドプレートセグメントと、
前記下部フィールドプレートセグメントの上方で前記トレンチゲートの下方に配置される、上部フィールドプレートセグメントと、
を含む、前記複数のフィールドプレートセグメントと、
を含み、
前記下部フィールドプレートセグメントと前記基板との間の前記トレンチの側壁上に配置される前記誘電体ライナーが、前記上部フィールドプレートセグメントと前記基板との間の前記トレンチの前記側壁上に配置される前記誘電体ライナーより厚く、前記上部フィールドプレートセグメントと前記基板との間の前記トレンチの前記側壁上に配置される前記誘電体ライナーが、前記トレンチゲートと前記基板との間の前記トレンチの前記側壁上に配置される前記ゲート誘電体層より厚い、半導体デバイス。 - 請求項1に記載の半導体デバイスであって、
前記上部フィールドプレートセグメントが、前記トレンチゲートと前記上部フィールドプレートセグメントとの間に配置される誘電体隔離層によって、前記トレンチにおける前記トレンチゲートから電気的に隔離される、半導体デバイス。 - 請求項1に記載の半導体デバイスであって、
前記上部フィールドプレートセグメントが、前記トレンチにおける前記トレンチゲートに接続される、半導体デバイス。 - 請求項1に記載の半導体デバイスであって、
前記上部フィールドプレートセグメントが、前記下部フィールドプレートセグメントから電気的に隔離される、半導体デバイス。 - 請求項1に記載の半導体デバイスであって、
前記上部フィールドプレートセグメントが、前記下部フィールドプレートセグメントに接続される、半導体デバイス。 - 請求項1に記載の半導体デバイスであって、
前記複数のフィールドプレートセグメントが、
前記上部フィールドプレートセグメントと前記下部フィールドプレートセグメントとの間に配置される中間フィールドプレートセグメントを更に含み、
前記基板から前記下部フィールドプレートセグメントを分離する前記誘電体ライナーが、前記基板から前記中間フィールドプレートセグメントを分離する前記誘電体ライナーより厚く、
前記基板から前記中間フィールドプレートセグメントを分離する前記誘電体ライナーが、前記基板から前記上部フィールドプレートセグメントを分離する前記誘電体ライナーより厚い、半導体デバイス。 - 半導体デバイスを形成する方法であって、
半導体材料を含む基板を提供することと、
前記基板において縦型MOSトランジスタのドレイン領域を形成することと、
前記ドレイン領域の上方の前記半導体材料において前記縦型MOSトランジスタの縦型ドリフト領域を形成することと、
前記縦型ドリフト領域においてトレンチを形成することと、
前記基板に接する前記トレンチにおいて誘電体ライナーを形成することと、
前記誘電体ライナー上の前記トレンチにおいて下部フィールドプレートセグメントを形成することと、
前記下部フィールドプレートセグメントの上方の前記誘電体ライナーの少なくとも一部を除去することと、
前記下部フィールドプレートセグメントの上方の前記トレンチにおいて上部フィールドプレートセグメントを形成することであって、前記上部フィールドプレートセグメントと前記基板との間の誘電体材料が、前記上部フィールドプレートセグメントと前記基板との間に前記誘電体ライナーを提供し、前記下部フィールドプレートセグメントと前記基板との間の前記トレンチの側壁上に配置される前記誘電体ライナーが、前記上部フィールドプレートセグメントと前記基板との間の前記トレンチの前記側壁上に配置される前記誘電体ライナーより厚い、前記上部フィールドプレートセグメントを形成することと、
前記上部フィールドプレートセグメントの上方の前記トレンチから前記誘電体ライナーを除去することと、
前記上部フィールドプレートセグメントの上方の前記トレンチにおいて前記基板に接する、前記縦型MOSトランジスタのゲート誘電体層であって、前記上部フィールドプレートセグメントと前記基板との間の前記誘電体ライナーより薄い、前記ゲート誘電体層を形成することと、
前記ゲート誘電体層に接触する前記トレンチにおいて前記縦型MOSトランジスタのトレンチゲートを形成することと、
前記縦型ドリフト領域の上方の前記ゲート誘電体層に接する前記基板において前記縦型MOSトランジスタのボディを形成することと、
を含む、方法。 - 請求項7に記載の方法であって、
前記トレンチにおいて誘電体ライナーを形成することが、前記下部フィールドプレートセグメントが前記第1の堆積シリコン上にあるように、前記基板に接する前記トレンチにおいて熱酸化物層を形成することと、前記熱酸化物層上の前記トレンチにおいて第1の堆積2酸化ケイ素層を形成することとを含む、方法。 - 請求項8に記載の方法であって、
前記下部フィールドプレートセグメントの上方の前記誘電体ライナーの少なくとも一部を除去することが、前記下部フィールドプレートセグメントの上方の適所において前記熱酸化物層の大部分を残して、前記下部フィールドプレートセグメントの上方の前記第1の堆積2酸化ケイ素層の少なくとも一部を除去すること含み、
前記上部フィールドプレートセグメントと前記基板との間の残余熱酸化物層が、前記上部フィールドプレートセグメントと前記基板との間の前記トレンチの前記側壁上に前記誘電体ライナーの少なくとも一部を提供する、方法。 - 請求項9に記載の方法であって、
前記基板から前記上部フィールドプレートセグメントを分離する前記トレンチの前記側壁上の前記誘電体ライナーが、第2の堆積2酸化ケイ素層を含むように、前記第1の堆積2酸化ケイ素層を除去した後で、前記上部フィールドプレートセグメントを形成する前に、前記下部フィールドプレートセグメントの上方の前記残余熱酸化物層上に前記第2の堆積2酸化ケイ素層を形成することを更に含む、方法。 - 請求項10に記載の方法であって、
前記上部フィールドプレートセグメントが前記下部フィールドプレートセグメントに接触するように、前記上部フィールドプレートセグメントを形成する前に、前記下部フィールドプレートセグメント上の前記第2の堆積2酸化ケイ素層を除去することを更に含む、方法。 - 請求項10に記載の方法であって、
前記上部フィールドプレートセグメントが前記下部フィールドプレートセグメントから電気的に隔離されるように、前記上部フィールドプレートセグメントが、前記下部フィールドプレートセグメント上の前記第2の堆積2酸化ケイ素層の一部上に形成される、方法。 - 請求項9に記載の方法であって、
前記下部フィールドプレートセグメントの上方の前記残余熱酸化物層が、前記基板から前記上部フィールドプレートセグメントを分離する前記トレンチの前記側壁上に前記誘電体ライナーを提供するように、前記上部フィールドプレートセグメントが、前記下部フィールドプレートセグメントの上方の前記残余熱酸化物層上に形成される、方法。 - 請求項7に記載の方法であって、
前記下部フィールドプレートセグメントの上方の前記誘電体ライナーの少なくとも一部を除去することが、前記下部フィールドプレートセグメントの上方の前記誘電体ライナーの実質的に全てを除去することを含み、
前記方法が、
熱酸化物層が、前記上部フィールドプレートセグメントと前記基板との間の前記トレンチの前記側壁上の前記誘電体ライナーの少なくとも一部を提供するように、前記下部フィールドプレートセグメントを形成した後に前記下部フィールドプレートセグメントの上方の前記基板に接する前記トレンチにおいて前記熱酸化物層を形成することを更に含む、方法。 - 請求項7に記載の方法であって、
前記上部フィールドプレートセグメントが前記下部フィールドプレートセグメントに接触するように、前記上部フィールドプレートセグメントを形成する前に、前記下部フィールドプレートセグメント上の誘電体材料を除去することを更に含む、方法。 - 請求項7に記載の方法であって、
前記上部フィールドプレートセグメントが前記下部フィールドプレートセグメントから電気的に隔離されるように、前記上部フィールドプレートセグメントが、前記下部フィールドプレートセグメント上の誘電体材料の上に形成される、方法。 - 請求項7に記載の方法であって、
前記トレンチゲートが前記上部フィールドプレートセグメントに接触するように、前記トレンチゲートを形成する前に、前記上部フィールドプレートセグメント上の前記ゲート誘電体層を除去することを更に含む、方法。 - 請求項7に記載の方法であって、
前記トレンチゲートが前記上部フィールドプレートセグメントから電気的に隔離されるように、前記トレンチゲートが、前記上部フィールドプレートセグメント上の前記ゲート誘電体層の一部上に形成される、方法。 - 請求項7に記載の方法であって、
前記下部フィールドプレートセグメントを形成することが、
前記トレンチにおいて、前記基板の頂部表面の上に、ポリシリコンの層を形成することと、
前記下部フィールドプレートセグメントを提供するように前記トレンチにおいて前記ポリシリコンの層の一部を残して、前記基板の前記頂部表面の上と前記トレンチの一部とから、前記ポリシリコンの層を除去することと、
を含む、方法。 - 半導体デバイスを形成する方法であって、
半導体材料を含む基板を提供することと、
前記基板において縦型MOSトランジスタのドレイン領域を形成することと、
前記ドレイン領域の上方の前記半導体材料において前記縦型MOSトランジスタの縦型ドリフト領域を形成することと、
前記縦型ドリフト領域においてトレンチを形成することと、
前記基板に接する前記トレンチにおいて熱酸化物層を形成することと、
前記熱酸化物層上の前記トレンチにおいて第1の堆積2酸化ケイ素層を形成することと、
前記第1の堆積シリコン上の前記トレンチにおいて下部フィールドプレートセグメントを形成することであって、前記熱酸化物層と前記第1の堆積2酸化ケイ素層との組合せが、前記基板から前記下部フィールドプレートセグメントを分離する前記トレンチの側壁上の誘電体ライナーを提供する、前記下部フィールドプレートセグメントを形成することと、
前記下部フィールドプレートセグメントの上方の適所における前記熱酸化物層の大部分を残して、前記下部フィールドプレートセグメントの上方の前記第1の堆積2酸化ケイ素層の少なくとも一部を除去することと、
前記下部フィールドプレートセグメントの上方の前記トレンチにおいて上部フィールドプレートセグメントを形成することであって、前記上部フィールドプレートセグメントと前記基板との間の残余熱酸化物層が、前記上部フィールドプレートセグメントと前記基板との間の前記トレンチの前記側壁上の前記誘電体ライナーの少なくとも一部を提供し、前記下部フィールドプレートセグメントと前記基板との間の前記トレンチの前記側壁上に配置される前記誘電体ライナーが、前記上部フィールドプレートセグメントと前記基板との間の前記トレンチの前記側壁上に配置される前記誘電体ライナーより厚い、前記上部フィールドプレートセグメントを形成することと、
前記上部フィールドプレートセグメントの上方の前記トレンチから前記熱酸化物層を除去することと、
前記上部フィールドプレートセグメントの上方の前記トレンチにおいて前記基板に接する前記縦型MOSトランジスタのゲート誘電体層を形成することであって、前記上部フィールドプレートセグメントと前記基板との間の前記トレンチの前記側壁上の前記誘電体ライナーより薄い前記ゲート誘電体層を形成することと、
前記ゲート誘電体層に接触する前記トレンチにおいて前記縦型MOSトランジスタのトレンチゲートを形成することと、
前記縦型ドリフト領域の上方の記ゲート誘電体層に接する前記基板において前記縦型MOSトランジスタのボディを形成することと、
を含む、方法。 - 縦型金属酸化物半導体トランジスタを含む集積回路であって、前記縦型金属酸化物半導体トランジスタが、
縦型ドリフト領域と、
前記縦型ドリフト領域の上に位置するボディ領域と、
前記ボディ領域と前記縦型ドリフト領域との中に縦に定義されるトレンチと、
前記トレンチに位置して前記ボディ領域に近接するトレンチゲートと、
前記トレンチに位置して前記縦型ドリフト領域に近接するフィールドプレートと、
前記トレンチの側壁に配置されて前記フィールドプレートを前記縦型ドリフト領域から分離する第1の誘電体ライナであって、第1の厚さを有する、前記第1の誘電体ライナと、
前記側壁に配置されて前記第1の誘電体ライナの上に位置する第2の誘電体ライナであって、前記フィールドプレートを前記縦型ドリフト領域から分離し、前記第1の厚さよりも薄い第2の厚さを有する、前記第2の誘電体ライナと、
を含む、前記集積回路。 - 請求項21に記載の集積回路であって、
前記縦型金属酸化物半導体トランジスタが、前記フィールドプレートと前記トレンチゲートとの間に位置する隔離層であって、前記フィールドプレートを前記トレンチゲートから隔離する、前記隔離層を更に含む、集積回路。 - 請求項21に記載の集積回路であって、
前記フィールドプレートが前記トレンチゲートに隣接している、集積回路。 - 請求項21に記載の集積回路であって、
前記フィールドプレートが、下部セグメントに関連する第1の幅と、上部セグメントに関連する第2の幅とを有し、前記第1の幅が前記第2の幅よりも小さい、集積回路。 - 請求項24に記載の集積回路であって、
前記下部セグメントが前記上部セグメントに隣接している、集積回路。 - 請求項24に記載の集積回路であって、
前記縦型金属酸化物半導体トランジスタが、前記下部セグメントと前記上部セグメントとの間に位置し、前記下部セグメントを前記上部セグメントから隔離する、隔離層を更に含む、集積回路。 - 請求項21に記載の集積回路であって、
前記縦型金属酸化物半導体トランジスタが、前記側壁に配置されて前記トレンチゲートを前記ボディ領域から分離するゲート誘電体層であって、前記第2の誘電体ライナの前記第2の厚さよりも薄い第3の厚さを有する、前記ゲート誘電体層を更に含む、集積回路。 - 請求項21に記載の集積回路であって、
前記第1の誘電体ライナが、前記トレンチの側壁に配置されて前記第1の厚さと前記第2の厚さよりも薄い第3の厚さを有する第1の熱酸化物層を含み、
前記第2の誘電体ライナが、前記第1の熱酸化物層に隣接して前記第3の厚さを有する第2の熱酸化物層を含む、集積回路。 - 請求項28に記載の集積回路であって、
前記第1の誘電体ライナが、前記第1の熱酸化物層上に配置されて前記第1の厚さと前記第2の厚さよりも薄い第4の厚さを有する第1の2酸化シリコン層を含み、
前記第2の誘電体ライナが、前記第1の2酸化シリコン層に隣接して前記第4の厚さよりも薄い第5の厚さを有する第2の2酸化シリコン層を含む、集積回路。 - 請求項21に記載の集積回路であって、
前記縦型金属酸化物半導体トランジスタが、
前記ボディ領域の上に位置して前記トレンチに近接するソース領域であって、前記フィールドプレートに電気的に結合される、前記ソース領域と、
前記縦型ドリフト領域の下方に位置するドレイン領域であって、前記トレンチから空間を開けられている、前記ドレイン領域と、
を更に含む、集積回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/706,927 | 2015-05-07 | ||
US14/706,927 US9299830B1 (en) | 2015-05-07 | 2015-05-07 | Multiple shielding trench gate fet |
PCT/US2016/031517 WO2016179598A1 (en) | 2015-05-07 | 2016-05-09 | Multiple shielding trench gate fet |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021009477A Division JP7279277B2 (ja) | 2015-05-07 | 2021-01-25 | 複数遮蔽トレンチゲートfet |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018515927A JP2018515927A (ja) | 2018-06-14 |
JP2018515927A5 true JP2018515927A5 (ja) | 2019-06-06 |
JP6919133B2 JP6919133B2 (ja) | 2021-08-18 |
Family
ID=55537580
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017558391A Active JP6919133B2 (ja) | 2015-05-07 | 2016-05-09 | 複数遮蔽トレンチゲートfet |
JP2021009477A Active JP7279277B2 (ja) | 2015-05-07 | 2021-01-25 | 複数遮蔽トレンチゲートfet |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021009477A Active JP7279277B2 (ja) | 2015-05-07 | 2021-01-25 | 複数遮蔽トレンチゲートfet |
Country Status (4)
Country | Link |
---|---|
US (3) | US9299830B1 (ja) |
JP (2) | JP6919133B2 (ja) |
CN (1) | CN107710418B (ja) |
WO (1) | WO2016179598A1 (ja) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9257274B2 (en) | 2010-04-15 | 2016-02-09 | Lam Research Corporation | Gapfill of variable aspect ratio features with a composite PEALD and PECVD method |
US9997357B2 (en) | 2010-04-15 | 2018-06-12 | Lam Research Corporation | Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors |
US9685608B2 (en) * | 2012-04-13 | 2017-06-20 | Crossbar, Inc. | Reduced diffusion in metal electrode for two-terminal memory |
JP6538300B2 (ja) | 2012-11-08 | 2019-07-03 | ノベラス・システムズ・インコーポレーテッドNovellus Systems Incorporated | 感受性基材上にフィルムを蒸着するための方法 |
US9564312B2 (en) | 2014-11-24 | 2017-02-07 | Lam Research Corporation | Selective inhibition in atomic layer deposition of silicon-containing films |
US10566187B2 (en) | 2015-03-20 | 2020-02-18 | Lam Research Corporation | Ultrathin atomic layer deposition film accuracy thickness control |
TWI599041B (zh) * | 2015-11-23 | 2017-09-11 | 節能元件控股有限公司 | 具有底部閘極之金氧半場效電晶體功率元件及其製作方法 |
US9773643B1 (en) | 2016-06-30 | 2017-09-26 | Lam Research Corporation | Apparatus and method for deposition and etch in gap fill |
US10062563B2 (en) * | 2016-07-01 | 2018-08-28 | Lam Research Corporation | Selective atomic layer deposition with post-dose treatment |
CN106847880B (zh) * | 2017-01-23 | 2019-11-26 | 矽力杰半导体技术(杭州)有限公司 | 一种半导体器件及其制备方法 |
DE102018104944A1 (de) * | 2017-06-30 | 2019-01-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleiter-Bauelement mit einer Auskleidungsschicht mit einem konfigurierten Profil und Verfahren zu dessen Herstellung |
CN107871787B (zh) | 2017-10-11 | 2021-10-12 | 矽力杰半导体技术(杭州)有限公司 | 一种制造沟槽mosfet的方法 |
EP3474314A1 (en) * | 2017-10-20 | 2019-04-24 | Infineon Technologies Austria AG | Semiconductor device and method for manufacturing a semiconductor method |
CN109887989A (zh) * | 2017-12-06 | 2019-06-14 | 深圳尚阳通科技有限公司 | 一种屏蔽栅功率器件及制造方法 |
CN109935625A (zh) * | 2017-12-15 | 2019-06-25 | 深圳尚阳通科技有限公司 | 一种肖特基二极管器件及制造方法 |
WO2019178765A1 (en) | 2018-03-21 | 2019-09-26 | Texas Instruments Incorporated | Semiconductor device having polysilicon field plate for power mosfets |
CN108400094B (zh) * | 2018-04-19 | 2020-12-25 | 济南安海半导体有限公司 | 屏蔽栅场效应晶体管及其制造方法(锤形) |
CN108598165B (zh) * | 2018-04-19 | 2020-12-25 | 济南安海半导体有限公司 | 屏蔽栅场效应晶体管及其制造方法(柱形) |
CN108389837B (zh) * | 2018-05-08 | 2023-06-30 | 长鑫存储技术有限公司 | 晶体管结构、存储器结构及其制备方法 |
CN109119468B (zh) * | 2018-08-29 | 2021-11-23 | 电子科技大学 | 一种屏蔽栅dmos器件 |
EP3624201B1 (en) * | 2018-09-17 | 2022-11-02 | Infineon Technologies Austria AG | Transistor device |
US10770584B2 (en) | 2018-11-09 | 2020-09-08 | Texas Instruments Incorporated | Drain extended transistor with trench gate |
US11177253B2 (en) | 2018-11-09 | 2021-11-16 | Texas Instruments Incorporated | Transistor with integrated capacitor |
US11658241B2 (en) * | 2018-12-31 | 2023-05-23 | Texas Instruments Incorporated | Vertical trench gate MOSFET with integrated Schottky diode |
WO2020198910A1 (en) * | 2019-03-29 | 2020-10-08 | Texas Instruments Incorporated | Trench shield isolation layer |
CN110047759A (zh) * | 2019-04-28 | 2019-07-23 | 矽力杰半导体技术(杭州)有限公司 | 沟槽型mosfet器件制造方法 |
SG11202111962QA (en) | 2019-05-01 | 2021-11-29 | Lam Res Corp | Modulated atomic layer deposition |
CN110047935B (zh) * | 2019-05-09 | 2021-04-27 | 中国科学院微电子研究所 | 一种双***栅功率mosfet器件及其制备方法 |
US11217690B2 (en) * | 2019-09-16 | 2022-01-04 | Infineon Technologies Austria Ag | Trench field electrode termination structure for transistor devices |
CN112652652A (zh) * | 2019-10-12 | 2021-04-13 | 华润微电子(重庆)有限公司 | 沟槽型场效应晶体管结构及其制备方法 |
CN110739347B (zh) * | 2019-10-21 | 2023-10-20 | 上海华虹宏力半导体制造有限公司 | 沟槽栅半导体器件及其制造方法 |
JP7387501B2 (ja) | 2020-03-18 | 2023-11-28 | 株式会社東芝 | 半導体装置およびその制御方法 |
US11393907B2 (en) | 2020-08-12 | 2022-07-19 | Infineon Technologies Austria Ag | Transistor device with buried field electrode connection |
WO2022032566A1 (en) | 2020-08-13 | 2022-02-17 | Texas Instruments Incorporated | Semiconductor device including lateral insulator |
CN112133627B (zh) * | 2020-09-29 | 2022-06-17 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型器件的工艺方法 |
CN112309853A (zh) * | 2020-11-12 | 2021-02-02 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅极沟槽结构的制备方法 |
US11538925B2 (en) * | 2020-12-11 | 2022-12-27 | Applied Materials, Inc. | Ion implantation to form step-oxide trench MOSFET |
US20220223731A1 (en) * | 2021-01-13 | 2022-07-14 | Texas Instruments Incorporated | Vertical trench gate fet with split gate |
JP2022111450A (ja) * | 2021-01-20 | 2022-08-01 | 株式会社東芝 | 半導体装置 |
CN116093146B (zh) * | 2023-04-11 | 2024-02-20 | 江苏应能微电子股份有限公司 | 一种分段式分离栅sgt mosfet结构 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4073176B2 (ja) * | 2001-04-02 | 2008-04-09 | 新電元工業株式会社 | 半導体装置およびその製造方法 |
JP4421144B2 (ja) * | 2001-06-29 | 2010-02-24 | 株式会社東芝 | 半導体装置 |
CN103199017B (zh) * | 2003-12-30 | 2016-08-03 | 飞兆半导体公司 | 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法 |
US8097915B2 (en) | 2005-05-31 | 2012-01-17 | Qimonda Ag | Semiconductor memory device |
DE102005041285B4 (de) * | 2005-08-31 | 2009-06-25 | Infineon Technologies Ag | Grabenstrukturhalbleitereinrichtung und Verfahren zu deren Herstellung |
DE102005041358B4 (de) * | 2005-08-31 | 2012-01-19 | Infineon Technologies Austria Ag | Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung |
JP4728210B2 (ja) * | 2006-12-12 | 2011-07-20 | Okiセミコンダクタ株式会社 | 高耐圧縦型mosトランジスタ |
CN101641763B (zh) | 2007-01-09 | 2012-07-04 | 威力半导体有限公司 | 半导体器件及其制造方法 |
US8097916B2 (en) * | 2007-07-23 | 2012-01-17 | Infineon Technologies Austria Ag | Method for insulating a semiconducting material in a trench from a substrate |
US8497549B2 (en) * | 2007-08-21 | 2013-07-30 | Fairchild Semiconductor Corporation | Method and structure for shielded gate trench FET |
US8039877B2 (en) * | 2008-09-09 | 2011-10-18 | Fairchild Semiconductor Corporation | (110)-oriented p-channel trench MOSFET having high-K gate dielectric |
JP5195357B2 (ja) * | 2008-12-01 | 2013-05-08 | トヨタ自動車株式会社 | 半導体装置 |
US8304829B2 (en) * | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US8187939B2 (en) * | 2009-09-23 | 2012-05-29 | Alpha & Omega Semiconductor Incorporated | Direct contact in trench with three-mask shield gate process |
US8198678B2 (en) * | 2009-12-09 | 2012-06-12 | Infineon Technologies Austria Ag | Semiconductor device with improved on-resistance |
WO2011087994A2 (en) * | 2010-01-12 | 2011-07-21 | Maxpower Semiconductor Inc. | Devices, components and methods combining trench field plates with immobile electrostatic charge |
US8786012B2 (en) * | 2010-07-26 | 2014-07-22 | Infineon Technologies Austria Ag | Power semiconductor device and a method for forming a semiconductor device |
US8466513B2 (en) * | 2011-06-13 | 2013-06-18 | Semiconductor Components Industries, Llc | Semiconductor device with enhanced mobility and method |
US8889532B2 (en) * | 2011-06-27 | 2014-11-18 | Semiconductor Components Industries, Llc | Method of making an insulated gate semiconductor device and structure |
US8697560B2 (en) * | 2012-02-24 | 2014-04-15 | Semiconductor Components Industries, Llc | Process of forming an electronic device including a trench and a conductive structure therein |
US8836024B2 (en) * | 2012-03-20 | 2014-09-16 | Semiconductor Components Industries, Llc | Electronic device including a trench and a conductive structure therein having a contact within a Schottky region and a process of forming the same |
JP2013258327A (ja) * | 2012-06-13 | 2013-12-26 | Toshiba Corp | 半導体装置及びその製造方法 |
US8748976B1 (en) * | 2013-03-06 | 2014-06-10 | Texas Instruments Incorporated | Dual RESURF trench field plate in vertical MOSFET |
US9018700B2 (en) * | 2013-03-14 | 2015-04-28 | Fairchild Semiconductor Corporation | Direct-drain trench FET with source and drain isolation |
KR101934893B1 (ko) * | 2013-03-27 | 2019-01-03 | 삼성전자 주식회사 | 그루브 소스 컨택 영역을 가진 반도체 소자의 제조 방법 |
KR101828495B1 (ko) * | 2013-03-27 | 2018-02-12 | 삼성전자주식회사 | 평탄한 소스 전극을 가진 반도체 소자 |
US9450082B2 (en) * | 2014-06-09 | 2016-09-20 | Texas Instruments Incorporated | Integrated termination for multiple trench field plate |
-
2015
- 2015-05-07 US US14/706,927 patent/US9299830B1/en active Active
-
2016
- 2016-02-22 US US15/049,209 patent/US9711639B2/en active Active
- 2016-05-09 CN CN201680033538.XA patent/CN107710418B/zh active Active
- 2016-05-09 WO PCT/US2016/031517 patent/WO2016179598A1/en active Application Filing
- 2016-05-09 JP JP2017558391A patent/JP6919133B2/ja active Active
-
2017
- 2017-06-14 US US15/622,869 patent/US10541326B2/en active Active
-
2021
- 2021-01-25 JP JP2021009477A patent/JP7279277B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2018515927A5 (ja) | ||
US10170623B2 (en) | Method of fabricating semiconductor device | |
US9437504B2 (en) | Method for the formation of fin structures for FinFET devices | |
US9305835B2 (en) | Formation of air-gap spacer in transistor | |
JP2018533851A5 (ja) | ||
JP2020513160A5 (ja) | ||
US9881831B2 (en) | Method for fabricating semiconductor device including fin shaped structure | |
US10103248B2 (en) | Method for manufacturing a high-voltage FinFET device having LDMOS structure | |
US11031409B2 (en) | Cell boundary structure for embedded memory | |
KR20140053753A (ko) | 비-리세싱된 쉘로우 트렌치 아이솔레이션(STI) 상의 더미 게이트를 갖는 FinFET | |
JP2009065024A5 (ja) | ||
JP2016536781A5 (ja) | ||
JP2014204041A5 (ja) | ||
US10290503B2 (en) | Spacer enabled poly gate | |
JP2017504192A5 (ja) | ||
TW201539553A (zh) | 閘極結構的接觸窗結構形成方法 | |
US10347716B2 (en) | Method for fabricating shallow trench isolation between fin-shaped structures | |
US9583568B2 (en) | Semiconductor structure and manufacturing method thereof | |
US9847347B1 (en) | Semiconductor structure including a first transistor at a semiconductor-on-insulator region and a second transistor at a bulk region and method for the formation thereof | |
JP2020107678A5 (ja) | ||
US9455135B2 (en) | Method for fabricating semiconductor device | |
US20140252491A1 (en) | Semiconductor device and manufacturing method of the same | |
JP2016510516A5 (ja) | ||
JP6267102B2 (ja) | 半導体装置および半導体装置の製造方法 | |
CN104882410B (zh) | Soi器件及其形成方法 |