JP6893141B2 - 演算増幅器 - Google Patents
演算増幅器 Download PDFInfo
- Publication number
- JP6893141B2 JP6893141B2 JP2017141809A JP2017141809A JP6893141B2 JP 6893141 B2 JP6893141 B2 JP 6893141B2 JP 2017141809 A JP2017141809 A JP 2017141809A JP 2017141809 A JP2017141809 A JP 2017141809A JP 6893141 B2 JP6893141 B2 JP 6893141B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- current
- output
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012546 transfer Methods 0.000 claims description 19
- 230000003321 amplification Effects 0.000 claims description 15
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 15
- 206010026749 Mania Diseases 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 description 21
- 230000007423 decrease Effects 0.000 description 12
- 230000009471 action Effects 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012905 input function Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Images
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Description
[実施形態の回路構成]
[参考例1の回路構成および作用]
一般に、演算増幅器においては、出力電流が大きいほど消費電力も大きい。そして、消費電力には最大定格値が定められている。この消費電力の最大定格値を超えるような出力電流が流れるとき、これを過電流とみなしてよい。
[実施形態の作用(その1)]
[実施形態の作用(その2)]
AH=−Av(1+s/ωZ1)/(1+s/ωP1)(1+s/ωP2)‥‥(1)
Av=(gm32rO32)・(gm44/(gm30+gm44) ‥‥(2)
ωP1=2πfP1=1/CBrO32 ‥‥(3)
ωP2=2πfP2=(gm30+gm44)/(CA+CC) ‥‥(4)
ωZ1=2πfZ1=gm44/CC ‥‥(5)
ここで、gm30,gm32,gm44はそれぞれPMOSトランジスタ30,32,44のトランスコンダクタンスである。rO32はPMOSトランジスタ32の出力抵抗である。fP1,fP2はそれぞれ一次および二次ポールの周波数、fZ1はゼロ点の周波数である。
(ア)PMOSトランジスタ30:
gm30=243.7μA/V、rO30=1.17MΩ
(イ)PMOSトランジスタ32:
gm32=248.3μA/V、rO32=2.16MΩ
(ウ)PMOSトランジスタ44:
gm44=211.6μA/V、rO44=363.5kΩ
(エ)寄生容量(CA,CB,CC):
CA=2.8pF,CB=15pF、CC=12.8pF
[参考例2の構成および作用]
Ah=−Av(1+s/ωz1)/(1+s/ωP1)(1+s/ωP2)(1+s/ωP3) ‥‥(6)
Av=(gm32rO32)・(gm74/(gm30+gm74)・(gm70rO70)・(gm64/gm68) ‥‥(7)
ωp1=2πfp1=1/CbrO32 ‥‥(8)
ωp2=2πfp2=1/CdrO70 ‥‥(9)
ωp3=2πfp3=(gm30+gm44)/(Ca+Cc) ‥‥(10)
ωz1=2πfz1=gm74/Cc ‥‥(11)
ここで、gm30,gm32,gm64,gm68,gm70,gm74はそれぞれPMOSトランジスタ30,32,64,68,70,74のトランスコンダクタンスである。rO32,rO70はそれぞれPMOSトランジスタ32,70の出力抵抗である。fp1,fp2,fp3はそれぞれ一次、二次および三次ポールの周波数、fz1はゼロ点の周波数である。
(カ)PMOSトランジスタ30:
gm30=246.4μA/V、rO30=1.15MΩ
(キ)PMOSトランジスタ32:
gm32=246.89μA/V、rO32=1.26MΩ
(ク)PMOSトランジスタ64:
gm64=326.8μA/V、rO64=1.89MΩ
(ケ)PMOSトランジスタ68:
gm68=352.6μA/V、rO68=1.39MΩ
(コ)PMOSトランジスタ70:
gm70=357.9μA/V、rO70=892.8kΩ
(サ)PMOSトランジスタ74:
gm74=215.6μA/V、rO74=355.4kΩ
(シ)寄生容量(Ca,Cb,Cc,Cd):
Ca=2.8pF,Cb=15pF、Cc=12.8pF、Cd=288fF
[他の実施形態又は変形例]
また、上記実施形態の演算増幅器10において、各部のPMOSトランジスタをNMOSトランジスタに置き換え、各部のNMOSトランジスタをPMOSトランジスタに置き換える変形も可能である。さらには、演算増幅器10の回路素子にバイポーラ・トランジスタを用いる構成も可能である。出力端子40と負荷Zとの間にバッファ回路や中間増幅段等の任意の回路を設ける構成も可能である。
12 差動増幅部
14 出力部
16 過電流保護部
18 入力回路
20 電流ミラー回路
22 反転入力端子
24 非反転入力端子
26 反転側の差動出力端子
28 非反転側の差動出力端子
30 PMOSトランジスタ
32 PMOSトランジスタ
34 正極側の電源電圧端子
36 PMOSトランジスタ
38 電流源
40 出力端子
42 負側の電源電圧端子
45 グランド電位の電源電圧端子
Claims (4)
- 第1および第2の入力端子と、前記第1および第2の入力端子間の電位差を増幅して差動の出力を取り出すための第1および第2の差動出力端子とを有し、第1の電源電圧端子と前記第1および第2の差動出力端子との間にそれぞれ接続され、制御端子同士を接続して電流ミラー回路を構成する第1および第2のトランジスタを含む差動増幅部と、
前記第1の電源電圧端子と負荷または後段の回路との間に設けられ、制御端子が前記第2の差動出力端子に接続されている第3のトランジスタを含む出力部と、
前記第1のトランジスタの制御端子と第2の電源電圧端子との間に設けられ、制御端子が前記第3のトランジスタの制御端子に接続されている第4のトランジスタを含む過電流保護部と、
を有し、
前記第1、第2および第4のトランジスタの間に形成されるループ経路の伝達関数が第1および第2のポールと第1のゼロ点とを有し、前記第1のゼロ点の周波数が前記第1のポールの周波数と前記第2のポールの周波数との間にある演算増幅器。 - 前記伝達関数のループ利得の周波数特性において、前記第1のポールの周波数がユニティゲイン周波数より低く、前記第2のポールの周波数がユニティゲイン周波数より高い、請求項1に記載の演算増幅器。
- 前記伝達関数のループ利得の周波数特性において、前記第1のゼロ点の周波数がユニティゲイン周波数より高い、請求項2に記載の演算増幅器。
- 前記過電流保護部が、前記第4のトランジスタと前記第2の電源電圧端子との間に接続されている第1の定電流源を有する、請求項1〜3のいずれか一項に記載の演算増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017141809A JP6893141B2 (ja) | 2017-07-21 | 2017-07-21 | 演算増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017141809A JP6893141B2 (ja) | 2017-07-21 | 2017-07-21 | 演算増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019022179A JP2019022179A (ja) | 2019-02-07 |
JP6893141B2 true JP6893141B2 (ja) | 2021-06-23 |
Family
ID=65355866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017141809A Active JP6893141B2 (ja) | 2017-07-21 | 2017-07-21 | 演算増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6893141B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109962687B (zh) * | 2019-05-06 | 2023-11-10 | 成都师范学院 | 自动跨导控制放大电路 |
CN113741610B (zh) * | 2021-09-29 | 2022-08-30 | 深圳市中科蓝讯科技股份有限公司 | 一种基准电压电路及芯片 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6238009A (ja) * | 1985-08-13 | 1987-02-19 | Victor Co Of Japan Ltd | 差動増幅器 |
NL8900507A (nl) * | 1989-03-02 | 1990-10-01 | Philips Nv | Versterkerschakeling met verzadigingsdetectie. |
JPH04117010A (ja) * | 1990-09-03 | 1992-04-17 | Toshiba Corp | 増幅回路 |
JP3515941B2 (ja) * | 2000-03-17 | 2004-04-05 | 松下電器産業株式会社 | 差動増幅回路 |
JP2006310871A (ja) * | 2006-05-15 | 2006-11-09 | Renesas Technology Corp | 半導体装置 |
JP4475309B2 (ja) * | 2007-09-19 | 2010-06-09 | ヤマハ株式会社 | コンパレータ |
-
2017
- 2017-07-21 JP JP2017141809A patent/JP6893141B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019022179A (ja) | 2019-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI621934B (zh) | 具有輸出補償的半導體裝置 | |
US7173401B1 (en) | Differential amplifier and low drop-out regulator with thereof | |
KR102110110B1 (ko) | 증폭 회로 및 볼티지 레귤레이터 | |
JP5715525B2 (ja) | ボルテージレギュレータ | |
TWI534582B (zh) | Voltage regulator | |
TWI476557B (zh) | 低壓降電壓調節器及其方法 | |
US20070063686A1 (en) | Series regulator and differential amplifier circuit thereof | |
KR102528632B1 (ko) | 볼티지 레귤레이터 | |
TW200836037A (en) | Voltage regulator | |
US8063700B2 (en) | Amplifier arrangement and method for amplifying a signal | |
US20060114055A1 (en) | Cascode current mirror circuit operable at high speed | |
CN114265460B (zh) | 一种片内集成式频率补偿可调的低压差线性稳压器 | |
KR20120090813A (ko) | 볼티지 레귤레이터 | |
JP6893141B2 (ja) | 演算増幅器 | |
CN111176358A (zh) | 一种低功耗低压差线性稳压器 | |
JP6564691B2 (ja) | 安定化電源回路 | |
JP2016051208A (ja) | 基準電流設定回路 | |
JPH07131256A (ja) | 電子回路 | |
JPH0572125B2 (ja) | ||
JP7366692B2 (ja) | 電源回路 | |
US9231525B2 (en) | Compensating a two stage amplifier | |
JP2007295566A (ja) | 演算増幅器 | |
US20080001592A1 (en) | Method for generating a reference current and a related feedback generator | |
TW202303165A (zh) | 電流感測電路 | |
JP4867066B2 (ja) | 増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210531 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6893141 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |