JP6889284B2

JP6889284B2 - 半導体スイッチ制御回路及びスイッチング電源装置

Info

Publication number: JP6889284B2
Application number: JP2019562701A
Authority: JP
Inventors: 亘宮澤; 鈴木　健一; 健一鈴木
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2017-12-28
Filing date: 2017-12-28
Publication date: 2021-06-18
Anticipated expiration: 2037-12-28
Also published as: US20200373827A1; CN111448761A; WO2019130577A1; JPWO2019130577A1; US11381150B2

Description

本発明は、半導体スイッチ制御回路及びスイッチング電源装置に関する。

近年、ＳｉＣやＧａＮなどのワイドバンドギャップ半導体を用いた次世代デバイスの開発が進み、例えば図１２に示すようなスイッチング電源装置１０１の高効率化・小型化の期待が高まっている。このような期待に対して、ワイドバンドギャップ半導体は、従来よりも大幅にオン抵抗が小さくスイッチング速度が速い半導体スイッチであるため、ワイドバンドギャップ半導体に対して注目が集まっている。

スイッチング電源装置１０１は、いわゆるＰＦＣ昇圧チョッパ回路であり、入力された電圧を所望の電圧に昇圧して一対の出力端子から図示外の負荷へ供給する。このようなスイッチング電源装置１０１の半導体スイッチ１０６としてワイドバンドギャップ半導体（例えば、炭化珪素、窒化ガリウム、酸化ガリウム、ダイヤモンドなど。）を用いると、その低オン抵抗及び高速スイッチングという特性により、装置の高効率化及び小型化を図ることが可能となる。

特開２００９−２２１０６号公報

しかしながら、半導体スイッチとしてワイドバンドギャップ半導体を用いた場合、高速スイッチングは可能になるが、図１３に示すように、ターンオフ期間中に、寄生キャパシタや寄生インダクタに起因する、予期しない自励発振を起こすことが懸念される。特に、ワイドバンドギャップ半導体の半導体スイッチの閾値が低い場合には、自励発振に起因して半導体スイッチが誤動作して半導体スイッチやその周辺回路部品が破壊されてしまうおそれがあるといったことが懸念される。

そこで、上記のようなスイッチング電源装置において、特許文献１のように、スイッチング電源装置に負電圧用の電源を追加し、ターンオフ期間のゲート電圧を負の電圧にバイアスすることが考えられる。しかしながら、このようにスイッチング電源装置に負電圧用の電源を追加したスイッチング電源装置は、構成が複雑となり、また、このような構成とした場合であっても、電源の起動時や過負荷時などの大きなスイッチング電流が流れるタイミングで自励発振を起こしてしまい、結果的には半導体スイッチやその周辺回路部品が破壊されてしまうという可能性がある（図１４の過負荷領域におけるゲート電圧波形参照。）。なお、図１４の負荷特性図（いわゆる垂下特性を有する負荷特性図）においては、所定出力電流（電力）以上で定電力垂下特性を有し、所定出力電流（電力）未満でバースト制御回路による巻込垂下特性を有する過電流制限保護回路を用いた場合の負荷特性を示している。図１４に示すように、Ｂ点（バースト制御への切替点）とＣ点(スイッチング停止点)の間の動作はバースト制御となり、スイッチング電流が制限され、上記自励発振は発生しにくいが、Ａ点（垂下開始点）とＢ点の間の動作は定電力垂下制御となり、スイッチング電流としては最大電流が流れるため、上記懸念が存在する。この懸念は、スイッチング電源の起動時も同様である。

そこで、本発明は上記したような事情に鑑みてなされたものであり、電源の起動時や過負荷時などの大きなスイッチング電流が流れるタイミングにおいても自励発振を起こしにくい半導体スイッチ制御回路を提供することを目的とする。

［１］本発明の半導体スイッチ制御回路は、ソース電極、ドレイン電極及びゲート電極を有する半導体スイッチにおける前記ゲート電極に駆動電流を供給することにより前記半導体スイッチのオン／オフ制御を行う半導体スイッチ制御回路であって、前記半導体スイッチのオン／オフ制御を行う時間基準となるパルス信号を生成するパルス信号生成部と、前記パルス信号生成部が生成する前記パルス信号に基づいて前記駆動電流を生成して当該駆動電流を前記半導体スイッチの前記ゲート電極に供給する駆動電流生成部と、前記半導体スイッチのゲート電圧を検出するゲート電圧検出部と、前記パルス信号生成部が生成する前記パルス信号と前記ゲート電圧検出部が検出する前記ゲート電圧とに基づいて、前記駆動電流生成部が生成する前記駆動電流を制御する駆動電流制御部とを備えることを特徴とする。

［２］本発明の半導体スイッチ制御回路においては、ターンオフ期間中における前記ゲート電圧の第１プラトー期間開始時以降の第１期間中に前記ゲート電圧の自励発振現象を検出したとき、前記駆動電流制御部は、前記ゲート電圧の立ち下り速度が検出前よりも低くなるように前記駆動電流を制御することが好ましい。

［３］本発明の半導体スイッチ制御回路においては、ターンオフ期間中における前記ゲート電圧の第１プラトー期間開始時以降の第１期間中に、前記ゲート電圧が前記半導体スイッチの閾値電圧よりも所定値だけ高い第１設定電圧を超えたとき、前記駆動電流制御部は、前記ゲート電圧の立ち下り速度が検出前よりも低くなるように前記駆動電流を制御することが好ましい。

［４］本発明の半導体スイッチ制御回路においては、前記駆動電流制御部は、前記第１設定電圧として複数の電圧レベルの設定が可能で、かつ、前記ゲート電圧が前記第１期間中に前記複数の電圧レベルのうちより高い電圧レベルを超えるに従って、前記ゲート電圧の立ち下り速度が段階的に低くなるように前記駆動電流を制御することが好ましい。

［５］本発明の半導体スイッチ制御回路においては、前記駆動電流制御部は、前記ゲート電圧が前記第１期間中に前記第１設定電圧を複数回超えたときに限り、前記ゲート電圧の立ち下り速度が検出前よりも低くなるように前記駆動電流を制御することが好ましい。

［６］本発明の半導体スイッチ制御回路は、前記半導体スイッチのドレイン電流若しくはソース電流、又は、前記半導体スイッチを備えるスイッチング電源装置の負荷電流若しくは入力電流のいずれかの電流を検出する電流検出部をさらに備え、前記駆動電流制御部は、前記電流が前記半導体スイッチのオン期間中に所定の第１設定電流を超えている場合に限り、前記ゲート電圧の立ち下り速度が検出前よりも低くなるように前記駆動電流を制御することが好ましい。

［７］本発明の半導体スイッチ制御回路においては、ターンオン期間中における前記ゲート電圧の第２プラトー期間中に前記ゲート電圧の自励発振現象を検出したとき、前記駆動電流制御部は、前記ゲート電圧の立ち上り速度が検出前よりも低くなるように前記駆動電流を制御することが好ましい。

［８］本発明の半導体スイッチ制御回路においては、ターンオン期間中における前記ゲート電圧の第２プラトー期間中に、前記ゲート電圧が前記半導体スイッチの閾値電圧よりも所定値だけ高い第２設定電圧を超えたとき、前記駆動電流制御部は、前記ゲート電圧の立ち上り速度が検出前よりも低くなるように前記駆動電流を制御することが好ましい。

［９］本発明の半導体スイッチ制御回路においては、前記駆動電流制御部は、前記第２設定電圧として複数の電圧レベルの設定が可能で、かつ、前記ゲート電圧が前記第２プラトー期間中に前記複数の電圧レベルのうちより高い電圧レベルを超えるに従って前記ゲート電圧の立ち上り速度が段階的に低くなるように前記駆動電流を制御することが好ましい。

［１０］本発明の半導体スイッチ制御回路においては、前記駆動電流制御部は、前記ゲート電圧が前記第２プラトー期間中に前記第２設定電圧を複数回超えたときに限り、前記ゲート電圧の立ち上り速度が検出前よりも低くなるように前記駆動電流を制御することが好ましい。

［１１］本発明の半導体スイッチ制御回路は、前記半導体スイッチのドレイン電流若しくはソース電流、又は、前記半導体スイッチを備えるスイッチング電源装置の負荷電流若しくは入力電流のいずれかの電流を検出する電流検出部をさらに備え、前記駆動電流制御部は、前記電流が前記半導体スイッチのオン期間中に所定の第２設定電流を超えている場合に限り、前記ゲート電圧の立ち上り速度が検出前よりも低くなるように前記駆動電流を制御することが好ましい。

［１２］本発明の半導体スイッチ制御回路においては、前記駆動電流生成部は、前記半導体スイッチの前記ゲート電極に電流を充電する充電電流源及び前記半導体スイッチの前記ゲート電極から電流を放電させる放電電流源を有する充放電回路を有し、前記駆動電流制御部は、前記半導体スイッチの前記ゲート電極に充電する充電電流又は前記半導体スイッチの前記ゲート電極から放電させる放電電流を制御することにより、前記駆動電流を制御することが好ましい。

［１３］本発明の半導体スイッチ制御回路においては、前記半導体スイッチは、ワイドギャップ半導体により形成されてなることが好ましい。

［１４］本発明の半導体スイッチ制御回路においては、前記ワイドギャップ半導体は、炭化珪素、窒化ガリウム、酸化ガリウム又はダイヤモンドからなることが好ましい。

［１５］本発明のスイッチング電源装置は、ソース電極、ドレイン電極及びゲート電極を有する半導体スイッチと、前記半導体スイッチの前記ゲート電極に駆動電流を供給することにより前記半導体スイッチのオン／オフ制御を行う半導体スイッチ制御回路とを備えるスイッチング電源装置であって、前記半導体スイッチ制御回路として、請求項１〜１４のいずれかに記載の半導体スイッチ制御回路を備えることを特徴とする。

本発明の半導体スイッチ制御回路及びスイッチング電源装置によれば、パルス信号生成部が生成したパルス信号とゲート電圧検出部が検出したゲート電圧とに基づいて、駆動電流生成部が生成する駆動電流を制御する駆動電流制御部を備えることから、電源の起動時や過負荷時などの大きなスイッチング電流が流れるタイミングにおいては、ゲート電圧の立ち下り速度又はゲート電圧の立ち上り速度が低く（遅く）なるように駆動電流を制御することにより（図３、図５、図６及び図８参照。）、電源の起動時や過負荷時などの大きなスイッチング電流が流れるタイミングにおいても自励発振及びこれに起因して半導体スイッチが誤動作して半導体スイッチやその周辺回路部品が破壊されてしまうという現象を起こしにくい半導体スイッチ制御回路及びスイッチング電源装置となる（図４及び図７参照。）。

実施形態１に係るスイッチング電源装置１の回路図である。実施形態１に係る半導体スイッチ制御回路１６を説明するために示す図である。実施形態１に係るスイッチング電源装置１におけるスイッチング動作時のゲート電圧Ｖ_ＧＳの波形を模式的に示す図である。実施形態１に係るスイッチング電源装置１における負荷領域毎のターンオフ時のゲート電圧Ｖ_ＧＳの波形を負荷特性図とともに模式的に示す図である。実施形態１に係るスイッチング電源装置１において、第１設定電圧Ｖ１として複数の電圧レベルを設定した場合におけるスイッチング動作時のゲート電圧Ｖ_ＧＳの波形を模式的に示す図である。実施形態１に係るスイッチング電源装置におけるスイッチング動作時のゲート電圧Ｖ_ＧＳの波形を模式的に示す図である。実施形態１に係るスイッチング電源装置における負荷領域毎のターンオン時のゲート電圧Ｖ_ＧＳの波形を負荷特性図とともに模式的に示す図である。実施形態２に係るスイッチング電源装置において、第２設定電圧Ｖ２として複数の電圧レベルを設定した場合におけるスイッチング動作時のゲート電圧Ｖ_ＧＳの波形を模式的に示す図である。実施形態２に係る半導体スイッチ制御回路２３を説明するために示す図である。実施形態２に係るスイッチング電源装置におけるスイッチング動作時のドレイン電流Ｉ_Ｄの波形を模式的に示す図である。実施形態２に係るスイッチング電源装置におけるスイッチング動作時のドレイン電流Ｉ_Ｄの波形を模式的に示す図である。従来のスイッチング電源装置１０１の回路図である。従来のスイッチング電源装置１０１におけるターンオフ時のゲート電圧Ｖ_ＧＳの波形を模式的に示す図である。従来のスイッチング電源装置１０１における負荷領域毎のターンオフ時のゲート電圧Ｖ_ＧＳの波形を負荷特性図とともに模式的に示す図である。

以下、本発明の半導体スイッチ制御回路及びスイッチング電源装置について、図に示す実施形態に基づいて説明する。

［実施形態１］
１．実施形態１に係る半導体スイッチ制御回路１６及びスイッチング電源装置１
実施形態１においては、本発明の半導体スイッチ制御回路を臨界モード型の昇圧チョッパからなるスイッチング電源装置に適用した例を用いて本発明の半導体スイッチ制御回路及びスイッチング電源装置を説明する。図１は、実施形態１に係る半導体スイッチ制御回路１６を用いたスイッチング電源装置１（実施形態１に係るスイッチング電源装置１）の回路図である。図２は、実施形態１に係る半導体スイッチ制御回路１６を説明するために示す図である。

実施形態１に係るスイッチング電源装置１は、臨界モード型のＰＦＣ昇圧チョッパ回路であり、入力された電圧を所望の電圧に昇圧して一対の出力端子から図示外の負荷へ供給する。実施形態１に係るスイッチング電源装置１においては、半導体スイッチ６としてワイドバンドギャップ半導体（例えば、炭化珪素、窒化ガリウム、酸化ガリウム、ダイヤモンドなど。）を用い、その低オン抵抗及び高速スイッチングという特性により、装置の高効率化及び小型化を可能としている。

上記のように構成されたスイッチング電源装置１は、半導体スイッチ制御回路として、以下に示す半導体スイッチ制御回路１６（実施形態１に係る半導体スイッチ制御回路１６）を備える。

実施形態１に係る半導体スイッチ制御回路１６は、図２に示すように、ソース電極、ドレイン電極及びゲート電極を有する半導体スイッチ６におけるゲート電極に駆動電流を供給することにより半導体スイッチ６のオン／オフ制御を行う半導体スイッチ制御回路であって、半導体スイッチ６のオン／オフ制御を行う時間基準となるパルス信号を生成するパルス信号生成部１７と、パルス信号生成部１７が生成したパルス信号に基づいて駆動電流を生成して当該駆動電流を半導体スイッチ６のゲート電極に供給する駆動電流生成部１８と、半導体スイッチ６のゲート電圧を検出するゲート電圧検出部２１と、パルス信号生成部１７が生成したパルス信号とゲート電圧検出部２１が検出したゲート電圧とに基づいて、駆動電流生成部１８が生成する駆動電流を制御する駆動電流制御部２２とを備える。

駆動電流生成部１８は、半導体スイッチ６のゲート電極に電流を充電する充電電流源（図２ではソース部１９と表記）及び半導体スイッチ６のゲート電極から電流を放電させる放電電流源（図２ではシンク部２０と表記）を有する充放電回路を有し、駆動電流制御部２２は、半導体スイッチ６のゲート電極に充電する充電電流又は半導体スイッチ６のゲート電極から放電させる放電電流を制御することにより駆動電流を制御する。

図３は、実施形態１に係るスイッチング電源装置１におけるスイッチング動作時のゲート電圧Ｖ_ＧＳの波形を模式的に示す図である。図中、最も左のゲート電圧Ｖ_ＧＳの波形は、定格最大負荷領域におけるゲート電圧Ｖ_ＧＳの波形であり、左から２番目のゲート電圧Ｖ_ＧＳの波形は、過負荷領域１におけるゲート電圧Ｖ_ＧＳの波形であり、左から３番目及び４番目のゲート電圧Ｖ_ＧＳの波形は、過負荷領域２におけるゲート電圧Ｖ_ＧＳの波形である。但し、左から４番目のゲート電圧Ｖ_ＧＳの波形は、ターンオフ期間中におけるゲート電圧Ｖ_ＧＳの立ち下り速度を遅くした場合（符号Ｒ１参照）のゲート電圧Ｖ_ＧＳの波形である。なお、定格最大負荷領域は定格負荷領域のなかで最も負荷の重い領域のことであり、過負荷領域１は過負荷領域のうち相対的に負荷が軽い領域のことであり、過負荷領域２は過負荷領域のうち相対的に負荷が重い領域のことである（図１４参照。）。

図４は、実施形態１に係るスイッチング電源装置１における負荷領域毎のターンオフ時のゲート電圧Ｖ_ＧＳの波形を負荷特性図とともに模式的に示す図である。図中、最も左のゲート電圧Ｖ_ＧＳの波形は、軽負荷領域におけるゲート電圧Ｖ_ＧＳの波形であり、左から２番目のゲート電圧Ｖ_ＧＳの波形は、重負荷領域におけるゲート電圧Ｖ_ＧＳの波形であり、左から３番目のゲート電圧Ｖ_ＧＳの波形は、定格最大負荷領域におけるゲート電圧Ｖ_ＧＳの波形であり、左から４番目のゲート電圧Ｖ_ＧＳの波形は、過負荷領域１におけるゲート電圧Ｖ_ＧＳの波形であり、左から５番目及び６番目のゲート電圧Ｖ_ＧＳの波形は、過負荷領域２におけるゲート電圧Ｖ_ＧＳの波形である。但し、左から６番目のゲート電圧Ｖ_ＧＳの波形は、ターンオフ期間中におけるゲート電圧Ｖ_ＧＳの立ち下り速度を遅くした場合（符号Ｒ１参照）のゲート電圧Ｖ_ＧＳの波形である。なお、軽負荷領域は、定格負荷領域のなかで比較的負荷の軽い領域のことであり、重負荷領域は、定格負荷領域のなかで軽負荷領域よりも負荷が重く、かつ、定格最大負荷領域よりも負荷が軽い領域のことである（図１４参照。）。

実施形態１に係る半導体スイッチ制御回路１６においては、図３に示すように、ターンオフ期間Ｔｏｆｆ中におけるゲート電圧Ｖ_ＧＳの第１プラトー期間Ｔｐ１（図１３参照。）開始時以降の第１期間Ｔ１中に、ゲート電圧検出部２１が検出するゲート電圧Ｖ_ＧＳの自励発振現象を検出したとき、駆動電流制御部２２は、ゲート電圧Ｖ_ＧＳの立ち下り速度が検出前よりも低くなるように駆動電流を制御する。具体的には、ターンオフ期間Ｔｏｆｆ中におけるゲート電圧Ｖ_ＧＳの第１プラトー期間Ｔｐ１開始時以降の第１期間Ｔ１中に、ゲート電圧検出部２１が検出するゲート電圧Ｖ_ＧＳが、半導体スイッチ６の閾値電圧Ｖｔｈよりも所定値だけ高い第１設定電圧Ｖ１を超えたとき、駆動電流制御部２２は、ゲート電圧Ｖ_ＧＳの立ち下り速度が検出前よりも低くなるように駆動電流を制御する。

すなわち、ターンオフ時の自励発振は、定格最大負荷領域を超えて過負荷領域１になったら発生し始め、過負荷領域２になると大きくなる。このとき、これをこのまま放置すると、従来のように自励発振が極めて大きくなり、自励発振に起因して半導体スイッチが誤動作して半導体スイッチやその周辺回路部品が破壊されてしまう場合がある（図１３及び図１４における過負荷領域２のゲート電圧Ｖ_ＧＳの波形参照。）。これに対して、実施形態１に係る半導体スイッチ制御回路１６においては、過負荷領域２になったら（ゲート電圧Ｖ_ＧＳが第１設定電圧Ｖ１を超えたら）、ゲート電圧Ｖ_ＧＳの立ち下り速度が検出前よりも低くなるように駆動電流を制御するので、自励発振が抑制され、その結果、自励発振を、半導体スイッチ６の誤動作を引き起こすことのないほどの小さなレベルに維持できる（図３及び図４における過負荷領域２のゲート電圧Ｖ_ＧＳの波形参照。）。

実施形態１に係る半導体スイッチ制御回路１６においては、第１期間Ｔ１中にゲート電圧検出部２１が検出するゲート電圧Ｖ_ＧＳが第１設定電圧Ｖ１を超えたとき、当該ターンオフ期間中にすぐに立ち下り速度を低く（遅く）するのではなく、次のオン信号で半導体スイッチがオンした後のターンオフ期間中に立ち下り速度を低く（遅く）している。このような構成とすることにより、駆動電流制御部２２の制御を、それほど高速のものにしなくてもよくなる。

第１設定電圧Ｖ１は、これを半導体スイッチ６の閾値電圧Ｖｔｈよりも若干高い電圧に設定した場合には、自励発振抑制効果は大きくなるもののターンオフ期間が長くなりスイッチング速度が遅くなり過ぎるので好ましくない。一方、第１設定電圧Ｖ１を半導体スイッチ６の閾値電圧Ｖｔｈよりもかなり高い電圧に設定した場合には、自励発振抑制効果が十分に得られない場合があるので好ましくない。この観点から言えば、第１設定電圧Ｖ１は、自励発振抑制効果とターンオフ期間を考慮した値に設定することが好ましい。

図５は、実施形態１に係るスイッチング電源装置１において、第１設定電圧Ｖ１として複数の電圧レベルを設定した場合におけるスイッチング動作時のゲート電圧Ｖ_ＧＳの波形を模式的に示す図である。図中、左側２つのゲート電圧Ｖ_ＧＳの波形は、過負荷領域２においてゲート電圧Ｖ_ＧＳが第１設定電圧Ｖ１１を超えたときのゲート電圧Ｖ_ＧＳの波形及びこれに応じてゲート電圧Ｖ_ＧＳの立ち下り速度を遅くしたとき（符号Ｒ１参照）のゲート電圧Ｖ_ＧＳの波形であり、右側２つのゲート電圧Ｖ_ＧＳの波形は、過負荷領域２においてゲート電圧Ｖ_ＧＳが（第１設定電圧Ｖ１１よりも高い）第１設定電圧Ｖ１２を超えたときのゲート電圧Ｖ_ＧＳの波形及びこれに応じてゲート電圧Ｖ_ＧＳの立ち下り速度をさらに遅くしたとき（符号Ｒ１参照）のゲート電圧Ｖ_ＧＳの波形である。

実施形態１に係る半導体スイッチ制御回路１６において、駆動電流制御部２２は、図５に示すように、第１設定電圧Ｖ１として、複数の電圧レベル（Ｖ１１〜Ｖ１３）の設定が可能で、かつ、ゲート電圧Ｖ_ＧＳが複数の電圧レベルのうちより高い電圧レベルを超えるに従ってゲート電圧Ｖ_ＧＳの立ち下り速度が段階的に低くなるように駆動電流を制御するようにしてもよい。このような構成とすることにより、自励発振が発生する危険度に応じてゲート電圧の立ち下り速度を適切に制御でき、ターンオフ期間を不必要に長くすることなく必要な自励発振抑制効果を得ることができるようになる。

複数の電圧レベルとしては、図５に示すように、例えば３つの電圧レベルを設定することができるが、本発明はこれに限定されるものではなく、例えば、２つ又は４つ以上の電圧レベルを設定することができる。複数の電圧レベルの値としては、自励発振が発生する危険度に応じてゲート電圧の立ち下り速度を適切に制御できるように適宜な値を設定することができる。

実施形態１に係る半導体スイッチ制御回路１６においては、駆動電流制御部２２は、ゲート電圧検出部が検出するゲート電圧Ｖ_ＧＳが第１期間Ｔ１中に第１設定電圧Ｖ１を複数回超えたときに限り、ゲート電圧Ｖ_ＧＳの立ち下り速度が検出前よりも低くなるように駆動電流を制御するようにしてもよい。このような構成とすることにより、自励発振にはつながらない単発的なノイズによる影響を排除してターンオフ期間を不必要に長くすることなく自励発振を効果的に抑制できる。

「複数回」の回数は、例えば２回、３回、４回、５回のように予め設定しておくこともできるが、例えば、上記した「第１設定電圧Ｖ１」の高さに応じて設定することもできる。この場合、例えば、「第１設定電圧Ｖ１」を高く設定した場合は「複数回」の回数を少なく設定するといったように、「第１設定電圧Ｖ１」の高さと「複数回」の回数が負の相関関係となるように設定しておくと好適である。このような構成とすることによっても、自励発振が発生する危険度に応じてゲート電圧の立ち下り速度を適切に制御でき、ターンオフ期間を不必要に長くすることなく自励発振を効果的に抑制できる。

以上、実施形態１に係る半導体スイッチ制御回路１６がターンオフ時に自励発振を起こしにくい半導体スイッチ制御回路であることを説明したが、実施形態１に係る半導体スイッチ制御回路１６は、ターンオン時においても自励発振を起こしにくい半導体スイッチ制御回路にもなる。なお、この場合、半導体スイッチ制御回路１６がターンオン時に自励発振を起こし易いスイッチング電源装置（例えば連続型の昇圧チョッパからなるスイッチング電源装置など）に適用した場合に特に効果がある。

図６は、実施形態１に係るスイッチング電源装置１におけるスイッチング動作時のゲート電圧Ｖ_ＧＳの波形を模式的に示す図である。図中、最も左のゲート電圧Ｖ_ＧＳの波形は、定格最大負荷領域におけるゲート電圧Ｖ_ＧＳの波形であり、左から２番目のゲート電圧Ｖ_ＧＳの波形は、過負荷領域１におけるゲート電圧Ｖ_ＧＳの波形であり、左から３番目及び４番目のゲート電圧Ｖ_ＧＳの波形は、過負荷領域２におけるゲート電圧Ｖ_ＧＳの波形である。但し、左から４番目のゲート電圧Ｖ_ＧＳの波形は、ターンオン期間中におけるゲート電圧Ｖ_ＧＳの立ち上り速度を遅くした場合（符号Ｒ２参照）のゲート電圧Ｖ_ＧＳの波形である。

図７は、実施形態１に係るスイッチング電源装置１における負荷領域毎のターンオン時のゲート電圧Ｖ_ＧＳの波形を負荷特性図とともに模式的に示す図である。図中、最も左のゲート電圧Ｖ_ＧＳの波形は、軽負荷領域におけるゲート電圧Ｖ_ＧＳの波形であり、左から２番目のゲート電圧Ｖ_ＧＳの波形は、重負荷領域におけるゲート電圧Ｖ_ＧＳの波形であり、左から３番目のゲート電圧Ｖ_ＧＳの波形は、定格最大負荷領域におけるゲート電圧Ｖ_ＧＳの波形であり、左から４番目のゲート電圧Ｖ_ＧＳの波形は、過負荷領域１におけるゲート電圧Ｖ_ＧＳの波形であり、左から５番目及び６番目のゲート電圧Ｖ_ＧＳの波形は、過負荷領域２におけるゲート電圧Ｖ_ＧＳの波形である。但し、左から６番目のゲート電圧Ｖ_ＧＳの波形は、ターンオン期間中におけるゲート電圧Ｖ_ＧＳの立ち上り速度を遅くした場合（符号Ｒ２参照）のゲート電圧Ｖ_ＧＳの波形である。

実施形態１に係る半導体スイッチ制御回路１６においては、図６に示すように、ターンオン期間Ｔｏｎ中におけるゲート電圧Ｖ_ＧＳの第２プラトー期間Ｔｐ２中に、ゲート電圧検出部が検出するゲート電圧Ｖ_ＧＳの自励発振現象を検出したとき、駆動電流制御部２２は、ゲート電圧Ｖ_ＧＳの立ち上り速度が検出前よりも低くなるように駆動電流を制御する。具体的には、ターンオン期間Ｔｏｎ中におけるゲート電圧Ｖ_ＧＳの第２プラトー期間Ｔｐ２中に、ゲート電圧検出部２１が検出するゲート電圧Ｖ_ＧＳが、半導体スイッチ６の閾値電圧Ｖｔｈよりも所定値だけ高い第２設定電圧Ｖ２を超えたとき、駆動電流制御部２２は、ゲート電圧Ｖ_ＧＳの立ち上り速度が検出前よりも低くなるように駆動電流を制御する。

すなわち、ターンオン時の自励発振は、定格最大負荷領域を超えて過負荷領域１になったら発生し始め、過負荷領域２になると大きくなる。このとき、これをこのまま放置すると、ターンオフ時の場合と同様に自励発振が極めて大きくなり、自励発振に起因して半導体スイッチが誤動作して半導体スイッチやその周辺回路部品が破壊されてしまう場合がある。これに対して、実施形態１に係る半導体スイッチ制御回路においては、過負荷領域２になったら（ゲート電圧Ｖ_ＧＳが第２設定電圧Ｖ２を超えたら）、ゲート電圧Ｖ_ＧＳの立ち上り速度が検出前よりも低くなるように駆動電流を制御するので、自励発振が抑制され、その結果、自励発振を、半導体スイッチの誤動作を引き起こすことのないほどの小さなレベルに維持できる（図６及び図７における過負荷領域２のゲート電圧Ｖ_ＧＳの波形参照。）。

実施形態１に係る半導体スイッチ制御回路１６においては、第２プラトー期間Ｔｐ２中にゲート電圧検出部２１が検出するゲート電圧Ｖ_ＧＳが第２設定電圧Ｖ２を超えたとき、当該ターンオン期間中にすぐに立ち上り速度を低く（遅く）するのではなく、次のオン信号で半導体スイッチがオンする際のターンオン期間中に立ち上り速度を低く（遅く）している。このような構成とすることにより、駆動電流制御部の制御を、それほど高速のものにしなくてもよくなる。

第２設定電圧Ｖ２は、これを半導体スイッチの閾値電圧Ｖｔｈよりも若干高い電圧に設定した場合には、自励発振抑制効果は大きくなるもののターンオフ期間が長くなりスイッチング速度が遅くなり過ぎるので好ましくない。一方、第２設定電圧Ｖ２を半導体スイッチの閾値電圧Ｖｔｈよりもかなり高い電圧に設定した場合には、自励発振抑制効果が十分に得られない場合があるので好ましくない。この観点から言えば、第２設定電圧Ｖ２は、自励発振抑制効果とターンオフ期間を考慮した値に設定することが好ましい。

図８は、実施形態１に係るスイッチング電源装置１において、第２設定電圧Ｖ２として複数の電圧レベルを設定した場合におけるスイッチング動作時のゲート電圧Ｖ_ＧＳの波形を模式的に示す図である。図中、左側２つのゲート電圧Ｖ_ＧＳの波形は、過負荷領域２においてゲート電圧Ｖ_ＧＳが第２設定電圧Ｖ２１を超えたときのゲート電圧Ｖ_ＧＳの波形及びこれに応じてゲート電圧Ｖ_ＧＳの立ち上り速度を遅くしたとき（符号Ｒ２参照）のゲート電圧Ｖ_ＧＳの波形であり、右側２つのゲート電圧Ｖ_ＧＳの波形は、過負荷領域２においてゲート電圧Ｖ_ＧＳが（第２設定電圧Ｖ２１よりも高い）第１設定電圧Ｖ２２を超えたときのゲート電圧Ｖ_ＧＳの波形及びこれに応じてゲート電圧Ｖ_ＧＳの立ち上り速度をさらに遅くしたとき（符号Ｒ２参照）のゲート電圧Ｖ_ＧＳの波形である。

実施形態１に係る半導体スイッチ制御回路１６において、駆動電流制御部２２は、図８に示すように、第２設定電圧Ｖ２として、複数の電圧レベル（Ｖ２１〜Ｖ２３）の設定が可能で、かつ、ゲート電圧Ｖ_ＧＳが複数の電圧レベルのうちより高い電圧レベルを超えるに従ってゲート電圧Ｖ_ＧＳの立ち上り速度が段階的に低くなるように駆動電流を制御するようにしてもよい。このような構成とすることにより、自励発振が発生する危険度に応じてゲート電圧の立ち上り速度を適切に制御でき、ターンオン期間を不必要に長くすることなく必要な自励発振抑制効果を得ることができるようになる。

複数の電圧レベルとしては、図８に示すように、例えば３つの電圧レベルを設定することができるが、本発明はこれに限定されるものではなく、例えば、２つ又は４つ以上の電圧レベルを設定することができる。複数の電圧レベルの値としては、自励発振が発生する危険度に応じてゲート電圧の立ち上り速度を適切に制御できるように適宜な値を設定することができる。

実施形態１に係る半導体スイッチ制御回路１６においては、駆動電流制御部２２は、ゲート電圧検出部が検出するゲート電圧Ｖ_ＧＳが第２プラトー期間Ｔｐ２中に第２設定電圧Ｖ２を複数回超えたときに限り、ゲート電圧Ｖ_ＧＳの立ち上り速度が検出前よりも低くなるように駆動電流を制御するようにしてもよい。このような構成とすることにより、自励発振にはつながらない単発的なノイズによる影響を排除してターンオン期間を不必要に長くすることなく自励発振を効果的に抑制できる。

「複数回」の回数は、ターンオフの場合と同様に、例えば２回、３回、４回、５回のように予め設定しておくこともできるが、例えば、上記した「第２設定電圧Ｖ２」の高さに応じて設定することもできる。この場合、例えば、「第２設定電圧Ｖ２」を高く設定した場合は「複数回」の回数を少なく設定するといったように、「第２設定電圧Ｖ２」の高さと「複数回」の回数が負の相関関係となるように設定しておくと好適である。このような構成とすることによっても、自励発振が発生する危険度に応じてゲート電圧の立ち上り速度を適切に制御でき、ターンオン期間を不必要に長くすることなく自励発振を効果的に抑制できる。

２．実施形態１に係る半導体スイッチ制御回路１６及びスイッチング電源装置１の効果
実施形態１に係る半導体スイッチ制御回路１６及びスイッチング電源装置１によれば、パルス信号生成部１７が生成したパルス信号とゲート電圧検出部２１が検出したゲート電圧とに基づいて、駆動電流生成部１８が生成する駆動電流を制御する駆動電流制御部２２を備えることから、電源の起動時や過負荷時などの大きなスイッチング電流が流れるタイミングにおいては、ゲート電圧の立ち下り速度又はゲート電圧の立ち上り速度が低く（遅く）なるように駆動電流を制御することにより（図３及び図５参照。）、電源の起動時や過負荷時などの大きなスイッチング電流が流れるタイミングにおいても自励発振及びこれに起因して半導体スイッチが誤動作して半導体スイッチやその周辺回路部品が破壊されてしまうという現象を起こしにくい半導体スイッチ制御回路及びスイッチング電源装置となる（図４及び図７参照。）。

実施形態１に係る半導体スイッチ制御回路１６によれば、第１期間Ｔ１中にゲート電圧Ｖ_ＧＳの自励発振現象を検出したとき、ゲート電圧Ｖ_ＧＳの立ち下り速度が検出前よりも低くなるように駆動電流を制御することから、自励発振が起こりやすいターンオフ時において十分な自励発振抑制効果を得ることができる。

実施形態１に係る半導体スイッチ制御回路１６によれば、第１期間Ｔ１中にゲート電圧Ｖ_ＧＳが第１設定電圧Ｖ１を超えたとき、ゲート電圧Ｖ_ＧＳの立ち下り速度が検出前よりも低くなるように駆動電流を制御することから、自励発振が起こりやすいターンオフ時において十分な自励発振抑制効果を得ることができる。

実施形態１に係る半導体スイッチ制御回路１６によれば、ゲート電圧Ｖ_ＧＳが第１期間Ｔ１中に複数の電圧レベルのうちより高い電圧レベルを超えるに従って、ゲート電圧Ｖ_ＧＳの立ち下り速度が段階的に低くなるように駆動電流を制御することから、自励発振が発生する危険度に応じてゲート電圧の立ち下り速度を適切に制御でき、ターンオフ期間を不必要に長くすることなく必要な自励発振抑制効果を得ることができるようになる。

実施形態１に係る半導体スイッチ制御回路１６によれば、ゲート電圧Ｖ_ＧＳが第１期間Ｔ１中に第１設定電圧Ｖ１を複数回超えたときに限り、ゲート電圧Ｖ_ＧＳの立ち下り速度が検出前よりも低くなるように駆動電流を制御することから、自励発振にはつながらない単発的なノイズによる影響を排除してターンオフ期間を不必要に長くすることなく自励発振を効果的に抑制できる。

実施形態１に係る半導体スイッチ制御回路１６によれば、第２プラトー期間Ｔｐ２中にゲート電圧Ｖ_ＧＳの自励発振現象を検出したとき、ゲート電圧Ｖ_ＧＳの立ち上り速度が検出前よりも低くなるように駆動電流を制御することから、ターンオン時においても十分な自励発振抑制効果を得ることができる。

実施形態１に係る半導体スイッチ制御回路１６によれば、第２プラトー期間Ｔｐ２中にゲート電圧Ｖ_ＧＳが第２設定電圧Ｖ２を超えたとき、ゲート電圧Ｖ_ＧＳの立ち上り速度が検出前よりも低くなるように駆動電流を制御することから、ターンオン時においても十分な自励発振抑制効果を得ることができる。

実施形態１に係る半導体スイッチ制御回路１６によれば、ゲート電圧Ｖ_ＧＳが第２プラトー期間Ｔｐ２中に複数の電圧レベルのうちより高い電圧レベルを超えるに従って、ゲート電圧Ｖ_ＧＳの立ち上り速度が段階的に低くなるように駆動電流を制御することから、自励発振が発生する危険度に応じてゲート電圧の立ち上り速度を適切に制御でき、ターンオン期間を不必要に長くすることなく必要な自励発振抑制効果を得ることができるようになる。

実施形態１に係る半導体スイッチ制御回路１６によれば、ゲート電圧Ｖ_ＧＳが第２プラトー期間Ｔｐ２中に第２設定電圧Ｖ２を複数回超えたときに限り、ゲート電圧Ｖ_ＧＳの立ち上り速度が検出前よりも低くなるように駆動電流を制御することから、自励発振にはつながらない単発的なノイズによる影響を排除してターンオン期間を不必要に長くすることなく自励発振を効果的に抑制できる。

実施形態１に係る半導体スイッチ制御回路１６によれば、駆動電流生成部１８は、半導体スイッチ６のゲート電極に電流を充電する充電電流源１９及び半導体スイッチ６のゲート電極から電流を放電させる放電電流源２０を有する充放電回路を有し、駆動電流制御部２２は、半導体スイッチ６のゲート電極に充電する充電電流又は半導体スイッチ６のゲート電極から放電させる放電電流を制御することにより、駆動電流を制御することから、充電電流源及び放電電流源の作用により駆動電流の制御を効率的に行うことができる。

実施形態１に係る半導体スイッチ制御回路１６によれば、半導体スイッチ６がワイドギャップ半導体（例えば、炭化珪素、窒化ガリウム、酸化ガリウム又はダイヤモンド）により形成されてなることから、ワイドギャップ半導体の低オン抵抗及び高速スイッチングという特性により、装置の高効率化及び小型化が可能となる。

［実施形態２］
図９は、実施形態２に係る半導体スイッチ制御回路２３を説明するために示す図である。図１０は、実施形態２に係る半導体スイッチ制御回路２３を用いたスイッチング電源装置におけるスイッチング動作時のドレイン電流Ｉ_Ｄの波形を模式的に示す図である。このうち、図１０（Ａ）に示すドレイン電流Ｉ_Ｄの波形は、定格最大負荷領域におけるドレイン電流Ｉ_Ｄの波形であり、図１０（Ｂ）及び図１０（Ｃ）に示すドレイン電流Ｉ_Ｄの波形は、過負荷領域１におけるドレイン電流Ｉ_Ｄの波形である。但し、図１０（Ｃ）に示すドレイン電流Ｉ_Ｄの波形は、ターンオフ期間中におけるゲート電圧Ｖ_ＧＳの立ち下り速度を遅くした場合のドレイン電流Ｉ_Ｄの波形である。図１１は、実施形態２に係る半導体スイッチ制御回路２３を用いたスイッチング電源装置におけるスイッチング動作時のドレイン電流Ｉ_Ｄの波形を模式的に示す図である。このうち、図１１（Ａ）に示すドレイン電流Ｉ_Ｄの波形は、定格最大負荷領域におけるドレイン電流Ｉ_Ｄの波形であり、図１１（Ｂ）及び図１１（Ｃ）に示すドレイン電流Ｉ_Ｄの波形は、過負荷領域１におけるドレイン電流Ｉ_Ｄの波形である。但し、図１１（Ｃ）に示すドレイン電流Ｉ_Ｄの波形は、ターンオン期間中におけるゲート電圧Ｖ_ＧＳの立ち上り速度を遅くした場合のドレイン電流Ｉ_Ｄの波形である。なお、図１０は実施形態２に係る半導体スイッチ制御回路２３を臨界型の昇圧チョッパからなるスイッチング電源装置に適用した場合におけるドレイン電流Ｉ_Ｄの波形を模式的に示す図であり、図１１は実施形態２に係る半導体スイッチ制御回路２３を連続型の昇圧チョッパからなるスイッチング電源装置に適用した場合におけるドレイン電流Ｉ_Ｄの波形を模式的に示す図である。

実施形態２に係る半導体スイッチ制御回路２３は、基本的には実施形態１に係る半導体スイッチ制御回路１６と同様の構成を有するが、ドレイン電流検出部２４をさらに備える点で実施形態１に係る半導体スイッチ制御回路１６の場合とは異なる。すなわち、実施形態２に係る半導体スイッチ制御回路２３は、図９に示すように、半導体スイッチ６のドレイン電流Ｉ_Ｄを検出するドレイン電流検出部２４をさらに備えるとともに、駆動電流制御部２２は、ゲート電圧ＶＧＳが第１設定電圧又は第２設定電圧を超えた場合であっても、ドレイン電流Ｉ_Ｄが半導体スイッチ６のオン期間ＯＮ中に所定の第１設定電流Ｉ１（図１０参照。）又は第２設定電流Ｉ２（図１１参照。）を超えている場合に限り（図１０（ｂ）及び図１０（ｃ）並びに図１１（ｂ）及び図１１（ｃ）参照。）、ゲート電圧Ｖ_ＧＳの立ち下り速度又は立ち上り速度が検出前よりも低くなるように駆動電流を制御することとしている。すなわち、実施形態２に係る半導体スイッチ制御回路２３においては、ドレイン電流Ｉ_Ｄが半導体スイッチ６のオン期間ＯＮ中に所定の第１設定電流Ｉ１又は第２設定電流Ｉ２を超えていない場合には、ゲート電圧Ｖ_ＧＳの立ち下り速度又は立ち上り速度が検出前よりも低くなるような駆動電流の制御は行わないこととしている。

このように、実施形態２に係る半導体スイッチ制御回路２３は、ドレイン電流検出部２４をさらに備える点で実施形態１に係る半導体スイッチ制御回路１６の場合とは異なるが、実施形態１に係る半導体スイッチ制御回路１６の場合と同様に、パルス信号生成部１７が生成したパルス信号とゲート電圧検出部２１が検出したゲート電圧Ｖ_ＧＳとに基づいて、駆動電流生成部１８が生成する駆動電流を制御する駆動電流制御部２２を備えることから、実施形態１に係る半導体スイッチ制御回路１６が有する効果をそのまま有する。すなわち、電源の起動時や過負荷時などの大きなスイッチング電流が流れるタイミングにおいては、ゲート電圧Ｖ_ＧＳの立ち下り速度又はゲート電圧Ｖ_ＧＳの立ち上り速度が低く（遅く）なるように駆動電流を制御することにより、電源の起動時や過負荷時などの大きなスイッチング電流が流れるタイミングにおいても自励発振及びこれに起因して半導体スイッチが誤動作して半導体スイッチやその周辺回路部品が破壊されてしまうという現象を起こしにくい半導体スイッチ制御回路及びスイッチング電源装置となる。

また、実施形態２に係る半導体スイッチ制御回路２３によれば、駆動電流制御部２２は、ドレイン電流Ｉ_Ｄが半導体スイッチ６のオン期間ＯＮ中に所定の第１設定電流Ｉ１又は第２設定電流Ｉ２を超えている場合に限り、ゲート電圧Ｖ_ＧＳの立ち下り速度又は立ち上り速度が検出前よりも低くなるように駆動電流を制御することから、第１設定電流Ｉ１又は第２設定電流Ｉ２の大きさを適宜な値に設定することにより、自励発振が発生する危険度に応じてゲート電圧の立ち下り速度又は立ち上り速度を適切に制御でき、ターンオフ期間及びターンオン期間を不必要に長くすることなく必要な自励発振抑制効果を得ることができるようになる。

以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。

（１）上記した実施形態１においては、第１期間Ｔ１中にゲート電圧Ｖ_ＧＳが第１設定電圧Ｖ１を超えたときに、当該ターンオフ期間中にすぐに立ち下り速度を低く（遅く）するのではなく、次のオン信号で半導体スイッチがオンした後のターンオフ期間中に立ち下り速度を低く（遅く）しているが、本発明はこれに限定されるものではない。当該ターンオフ期間中にすぐに立ち下り速度を低く（遅く）することとしてもよい。このような構成とすることにより、より大きな自励発振抑制効果を得ることができる。

（２）上記した実施形態１においては、第２プラトー期間Ｔｐ２中にゲート電圧Ｖ_ＧＳが第２設定電圧Ｖ２を超えたときに、当該ターンオン期間中にすぐに立ち上り速度を低く（遅く）するのではなく、次のオン信号で半導体スイッチがオンする際に立ち上り速度を低く（遅く）しているが、本発明はこれに限定されるものではない。当該ターンオン期間中にすぐに立ち上り速度を低く（遅く）することとしてもよい。このような構成とすることにより、より大きな自励発振抑制効果を得ることができる。

（３）上記した実施形態２においては、電流検出部として、半導体スイッチ６のドレイン電流Ｉ_Ｄを検出するドレイン電流検出部２４を用いたが、本発明はこれに限定されるものではない。電流検出部として、半導体スイッチのソース電流を検出するソース電流検出部を用いることもできる。また、スイッチング電源装置の負荷電流や入力電流を検出することが可能な他の電流検出部を用いることもできる。

（４）上記した各実施形態においては、半導体スイッチとして、ワイドバンドギャップ半導体を用いた半導体スイッチを用いたが、本発明はこれに限定されるものではない。例えば、通常のシリコンを用いた半導体スイッチを用いることもできる。

（５）上記した各実施形態においては、半導体スイッチ制御回路１６，２３を制御部１１と半導体スイッチ６との間に配置して用いたが、本発明はこれに限定されるものではない。半導体スイッチ制御回路を制御部の内部に組み入れて一体化して用いることもできる。

（６）上記した各実施形態においては、半導体スイッチ制御回路を昇圧チョッパからなるスイッチング電源装置における半導体スイッチを制御するために用いたが、本発明はこれに限定されるものではない。半導体スイッチ制御回路を昇圧チョッパからなるスイッチング電源装置以外の半導体スイッチを制御するために用いることもできる。例えば、降圧チョッパ若しくは昇降圧チョッパからなるスイッチング電源装置、ＰＷＭ（Pulse Width Moduration）若しくはＲＣＣ（Ringing Choke Converter）といったフライバック電源などの半導体スイッチを制御するために用いることもできる。

１，１０１…スイッチング電源装置、２，１０２…入力端子、３，１０３…ダイオードブリッジ、４，１０４…入力コンデンサ、５，１０５…入力コイル、６，１０６…半導体スイッチ、７，１０７…整流ダイオード、８，１０８…整流コンデンサ、９，１０９…分圧抵抗ラダー、１０，１１０…出力端子、１１，１１１…制御部、１２…第１オペアンプ、１３…第２オペアンプ、１４…フリップフロップ，１５…タイマ、１６，２３…半導体スイッチ制御回路、１７…パルス信号生成部、１８…駆動電流生成部、１９…ソース部、２０…シンク部、２１…ゲート電圧検出部、２２…駆動電流制御部、２４…ドレイン電流検出部

Claims

ソース電極、ドレイン電極及びゲート電極を有する半導体スイッチにおける前記ゲート電極に駆動電流を供給することにより前記半導体スイッチのオン／オフ制御を行う半導体スイッチ制御回路であって、
前記半導体スイッチのオン／オフ制御を行う時間基準となるパルス信号を生成するパルス信号生成部と、
前記パルス信号生成部が生成する前記パルス信号に基づいて前記駆動電流を生成して当該駆動電流を前記半導体スイッチの前記ゲート電極に供給する駆動電流生成部と、
前記半導体スイッチのゲート電圧を検出するゲート電圧検出部と、
前記パルス信号生成部が生成する前記パルス信号と前記ゲート電圧検出部が検出する前記ゲート電圧とに基づいて、前記駆動電流生成部が生成する前記駆動電流を制御する駆動電流制御部とを備え、
ターンオフ期間中における前記ゲート電圧の第１プラトー期間開始時以降の第１期間中に前記ゲート電圧の自励発振現象を検出したとき、前記駆動電流制御部は、前記ゲート電圧の立ち下り速度が検出前よりも低くなるように前記駆動電流を制御することを特徴とする半導体スイッチ制御回路。
ターンオフ期間中における前記ゲート電圧の第１プラトー期間開始時以降の第１期間中に前記ゲート電圧が前記半導体スイッチの閾値電圧よりも所定値だけ高い第１設定電圧を超えたとき、前記駆動電流制御部は、前記ゲート電圧の立ち下り速度が検出前よりも低くなるように前記駆動電流を制御することを特徴とする請求項１に記載の半導体スイッチ制御回路。
前記駆動電流制御部は、前記第１設定電圧として複数の電圧レベルの設定が可能で、かつ、前記ゲート電圧が前記第１期間中に前記複数の電圧レベルのうちより高い電圧レベルを超えるに従って、前記ゲート電圧の立ち下り速度が段階的に低くなるように前記駆動電流を制御することを特徴とする請求項２に記載の半導体スイッチ制御回路。
前記駆動電流制御部は、前記ゲート電圧が前記第１期間中に前記第１設定電圧を複数回超えたときに限り、前記ゲート電圧の立ち下り速度が検出前よりも低くなるように前記駆動電流を制御することを特徴とする請求項２に記載の半導体スイッチ制御回路。
前記半導体スイッチ制御回路は、前記半導体スイッチのドレイン電流若しくはソース電流、又は、前記半導体スイッチを備えるスイッチング電源装置の負荷電流若しくは入力電流のいずれかの電流を検出する電流検出部をさらに備え、
前記駆動電流制御部は、前記電流が前記半導体スイッチのオン期間中に所定の第１設定電流を超えている場合に限り、前記ゲート電圧の立ち下り速度が検出前よりも低くなるように前記駆動電流を制御することを特徴とする請求項２に記載の半導体スイッチ制御回路。
ターンオン期間中における前記ゲート電圧の第２プラトー期間中に、前記ゲート電圧の自励発振現象を検出したとき、前記駆動電流制御部は、前記ゲート電圧の立ち上り速度が検出前よりも低くなるように前記駆動電流を制御することを特徴とする請求項１〜５のいずれかに記載の半導体スイッチ制御回路。
ソース電極、ドレイン電極及びゲート電極を有する半導体スイッチにおける前記ゲート電極に駆動電流を供給することにより前記半導体スイッチのオン／オフ制御を行う半導体スイッチ制御回路であって、
前記半導体スイッチのオン／オフ制御を行う時間基準となるパルス信号を生成するパルス信号生成部と、
前記パルス信号生成部が生成する前記パルス信号に基づいて前記駆動電流を生成して当該駆動電流を前記半導体スイッチの前記ゲート電極に供給する駆動電流生成部と、
前記半導体スイッチのゲート電圧を検出するゲート電圧検出部と、
前記パルス信号生成部が生成する前記パルス信号と前記ゲート電圧検出部が検出する前記ゲート電圧とに基づいて、前記駆動電流生成部が生成する前記駆動電流を制御する駆動電流制御部とを備え、
ターンオン期間中における前記ゲート電圧の第２プラトー期間中に、前記ゲート電圧の自励発振現象を検出したとき、前記駆動電流制御部は、当該ターンオン期間の次のターンオン期間における前記ゲート電圧の立ち上り速度が検出前よりも低くなるように前記駆動電流を制御することを特徴とする半導体スイッチ制御回路。
ターンオン期間中における前記ゲート電圧の第２プラトー期間中に、前記ゲート電圧が前記半導体スイッチの閾値電圧よりも所定値だけ高い第２設定電圧を超えたとき、前記駆動電流制御部は、前記ゲート電圧の立ち上り速度が検出前よりも低くなるように前記駆動電流を制御することを特徴とする請求項６又は７に記載の半導体スイッチ制御回路。
ソース電極、ドレイン電極及びゲート電極を有する半導体スイッチにおける前記ゲート電極に駆動電流を供給することにより前記半導体スイッチのオン／オフ制御を行う半導体スイッチ制御回路であって、
前記半導体スイッチのオン／オフ制御を行う時間基準となるパルス信号を生成するパルス信号生成部と、
前記パルス信号生成部が生成する前記パルス信号に基づいて前記駆動電流を生成して当該駆動電流を前記半導体スイッチの前記ゲート電極に供給する駆動電流生成部と、
前記半導体スイッチのゲート電圧を検出するゲート電圧検出部と、
前記パルス信号生成部が生成する前記パルス信号と前記ゲート電圧検出部が検出する前記ゲート電圧とに基づいて、前記駆動電流生成部が生成する前記駆動電流を制御する駆動電流制御部とを備え、
ターンオン期間中における前記ゲート電圧の第２プラトー期間中に、前記ゲート電圧の自励発振現象を検出し、前記ゲート電圧が前記半導体スイッチの閾値電圧よりも所定値だけ高い第２設定電圧を超えたとき、前記駆動電流制御部は、前記ゲート電圧の立ち上り速度が検出前よりも低くなるように前記駆動電流を制御することを特徴とする半導体スイッチ制御回路。
前記駆動電流制御部は、前記第２設定電圧として複数の電圧レベルの設定が可能で、かつ、前記ゲート電圧が前記第２プラトー期間中に前記複数の電圧レベルのうちより高い電圧レベルを超えるに従って前記ゲート電圧の立ち上り速度が段階的に低くなるように前記駆動電流を制御することを特徴とする請求項８又は９に記載の半導体スイッチ制御回路。
前記駆動電流制御部は、前記ゲート電圧が前記第２プラトー期間中に前記第２設定電圧を複数回超えたときに限り、前記ゲート電圧の立ち上り速度が検出前よりも低くなるように前記駆動電流を制御することを特徴とする請求項８又は９に記載の半導体スイッチ制御回路。
前記半導体スイッチ制御回路は、前記半導体スイッチのドレイン電流若しくはソース電流、又は、前記半導体スイッチを備えるスイッチング電源装置の負荷電流若しくは入力電流のいずれかの電流を検出する電流検出部をさらに備え、
前記駆動電流制御部は、前記電流が前記半導体スイッチのオン期間中に所定の第２設定電流を超えている場合に限り、前記ゲート電圧の立ち上り速度が検出前よりも低くなるように前記駆動電流を制御することを特徴とする請求項８又は９に記載の半導体スイッチ制御回路。
前記駆動電流生成部は、前記半導体スイッチの前記ゲート電極に電流を充電する充電電流源及び前記半導体スイッチの前記ゲート電極から電流を放電させる放電電流源を有する充放電回路を有し、
前記駆動電流制御部は、前記半導体スイッチの前記ゲート電極に充電する充電電流又は前記半導体スイッチの前記ゲート電極から放電させる放電電流を制御することにより、前記駆動電流を制御することを特徴とする請求項１〜１２のいずれかに記載の半導体スイッチ制御回路。
前記半導体スイッチは、ワイドギャップ半導体により形成されてなることを特徴とする請求項１〜１３のいずれかに記載の半導体スイッチ制御回路。
前記ワイドギャップ半導体は、炭化珪素、窒化ガリウム、酸化ガリウム又はダイヤモンドからなることを特徴とする請求項１４に記載の半導体スイッチ制御回路。
ソース電極、ドレイン電極及びゲート電極を有する半導体スイッチと、
前記半導体スイッチの前記ゲート電極に駆動電流を供給することにより前記半導体スイッチのオン／オフ制御を行う半導体スイッチ制御回路とを備えるスイッチング電源装置であって、
前記半導体スイッチ制御回路として、請求項１〜１５のいずれかに記載の半導体スイッチ制御回路を備えることを特徴とするスイッチング電源装置。