JP6867214B2 - 角速度検出装置 - Google Patents

Description

本発明は、慣性等の物理量を検出する物理量検出装置に関し、例えば角速度検出装置に適用して有効な技術に関する。

慣性等の物理量を検出する物理量検出装置として、角速度検出装置（以下、角速度センサと記載する場合がある）がある。角速度センサの一種として、振動型角速度センサがある。振動型角速度センサは、慣性体の振動振幅や振動周波数の変化を利用して物体の角速度を検出する。振動型角速度センサは、物質が及ぼす角速度の変動、傾斜角等の物体の状態を観測可能である。角速度センサは、例えば自動車等の乗り物の制御、無人飛行機や遠隔操作ロボットの姿勢制御や姿勢検知、音波や地震波等の観測、老朽インフラの保守情報の取得、スマートフォンへの具備等、各種の用途に使用されている。

振動型角速度センサにおいて、慣性体の振動状態を計測するために静電容量の変化を適切な電子回路によって計測する手法が一般的に用いられている。このような角速度センサは容量検出型角速度センサと呼ばれている。静電容量は角速度センサのフレームに対して相対的に変位できる慣性体を一方の電極とし、フレームに対して固定されたもう一方の電極とから構成される。この静電容量の変化量（ΔＣ）は一般的に慣性体の変位がゼロの時の初期容量値（Ｃ０）に比較して小さい（ΔＣ＜＜Ｃ０）。静電容量検出回路により検出および増幅される静電容量はＣ０＋ΔＣであるから、検出回路の増幅率を十分に大きくしてΔＣを高精度で検出するためにはＣ０成分を増幅器の入力以前の段階で除去もしくは減少させることが必要である。

特許文献１には、容量検出器の入力ノードにおいてＣ０に由来するフィードスルー電荷と寄生容量に由来する電荷を固定容量により相殺して除去する回路技術が示されている。

特表２０１４-５２９９７２号公報

容量検出型角速度センサにおいて、初期容量値は角速度センサ要素の製造ばらつきにより変化する。同様に、角速度センサ要素および制御回路チップの実装状況により寄生容量成分の大きさは変化する。このため、前述した特許文献１に示されているように、例えば回路チップ内に作られた固定容量を用いてＣ０成分および寄生成分を除去する方法では、大きな製造ばらつきには対応できない。よって増幅回路の増幅率を大きくできないため、信号雑音比（Ｓ／Ｎ）が劣化するという課題があった。

本発明の代表的な目的は、信号雑音比を高く維持できる角速度検出装置を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

一実施の形態における角速度検出装置は、第１の容量検出回路および第２の容量検出回路を含む複数の容量検出回路と、前記第１の容量検出回路からの第１の交流信号出力と前記第２の容量検出回路からの第２の交流信号出力との直流成分に基づいて、前記第１の容量検出回路の入力ノードにおいて第１のフィードスルー成分を除去する第１のフィードスルー除去回路、および前記第２の容量検出回路の入力ノードにおいて第２のフィードスルー成分を除去する第２のフィードスルー除去回路と、を備える。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

一実施の形態によれば、信号雑音比を高く維持できる角速度検出装置を提供することができる。

実施の形態に対する比較例の角速度センサにおける課題を示す図である。 実施の形態１において、電荷相殺機能を搭載した角速度センサの静電容量変化出力を検出する回路構成例を示す図である。 実施の形態１において、電荷相殺動作の一例を示す図である。 実施の形態１において、センサ要素の等価回路、および駆動制御回路の構成を示す図である。 実施の形態１において、センサ要素の実装構造例を示す図である。 実施の形態１において、角速度電荷相殺の実装構成例を示す図である。 実施の形態２において、電荷相殺機能を搭載した角速度センサの静電容量変化出力を検出する回路構成例を示す図である。 実施の形態３において、電荷相殺機能を搭載した角速度センサの静電容量変化出力を検出する回路構成例を示す図である。 実施の形態４において、電荷相殺機能を搭載した角速度センサの静電容量変化出力を検出する回路構成例を示す図である。 実施の形態５において、電荷相殺機能を搭載した角速度センサの静電容量変化出力を検出する回路構成例を示す図である。 実施の形態５において、物理量検出システムの構成例を示す図である。 実施の形態６において、電荷相殺機能を搭載した角速度センサの静電容量変化出力を検出する回路構成例を示す図である。

以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一部には原則として同一符号を付し、その繰り返しの説明は省略する。また、図面を分かりやすくするために、平面図であってもハッチングを付す場合があり、また断面図であってもハッチングを省略する場合がある。

（従来の課題）
角速度センサ（角速度検出装置）の一種である容量検出型角速度センサにおいて、初期容量値（Ｃ０）は角速度センサ要素の製造ばらつきにより変化する。同様に、角速度センサ要素および制御回路チップの実装状況により寄生容量成分の大きさは変化する。このため、前述した特許文献１に示されているように、例えば回路チップ内に作られた固定容量を用いてＣ０成分および寄生成分を除去する方法では、大きな製造ばらつきには対応できない。よって増幅回路の増幅率を大きくできないため、信号雑音比（Ｓ／Ｎ）が劣化するという課題があった。

一方で、回路チップ内に固定容量ではなく可変の容量を備えることで、大きな製造ばらつきに対応する方法も考えられる。例えば、複数の静電容量を回路チップ内に備えておき、角速度センサ製造後の出荷調整時にＣ０成分および寄生容量成分を角速度センサ毎に個別計測し、この計測結果に基づき、あらかじめ備えてある複数の静電容量から適切な個数の静電容量を回路に接続することで、前述した特許文献１よりも高精度でＣ０および寄生成分を除去することが可能となる。しかし、この方法では出荷調整コストが大きくなり、結果として角速度センサのコストが上昇してしまうという課題がある。さらに、Ｃ０成分および寄生成分を計測するための余分な回路を回路チップ上に設ける必要があり、チップ面積が増大してセンサのコストが増大するという課題もある。

さらに、上記２つの例に共通の課題として、角速度センサの出荷および製造時に設定した相殺電荷量を、出荷後に変更できないという点が挙げられる。高い信頼性を有する角速度センサは、使用される環境の振動や温度が変化するような状況でも正確に動作することが求められる。環境に応じて相殺電荷量を変動させる、もしくは、センサの動作中やシステムがキャリブレーション信号を発行したタイミングで相殺電荷量を変化させるような動作が出来れば、常に高いＳ／Ｎを維持しつつ、信頼性の高い角速度センサを提供することが可能となる。

そこで、本実施の形態では、第１に、信号雑音比を高く維持できる角速度センサを提供することを目的とする。第２に、出荷調整工程等のコストを低くできる角速度センサを提供することを目的とする。

具体的に、図１を用いて、実施の形態に対する比較例の角速度センサ（角速度検出装置）における課題を詳細に述べる。図１は、実施の形態に対する比較例の角速度センサにおける課題を示す図である。

図１において、（Ａ）は一般的な容量検出回路と角速度センサの等価回路を示したものである。センサ要素１０９は、２つの差動可変容量１１０および１１１で構成され、搬送波入力ＣＲＲと正側出力ＡＳＤｐと負側出力ＡＳＤｎを有する。搬送波は搬送波生成回路１０８により生成され、センサ要素１０９に入力される。容量検出回路１００は、例えば２つのスイッチ（ＳＷ）１０１および１０６、２つの帰還容量１０２および１０５、２つのオペアンプ１０３および１０４から構成される。オペアンプ１０３および１０４のリファレンス電圧Ｖ_Ｍが外部から生成される。

以上の構成から、スイッチ１０１および１０６がＯＮの時にはリセット状態、ＯＦＦの時にはセット状態として信号を増幅するサンプルアンドホールド動作を行う。容量検出回路１００の差動出力ＣＶＯＵＴｐおよびＣＶＯＵＴｎが、差動のアナログ入力をデジタル変換するアナログデジタル変換回路１０７に入力され、差動出力ＡＤＣＯＵＴを得る。差動出力ＡＤＣＯＵＴを適切に処理してアナログフロントエンド出力ＳＥＮＳＯＵＴを得る出力回路（ＯＵＴＰＵＴ）１１２により、センサ要素出力を後段の回路に伝達する。

上記の構成において、センサ要素１０９の差動可変容量１１０および１１１の初期容量Ｃ０が容量変化ΔＣに比較して大きい場合、フィードバック容量をＣｆ、搬送波振幅をＶｃとすれば、差動出力ＣＶＯＵＴｐ＝Ｖｃ（Ｃ０＋ΔＣ）／Ｃｆおよび差動出力ＣＶＯＵＴｎ＝Ｖｃ（Ｃ０−ΔＣ）／Ｃｆとなるため、搬送波振幅Ｖｃおよびフィードバック容量Ｃｆの設定次第では信号の飽和が起こる。

図１（Ｂ）および（Ｃ）には、飽和した場合の差動出力ＣＶＯＵＴｐおよびＣＶＯＵＴｎの一例を示した。アナログ回路においては、一般的に回路に供給される電源電圧や回路内部で生成する安定化電源電圧（例えば０Ｖと３．３Ｖ）を越える電位を処理することはできないため、信号強度が想定を超えて大きい場合にこのような飽和が起きる。図１（Ｂ）および（Ｃ）のような飽和した信号を入力した場合、アナログデジタル変換回路１０７の差動出力ＡＤＣＯＵＴは図１（Ｄ）に示すように波形が歪み、正しい差動信号処理が出来なくなる。このような事態を防ぐためには、容量検出回路１００の差動出力ＣＶＯＵＴｐおよびＣＶＯＵＴｎにおいて飽和が起きないように処理する必要がある。

また、容量検出回路１００の差動出力ＣＶＯＵＴｐおよびＣＶＯＵＴｎの直流成分が同等で、かつ、両方の信号が飽和している場合、差動出力ＡＤＣＯＵＴにおいては直流成分がゼロだが波形が歪んでいるという状況が発生しうる。つまり、アナログデジタル変換回路１０７の差動出力ＡＤＣＯＵＴにおいて直流成分がゼロになるのが良いのではなく、アナログデジタル変換回路１０７の入力において歪および飽和が発生していないことが望ましい。

上記の飽和を防ぐ方法として、搬送波振幅Ｖｃおよびフィードバック容量Ｃｆの大きさを調整する方法がある。しかし、容量変化ΔＣの増幅率も小さくなってしまうため、信号雑音比Ｓ／Ｎが劣化してしまう。よって、最も望ましい方法は、初期容量Ｃ０の寄与を容量検出回路１００の入力で除去することである。以下の実施の形態において詳細に説明する。

（実施の形態１）
図２〜図６を用いて、実施の形態１の角速度センサ（角速度検出装置）について説明する。図２は、実施の形態１において、電荷相殺機能を搭載した角速度センサの静電容量変化出力を検出する回路構成例を示す図である。図３は、実施の形態１において、電荷相殺動作の一例を示す図である。図４は、実施の形態１において、センサ要素の等価回路、および駆動制御回路の構成を示す図である。図５は、実施の形態１において、センサ要素の実装構造例を示す図である。図６は、実施の形態１において、角速度電荷相殺の実装構成例を示す図である。

［角速度センサの静電容量変化出力を検出する回路の構成例］
図２には、センサ要素に含まれる一組の差動容量を検出する際に、適切に初期容量Ｃ０を除去して最適な増幅率を実現するための回路、すなわち電荷相殺機能を搭載した角速度センサの静電容量変化出力を検出する回路の構成例を示している。電荷相殺機能を搭載した角速度センサの静電容量変化出力を検出する回路は、容量検出回路２０７と、アナログデジタル変換回路（ＡＤＣ）２１４と、出力回路（ＯＵＴＰＵＴ）２１７と、平均化回路（ＡＶＥ）２１５と、論理回路（ＬＯＧＩＣ）２１６と、フィードスルー除去回路２０１および２１８と、反転回路２０６および２２３から構成される。

容量検出回路２０７は、図１の従来方式と同等の構成となっている。すなわち、容量検出回路２０７は、２つのスイッチ（ＳＷ）２０８および２１３、２つの帰還容量２０９および２１２、２つのオペアンプ２１０および２１１から構成される。この容量検出回路２０７は、スイッチ２０８、帰還容量２０９およびオペアンプ２１０からなる正側の容量検出回路（第１の容量検出回路）と、スイッチ２１３、帰還容量２１２およびオペアンプ２１１からなる負側の容量検出回路（第２の容量検出回路）とを含み、複数の容量検出回路で構成される。センサ要素２２４は、２つの差動可変容量２２５および２２６で構成される。搬送波は搬送波生成回路２２７により生成され、センサ要素２２４に入力される。

アナログデジタル変換回路２１４は、容量検出回路２０７からの差分交流信号である差動出力ＣＶＯＵＴｐおよびＣＶＯＵＴｎを取得し、これをデジタル値に変換する回路である。出力回路２１７は、アナログデジタル変換回路２１４からの出力ＡＤＣＯＵＴを適切に処理してセンサ出力とする回路である。平均化回路２１５は、アナログデジタル変換回路２１４からの差分交流信号である出力ＡＤＣＯＵＴを平均化して、これに含まれる直流成分を抽出する回路である。論理回路２１６は、平均化回路２１５で平均化処理後の直流成分である出力ＡＶＥＯＵＴを演算に必要な定数ＶＡＬに基づいて処理し、フィードスルー成分であるフィードスルー電荷除去量ＤＣＯＣｐおよびＤＣＯＣｎを推定する回路である。反転回路２０６および２２３は、搬送波を反転する回路である。

正側のフィードスルー除去回路２０１は、デジタルアナログ変換回路（ＤＡＣ）２０４と、アンプ（ＡＭＰ）２０３と、アナログ乗算器２０２と、フィードスルー除去容量２０５から構成される。この正側のフィードスルー除去回路２０１は、容量検出回路２０７の入力ノードＡＳＤｐとアナログ乗算器２０２との間に挿入される。デジタルアナログ変換回路２０４は、フィードスルー電荷除去量ＤＣＯＣｐのデジタル値をアナログ値に変換する回路である。アンプ２０３（増幅回路）は、デジタルアナログ変換回路２０４の出力ＤＡＣＯｐを適切に増幅する回路である。アナログ乗算器２０２（ミキサ回路）は、容量検出回路２０７の動作クロックである反転した搬送波信号ＣＲＲＢとアンプ２０３の出力ＡＯｐを乗算する乗算器である。フィードスルー除去容量２０５は、アナログ乗算器２０２の出力ＤＣＣｐに応じた電荷をオペアンプ２１０の入力ノードＡＳＤｐから除去する容量である。この正側のフィードスルー除去回路２０１は、容量検出回路２０７からの交流信号出力（ＣＶＯＵＴｐ）の直流成分（ＡＶＥＯＵＴ）に基づいて、容量検出回路２０７の入力ノードＡＳＤｐにおいてフィードスルー成分を除去する第１のフィードスルー除去回路である。

負側のフィードスルー除去回路２１８は、正側のフィードスルー除去回路２０１と同等の構成となっている。すなわち、負側のフィードスルー除去回路２１８は、デジタルアナログ変換回路（ＤＡＣ）２２１と、アンプ（ＡＭＰ）２２０と、アナログ乗算器２１９と、フィードスルー除去容量２２２から構成される。この負側のフィードスルー除去回路２１８は、容量検出回路２０７の入力ノードＡＳＤｎとアナログ乗算器２１９との間に挿入される。この負側のフィードスルー除去回路２１８は、容量検出回路２０７からの交流信号出力（ＣＶＯＵＴｎ）の直流成分（ＡＶＥＯＵＴ）に基づいて、容量検出回路２０７の入力ノードＡＳＤｎにおいてフィードスルー成分を除去する第２のフィードスルー除去回路である。

搬送波生成回路２２７とセンサ要素２２４、容量検出回路２０７、アナログデジタル変換回路２１４、出力回路２１７の接続関係および動作は前述した図１の従来方式と同等である。Ｖ_Ｍはオペアンプ２１０および２１１の基準電位であり、かつセンサ要素２２４に印加されるバイアス電圧を決定するため、回路動作およびセンサ要素２２４の機械的動作に十分に考慮して適切に設定されることが望ましい。出力回路２１７は、例えばフィルタ処理をしたり、ダウンサンプリングしたりする機能を有する。図２中に明らかには記載しないが、角速度センサの動作には駆動制御の機能も必要であり、これは出力回路２１７の出力ＳＥＮＳＯＵＴを用いて別の回路により実現される。

角速度センサは、慣性体が機械的な構成で決定される共振周波数ｆ０で振動した状態で動作するため、容量変化ΔＣは共振周波数で変調されてセンサ要素２２４から出力される。一方で、初期容量Ｃ０に起因するフィードスルー信号や寄生成分に起因する電荷は共振周波数ｆ０で変調されず、直流成分として信号出力に重畳される。センサ要素２２４の正側の差動可変容量２２５の初期容量をＣ０ｐ、容量変化をΔＣ、帰還容量２０９の値をＣｆ、搬送波の電圧をＶｃとすると、差動出力ＣＶＯＵＴｐ＝Ｖｃ（Ｃ０ｐ＋ΔＣ）／Ｃｆと記述される。同様に、センサ要素２２４の負側の差動可変容量２２６の初期容量をＣ０ｎ、容量変化をΔＣ、帰還容量２１２の値をＣｆとすると、差動出力ＣＶＯＵＴｎ＝Ｖｃ（Ｃ０ｎ−ΔＣ）／Ｃｆと記述される。よって、アナログデジタル変換回路２１４の出力ＡＤＣＯＵＴ＝Ｖｃ（Ｃ０ｐ−Ｃ０ｎ＋２ΔＣ）／Ｃｆとなる。平均化回路２１５がセンサ要素２２４の共振周波数ｆ０以下の周波数で平均化処理を行うとｆ０に変調されたΔＣ成分がゼロになるため、平均化回路２１５の出力ＡＶＥＯＵＴ＝Ｖｃ（Ｃ０ｐ−Ｃ０ｎ）／Ｃｆとしてフィードスルー成分の差分が出力されることになる。

この平均化回路２１５の出力ＡＶＥＯＵＴを入力として、論理回路２１６において実際のフィードスルー電荷除去量を演算する。初期容量Ｃ０ｐおよびＣ０ｎの大きさが等しい場合には、この信号がゼロになるためフィードスルー除去動作は行われないが、実際の回路においてフィードスルー除去を行う前にＣ０ｐ＝Ｃ０ｎとなることは稀である。Ｃ０ｐ≠Ｃ０ｎの場合、ＡＶＥＯＵＴの符号からＣ０ｐとＣ０ｎのどちらが大きいかを判別し、ＡＶＥＯＵＴ＞０（Ｃ０ｐ＞Ｃ０）ｎの場合にはフィードスルー電荷除去量ＤＣＯＣｐにフィードバックし、ＡＶＥＯＵＴ＜０（Ｃ０ｐ＜Ｃ０ｎ）の場合にはフィードスルー電荷除去量ＤＣＯＣｎにフィードバックを行うこととする。フィードスルー電荷除去量ＤＣＯＣｐおよびＤＣＯＣｎの初期値は、ゼロまたは演算に必要な定数ＶＡＬにより与えられるものとする。定数ＶＡＬ自体は通信により外部システムから与えられてもよいし、システム内に具備されたメモリ（揮発性メモリ、不揮発メモリのどちらでもよいが、最低でも論理回路２１６の処理速度以上のデータレートを有していることが必要）から与えられてもよい。

実際のフィードバック量には、演算に必要な定数ＶＡＬから与えられた定数α１を乗じる。すなわち、ＤＣＯＣｐ＝α１・Ｖｃ（Ｃ０ｐ−Ｃ０ｎ）／Ｃｆとし、フィードバックを常時行う場合にはその都度、ＤＣＯＣｐの値をインクリメントして更新していくものとする。これにより、複数回のフィードバックの後にある適切な電荷キャンセル量に収束するように制御される。定数α１の値は、オペアンプ２１０の入力ノードＡＳＤｐにおける実際の電荷キャンセル量がＶｃ（Ｃ０ｐ−Ｃ０ｎ）／Ｃｆよりも大きくなるように適切に設定されることが望ましい。言い換えれば、キャンセル電荷量がα１・Ｖｃ（Ｃ０ｐ−Ｃ０ｎ）／Ｃｆと書き表され、α１＞１となるように設定する。このような条件を満たすように、アンプ２０３の増幅率とフィードスルー除去容量２０５の静電容量Ｃｄｏを設定しておくことが好ましい。もしもα１＝１の場合、一回の電荷キャンセルの後にＣ０ｐ＝Ｃ０ｎとなり、それ以降の電荷キャンセル動作が行われなくなる。

実施の形態１では、容量検出回路２０７の差動出力ＣＶＯＵＴｐおよびＣＶＯＵＴｎにおける直流成分を直接観測することなく、推定しながら電荷を除去するため、実際はＣ０ｐ＝０かつＣ０ｎ＝０まで電荷除去を行うべきところ、Ｃ０ｐ＝Ｃ０ｎ≠０の条件が満たされてしまうと、この時点で電荷除去のループが終了してしまい、これ以上の除去が進まないからである。よって、α１＞１を満たしながらループをまわしていくことが望ましい。α１＞１の場合、仮に一回前のループで値が更新されたのがＤＣＯＣｐであった場合、今回のループで値が更新されるのはＤＣＯＣｎとなる。言い換えれば、一回前のループではＣ０ｐ＞Ｃ０ｎであったためにＣＤＯＣｐが更新されたので、次は必ずＣ０ｐ＜Ｃ０ｎになるということである。このように、交互にｐ側とｎ側のＣ０を減じていくことで両者をゼロに近づけていくことができる。一回のループに要する最短時間は容量検出回路２０７の動作クロック、すなわち、スイッチ２０８および２１３の動作周波数ｆｓで決定する。通常、センサ要素２２４の共振周波数ｆ０に比較してスイッチ２０８および２１３の動作周波数ｆｓは２倍以上に大きいため、最低でもｆｓ＝２ｆ０でフィードバックループを回すことができる。これは、一般的な角速度センサにおけるバンド幅に比較して十分に高い周波数であり、センサの計測性能に影響を与えることは無い。

この際、定数α１をずっと一定値に保っていた場合、推定除去量が発散する可能性があるが、適切なアルゴリズムでα１を更新していくことでこれを回避可能となる。例えば、平均化回路２１５の出力ＡＶＥＯＵＴの値がある一定値βよりも小さくなった場合には、α１をある決められた値Δαだけ減じて次の定数はα２＝α１−Δαとするなどのアルゴリズムが考えられる。Δαおよびβの値は、演算に必要な定数ＶＡＬとしてメモリに記憶しておくか、外部のシステムから必要に応じて設定および変更できるようにしておく。

他の推定方法として、ＰＩ制御を行う方法がある。すなわち、ＫｐおよびＫｉを論理回路２１６に演算に必要な定数ＶＡＬとして与えておき、フィードスルー電荷除去量ＤＣＯＣｐ（ＤＣＯＣｎ）＝ＡＶＥＯＵＴ・Ｋｐ＋Ｋｉ∫ＡＶＥＯＵＴ・ｄｔとする。平均化回路２１５の出力ＡＶＥＯＵＴが正の場合はＤＣＯＣｐにフィードバックし、負の場合にはＤＣＯＣｎにフィードバックする。この場合、初期容量Ｃ０ｐおよびＣ０ｎをゼロに向けて除去するには、少なくともＫｐ＞１を満たす必要がある。また、ＤＣＯＣｐおよびＤＣＯＣｎは、値を更新するときには新しい推定結果をインクリメントしていく。これにより、ある一定の値に推定が収束していくように制御可能である。ＫｐおよびＫｉの数値は、センサ要素および回路の設計に依存する。

図３には、電荷の推定除去ループが２０回まで回り、容量検出回路２０７の差動出力ＣＶＯＵＴｐおよびＣＶＯＵＴｎにおける直流成分が正しく除去できている様子を示している。図３（Ａ）は２０回のループ後にＣＶＯＵＴｐおよびＣＶＯＵＴｎの直流成分がほぼゼロまで減じられていることが分かる。その際には、図３（Ｂ）に示す通り、アナログデジタル変換回路２１４の出力ＡＤＣＯＵＴの直流成分は正と負の値を交互に取る。これは、α１＞１（またはＰＩ制御の場合にはＫｐ＞１）を満たしているからである。このように、実施の形態１では厳密にゼロまでではないが、かなり直流成分を推定除去できることが分かる。

前述した通り、一回の推定に要する時間は長くても２ｆ０程度であり、これを２０回繰り返した場合、４０ｆ０程度となる。仮にｆ０＝１０ｋＨｚとしたとき、２０回の試行に必要な時間は４ｍｓである。一般的な角速度検出装置のバンド幅は１００Ｈｚ程度とすると、これは１０ｍｓに相当し、２０回の推定は検出装置の出力に影響を与えるものではない。逆に言えば、上記推定は装置の出力特性に影響を与えないように、そのパラメータを設定する必要がある。

このためには、例えば、検出装置の出力に影響が出る回数をあらかじめ規定しておき、この回数に達したら推定を自動的に終了する仕組みを設ける。同様に、推定の自動終了には、図３（Ｂ）に示すＡＤＣＯＵＴの直流成分の絶対値に閾値を設定しておき、前記閾値以下になったら推定を終了するという方法も考えられる。さらに、上記２つの方法のｏｒ（論理和）を取り、どちらかの条件が満たされたら推定を終了するという制御も可能である。これらの推定中断動作により検出装置の信頼性が向上する利点がある。つまり、パラメータが合わずいつまでも推定が完了しない、もしくは、推定値が発散するという事態を防止することができる。

［角速度センサ全体の構成例］
図４で、角速度センサ全体の構成例を説明する。前述した図２はアナログフロントエンド回路４１２および４２２を詳細に記述したものである。センサ要素（ＳＮＳ）４０１は、駆動制御回路（ＸＣＴＲＬ）４２０と、駆動制御回路（ＹＣＴＲＬ）４１０により制御される。センサ要素４０１は、静電容量素子Ｃｘｓｐ、Ｃｘｓｎ、Ｃｘｆｐ、Ｃｘｆｎ、Ｃｙｓｐ、Ｃｙｓｎ、ＣｙｆｐおよびＣｙｆｎを有し、各静電容量素子に対応する電極Ｅｘｓｐ、Ｅｘｓｎ、Ｅｘｆｐ、Ｅｘｆｎ、Ｅｙｓｐ、Ｅｙｓｎ、ＥｙｆｐおよびＥｙｆｎを備えている。また、センサ要素４０１は、搬送波信号ＣＲＲの電極Ｅ０も備えている。

駆動制御回路（ＸＣＴＲＬ）４２０は、センサ要素４０１をその共振周波数ｆ０で動作させるように適切な駆動制御を行う。駆動制御回路４２０は、従来一般的な角速度センサに備える駆動制御回路と同様の構成が適用可能である。駆動制御回路４２０は、デジタルアナログ変換回路（ＤＡＣ）４２１、アナログフロントエンド回路（ＡＮＬ）４２２等を含み、アナログフロントエンド回路４２２以外は公知の回路によって構成できる。駆動制御回路４２０は、センサ要素４０１の端子に駆動信号ＤＲＶを印加し、センサ要素４０１の端子からの駆動検出信号ＡＳＤを入力し、駆動検出信号ＡＳＤに応じてフィードバック制御として駆動信号ＤＲＶを生成する。

デジタルアナログ変換回路４２１は、駆動制御信号ＤＲＶ０を入力とし、駆動信号ＤＲＶを生成し、慣性体の電極ＥｘｆｐおよびＥｘｆｎに供給する。駆動信号ＤＲＶは、差動信号であり、正側駆動信号ＤＲＶｐと負側駆動信号ＤＲＶｎとから成る。

アナログフロントエンド回路４２２は前述した図２に示す構成を有し、慣性体の電極ＥｘｓｐおよびＥｘｓｎから出力された駆動検出信号ＡＳＤを入力する。駆動検出信号ＡＳＤは、差動信号であり、正側駆動検出信号ＡＳＤｐと負側駆動検出信号ＡＳＤｎとから成る。アナログフロントエンド回路４２２は、駆動検出信号ＡＳＤをデジタル信号に変換し、アナログフロントエンド出力ＳＥＮＳＯＵＴ（ΔＸ信号）を生成する。アナログフロントエンド回路４２２がサンプリングホールド回路で構成される場合、搬送波生成回路４３０で生成された搬送波ＣＲＲの周波数の１倍もしくは０．５倍の周波数で動作する。同期検波によって低周波雑音を除去する形態の場合、アナログフロントエンド回路４２２は、０．５倍の周波数でサンプリングホールドを行う回路として構成されることが望ましい。

駆動制御回路（ＹＣＴＲＬ）４１０は、駆動制御回路４２０と同様の構成から成り、デジタルアナログ変換回路（ＤＡＣ）４１１、アナログフロントエンド回路（ＡＮＬ）４１２等を含む。駆動制御回路４１０は、センサ要素４０１の端子にサーボ電圧信号ＳＲＶを印加し、センサ要素４０１の端子からの検出信号ＡＳＳを入力し、検出信号ＡＳＳに応じてフィードバック制御としてサーボ電圧信号ＳＲＶを生成する。

デジタルアナログ変換回路４１１は、サーボ制御信号ＳＲＶ０を入力とし、サーボ電圧信号ＳＲＶを生成し、慣性体の電極ＥｙｆｐおよびＥｆｆｎに供給する。サーボ電圧信号ＳＲＶは、差動信号であり、正側駆動信号ＳＲＶｐと負側駆動信号ＳＲＶｎとから成る。

アナログフロントエンド回路４１２は前述した図２に示す構成を有し、慣性体の電極ＥｙｓｐおよびＥｙｓｎから出力された検出信号ＡＳＳを入力する。検出信号ＡＳＳは、差動信号であり、正側駆動検出信号ＡＳＳｐと負側駆動検出信号ＡＳＳｎとから成る。アナログフロントエンド回路４１２は、検出信号ＡＳＳをデジタル信号に変換し、アナログフロントエンド出力ＳＥＮＳＯＵＴ（ΔＹ信号）を生成する。

［センサ要素の実装構造例］
図５は、センサ要素４０１の機械的、物理的な実装構造例を示す。センサ要素４０１は、慣性体として、駆動マス５０１、検出マス５０２を有する。駆動マス５０１および検出マス５０２は、ベース部材に対して弾性部材を介して接続されており、慣性に応じた変位が可能な構造を有する。駆動マス５０１は、Ｘ方向に変位し、その変位をΔＸとする。検出マス５０２は、Ｙ方向に変位し、その変位をΔＹとする。図５では、説明上の方向および座標系として（Ｘ、Ｙ、Ｚ）を示す。Ｘ方向は、第１軸に対応する第１方向であり、駆動マス５０１の駆動に係わる方向である。Ｙ方向は、Ｘ方向に直交する第２軸に対応する第２方向であり、検出マス５０２のコリオリ検出に係わる方向である。Ｚ方向は、Ｘ方向およびＹ方向に垂直な第３軸に対応する第３方向である。検出対象の角速度Ωは、Ｚ方向の軸周りの角速度である。出力信号ＯＵＴのうちの角度は、その角速度Ωの角度である。

センサ要素４０１では、図４の各静電容量素子Ｃｘｓｐ、Ｃｘｓｎ、Ｃｘｆｐ、Ｃｘｆｎ、Ｃｙｓｐ、Ｃｙｓｎ、ＣｙｆｐおよびＣｙｆｎが、図５の各電極Ｅｘｓｐ１，２、Ｅｘｓｎ１，２、Ｅｘｆｐ１，２、Ｅｘｆｎ１，２、Ｅｙｓｐ、Ｅｙｓｎ、Ｅｙｆｐ、ＥｙｆｎおよびＥ０で構成されている。分かりやすいように、各電極への入出力信号ＡＳＤｐ、ＡＳＤｎ、ＤＲＶｐ、ＤＲＶｎ、ＡＳＳｐ、ＡＳＳｎ、ＳＲＶｐ、ＳＲＶｎおよびＣＲＲも併せて示している。各電極の端子が、図４の駆動制御回路４２０および４１０に接続されている。駆動制御回路４２０および４１０のアナログフロントエンド出力ＳＥＮＳＯＵＴである変位ΔＸおよび変位ΔＹは、対応する容量の電極対の間の距離に応じた静電容量変化を表す電気信号として検出される。

［角速度センサモジュールの実装構成例］
図６は、図４の角速度センサモジュールの実装構成例を示す。図６（Ａ）は、角速度センサモジュールの実装基板を鉛直方向（Ｚ方向）の上から見た平面図を示す。端子と入出力信号との対応関係も併せて示している。図６（Ｂ）は、実装基板を水平方向（Ｙ方向）から見た側面図を示す。

実装基板は、第１基板６０１と、第２基板６０２を有する。第１基板６０１上に、第２基板６０２が積層されている。第２基板６０２には、センサ要素４０１が実装されている。第１基板６０１は、センサ要素４０１を支持しており、前述した図２や図４の回路が実装されている。第１基板６０１の矩形の辺部には、回路と接続するための各端子に対応する電極パッド６０３を有する。第２基板６０２の矩形の辺部には、センサ要素４０１の各端子に対応する電極パッド６０４を有する。第１基板６０１の電極パッド６０３と、第２基板６０２の電極パッド６０４とが、ワイヤボンディング６０５を通じて物理的および電気的に接続されている。

なお、製造業者は、第１基板６０１の電極パッド６０３に、モニタ用や試験用の回路を接続することで、位相遅延等の特性に係わるモニタや試験を行うことも可能である。サーボ電圧信号ＳＲＶと駆動信号ＤＲＶは、同一の周波数を持ち、センサ要素４０１の共振周波数ｆ０および搬送波ＣＲＲの周波数とおおよそ一致する。

以上説明した実施の形態１の角速度センサによれば、初期容量Ｃ０の寄与を容量検出回路２０７の入力ノードＡＳＤｐおよびＡＳＤｎで除去することができる。これにより、容量検出回路２０７からの差動出力ＣＶＯＵＴｐおよびＣＶＯＵＴｎを入力とするアナログデジタル変換回路２１４の入力において、歪および飽和が発生することがない。この結果、信号雑音比を高く維持することができるので、信頼性の高い角速度センサを提供することが可能となる。また、コストの観点では、出荷調整工程等のコストを低くすることができるので、加速度センサのコストの上昇を抑制することが可能となる。

（実施の形態２）
図７を用いて、実施の形態２の角速度センサ（角速度検出装置）について説明する。図７は、実施の形態２において、電荷相殺機能を搭載した角速度センサの静電容量変化出力を検出する回路構成例を示す図である。実施の形態２の基本的な構成は前述した実施の形態１と同様であり、以下では、実施の形態２における実施の形態１とは異なる構成部分について説明する。

実施の形態２に示す電荷相殺機能を搭載した角速度センサの静電容量変化出力を検出する回路は、実施の形態１と比較して容量検出回路の構成が異なる。図７に示すように、容量検出回路７０１は、２つのスイッチ（ＳＷ）７０２および７０６、２つの帰還容量７０３および７０５、１つのオペアンプ７０４から構成される。容量検出回路７０１を構成するオペアンプ７０４が全差動型となっている点が異なる。その他の容量検出回路７０１の構成は実施の形態１と同じである。

すなわち、実施の形態２においては、容量検出回路７０１は単一の差動容量検出回路であり、さらに、フィードスルー除去回路２０１および２１８はこの容量検出回路７０１からの差動交流信号出力の直流成分に基づいて、容量検出回路７０１の入力ノードＡＳＤｐおよびＡＳＤｎにおいてフィードスルー成分を除去する構成となっている。

実施の形態２の角速度センサによれば、前述した実施の形態１と異なる効果として、容量検出回路７０１を、全差動型のオペアンプ７０４を用いて構成することで、実施の形態１で用いられる基準電位Ｖ_Ｍを用いない構成をとることができ、雑音源をひとつ減らすことができる点が利点である。

（実施の形態３）
図８を用いて、実施の形態３の角速度センサ（角速度検出装置）について説明する。図８は、実施の形態３において、電荷相殺機能を搭載した角速度センサの静電容量変化出力を検出する回路構成例を示す図である。実施の形態３の基本的な構成は前述した実施の形態１と同様であり、以下では、実施の形態３における実施の形態１とは異なる構成部分について説明する。

実施の形態３に示す電荷相殺機能を搭載した角速度センサの静電容量変化出力を検出する回路は、実施の形態１と比較してフィードスルー除去回路の構成が異なる。図８に示すように、フィードスルー除去回路８０１および８０５は、それぞれ、容量アレー回路８０２および８０６と、スイッチアレー回路（ＳＷｓ）８０３および８０７と、デコード回路（ＤＥＣ）８０４および８０８から構成される。フィードスルー除去回路８０１とフィードスルー除去回路８０５は同等の構成であるから以下にはフィードスルー除去回路８０１の構成および動作について説明する。フィードスルー電荷除去量ＤＣＯＣｐの求め方は実施の形態１と同等である。

フィードスルー除去回路８０１において、デコード回路８０４は、フィードスルー電荷除去量ＤＣＯＣｐを入力としてｋ＋１本のデコード信号ＳＷＣＮＴｐ＜ｋ：０＞を出力する回路である。容量アレー回路８０２は、複数の容量であるｋ＋１個の並列容量から構成され、各容量の一方の端子が互いに電気的に接続され、容量検出回路２０７の動作クロックに接続され、もう一方の端子はスイッチアレー回路８０３により制御されてオペアンプ２１０の入力ノードＡＳＤｐに接続される回路である。スイッチアレー回路８０３は、容量アレー回路８０２の＜０＞〜＜ｋ＞の端子とデコード回路８０４の出力端子とオペアンプ２１０の入力ノードＡＳＤｐに接続され、デコード回路８０４の出力であるデコード信号ＳＷＣＮＴｐにより制御される回路である。

このフィードスルー除去回路８０１は、デコード回路８０４がフィードスルー電荷除去量ＤＣＯＣｐに応じてスイッチアレー回路８０３の制御信号ＳＷＣＮＴｐ＜ｋ：０＞を出力することで、容量アレー回路８０２の任意の容量をオペアンプ２１０の入力ノードＡＳＤｐに接続できるような構成をとっている。こうすることで、除去したい電荷量に応じた大きさの静電容量をキャリア反転信号ＣＲＲＢとＡＳＤｐの間に構成し、除去電荷量を調整することが可能となる。スイッチアレー回路８０３は容量アレー回路８０２の端子＜ｋ：０＞から複数の任意の端子を同時にＡＳＤｐに接続する機能を有し、これにより容量アレー回路８０２は２^{（ｋ＋１）}通りのデジタル可変容量として動作する。

実施の形態３の角速度センサによれば、前述した実施の形態１と比較して、フィードスルー除去回路８０１および８０５において、容量アレー回路８０２および８０６を構成する回路面積がオーバーヘッドとなるが、デジタルアナログ変換回路を省略できるため、消費電力を小さくすることができる利点がある。

（実施の形態４）
図９を用いて、実施の形態４の角速度センサ（角速度検出装置）について説明する。図９は、実施の形態４において、電荷相殺機能を搭載した角速度センサの静電容量変化出力を検出する回路構成例を示す図である。実施の形態４の基本的な構成は前述した実施の形態１と同様であり、以下では、実施の形態４における実施の形態１とは異なる構成部分について説明する。

実施の形態４に示す電荷相殺機能を搭載した角速度センサの静電容量変化出力を検出する回路は、実施の形態１と比較してフィードスルー電荷除去量の導出方法およびフィードスルー除去回路の構成が異なる。図９に示すように、フィードスルー除去回路９０１および９０７は、それぞれ、アナログ乗算器９０２および９０８と、アンプ（ＡＭＰ）９０３および９０９と、フィードスルー除去容量９０４および９１０から構成される。フィードスルー除去回路９０１および９０７のアンプ９０３および９０９には、それぞれ、容量検出回路２０７の差動出力ＣＶＯＵＴｐおよびＣＶＯＵＴｎを平均化回路（ＡＶＥ）９０５および９０６で平均化したフィードスルー電荷除去量ＤＣＯＣｐおよびＤＣＯＣｎが入力される。

実施の形態４では、平均化回路９０５（第１の平均化回路）および平均化回路９０６（第２の平均化回路）により容量検出回路２０７の差動出力ＣＶＯＵＴｐおよびＣＶＯＵＴｎを直接平均化し、フィードスルー電荷除去量ＤＣＯＣｐおよびＤＣＯＣｎをアナログ的に求める。フィードスルー除去動作に際してアナログデジタル変換回路を使う必要が無いため、実施の形態１と同様に角速度センサとしての動作中にフィードスルー除去動作が可能である。これは、高精度角速度センサを構成するに当たり非常に有利となる。

容量検出回路２０７の差動出力ＣＶＯＵＴｐおよびＣＶＯＵＴｎのモニタリング結果をそのままフィードスルー電荷除去量ＤＣＯＣｐおよびＤＣＯＣｎとしてフィードスルー除去回路９０１および９０７にフィードバックするため、正確に初期容量Ｃ０ｐおよびＣ０ｎを容量検出回路２０７の入力ノードＡＳＤｐおよびＡＳＤｎにおいて除去することができる点が実施の形態１に比較して優れている。一方で、フィードスルー電荷除去量ＤＣＯＣｐおよびＤＣＯＣｎがアナログ信号であることから、複雑な回路設計および雑音の適切な低減が必要であり、回路設計の難易度が増大する可能性はある。

フィードスルー除去回路９０１および９０７は、実施の形態１と比較してデジタルアナログ変換回路が除去されている点が異なる。これは、フィードスルー電荷除去量ＤＣＯＣｐおよびＤＣＯＣｎがアナログ信号であるためである。デジタルアナログ変換回路を省略できるため、回路面積が低減できる利点がある。また、フィードスルー除去に関係するすべてのフィードバックパスがアナログ回路で構成されるため、デジタル回路を採用した場合に必須となる信号遅延量の管理を考えなくても済む点が実施の形態１と比較した利点であると言える。

（実施の形態５）
図１０と図１１を用いて、実施の形態５の角速度センサ（角速度検出装置）および物理量検出システムについて説明する。まず、図１０を用いて、角速度センサについて説明する。図１０は、実施の形態５において、電荷相殺機能を搭載した角速度センサの静電容量変化出力を検出する回路構成例を示す図である。実施の形態５の基本的な構成は前述した実施の形態１と同様であり、以下では、実施の形態５における実施の形態１とは異なる構成部分について説明する。

実施の形態５に示す電荷相殺機能を搭載した角速度センサの静電容量変化出力を検出する回路は、実施の形態１と比較して容量検出回路の差動出力をそれぞれ独立にアナログデジタル変換回路で変換し、この変換結果を平均化した情報によりフィードスルー除去動作を行う点が異なる。実施の形態５では、図１０に示すように、容量検出回路２０７の差動出力ＣＶＯＵＴｐおよびＣＶＯＵＴｎをそれぞれ選択する信号選択回路１００１と、動作モード設定回路（ＣＴＲＬ）１００６）と、データラッチ回路（ＬＴ）１００７および１００８を有する。信号選択回路１００１は、スイッチ（ＳＷ０）１００２、スイッチ（ＳＷ１）１００３、スイッチ（ＳＷ２）１００４およびスイッチ（ＳＷ３）１００５から構成される。

実施の形態５では、信号選択回路１００１により容量検出回路２０７の差動出力ＣＶＯＵＴｐおよびＣＶＯＵＴｎをそれぞれ独立に選択した後、アナログデジタル変換回路２１４で変換し、この変換結果ＡＤＣＯＵＴを平均化回路２１５により平均化し、この平均化した出力情報ＡＶＥＯＵＴによりフィードスルー除去動作を行う。

容量検出回路２０７の差動出力ＣＶＯＵＴｐおよびＣＶＯＵＴｎは、信号選択回路１００１により適切な信号がアナログデジタル変換回路２１４に接続されるように制御信号ＣＴＲＬＳＩＧにより制御される。信号選択回路１００１は、動作モードによってスイッチ１００２〜１００５をＯＮ（導通状態）およびＯＦＦ（切断状態）させ、容量検出回路２０７の差動出力ＣＶＯＵＴｐおよびＣＶＯＵＴｎと基準電位Ｖ_Ｍとを動作モードに応じてアナログデジタル変換回路２１４の差動入力として繋ぎ換えるモード切り替えスイッチ回路として機能する。

通常動作の通常モード時には、信号選択回路１００１においてスイッチ１００２および１００５をＯＮ、１００３および１００４をＯＦＦにする。このようにすることで、容量検出回路２０７の差動出力ＣＶＯＵＴｐと信号選択回路１００１の出力ＳＷＯｐを接続し、容量検出回路２０７の差動出力ＣＶＯＵＴｎと信号選択回路１００１の出力ＳＷＯｎを接続し、容量検出回路２０７の差動出力をアナログデジタル変換する。つまり、本動作では、センサ要素２２４の信号をそのままデジタル値に変換して出力回路２１７からの出力ＳＥＮＳＯＵＴとして出力することができる。この時、データラッチ回路１００７および１００８はデータの更新は行わず、このため、ラッチのタイミングを決めるクロックＣＫｐおよびＣＫｎはＬのままである。

正側フィードスルー除去モード（第１のフィードスルー除去モード）の時には、信号選択回路１００１においてスイッチ１００２および１００４をＯＮ、スイッチ１００３および１００５をＯＦＦにする。このようにすることで、容量検出回路２０７の差動出力ＣＶＯＵＴｐと信号選択回路１００１の出力ＳＷＯｐを接続し、基準電位Ｖ_Ｍと信号選択回路１００１の出力ＳＷＯｎを接続する。つまり、本動作では、容量検出回路２０７の正側出力ＣＶＯＵＴｐのアナログデジタル変換結果をアナログデジタル変換回路２１４から出力することになり、センサ要素２２４の差動容量変化をアナログデジタル変換回路２１４から出力することはできない。この時、クロックＣＫｐがＬからＨに遷移し、データラッチ回路１００７（第１のデータラッチ回路）は平均化回路２１５の出力ＡＶＥＯＵＴを取り込み、フィードスルー除去回路２０１の入力ＤＣＯＣｐを更新する。一方で、クロックＣＫｎはＬのままで、データラッチ回路１００８はデータの更新は行わず、フィードスルー除去回路２１８の入力ＤＣＯＣｎはその値を変更しない。

負側フィードスルー除去モード（第２のフィードスルー除去モード）の時には、信号選択回路１００１においてスイッチ１００３および１００５をＯＮ、スイッチ１００２および１００４をＯＦＦにする。このようにすることで、容量検出回路２０７の差動出力ＣＶＯＵＴｐと信号選択回路１００１の出力ＳＷＯｐを接続し、容量検出回路２０７の差動出力ＣＶＯＵＴｎと信号選択回路１００１の出力ＳＷＯｎを接続する。つまり、本動作では、容量検出回路２０７の負側出力ＣＶＯＵＴｎのアナログデジタル変換結果をアナログデジタル変換回路２１４から出力することになり、センサ要素２２４の差動容量変化をアナログデジタル変換回路２１４から出力することはできない。この時、クロックＣＫｎがＬからＨに遷移し、データラッチ回路１００８（第２のデータラッチ回路）は平均化回路２１５の出力ＡＶＥＯＵＴを取り込み、フィードスルー除去回路２１８の入力ＤＣＯＣｎを更新する。一方で、クロックＣＫｐはＬのままで、データラッチ回路１００７はデータの更新は行わず、フィードスルー除去回路２０１の入力ＤＣＯＣｐはその値を変更しない。

上記動作モードの制御は、動作モード設定回路１００６により行い、モード設定のトリガ信号ＴＲＧは例えば外部システムから制御されるものとする。例えば、トリガ信号ＴＲＧは通常モードから正側フィードスルー除去モードおよび負側フィードスルー除去モードのいずれかに遷移するように指定する信号であればよい。例えば、動作モード設定回路１００６がトリガ信号ＴＲＧを受け取ると正側フィードスルー除去モードに遷移し、その後、負側フィードスルー除去モードに遷移し、その後、自動的に通常モードに復帰するようなシーケンスが考えられる。通常モードに復帰したことは角速度センサモジュール出力の中でフラグを用意し、これにより上位システムが判断できるようにすると、上位システムから動作モードを把握できるようになり、システムが構成しやすくなる。

正側フィードスルー除去モードおよび負側フィードスルー除去モードの動作を行う回数は、例えば規定回数を設定しておき、この規定回数を上限としてそれ以上は行わないという動作を設定することが可能である。もしくは、フィードスルー除去回路２０１および２１８の入力ＤＣＯＣｐおよびＤＣＯＣｎの値もしくは絶対値に閾値を設定し、これ以下になるまでフィードスルー除去動作を繰り返し実施するという方法もある。当然、前記２つの条件のｏｒ（論理和）を取る方法も考えられる。

次に、図１１を用いて、実施の形態５の物理量検出システムについて説明する。図１１は、実施の形態５において、物理量検出システムの構成例を示す図である。実施の形態５の物理量検出システムは、図１０に示す角速度センサの静電容量変化出力検出回路を組み込んだ角速度センサモジュールに対して外部の装置が接続されたシステム例を示す。実施の形態５では、外部からトリガ信号ＴＲＧを用いて角速度センサモジュールのフィードスルー電荷除去のタイミング等を制御する例を示す。

図１１（Ａ）は、実施の形態５の物理量検出システムの構成を示す。この物理量検出システムは、角速度センサモジュール１１０１と、加速度センサモジュール１１０２と、制御装置１１０３（外部システム）とを有し、これらが信号線等で接続されている。この物理量検出システムでは、制御装置１１０３を介して角速度センサモジュール１１０１と加速度センサモジュール１１０２とが連携して動作する。角速度センサモジュール１１０１は、例えば図１０に示す角速度センサの静電容量変化出力検出回路を組み込んだ角速度センサモジュールと同じである。角速度センサモジュール１１０１は、角速度を含む出力信号ＯＵＴを制御装置１１０３へ出力する。加速度センサモジュール１１０２は、加速度を検出する公知のモジュールである。加速度センサモジュール１１０２は、検出した加速度を含む出力信号ＡＣＣＬを、制御装置１１０３へ出力する。制御装置１１０３は、任意の計算機や電子回路基板等が適用可能である。

制御装置１１０３は、出力信号ＡＣＣＬに基づいて、トリガ信号ＴＲＧを生成し、角速度センサモジュール１１０１へ出力する。角速度センサモジュール１１０１は、トリガ信号ＴＲＧを受け取り、トリガ信号ＴＲＧに従って前述のフィードスルー除去動作を行う。即ち、図１０に示すデータ処理回路内の動作モード設定回路１００６は、トリガ信号ＴＲＧに従って、スイッチ１００２〜１００５からなる信号選択回路１００１の制御信号を生成し、フィードスルー除去動作を開始させる。

この物理量検出システムでは、加速度センサモジュール１１０２で検出した加速度の状態に応じて、角速度センサモジュール１１０１の遅延調整の自動探索を行わせるように、トリガ信号ＴＲＧを発生させる。角速度センサモジュール１１０１のフィードスルー除去動作は、センサ要素２２４に角速度が印加されていない状態で行われることが望ましい。センサ要素２２４に角速度が印加されている状態では、加速度センサモジュール１１０２の方にも必ず何らかの信号が検出され、出力信号ＡＣＣＬに表れる。そこで、制御装置１１０３は、出力信号ＡＣＣＬの加速度を参照し、例えばその加速度が所定の閾値レベル以下である場合には、トリガ信号ＴＲＧ（例えば値１とする）を出力する。制御装置１１０３は、その加速度が所定の閾値レベルよりも大きい場合には、トリガ信号ＴＲＧを出力しない（例えば値０とする）。これにより、センサ要素２２４に角速度が印加されている状態での遅延調整を回避でき、フィードスルー除去動作の精度を高めることができる。

図１１（Ｂ）は、実施の形態５の他の物理量検出システムの構成を示す。この物理量検出システムは、角速度センサモジュール１１０４と、その上位のシステムである上位システム１１０５（外部システム）とを有し、これらが信号線等で接続されている。この物理量検出システムは、上位システム１１０５内に角速度センサモジュール１１０４が組み込まれているシステムと捉えてもよい。角速度センサモジュール１１０４は、例えば図１０に示す角速度センサの静電容量変化出力検出回路を組み込んだ角速度センサモジュールと同じである。角速度センサモジュール１１０４は、出力信号ＯＵＴを上位システム１１０５へ出力する。上位システム１１０５は、任意の計算機や電子回路基板等を含んで構成される応用システム等が適用可能である。上位システム１１０５は、一例として、自動車の自動運転制御システムである。上位システム１１０５は、加速度センサ等の各種センサ等を備えており、例えば出力信号ＯＵＴを含む各センサ信号に基づいて自動車の自動運転等を制御する機能を有する。

この物理量検出システムでは、上位システム１１０５は、各種センサ情報等に基づいて、自身の総合的な判断によって、適切なタイミングでトリガ信号ＴＲＧを生成して、角速度センサモジュール１１０４に出力する。上位システム１１０５は、例えば、システム電源がオン状態になった時に、トリガ信号ＴＲＧを出力してもよい。上位システム１１０５は、温度等、様々な環境状況に応じて、トリガ信号ＴＲＧを生成する。トリガ信号ＴＲＧの生成の判断の内容は、上位システム１１０５の応用制御内容に応じて異なる。角速度センサモジュール１１０４は、そのトリガ信号ＴＲＧを受け取り、トリガ信号ＴＲＧに従って同様に遅延調整の動作を行う。

上記のように、実施の形態５によれば、高精度の角速度情報を用いて応用制御の品質を高めることができる。なお、変形例として、角速度センサモジュール１１０４は、現在のモードの状態を表す制御情報等を、上位システム１１０５へ出力してもよい。

（実施の形態６）
図１２を用いて、実施の形態６の角速度センサ（角速度検出装置）について説明する。図１２は、実施の形態６において、電荷相殺機能を搭載した角速度センサの静電容量変化出力を検出する回路構成例を示す図である。実施の形態６の基本的な構成は前述した実施の形態３と同様であり、以下では、実施の形態６における実施の形態３とは異なる構成部分について説明する。

実施の形態６に示す電荷相殺機能を搭載した角速度センサの静電容量変化出力を検出する回路は、実施の形態３と比較して、フィードスルー除去回路の構成、論理回路の出力がデコード回路およびマルチプレクサ回路を介してフィードスルー除去回路に入力されている点が異なる。実施の形態６では、図１２に示すように、フィードスルー除去回路１２０１および１２０７と、デコード回路（ＤＥＣ）１２０５と、マルチプレクサ回路（ＭＵＸ）１２０６を有する。フィードスルー除去回路１２０１および１２０７は、それぞれ、容量アレー回路１２０２および１２０８と、スイッチアレー回路（ＳＷｓ）１２０３および１２０９と、データラッチ回路（ＬＴ）１２０４および１２１０から構成される。実施の形態６では、論理回路２１６の出力がフィードスルー電荷除去量ＤＣＯＣと選択信号ＳＥＬとなっており、デコード回路１２０５の出力ＤＥＣＯＵＴ＜ｋ：０＞がマルチプレクサ回路１２０６に入力され、マルチプレクサ回路１２０６の出力ＭＵＸＯＵＴｐ＜ｋ：０＞およびＭＵＸＯＵＴｎ＜ｋ：０＞がフィードスルー除去回路１２０１および１２０７にそれぞれ入力されている。

前述した実施の形態３では、論理回路２１６内に正側および負側のそれぞれについてフィードスルー電荷除去量を演算する回路を設け、これを並列に動作させていたが、実施の形態６ではこれを１つに統合し、２倍高速動作させることで回路規模を削減することができる。つまり、論理回路２１６は、時分割で正側および負側のフィードスルー電荷除去量をＤＣＯＣとして出力する。このため、正側および負側のフィードスルー除去回路１２０１および１２０７に接続する信号をマルチプレクサ回路１２０６（選択回路）で選択信号ＳＥＬに基づいて選択する。選択信号ＳＥＬは論理回路２１６から出力され、現在のフィードスルー電荷除去量ＤＣＯＣがｐ側向けなのかｎ側向けなのかをマルチプレクサ回路１２０６に対して指定する役割を持つ。

フィードスルー除去回路１２０１および１２０７の構成は、実施の形態３におけるデコード回路８０４および８０８がデータラッチ回路１２０４および１２１０になった点が異なる。データラッチ回路１２０４および１２１０は、適切なタイミング信号によりデータをラッチして保持する。ラッチのタイミングを決めるクロックＣＫｐおよびＣＫｎは、論理回路２１６から適切に出力され、選択信号ＳＥＬと同期していることが望ましい。例えば、ＳＥＬ＝ＨのときにＭＵＸＯＵＴｐが選択された場合、ＣＫｐによりデータラッチ回路１２０４がＭＵＸＯＵＴｐをラッチするように動作し、ＳＥＬ＝ＬのときにＭＵＸＯＵＴｎが選択された場合には、ＣＫｎによりデータラッチ回路１２１０がＭＵＸＯＵＴｎをラッチするように動作する。

実施の形態６の角速度センサによれば、前述した実施の形態３と比較して、正側および負側のそれぞれについてフィードスルー電荷除去量を演算する回路を１つに統合することで、回路規模を削減できる利点がある。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

なお、本発明は上記した実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。

また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加、削除、置換をすることが可能である。

１００、２０７、７０１ 容量検出回路
１０１、１０６、２０８、２１３、７０２、７０６ スイッチ
１０２、１０５、２０９、２１２、７０３、７０５ 帰還容量
１０３、１０４、２１０、２１１、７０４ オペアンプ
１０７ アナログデジタル変換回路
１０８、２２７ 搬送波生成回路
１０９、２２４ センサ要素
１１０、１１１、２２５、２２６ 差動可変容量
２０１、２１８、８０１、８０５、９０１、９０７、１２０１、１２０７ フィードスルー除去回路
２０２、２１９ アナログ乗算器
２０３、２２０ アンプ
２０４、２２１ デジタルアナログ変換回路
２０５、２２２ フィードスルー除去容量
２０６、２２３ 反転回路
２１４ アナログデジタル変換回路
２１５ 平均化回路
２１６ 論理回路
２１７ 出力回路
４０１ センサ要素
４１０、４２０ 駆動制御回路
４１１、４２１ デジタルアナログ変換回路
４１２、４２２ アナログフロントエンド回路
４３０ 搬送波生成回路
５０１ 駆動マス
５０２ 検出マス
６０１ 第１基板
６０２ 第２基板
６０３、６０４ 電極パッド
６０５ ワイヤボンディング
８０２、８０６、１２０２、１２０８ 容量アレー回路
８０３、８０７、１２０３、１２０９ スイッチアレー回路
８０４、８０８ デコード回路
９０２、９０８ アナログ乗算器
９０３、９０９ アンプ
９０４、９１０ フィードスルー除去容量
９０５、９０６ 平均化回路
１００１ 信号選択回路
１００２〜１００５ スイッチ
１００６ 動作モード設定回路
１００７、１００８ データラッチ回路
１１０１、１１０４ 角速度センサモジュール
１１０２ 加速度センサモジュール
１１０３ 制御装置
１１０５ 上位システム
１２０４、１２１０ データラッチ回路
１２０５ デコード回路
１２０６ マルチプレクサ回路

Claims (14)

1. 第１の容量検出回路および第２の容量検出回路を含む複数の容量検出回路と、
   前記第１の容量検出回路からの第１の交流信号出力と前記第２の容量検出回路からの第２の交流信号出力との直流成分に基づいて、前記第１の容量検出回路の入力ノードにおいて第１のフィードスルー成分を除去する第１のフィードスルー除去回路、および前記第２の容量検出回路の入力ノードにおいて第２のフィードスルー成分を除去する第２のフィードスルー除去回路と、
   を備え、
   前記第１のフィードスルー除去回路および前記第２のフィードスルー除去回路は、
   デジタルアナログ変換回路と、
   前記デジタルアナログ変換回路の出力を増幅する増幅回路と、
   前記容量検出回路の動作クロックと前記増幅回路の出力とを乗算するミキサ回路と、
   フィードスルー除去容量と、
   を含み、
   前記第１のフィードスルー除去回路および前記第２のフィードスルー除去回路は、前記容量検出回路の入力ノードと前記ミキサ回路との間に挿入される、角速度検出装置。
2. 請求項１記載の角速度検出装置において、
   前記第１の交流信号出力と前記第２の交流信号出力との差分交流信号を取得する差動回路をさらに備える、角速度検出装置。
3. 請求項２記載の角速度検出装置において、
   前記差分交流信号を平均化して前記差分交流信号に含まれる直流成分を抽出する平均化回路をさらに備える、角速度検出装置。
4. 請求項３記載の角速度検出装置において、
   前記直流成分に基づき前記第１のフィードスルー成分および前記第２のフィードスルー成分を推定する回路をさらに備える、角速度検出装置。
5. 請求項１記載の角速度検出装置において、
   前記第１のフィードスルー除去回路および前記第２のフィードスルー除去回路は、
   デコード回路と、
   前記デコード回路の出力により制御されるスイッチアレー回路と、
   複数の容量により構成される容量アレー回路と、
   を含み、
   前記容量アレー回路を構成する複数の容量は一方の端子が互いに電気的に接続され、前記容量検出回路の動作クロックに接続され、
   前記複数の容量のもう一方の端子は前記スイッチアレー回路により制御されて前記容量検出回路の入力ノードに接続される、角速度検出装置。
6. 請求項１記載の角速度検出装置において、
   前記第１の交流信号出力を平均化する第１の平均化回路と、
   前記第２の交流信号出力を平均化する第２の平均化回路と、
   をさらに備える、角速度検出装置。
7. 請求項２記載の角速度検出装置において、
   前記第１の交流信号出力と前記第２の交流信号出力と基準電位とを、動作モードに応じて前記差動回路の差動入力として繋ぎ換えるモード切り替えスイッチ回路をさらに備える、角速度検出装置。
8. 請求項７記載の角速度検出装置において、
   前記動作モードの設定を行う動作モード設定回路をさらに備え、
   前記動作モード設定回路は、モード変換を行うトリガ信号を外部システムから受け取る、角速度検出装置。
9. 請求項７記載の角速度検出装置において、
   前記動作モードには、
   通常のセンサ出力を得る通常モードと、
   前記第１の容量検出回路の入力ノードに対してフィードスルー除去動作を行う第１のフィードスルー除去モードと、
   前記第２の容量検出回路の入力ノードに対してフィードスルー除去動作を行う第２のフィードスルー除去モードと、
   を含み、
   前記通常モード時には前記第１の交流信号出力と前記第２の交流信号出力とを前記差動回路に入力し、
   前記第１のフィードスルー除去モードでは前記第１の交流信号出力と前記基準電位とを前記差動回路に入力し、
   前記第２のフィードスルー除去モードでは前記第２の交流信号出力と前記基準電位とを前記差動回路に入力する、角速度検出装置。
10. 請求項９記載の角速度検出装置において、
    前記第１のフィードスルー除去モードで前記第１のフィードスルー除去回路に入力する信号を更新する第１のデータラッチ回路と、
    前記第２のフィードスルー除去モードで前記第２のフィードスルー除去回路に入力する信号を更新する第２のデータラッチ回路と、
    をさらに備える、角速度検出装置。
11. 請求項８記載の角速度検出装置において、
    前記外部システムは、他に備えた加速度センサの情報を元に前記トリガ信号を発行する、角速度検出装置。
12. 請求項８記載の角速度検出装置において、
    前記外部システムは、自動車の自動運転制御システムである、角速度検出装置。
13. 請求項１記載の角速度検出装置において、
    前記第１のフィードスルー除去回路および前記第２のフィードスルー除去回路は、
    フィードスルー除去データラッチ回路と、
    前記フィードスルー除去データラッチ回路の出力により制御されるスイッチアレー回路と、
    複数の容量により構成される容量アレー回路と、
    を含み、
    前記容量アレー回路を構成する複数の容量は一方の端子が互いに電気的に接続され、前記容量検出回路の動作クロックに接続され、
    前記複数の容量のもう一方の端子は前記スイッチアレー回路により制御されて前記第１の容量検出回路の入力ノードおよび前記第２の容量検出回路の入力ノードに接続され、
    前記角速度検出装置は、前記第１のフィードスルー除去回路および前記第２のフィードスルー除去回路のどちらのデータを更新するかを選択する選択回路をさらに備える、角速度検出装置。
14. 単一の差動容量検出回路と、
    前記差動容量検出回路からの差動交流信号出力の直流成分に基づいて、前記差動容量検出回路の入力ノードにおいてフィードスルー成分を除去するフィードスルー除去回路と、
    を備え、
    前記フィードスルー除去回路は、前記差動容量検出回路の第１の入力ノードにおいて第１のフィードスルー成分を除去する第１のフィードスルー除去回路、および前記差動容量検出回路の第２の入力ノードにおいて第２のフィードスルー成分を除去する第２のフィードスルー除去回路と、
    を備え、
    前記第１のフィードスルー除去回路および前記第２のフィードスルー除去回路は、
    デジタルアナログ変換回路と、
    前記デジタルアナログ変換回路の出力を増幅する増幅回路と、
    前記差動容量検出回路の動作クロックと前記増幅回路の出力とを乗算するミキサ回路と、
    フィードスルー除去容量と、
    を含み、
    前記第１のフィードスルー除去回路および前記第２のフィードスルー除去回路は、前記差動容量検出回路の入力ノードと前記ミキサ回路との間に挿入される、角速度検出装置。

Images