JP6862731B2 - 制振装置 - Google Patents

Description

この発明は、各種の制振対象の振動を制御する制振装置に関する。

ピエゾ素子を利用した制振装置が各種提案されている（例えば特許文献１および２参照）。この種の制振装置では、制振対象に固定されたピエゾ素子にインダクタを接続し、ピエゾ素子の寄生キャパシタとインダクタとで共振回路を構成する。そして、共振回路を制振対象の固有周波数において共振させる。これにより、制振対象の振動エネルギーが共振回路によって消費され、制振対象の振動が抑制される。

特開２００２−０６１７０８号公報

特開２００３−２８５７３８号公報

ところで、上述した従来の制振装置では、共振回路は寄生抵抗を有している。そして、この寄生抵抗が共振のＱを低下させるため、制振対象の振動の抑制が十分に行われない問題がある。

この発明は以上のような事情に鑑みてなされたものであり、共振のＱを高めることができ、制振対象の振動エネルギーを効果的に消費することができる制振装置を提供することを目的としている。

この発明は、制振対象に固定されるピエゾ素子と、前記ピエゾ素子に直列接続されたインダクタおよび負性抵抗回路とを具備することを特徴とする制振装置を提供する。

この発明によれば、ピエゾ素子の寄生キャパシタとインダクタと負性抵抗回路とで共振回路が構成される。そして、負性抵抗回路により実現される負抵抗がこの共振回路の寄生抵抗と相殺する。このため、共振回路の共振のＱを高めることができる。

好ましい態様において、負性抵抗回路は、抵抗値が可変である。この態様によれば、負性抵抗回路の抵抗値を変化させることにより、制振対象の振動を抑制し、あるいは制振対象に無減衰振動を発生させ、あるいは制振対象の励振を行う、という具合に制振対象に発生する振動の制御の態様を変えることができる。よって、制振対象についての多彩な振動の制御を実現することができる。

この発明の第１実施形態である制振装置の構成を示すブロック図である。 同制振装置の等価回路の構成を示す回路図である。 同制振装置の擬似インダクタ回路および負性抵抗回路の具体的構成例を示す回路図である。 同負性抵抗回路の各部の電圧の関係を示す図である。 同実施形態の動作を示す図である。 この発明の第２実施形態である制振装置に用いられる擬似インダクタ回路２Ｂの構成を示す回路図である。 この発明の第３実施形態である制振装置に用いられる擬似インダクタ回路２Ｃの構成を示す回路図である。 この発明の他の実施形態である制振装置に用いられる負性抵抗回路の構成を示す回路図である。

以下、図面を参照しつつ本発明の実施の形態について説明する。

＜第１実施形態＞
図１はこの発明の第１実施形態である制振装置の構成を示すブロック図である。図１に示すように、本実施形態による制振装置は、スピーカ筐体等の制振対象４の表面に固定されるピエゾ素子１と、ピエゾ素子１の２枚の電極のうちの一方の電極と接地線との間に設けられた擬似インダクタ回路２と、同ピエゾ素子１の他方の電極と接地線との間に設けられた負性抵抗回路３とを有する。ピエゾ素子１は、制振対象４に固有振動が発生している状態において歪が最大となる箇所に固定することが好ましい。

図２は図１に示す制振装置の等価回路の構成を示す回路図である。図２に示すように、ピエゾ素子１は、制振対象４に発生する歪に応じた電圧を発生する電圧源Ｖｐと、寄生キャパシタＣｐと、寄生抵抗Ｒｐとを直列接続した回路により表すことができる。また、擬似インダクタ回路２は、インダクタンスＬｓと抵抗Ｒｓとを直列接続した回路により表すことができる。また、負性抵抗回路３は、負の抵抗値を有する抵抗Ｒｎにより表すことができる。そして、本実施形態による制振装置は、図２に示すように、ピエゾ素子１に対して、擬似インダクタ回路２および負性抵抗回路３を直列接続した回路となる。

本実施形態では、擬似インダクタ回路２のインダクタンスＬｓとピエゾ素子１の寄生キャパシタンスＣｐとにより定まる直列共振周波数ｆｒ＝１／｛２π√（ＬｓＣｐ）｝が制振対象４の固有周波数と一致するようにインダクタンスＬｓの値が定められている。

図３は図１における制振装置において擬似インダクタ回路２および負性抵抗回路３の構成を具体的に示した回路図である。

まず、擬似インダクタ回路２について説明する。図３に示すように、擬似インダクタ回路２は、第１の電流帰還型増幅回路２１と、第２の電流帰還型増幅回路２２と、オペアンプにより構成されたバッファアンプであるボルテージフォロワ２３と、積分回路２４とにより構成されている。

ボルテージフォロワ２３は、高い入力インピーダンスと低い出力インピーダンスを有するインピーダンス変換回路であり、ピエゾ素子１の一方の電極が接続された被処理ノードＰ１の電圧をゲイン１で増幅して出力する。

積分回路２４は、可変抵抗Ｒ２０５と、オペアンプ２０６と、積分キャパシタＣａとにより構成されている。ここで、可変抵抗Ｒ２０５は、ボルテージフォロワ２３の出力端子とオペアンプ２０６の反転入力端子との間に挿入されている。オペアンプ２０６の非反転入力端子は接地されている。また、オペアンプ２０６の出力端子と反転入力端子との間には積分キャパシタＣａが挿入されている。この積分回路２４では、ボルテージフォロワ２３の出力電圧を可変抵抗Ｒ２０５の抵抗値により除算した電流が積分キャパシタＣａに充電される。この結果、ボルテージフォロワ２３の出力電圧（すなわち、被処理ノードＰ１の電圧）を積分した電圧がオペアンプ２０６から出力される。

第１の電流帰還型増幅回路２１は、抵抗Ｒ２０１およびＲ２０３と、ＰＮＰトランジスタＴｐと、直流電源Ｖｂ１とを有する。ここで、抵抗Ｒ２０１は、正電源ＶｃｃとＰＮＰトランジスタＴｐのエミッタとの間に挿入されている。また、抵抗Ｒ２０３は、オペアンプ２０６の出力端子（すなわち、積分回路２４の出力端子）とＰＮＰトランジスタＴｐのエミッタとの間に挿入されている。また、ＰＮＰトランジスタＴｐのコレクタは、被処理ノードＰ１に接続されている。そして、電源Ｖｂ１は、正電源Ｖｃｃの電位から所定電圧だけ低い電位をＰＮＰトランジスタＴｐのベースに与えることにより、ＰＮＰトランジスタＴｐのベースおよびエミッタ間に順方向バイアスを与えている。

この第１の電流帰還型増幅回路２１において、正電源Ｖｃｃから抵抗Ｒ２０１を通過した電流は、ＰＮＰトランジスタＴｐと抵抗Ｒ２０３とに分流する。ここで、積分回路２４の出力電圧が上昇すると、抵抗Ｒ２０３に流れる電流が減少し、その減少分だけＰＮＰトランジスタＴｐに流れるエミッタ電流が増加する。また、積分回路２４の出力電圧が低下すると、抵抗Ｒ２０３に流れる電流が増加し、その増加分だけＰＮＰトランジスタＴｐに流れるエミッタ電流が減少する。

第２の電流帰還型増幅回路２２は、抵抗Ｒ２０２およびＲ２０４と、ＮＰＮトランジスタＴｎと、直流電源Ｖｂ２とを有する。ここで、抵抗Ｒ２０２は、負電源ＶｅｅとＮＰＮトランジスタＴｎのエミッタとの間に挿入されている。また、抵抗Ｒ２０４は、積分回路２４の出力端子とＮＰＮトランジスタＴｎのエミッタとの間に挿入されている。また、ＮＰＮトランジスタＴｎのコレクタは、被処理ノードＰ１に接続されている。そして、電源Ｖｂ２は、負電源Ｖｅｅの電位から所定電圧だけ高い電位をＮＰＮトランジスタＴｎのベースに与えることにより、ＮＰＮトランジスタＴｎのベースおよびエミッタ間に順方向バイアスを与えている。

この第２の電流帰還型増幅回路２２では、ＮＰＮトランジスタＴｎのエミッタ電流と積分回路２４から抵抗Ｒ２０４を介して供給される電流が抵抗Ｒ２０２を介して負電源Ｖｅｅに流れ込む。ここで、積分回路２４の出力電圧が上昇すると、抵抗Ｒ２０４に流れる電流が増加し、その増加分だけＮＰＮトランジスタＴｎに流れるエミッタ電流が減少する。また、積分回路２４の出力電圧が低下すると、抵抗Ｒ２０４に流れる電流が減少し、その減少分だけＮＰＮトランジスタＴｎに流れるエミッタ電流が増加する。
以上が擬似インダクタ回路２の構成である。

この擬似インダクタ回路２において、被処理ノードＰ１の電圧の変動量がΔｖ１である場合、積分回路２４の出力電圧の変動量Δｖｃは次式により与えられる。
Δｖｃ＝−Δｖ１／（Ｒ２０５・ｊωＣａ） ……（１）

この場合、ＰＮＰトランジスタＴｐのコレクタ電流の変動量Δｉｐと、ＮＰＮトランジスタＴｎのコレクタ電流の変動量Δｉｎは、次式により与えられる。
Δｉｐ＝−Δｖ１／（Ｒ２０３・Ｒ２０５・ｊωＣａ） ……（２）
Δｉｎ＝Δｖ１／（Ｒ２０４・Ｒ２０５・ｊωＣａ） ……（３）

従って、ピエゾ素子１から被処理ノードＰ１を介して擬似インダクタ回路２に流れ込む電流の変動量Δｉ１は、次式により与えられる。
Δｉ１＝Δｉｎ−Δｉｐ
＝Δｖ１／（Ｒ２０４・Ｒ２０５・ｊωＣａ）
＋Δｖ１／（Ｒ２０３・Ｒ２０５・ｊωＣａ） ……（４）

このΔｉ１は、被処理ノードＰ１の電圧がΔｖ１だけ変動することによって、電流帰還型増幅回路２１および２２を介して被処理ノードＰ１に負帰還される電流であり、この電流Δｉ１が被処理ノードＰ１から擬似インダクタ回路２に流れ込む。従って、被処理ノードＰ１から見た擬似インダクタ回路２のインピーダンスＺは、次式のようになる。
Ｚ＝Δｖ１／Δｉ１
＝Δｖ１／［Δｖ１／（Ｒ２０４・Ｒ２０５・ｊωＣａ）
＋Δｖ１／（Ｒ２０３・Ｒ２０５・ｊωＣａ）］
＝１／［１／（Ｒ２０４・Ｒ２０５・ｊωＣａ）
＋１／（Ｒ２０３・Ｒ２０５・ｊωＣａ）］ ……（５）

ここで、簡単のため、Ｒ２０３＝Ｒ２０４＝Ｒ２０とすると、上記式は次のようになる。
Ｚ＝（Ｒ２０・Ｒ２０５・ｊωＣａ）／２ ……（６）
このように擬似インダクタ回路２のインピーダンスＺは、計算上は抵抗成分Ｒｓがゼロであり、リアクタンスのみにより構成されている。しかし、実際には、配線抵抗等が存在するため、図２の等価回路に示すように直列の寄生抵抗Ｒｓが生じる。

そして、擬似インダクタ回路２のインダクタンスＬｓは、次式のようになる。
Ｌｓ＝（Ｒ２０・Ｒ２０５・Ｃａ）／２ ……（７）

次に、負性抵抗回路３について説明する。図３に示すように、負性抵抗回路３は、オペアンプ３１と、抵抗Ｒ１〜Ｒ４およびＲｄにより構成されている。抵抗Ｒ１は、ピエゾ素子１の他方の電極に接続された被処理ノードＰ２とオペアンプ３１の反転入力端子との間に挿入されている。抵抗Ｒ２は、オペアンプ３１の出力端子と反転入力端子との間に挿入されている。抵抗Ｒ３は、オペアンプ３１の出力端子と非反転入力端子との間に挿入されている。抵抗Ｒ４は、オペアンプ３１の非反転入力端子と接地線の間に挿入されている。抵抗Ｒｄは、被処理ノードＰ２とオペアンプ３１の出力端子との間に挿入されている。

図４は、図３の負性抵抗回路３の各部の電圧と電流の関係を示す図である。以下、図４を参照し、図３の負性抵抗回路３の抵抗値Ｒｎについて検討する。まず、図３の負性抵抗回路３において、抵抗Ｒｄに流れる電流をＩｘ、抵抗Ｒｄの両端間電圧をＶｘ、オペアンプ３１の出力電圧をＶｚ、オペアンプ３１と抵抗Ｒ１〜Ｒ４からなる増幅器のゲインをＡとすると、次の関係が成立する。
Ａ＝Ｒ４／（Ｒ３＋Ｒ４）・｛（Ｒ２／Ｒ１）＋１｝ ……（８）
Ｖｘ＝Ｒｄ・Ｉｘ ……（９）
Ｖｚ＝Ｖｘ・（−Ａ） ……（１０）
そして、式（９）を式（１０）に代入すると次式が得られる。
Ｖｚ＝−Ｒｄ・Ｉｘ・Ａ ……（１１）

ここで、抵抗Ｒｄは、一端が電流値Ｉｘの定電流源に接続されてハイインピーダンスとなっており、他端がオペアンプ３１の出力端子の定電圧源Ｖｚに接続されていると考えることができる。この場合、抵抗Ｒｄの定電流源側の電圧には、定電圧源Ｖｚに起因したオフセットが生じる。そして、このオフセットが負性抵抗回路３の抵抗Ｒｎに印加されると考えられる。従って、負性抵抗回路３の抵抗Ｒｎは、次式のように表すことができる。
Ｒｎ＝（Ｖｘ−Ｉｘ・Ｒｄ・Ａ）／Ｉｘ
＝Ｖｘ／Ｉｘ−Ｒｄ・Ａ ……（１２）

上記式（９）から得られるＶｘ／Ｉｘ＝Ｒｄを上記式（１２）に代入すると、Ｒｎは次式に示す通りとなる。
Ｒｎ＝Ｒｄ−Ｒｄ・Ａ
＝Ｒｄ（１−Ａ） ……（１３）

この式（１３）から分かるように、抵抗値Ｒｎは、Ａ＞１である場合に負の値になる。また、上記式（８）において、抵抗Ｒ１〜Ｒ４を各種変化させることによりゲインＡを変化させ、上記式（１３）に示す抵抗Ｒｎを変化させると、ゲインＡが大きくなる程、抵抗Ｒｎが大きくなる。
以上が本実施形態の構成である。

次に本実施形態の作用効果について説明する。まず、本実施形態において、ピエゾ素子１、擬似インダクタ回路２および負性抵抗回路３からなる共振回路には、例えばピエゾ素子１の寄生抵抗Ｒｐ等、寄生抵抗がどうしても生じる。しかしながら、本実施形態では、負性抵抗回路３の抵抗値Ｒｎと、この寄生抵抗を相殺させることができる。従って、本実施形態によれば、共振回路のＱを高め、制振対象４の振動を効果的に抑制することができる。

また、本実施形態によれば、負性抵抗回路３のゲインＡを各種変化させることにより、被処理ノードＰ２から見た負性抵抗回路３の抵抗値を各種変化させ、制振対象についての多彩な振動制御を実現することができる。図５（ａ）〜（ｃ）は、負性抵抗回路３の抵抗値Ｒｄを１０Ωとし、負性抵抗回路３のゲインＡを各種変化させた場合の制振対象４のインパルス応答の例を示すものである。これらの図において横軸は時間ｔ（ｓ）、縦軸はインパルス応答、具体的には制振対象の振動の振幅である。また、本実施形態の効果を分かりやすくするため、図５（ａ）〜（ｃ）には、負性抵抗回路３がある場合のインパルス応答が実線で示され、負性抵抗回路３がない場合のインパルス応答が破線で示されている。

図５（ａ）に示す例では、負性抵抗回路３のゲインＡを１５〜２０の範囲よりも小さくして抵抗値Ｒｎの絶対値を制振装置（共振回路）の寄生抵抗の絶対値よりも小さくしている。この状態では、図２におけるＲｐ、Ｒｓ、Ｒｎに関して、Ｒｐ＋Ｒｓ＋Ｒｎ＞０という関係が成立する。このため、制振対象４の振動エネルギーが抵抗Ｒｐ＋Ｒｓ＋Ｒｎによって消費され、制振対象４の振動が減衰する。すなわち、この例は制振作用が有効に働く例である。この状態では、負性抵抗回路３のゲインＡを小さくして負性抵抗回路３の抵抗値Ｒｎの絶対値を小さくする程、共振回路の抵抗値Ｒｐ＋Ｒｓ＋Ｒｎが大きくなり、制振対象４の振動の減衰時間が長くなる。従って、本実施形態によれば、制振対象４を例えばスピーカ等の音響装置の筐体とした場合に、音響機器の音色を制御することが可能になる。

図５（ｂ）に示す例では、負性抵抗回路３のゲインＡを１５〜２０の範囲内の値として抵抗値Ｒｎの絶対値を制振装置（共振回路）の寄生抵抗の絶対値に一致させている。この状態では、図２におけるＲｐ、Ｒｓ、Ｒｎに関して、Ｒｐ＋Ｒｓ＋Ｒｎ＝０という関係が成立する。このため、制振対象４の振動エネルギーが抵抗Ｒｐ＋Ｒｓ＋Ｒｎによって消費されず、制振対象４に無減衰振動が発生する。従って、本実施形態によれば、制振対象４を例えばスピーカ等の音響装置の筐体とした場合に、音響機器からロングトーンを放音することが可能になる。

図５（ｃ）に示す例では、負性抵抗回路３のゲインＡを１５〜２０の範囲よりも大きくして抵抗値Ｒｎの絶対値を制振装置（共振回路）の寄生抵抗の絶対値よりも大きくしている。この状態では、図２におけるＲｐ、Ｒｓ、Ｒｎに関して、Ｒｐ＋Ｒｓ＋Ｒｎ＜０という関係が成立する。このため、負の抵抗値である抵抗Ｒｐ＋Ｒｓ＋Ｒｎが制振対象４の振動エネルギーを増加させる励振作用を発生する。

以上のように、本実施形態によれば、負性抵抗回路３のゲインＡを変化させることにより、抵抗値Ｒｎを変化させ、制振対象４について多彩な振動の制御を実現することができる。

＜第２実施形態＞
図６は、この発明の第２実施形態である制振装置に用いられる擬似インダクタ回路２Ｂの構成を示す回路図である。擬似インダクタ回路２Ｂは、ボルテージフォロワ２３に代えてバッファアンプであるソースフォロワ２３Ｂを有し、抵抗Ｒ２０３およびＲ２０４が削除され、可変抵抗Ｒ２０７、抵抗Ｒ２０８およびＲ２０９、ＮＰＮトランジスタＴｎａ、ＰＮＰトランジスタＴｐａ、直流電源Ｖｂ３およびＶｂ４が追加された点において第１実施形態の擬似インダクタ回路２と異なる。可変抵抗Ｒ２０７、抵抗Ｒ２０８、ＮＰＮトランジスタＴｎａおよび電源Ｖｂ３は、第１の電流帰還型増幅回路の一部を構成し、可変抵抗Ｒ２０７、抵抗Ｒ２０９、ＰＮＰトランジスタＴｐａおよび電源Ｖｂ４は、第２の電流帰還型増幅回路の一部を構成する。

電源Ｖｂ３は、接地線の電位から所定電圧だけ高い電位をＮＰＮトランジスタＴｎａのベースに与える。電源Ｖｂ４は、接地線の電位から所定電圧だけ低い電位をＰＮＰトランジスタＴｐａのベースに与える。ＮＰＮトランジスタＴｎａのコレクタは、ＰＮＰトランジスタＴｐのエミッタに接続されている。ＰＮＰトランジスタＴｐａのコレクタは、ＮＰＮトランジスタＴｎのエミッタに接続されている。抵抗Ｒ２０８およびＲ２０９は、ＮＰＮトランジスタＴｎａのエミッタとＰＮＰトランジスタＴｐａのエミッタとの間に直列に接続されている。抵抗Ｒ２０８と抵抗Ｒ２０９との接続ノードＮ１は、抵抗Ｒ２０８、ＮＰＮトランジスタＴｎａおよび電源Ｖｂ３の各特性と、抵抗Ｒ２０９、ＰＮＰトランジスタＴｐａおよび電源Ｖｂ４の各特性とを揃えることで、仮想接地される。

可変抵抗Ｒ２０７は、オペアンプ２０６の出力端子（すなわち積分回路２４の出力端子）と仮想接地されたノードＮ１との間に挿入されている。積分回路２４が負電圧を出力する場合、この電圧に比例した電流がノードＮ１から可変抵抗Ｒ２０７を介して積分回路２４の出力端子に流れる。ＮＰＮトランジスタＴｎａは、この可変抵抗Ｒ２０７に流れる電流に応じたコレクタ電流をＰＮＰトランジスタＴｐのエミッタに帰還させる。積分回路２４が正電圧を出力する場合、この電圧に比例した電流が積分回路２４の出力端子から可変抵抗Ｒ２０７を介してノードＮ１に流れる。ＰＮＰトランジスタＴｐａは、この可変抵抗Ｒ２０７に流れる電流に応じたコレクタ電流をＮＰＮトランジスタＴｎのエミッタに帰還させる。

ソースフォロワ２３Ｂは、ｎチャネルのＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；金属−酸化膜−半導体構造の電界効果トランジスタであり、以下、単にトランジスタという）Ｔｎｂと、ＮＰＮトランジスタＴｎｃと、抵抗Ｒ２１０と、電源Ｖｂ２とを有する。ここで、トランジスタＴｎｂのゲートは、被処理ノードＰ１に接続されている。トランジスタＴｎｂのドレインは、正電源Ｖｃｃに接続されている。トランジスタＴｎｂのソースは、可変抵抗Ｒ２０５の入力側端（すなわち積分回路２４の入力端子）およびＮＰＮトランジスタＴｎｃのコレクタに接続されている。抵抗Ｒ２１０は、負電源ＶｅｅとＮＰＮトランジスタＴｎｃのエミッタとの間に挿入されている。電源Ｖｂ２は、負電源Ｖｅｅの電位から所定電圧だけ高い電位をＮＰＮトランジスタＴｎｃのベースに与える。ＮＰＮトランジスタＴｎｃ、抵抗Ｒ２１０および電源Ｖｂ２から構成された回路は、被処理ノードＰ１に負電圧が発生した場合に積分回路２４に負電流を流す定電流回路である。

積分回路２４のオペアンプ２０６の正電源端子は、汎用オペアンプの正電源Ｖｃｃ２に接続されており、同オペアンプ２０６の負電源端子は、汎用オペアンプの負電源Ｖｅｅ２に接続されている。

擬似インダクタ回路２Ｂでは、可変抵抗Ｒ２０５の抵抗値および可変抵抗Ｒ２０７の抵抗値を調整することでインダクタンスＬｓを決めることができる。擬似インダクタ回路２Ｂでは、積分回路２４の出力電圧がオペアンプ２０６の動作電圧範囲内で出来るだけ高い値になるように可変抵抗Ｒ２０５およびＲ２０７の各抵抗値を調整し、Ｓ／Ｎ比を確保することが好ましい。また、インダクタンスＬｓの値によっては、可変抵抗Ｒ２０５の抵抗値を極端に大きな値、または同抵抗値を極端に小さな値に調整することもある。この場合、ＮＰＮトランジスタＴｎｃ、抵抗Ｒ２１０および電源Ｖｂ２から構成された定電流回路が流すべき電流値が当該定電流回路の能力を超える虞がある。このような場合には、積分キャパシタＣａのキャパシタンスを適切なものに変更すれば良い。

ところで、第１実施形態の擬似インダクタ回路２では、積分回路２４の出力電圧の電流への変換において、正電源Ｖｃｃまたは負電源Ｖｅｅの電圧を基準電位としていた。この態様では、正電源Ｖｃｃまたは負電源Ｖｅｅの電圧が変動すると被処理ノードＰ１に帰還される電流の値が変動し、結果として擬似インダクタ回路２のインダクタンスＬｓが変動する虞がある。

これに対し、本実施形態の擬似インダクタ回路２Ｂでは、積分回路２４の出力電圧を電流へ変換する可変抵抗Ｒ２０７の一端を仮想接地されたノードＮ１に接続することで、その電流変換の基準電位を接地電位にしている。このため、擬似インダクタ回路２Ｂでは、被処理ノードＰ１に帰還される電流の値が、正電源Ｖｃｃまたは負電源Ｖｅｅの電圧の変動に起因して変動することはない。その結果、擬似インダクタ回路２Ｂでは、インダクタンスＬｓが変動しない。

また、ピエゾ素子１の一方の電極に接続される被処理ノードＰ１には、比較的に大きな電圧が発生する虞がある。このため、第１実施形態のようにオペアンプにより構成されたボルテージフォロワ２３をバッファアンプとして用いた場合、ボルテージフォロワ２３の入力電圧がオペアンプの動作電圧範囲を超えてしまう可能性がある。この場合、ボルテージフォロワ２３のオペアンプをディスクリート素子により構成するといった対応が必要となる。オペアンプをディスクリート素子により構成する場合、少なくともディスクリート素子のトランジスタが複数個必要であるため、それら複数のディスクリート素子を実装するのに比較的に広いスペースが必要となる。

これに対し、本実施形態の擬似インダクタ回路２Ｂでは、ソースフォロワ２３Ｂをバッファアンプとして用いている。擬似インダクタ回路２Ｂでは、被処理ノードＰ１に比較的に大きな電圧が発生するとしても、ソースフォロワ２３ＢのトランジスタＴｎｂをディスクリート素子にすれば良く、複数のディスクリート素子により構成されたボルテージフォロワ２３が不要である。このように、擬似インダクタ回路２Ｂによれば、擬似インダクタ回路２に比べ、ディスクリート素子の数を少なくすることができ、省スペースで擬似インダクタ回路２Ｂを実現することができる。

また、擬似インダクタ回路２Ｂでは、積分回路２４の出力端子が可変抵抗Ｒ２０７を介して仮想接地されており、かつ、可変抵抗Ｒ２０５の抵抗値が調整可能であるため、被処理ノードＰ１に比較的に大きな電圧が発生するとしても、積分回路２４に流れる電流を低くすることができる。これにより、擬似インダクタ回路２Ｂでは、オペアンプ２０６を汎用オペアンプと同じ電源電圧で駆動する構成とすることができ、オペアンプ２０６をモノリシック集積回路により構成することができる。

以上のように、擬似インダクタ回路２Ｂによれば、被処理ノードＰ１の帰還電流を精度良く制御することが可能になり、インダクタンスＬｓの精度を良くすることができる。また、擬似インダクタ回路２Ｂによれば、第１実施形態の擬似インダクタ回路２に比べ、簡易に擬似インダクタ回路２Ｂを設計することができ、省スペースで擬似インダクタ回路２Ｂを実現することができる。

＜第３実施形態＞
図７は、この発明の第３実施形態である制振装置に用いられる擬似インダクタ回路２Ｃの構成を示す回路図である。擬似インダクタ回路２Ｃは、電源Ｖｂ１が削除され、反転増幅回路２６Ｃ、ＰＮＰトランジスタＴｐｄ、ＮＰＮトランジスタＴｎｄ、抵抗Ｒ２１１およびＲ２１２が追加された点において第２実施形態の擬似インダクタ回路２Ｂと異なる。

抵抗Ｒ２１１は、正電源ＶｃｃとＰＮＰトランジスタＴｐｄのエミッタとの間に挿入されている。ＰＮＰトランジスタＴｐｄのコレクタは、ＮＰＮトランジスタＴｎａのコレクタに接続されている。ＰＮＰトランジスタＴｐｄのベースは、ＰＮＰトランジスタＴｐｄのコレクタおよびＰＮＰトランジスタＴｐのベースに接続されている。ＰＮＰトランジスタＴｐｄおよびＰＮＰトランジスタＴｐは、カレントミラー回路を構成する。このカレントミラー回路では、ＰＮＰトランジスタＴｐｄのコレクタ電流と同じ電流がＰＮＰトランジスタＴｐのコレクタに流れる。

抵抗Ｒ２１２は、負電源ＶｅｅとＮＰＮトランジスタＴｎｄのエミッタとの間に挿入されている。ＮＰＮトランジスタＴｎｄのコレクタは、ＰＮＰトランジスタＴｐａのコレクタに接続されている。ＮＰＮトランジスタＴｎｄのベースは、ＮＰＮトランジスタＴｎｄのコレクタおよびＮＰＮトランジスタＴｎのベースに接続されている。ＮＰＮトランジスタＴｎｄおよびＮＰＮトランジスタＴｎは、カレントミラー回路を構成する。このカレントミラー回路では、ＮＰＮトランジスタＴｎｄのコレクタ電流と同じ電流がＮＰＮトランジスタＴｎのコレクタに流れる。

反転増幅回路２６Ｃは、抵抗Ｒ２１３と抵抗Ｒ２１４とオペアンプ２１５とにより構成されている。ここで、抵抗Ｒ２１３は、オペアンプ２０６の出力端子（すなわち積分回路２４の出力端子）とオペアンプ２１５の反転入力端子との間に挿入されている。オペアンプ２１５の非反転入力端子は接地されている。また、オペアンプ２１５の出力端子と反転入力端子との間には抵抗Ｒ２１４が挿入されている。オペアンプ２１５の正電源端子は、汎用オペアンプの正電源Ｖｃｃ２に接続されており、オペアンプ２１５の負電源端子は、汎用オペアンプの負電源Ｖｅｅ２に接続されている。この反転増幅回路２６Ｃは、積分回路２４の出力電圧の位相を反転する。

積分回路２４が負電圧を出力する場合、この電圧の位相が反転した正電圧が反転増幅回路２６Ｃから出力される。この場合、反転増幅回路２６Ｃの出力電圧に比例した電流が反転増幅回路２６Ｃの出力端子から可変抵抗Ｒ２０７を介してノードＮ１に流れる。ＰＮＰトランジスタＴｐａは、この可変抵抗Ｒ２０７に流れる電流に応じたコレクタ電流をＮＰＮトランジスタＴｎｄのコレクタに供給する。ＮＰＮトランジスタＴｎｄにコレクタ電流が流れると、そのコレクタ電流と同じ電流が被処理ノードＰ１からＮＰＮトランジスタＴｎのコレクタに流れる。

積分回路２４が正電圧を出力する場合、この電圧の位相が反転した負電圧が反転増幅回路２６Ｃから出力される。この場合、反転増幅回路２６Ｃの出力電圧に比例した電流がノードＮ１から可変抵抗Ｒ２０７を介して反転増幅回路２６Ｃの出力端子に流れる。ＮＰＮトランジスタＴｎａには、この可変抵抗Ｒ２０７に流れる電流に応じたコレクタ電流がＰＮＰトランジスタＴｐｄのコレクタから供給される。ＮＰＮトランジスタＴｐｄにコレクタ電流が流れると、そのコレクタ電流と同じ電流がＰＮＰトランジスタＴｐのコレクタから被処理ノードＰ１に流れる。

以上のように、擬似インダクタ回路２Ｃでは、可変抵抗Ｒ２０７で変換された電流を、カレントミラー回路によって被処理ノードＰ１の入出力電流として流すことができる。このため、擬似インダクタ回路２Ｃによれば、ＰＮＰトランジスタＴｐ、ＮＰＮトランジスタＴｎ、抵抗Ｒ２０１およびＲ２０２から構成される初段回路のアイドリング電流を小さく設定することができ、消費電力を下げることが可能である。

また、擬似インダクタ回路２Ｃでは、積分回路２４の出力電圧に応じた電流を被処理ノードＰ１に負帰還させるために、帰還電流の位相を整える反転増幅回路２６Ｃが設けられている。これにより、擬似インダクタ回路２Ｃでは、擬似インダクタ回路２Ｂに比べ、オペアンプの数が反転増幅回路２６Ｃのオペアンプ２１５分だけ増えている。ここで、オペアンプ２０６およびオペアンプ２１５は、積分回路２４および反転増幅回路２６Ｃに流れる電流が低いため、汎用オペアンプを利用することが可能である。汎用オペアンプは、一般に、２回路１パッケージで実装されている。このため、オペアンプ２０６およびオペアンプ２１５は、１パッケージで実現される。従って、擬似インダクタ回路２Ｃによれば、オペアンプ２１５の追加に起因する擬似インダクタ回路２Ｃのスペースの増加を抑えることができる。

＜他の実施形態＞
以上、この発明の第１〜第３実施形態について説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。

（１）負性抵抗回路３を図８に示す負性抵抗回路３Ａに置き換えてもよい。図８に示すように、負性抵抗回路３Ａは、抵抗Ｒ１１〜Ｒ１６および抵抗Ｒｄと、オペアンプ３３および３４とにより構成されている。ここで、抵抗Ｒｄは被処理ノードＰ２とオペアンプ３４の出力端子との間に挿入されている。また、抵抗Ｒ１１は、被処理ノードＰ２とオペアンプ３３の非反転入力端子との間に挿入され、抵抗Ｒ１２は、オペアンプ３３の非反転入力端子と接地線との間に挿入されている。また、抵抗Ｒ１３は、オペアンプ３４の出力端子とオペアンプ３３の反転入力端子との間に挿入され、抵抗Ｒ１４は、オペアンプ３３の反転入力端子と出力端子との間に挿入されている。また、抵抗Ｒ１５は、オペアンプ３３の出力端子とオペアンプ３４の反転入力端子との間に挿入され、抵抗Ｒ１６は、オペアンプ３４の反転入力端子と出力端子との間に挿入されている。そして、オペアンプ３４の非反転入力端子は接地されている。

図３に示す負性抵抗回路３では、抵抗Ｒｄの両端間電圧を増幅して電圧Ｖｚを出力する回路がオペアンプ３１からなる１段の増幅器により構成されていた。これに対し、図８では、抵抗Ｒｄの両端間電圧を増幅して電圧Ｖｚを出力する回路が各々オペアンプ３３および３４からなる２段の増幅器により構成されている。このため、図８におけるゲインＡは、図３におけるゲインＡと異なったものとなる。しかし、この点を除けば、図８に示す負性抵抗回路３Ａは、図３に示す負性抵抗回路３と基本的に同様である。従って、図８に示す態様においても、負性抵抗回路３Ａの抵抗値Ｒｎを負抵抗とし、かつ、その抵抗値を調整することができる。よって、この負性抵抗回路３Ａを上記実施形態に適用することにより上記実施形態と同様な効果が得られる。

（２）上記各実施形態では、励振装置に擬似インダクタ回路２〜２Ｃを用いたが、通常のインダクタを用いてもよい。

（３）上記各実施形態において、励振装置を音響機器に適用する場合に、例えば音響機器を制御するためのリモコンの操作等に応じて、負性抵抗回路３の抵抗値Ｒｎを切り換えるように構成してもよい。

１……ピエゾ素子、２，２Ｂ，２Ｃ……擬似インダクタ回路、３，３Ａ……負性抵抗回路、４……制振対象、Ｖｐ……電圧源、Ｃｐ……寄生キャパシタ、Ｒｐ，Ｒｓ……寄生抵抗、Ｒｎ……負抵抗、Ｌｓ……インダクタンス。

Claims (3)

1. 制振対象に固定されるピエゾ素子と、
   前記ピエゾ素子に直列接続されたインダクタおよび負性抵抗回路と
   を具備し、
   前記負性抵抗回路の抵抗値Ｒｎは可変であり、その抵抗値Ｒｎを変化させることで、前記ピエゾ素子の寄生抵抗Ｒｐおよび前記インダクタの抵抗Ｒｓとの和の抵抗値Ｒｎ＋Ｒｐ＋Ｒｓを、正から負まで変化させられることを特徴とする制振装置。
2. 前記インダクタは、
   前記ピエゾ素子の出力信号に応じた信号を出力するバッファアンプと、
   前記バッファアンプの出力信号を積分する積分器と、
   前記積分器の出力信号に応じた電流を前記ピエゾ素子の出力端子に負帰還させる電流帰還回路と
   を有する擬似インダクタ回路であることを特徴とする請求項１に記載の制振装置。
3. 前記インダクタと前記ピエゾ素子の寄生キャパシタとにより構成される共振回路の共振周波数が前記制振対象の共振周波数と略一致していることを特徴とする請求項１に記載の制振装置。
   

Images