JP6859964B2 - 高周波用soiウェーハの製造方法 - Google Patents

高周波用soiウェーハの製造方法 Download PDF

Info

Publication number
JP6859964B2
JP6859964B2 JP2018008687A JP2018008687A JP6859964B2 JP 6859964 B2 JP6859964 B2 JP 6859964B2 JP 2018008687 A JP2018008687 A JP 2018008687A JP 2018008687 A JP2018008687 A JP 2018008687A JP 6859964 B2 JP6859964 B2 JP 6859964B2
Authority
JP
Japan
Prior art keywords
layer
wafer
soi
soi wafer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018008687A
Other languages
English (en)
Other versions
JP2019129195A (ja
Inventor
大槻 剛
剛 大槻
曲 偉峰
偉峰 曲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2018008687A priority Critical patent/JP6859964B2/ja
Publication of JP2019129195A publication Critical patent/JP2019129195A/ja
Application granted granted Critical
Publication of JP6859964B2 publication Critical patent/JP6859964B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)

Description

本発明は絶縁層上に形成された半導体層を有する、高周波デバイス用SOIウェーハの製造方法に関するものである。
絶縁層上にシリコン層等の半導体層を有する基板は、SOI(Silicon on Insulator)ウェーハとして知られている。SOIウェーハの製造方法として幾つかの方法が知られている。
携帯端末、インターネット通信等の発達により、無線による情報のやりとりの、情報量や通信速度への要求は、限りなく増大する一方である。近年では、RFスイッチ等の高周波デバイスとして、これまでSOS(サファイア上シリコン:Silicon On Sapphire)やGaAsの基板等により作製していた単一の素子を、Si基板上に集積化されたデバイスに置き換えて、小型化・集積化する技術が、盛んに採用されるようになった。特に、SOIウェーハを使用して高周波デバイスを作製する方法が、市場を大きく伸ばしている。
高周波デバイスの性能として、通信の混線を防止する為に、2次高調波、3次高調波の抑制が、主要な要求項目となっている。この為には、基板が絶縁体であることが必要になる。SOIウェーハにおいては、絶縁層である埋め込み酸化膜(BOX(Buried Oxide)層)の厚さを大きくすることが一つの方法と考えられるが、酸化膜は熱伝導率が悪く、高周波デバイスを動作させる際の発熱が除去できないことが問題になる。そこで、SOIウェーハの支持基板として、高抵抗Si基板を使用する方法が考えられた。これにより、BOX層より下での電気の伝導を抑制することができて、高周波デバイスの高調波を抑制することができる。しかし、SOI層に電位がかかると、BOX層とSi基板の界面では空乏層が発生して反転層が形成され、この部分で電気伝導が発生する為に、高調波が抑制できなくなる。この問題を解決する為に、BOX層の直下にキャリアをトラップする層を内在させる手法が取られる(特許文献1〜3)。
キャリアをトラップする層としては、ポリシリコン層(多結晶シリコン層)が最も一般的である。ポリシリコン層は結晶粒界でキャリアをトラップし、電気伝導を抑制する。ポリシリコン層を内在する方法として、支持基板用ウェーハ(ベースウェーハ)にポリシリコン層を積層し、これを酸化膜の付いたウェーハ(ボンドウェーハ)と貼り合わせることで、ポリシリコン層を内在したSOIウェーハを作製する方法がある。ただし、この際、ウェーハ貼り合わせを実現するために、多結晶シリコン層の表面は平滑である必要があり、研磨を用いて表面粗さを除去して貼り合わせを行う方法が考えられている(特許文献4)。
このようにポリ層(ポリシリコン層)にウェーハを貼り合わせる場合であるが、製造工程で表面積の大きなポリ層が表面に露出するために、環境汚染(特に環境ボロン)の影響を受け、本来のトラップ層としての機能を発揮できない可能性がある。また、たとえ微細な粒径のポリ層を形成していても(ポリは微細なほど、表面積が大きく、キャリアのトラップ効率は高いと考えられる)、貼り合わせ工程での熱処理(結合熱処理)にて、ポリが成長しトラップ効率が低下する可能性がある。
特表2007−507093号公報 特表2013−513234号公報 特表2014−509087号公報 特開2016−136591号公報
本発明は、上記課題を解決するためになされたものであり、高周波用SOIウェーハとしてキャリアトラップ効率の高いSOIウェーハの製造方法を提供することを目的とする。
上記課題を達成するために、本発明では、ベースウェーハ、ポリシリコン層、BOX層、及びSOI層がこの順に積層された構造を含む高周波用SOIウェーハの製造方法であって、ベースウェーハ、BOX層、及びSOI層がこの順に積層された構造を含むシリコンSOIウェーハにレーザー照射を行い、前記ベースウェーハの一部の領域をポリシリコン化してポリシリコン層を形成する高周波用SOIウェーハの製造方法を提供する。
この方法によれば、SOIウェーハの製造工程に起因する環境汚染や、結合熱処理(例えば1050℃・2時間)によるポリ層(ポリシリコン層)の変質(単結晶化)によるトラップ機能の低下を防ぐことが可能である。
このとき、前記レーザーの焦点深度を調整することによって、前記ポリシリコン層の形成深さを制御することが好ましい。
このような方法とすることで、非常に製造条件の設定がしやすく、また精度が高い高周波用SOIウェーハの製造方法となる。
また、前記レーザー照射を行った後、前記ポリシリコン層が形成された前記シリコンSOIウェーハを1000℃から1300℃の温度範囲内でRTA処理することにより、前記SOI層の欠陥をアニールアウトすることが好ましい。
このような方法とすることで、レーザー照射によってSOI層に導入された欠陥を消去することができる。
以上説明したように、本発明により、高周波用SOIウェーハとしてキャリアトラップ効率の高いSOIウェーハの製造方法を提供することができ、良好な高周波特性を実現することが可能である。
本発明の高周波用SOIウェーハの製造方法のフローの一例をウェーハの概略図とともに示した図である。
上述のように、高周波用SOIウェーハとしてキャリアトラップ効率の高いSOIウェーハの製造方法の開発が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、ベースウェーハがシリコン単結晶からなるSOIウェーハ(シリコンSOIウェーハ)にレーザーを照射してBOX層の下にポリシリコン層を形成することによって、キャリアトラップ効率の高い高周波用SOIウェーハを製造できることを見出し、本発明を完成させた。
即ち、本発明は、ベースウェーハ、ポリシリコン層、BOX層、及びSOI層がこの順に積層された構造を含む高周波用SOIウェーハの製造方法であって、ベースウェーハ、BOX層、及びSOI層がこの順に積層された構造を含むシリコンSOIウェーハにレーザー照射を行い、前記ベースウェーハの一部の領域をポリシリコン化してポリシリコン層を形成する高周波用SOIウェーハの製造方法である。
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
図1に本発明の高周波用SOIウェーハの製造方法の概略の一例を示す。まず、シリコン単結晶からなるベースウェーハ3、BOX層5、SOI層6がこの順に積層された構造を含むシリコンSOIウェーハ1を準備する(図1(A))。シリコンSOIウェーハ1の表面には、予め表面保護のため酸化膜7を形成してシリコンSOIウェーハ1´としてもよい(図1(B))。次に、ベースウェーハ3内の一部の領域(BOX層5との界面近傍の領域)にレーザーの焦点深度を合わせて、例えば、SOI層表面側からレーザーを照射することで、ポリシリコン層4を形成し、高周波用SOIウェーハ2´を作製する(図1(C))。この後、酸化膜7を除去して、必要に応じて後述するRTA処理によってSOI層6(表面層)の欠陥を除去し、高周波用SOIウェーハ2を製造することができる(図1(D))。
すなわち、シリコンSOIウェーハ1にレーザー照射を行うことにより、ベースウェーハ3の一部の領域(レーザーが照射された領域)にあるシリコン単結晶はポリシリコン化され、シリコン多結晶からなるポリシリコン層4を形成する。レーザー照射によって、単結晶であるベースウェーハ3の一部がポリシリコン層4となる。高周波用SOIウェーハ2、2´において、ポリシリコン層4はベースウェーハ3´とBOX層5の間(BOX層5の直下)に形成されるものである。
ここで準備するシリコンSOIウェーハとしては、特に限定されず、任意のものを用いることができるが、例えば、ボンドウェーハとベースウェーハとを、ボンドウェーハの表面に形成した酸化膜を介して貼り合わせ、結合強度を高める熱処理(結合熱処理)を加えて製造されたものを用いることができる。
また、上記のように、準備するシリコンSOIウェーハには、デバイス製造プロセスでドーパントイオンをイオン注入する際のスクリーン酸化と同様に、シリコンSOIウェーハの表面に薄い酸化膜を形成しておくことで、シリコンSOIウェーハへの汚染を低減することが可能である。
レーザー照射は、シリコンSOIウェーハを室温にして行ってもよいし、例えば、400℃程度に加熱した状態で行ってもよい。この際、温度を高くし過ぎなければ、ポリ粒径(ポリシリコン層内の多結晶の粒径)が大きくなりすぎて、十分なキャリアトラップ効果が得られなくなるようなこともない。このため、レーザー照射時の温度は800℃以下とすることが好ましい。
レーザー照射は、YAGレーザーのような高出力レーザーでは、所定深さ位置だけではなく、それ以外の半導体ウェーハ部分にも熱エネルギーが伝達する可能性がある。そのために、低出力レーザーである、例えば、フェムト秒レーザーのような超短パルスレーザーを用いることがより好ましい。
表面に酸化膜を形成した場合は、レーザー照射後に、SOI層表面の酸化膜を除去し、その後、SOI層に欠陥が残留している場合には、後述のように、高温RTA処理を追加することで欠陥をアニールアウトすることもできる。
この方法によれば、既にSOI構造を有するSOIウェーハに、ポリシリコン層を後から形成できるので、貼り合わせ法のように、SOIウェーハの製造工程に起因する環境汚染や、貼り合わせ後に必要となる結合熱処理によるポリシリコン層の変質(単結晶化)によるトラップ機能の低下を防ぐことが可能である。
このとき、前記レーザーの焦点深度を調整することによって、前記ポリシリコン層の形成深さを制御することが好ましい。
このような方法とすることで、非常に製造条件の設定がしやすく、また精度よくポリシリコン層を形成できるので、高品質の高周波用SOIウェーハの製造方法となる。
また、前記レーザー照射を行った後、前記ポリシリコン層が形成された前記シリコンSOIウェーハを1000℃から1300℃の温度範囲内でRTA処理することにより、前記SOI層の欠陥をアニールアウトすることが好ましい。
レーザー照射の後にRTA処理をすることで、レーザー照射により導入された欠陥を消去することができる。RTA処理は、1〜120秒程度の短時間のアニールであるため、比較的高温で熱処理を行っても、ポリシリコン層の単結晶化はほとんど生じない。尚、1000℃以上の温度とすれば、十分な欠陥アニール効果が得られ、1300℃より低い温度とすれば、スリップ転位の発生やシリコン溶融等の問題が発生することがない。そのために、アニールにより表面欠陥を消去するアニールウェーハと同様に、1200℃前後が最適である。
以上のように、従来技術においては、高周波用SOIウェーハの製造方法としては、ポリシリコン層を積層したウェーハ(ベースウェーハ)と、酸化膜を積層したウェーハ(ボンドウェーハ)を、ポリシリコン層と酸化膜とを対抗させて貼り合わせた後、結合熱処理(例えば、1050℃・2時間)を加える方法が一般的である。しかし、この方法では、SOIウェーハの製造過程でポシリシコン層が露出するため、環境起因の汚染、特にドーパント元素汚染の影響を受ける。また、結合熱処理時にはポリシリコン層が高温かつ長時間の加熱状態にさらされるため、ポリシリコン層に含まれるシリコン多結晶が単結晶化し、トラップ効率が低下する。
これに対し本発明では、上述のように、シリコンSOIウェーハを製造した後、レーザーを用いてウェーハ内部にポリシリコン層を形成することで、高周波用SOIウェーハを製造する。つまり、従来技術のように、ポリシリコン層が露出することがないので、環境起因の汚染がない。また、用いるシリコンSOIウェーハの作製時には結合熱処理を行う場合があり得るが、ポリシリコン層の形成時、及びそれ以降の工程では、ポリシリコン層が結合熱処理のような高温かつ長時間の熱処理にさらされることがないため、ポリシリコン層の単結晶化が起こることなく、高いトラップ効率を有する高周波用SOIウェーハを製造することができる。
このようにして作製された高周波用SOIウェーハは、環境汚染や、貼り合わせ工程の熱処理(結合熱処理)によるポリシリコン層の劣化がなく、このような高周波用SOIウェーハを用いて製造された半導体装置も高い高周波特性を実現することが可能である。
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
[実施例]
いずれもシリコン単結晶からなるボンドウェーハとベースウェーハとを、ボンドウェーハの表面に形成した酸化膜を介して貼り合わせ、結合強度を高めるために、結合熱処理(1050℃、2時間)を行った後、ボンドウェーハを研削・研磨により薄膜化することによって、下記のような構造をもつシリコンSOIウェーハ(直径200mm)を準備した。
シリコンSOIウェーハ
SOI層:1000nm、ボロンドープ10Ωcm、<100>
BOX層:500nm
ベースウェーハ:ボロンドープ1000Ωcm、<100>
このシリコンSOIウェーハの表面に、Pyro雰囲気下、900℃・10分の処理で20nmの酸化膜を形成した。この酸化膜を形成したシリコンSOIウェーハに、チタンサファイアレーザーを用い、ビーム波長を1080nm、ビーム径を約2μm、パルス幅を1nsec、1パルスのエネルギーを100mJとしてレーザー照射処理を行い、BOX層の直下に約200nmのポリシリコン層を形成した。
その後、希フッ酸で酸化膜を除去し、さらに、SOI層の結晶性を向上させるため、100%水素雰囲気、1150℃・30秒のRTA処理を行って高周波用SOIウェーハを完成させた。この高周波用SOIウェーハの活性層(SOI層)を除去して、BOX層の表面上にアルミ電極を形成した後に、RF特性を評価し、2次高調波特性を測定した。その結果、後述の比較例に比べて2次高調波特性が10%改善することを確認した。
[比較例]
ベースウェーハの表面に、予めポリシリコン層をCVD法により2000nm堆積し、その表面を研磨して1000nmのポリシリコン層を形成した後にボンドウェーハと貼り合わせたこと以外は、実施例1のレーザー照射前のシリコンSOIウェーハの作製条件と同一の条件でレーザー照射をしていない下記の高周波用SOIウェーハを作製した。
高周波用SOIウェーハ
SOI層:1000nm、ボロンドープ10Ωcm、<100>
BOX層:500nm
ポリシリコン層:1000nm
ベースウェーハ:ボロンドープ1000Ωcm、<100>
この高周波用SOIウェーハの活性層(SOI層)を除去して、BOX層の表面上にアルミ電極を形成した後に、RF特性を評価し、実施例のウェーハと比較を行ったところ、2次高調波特性が実施例に比べて、10%劣ることを確認した。
以上のように、本発明の高周波用SOIウェーハの製造方法は、高周波用SOIウェーハとしてキャリアトラップ効率の高いSOIウェーハの製造方法であることが明らかとなった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1、1´…シリコンSOIウェーハ、 2、2´…高周波用SOIウェーハ、
3、3´…ベースウェーハ、 4…ポリシリコン層、 5…BOX層、
6…SOI層、 7…酸化膜。

Claims (4)

  1. ベースウェーハ、ポリシリコン層、BOX層、及びSOI層がこの順に積層された構造を含む高周波用SOIウェーハの製造方法であって、
    ベースウェーハ、BOX層、及びSOI層がこの順に積層された構造を含むシリコンSOIウェーハに前記SOI層表面側からレーザー照射を行い、前記ベースウェーハの一部の領域をポリシリコン化してポリシリコン層を形成することを特徴とする高周波用SOIウェーハの製造方法。
  2. 前記レーザーの焦点深度を調整することによって、前記ポリシリコン層の形成深さを制御することを特徴とする請求項1に記載の高周波用SOIウェーハの製造方法。
  3. 前記レーザー照射を行った後、前記ポリシリコン層が形成された前記シリコンSOIウェーハを1000℃から1300℃の温度範囲内でRTA処理することにより、前記SOI層の欠陥をアニールアウトすることを特徴とする請求項1又は請求項2に記載の高周波用SOIウェーハの製造方法。
  4. 前記レーザー照射前のシリコンSOIウェーハの表面に、予め酸化膜を形成しておくことを特徴とする請求項1から請求項3のいずれか一項に記載の高周波用SOIウェーハの製造方法。
JP2018008687A 2018-01-23 2018-01-23 高周波用soiウェーハの製造方法 Active JP6859964B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018008687A JP6859964B2 (ja) 2018-01-23 2018-01-23 高周波用soiウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018008687A JP6859964B2 (ja) 2018-01-23 2018-01-23 高周波用soiウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2019129195A JP2019129195A (ja) 2019-08-01
JP6859964B2 true JP6859964B2 (ja) 2021-04-14

Family

ID=67473196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018008687A Active JP6859964B2 (ja) 2018-01-23 2018-01-23 高周波用soiウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP6859964B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11469137B2 (en) * 2019-12-17 2022-10-11 Commissariat A L'energie Atomique Et Aux Energies Alternatives Manufacturing process of an RF-SOI trapping layer substrate resulting from a crystalline transformation of a buried layer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5263261B2 (ja) * 2010-10-29 2013-08-14 株式会社デンソー 半導体装置の製造方法
FR3037438B1 (fr) * 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges

Also Published As

Publication number Publication date
JP2019129195A (ja) 2019-08-01

Similar Documents

Publication Publication Date Title
JP5110772B2 (ja) 半導体薄膜層を有する基板の製造方法
JP6228462B2 (ja) ハンドルウエハ内に高抵抗率領域を有するシリコン・オン・インシュレータ構造体およびそのような構造体の製法
JP6164220B2 (ja) 半導体装置の製造方法
KR102509310B1 (ko) 접합 soi 웨이퍼의 제조방법
JP2014512091A5 (ja)
KR20130014381A (ko) 반도체 층 내 결함 치유 방법
TWI610336B (zh) 一種薄膜的製備方法
US20120329257A1 (en) Method for manufacturing semiconductor device
TW201426828A (zh) 半導體裝置之製造方法
KR20120041165A (ko) 계면 근방에 있어서의 결함 밀도가 낮은 sos 기판
KR20120041164A (ko) 표면 결함 밀도가 적은 sos기판
JP2011040729A (ja) 半導体基板の作製方法および半導体装置
JP2012146716A (ja) 半導体装置の製造方法
JP5496540B2 (ja) 半導体基板の作製方法
JP6859964B2 (ja) 高周波用soiウェーハの製造方法
JPS5840334B2 (ja) ゲツタリング方法
JP4624812B2 (ja) Soiウエーハの製造方法
JP5918160B2 (ja) ゲッタリング半導体ウエハおよびその製造方法
JP6812992B2 (ja) Soiウェーハの製造方法
JP6165313B2 (ja) 炭化珪素半導体装置の製造方法
US20130255774A1 (en) Photovoltaic cell and process of manufacture
CN114068679A (zh) 碳化硅二极管及其制备方法
JP6273322B2 (ja) Soi基板の製造方法
JP5358159B2 (ja) 半導体薄膜層を有する基板の製造方法
JP2024014599A (ja) 高周波用soiウエーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210309

R150 Certificate of patent or registration of utility model

Ref document number: 6859964

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250