JP6857779B2 - Ｏｌｅｄピクセル回路及びｏｌｅｄ素子の劣化遅延方法 - Google Patents

Ｏｌｅｄピクセル回路及びｏｌｅｄ素子の劣化遅延方法 Download PDF

Info

Publication number
JP6857779B2
JP6857779B2 JP2020510553A JP2020510553A JP6857779B2 JP 6857779 B2 JP6857779 B2 JP 6857779B2 JP 2020510553 A JP2020510553 A JP 2020510553A JP 2020510553 A JP2020510553 A JP 2020510553A JP 6857779 B2 JP6857779 B2 JP 6857779B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
control signal
light emitting
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020510553A
Other languages
English (en)
Other versions
JP2020531906A (ja
Inventor
勃彪 常
勃彪 常
小龍 陳
小龍 陳
亦謙 温
亦謙 温
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Publication of JP2020531906A publication Critical patent/JP2020531906A/ja
Application granted granted Critical
Publication of JP6857779B2 publication Critical patent/JP6857779B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、ディスプレイ技術の分野に関するものであり、特にＯＬＥＤピクセル回路及びＯＬＥＤ素子の劣化遅延方法に関するものである。
アクティブマトリックス発光ダイオード（Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＡＭＯＬＥＤ）は、駆動薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）が飽和状態にあるときに生成される電流によって駆動されることで発光し、従来のＡＭＯＬＥＤピクセル回路は通常、２Ｔ１Ｃの駆動回路である。図１を参照されたい。このような２Ｔ１Ｃの回路は、２つのＴＦＴと１つのキャパシタ（Ｃａｐａｃｉｔｏｒ）を含む。ここで、Ｔ１はピクセル回路の駆動トランジスタであり、Ｔ２はスイッチングトランジスタである。走査線ＧａｔｅはスイッチングトランジスタＴ２を起動させ、データ電圧ＶｄａｔａはストレージキャパシタＣｓｔに対して充電を行ない、スイッチングトランジスタＴ２は発光期間中にオフとなり、キャパシタに蓄積された電圧が駆動トランジスタＴ１をオンの状態に保つことで、オン電流が発光ダイオードＯＬＥＤを発光させる。発光ダイオードＯＬＥＤが長期間直流バイアス状態にあるため、内部のイオンが分極化して内蔵電界を形成し、発光ダイオードＯＬＥＤの閾値電圧は絶え間なく増加し、発光ダイオードＯＬＥＤの発光輝度は絶え間なく下降するようになり、発光ダイオードＯＬＥＤの寿命が短くなる。また、異なるグレースケールでの発光ダイオードＯＬＥＤの直流バイアス電圧が異なるため、各サブピクセルの発光ダイオードＯＬＥＤの劣化の程度も異なり、ディスプレイ画面に表示される画像が不均一となり、表示効果に影響を与えることとなる。
２Ｔ１Ｃの駆動回路にみられる上記問題に鑑みて、有機発光ダイオードＯＬＥＤが長期間直流バイアスの状態にあるという問題を解決するために、従来技術に対するさらなる改善がなされている。しかしながら、改善後の回路は通常、非常に多数の電圧制御線を必要とし、制御タイミングも自ずと比較的複雑なものとなり、大幅なコストの増加を招いていた。
従って、従来技術に存在する問題を解決することのできる、ＯＬＥＤピクセル回路及びＯＬＥＤ素子の劣化遅延方法を提供する必要がある。
本発明の目的は、既存のＯＬＥＤピクセル回路中の発光ダイオードが長期間直流バイアス状態にあるために劣化しやすいという問題を解決できる、ＯＬＥＤピクセル回路及びＯＬＥＤ素子の劣化遅延方法を提供することである。
上述の目的を達成するために、本発明の提供するＯＬＥＤピクセル回路はさらに、以下のような技術案を採用している。
本発明のＯＬＥＤピクセル回路は、
第１薄膜トランジスタ、第５薄膜トランジスタ、第１キャパシタ及び第１発光ダイオードを含む第１サブピクセル駆動ユニットと、
第２薄膜トランジスタ、第６薄膜トランジスタ、第２キャパシタ及び第２発光ダイオードを含む第２サブピクセル駆動ユニットと、を包含する。
ここで、前記第１薄膜トランジスタのソース電極及び前記第２薄膜トランジスタのソース電極は電源の正電圧を受け取り、前記第１薄膜トランジスタのゲート電極は第１ノードに電気的に接続されており、前記第２薄膜トランジスタのゲート電極は第２ノードに電気的に接続されており、前記第１薄膜トランジスタのドレイン電極は前記第１発光ダイオードのアノードに電気的に接続されており、前記第２薄膜トランジスタのドレイン電極は前記第２発光ダイオードのアノードに電気的に接続されている。
前記第５薄膜トランジスタのソース電極及び前記第６薄膜トランジスタのソース電極はデータ信号を受信し、前記第５薄膜トランジスタのドレイン電極は前記第１ノードに電気的に接続されており、前記第６薄膜トランジスタのドレイン電極は前記第２ノードに電気的に接続されており、前記第５薄膜トランジスタのゲート電極は第２制御信号を受信し、前記第６薄膜トランジスタのゲート電極は第３制御信号を受信する。
前記第１キャパシタの一端は前記第１ノードに電気的に接続されており、前記第１キャパシタの他端は前記電源の正電圧を受け取り、前記第２キャパシタの一端は前記第２ノードに電気的に接続されており、前記第２キャパシタの他端は前記電源の正電圧を受け取る。
本発明のＯＬＥＤピクセル回路はさらに、
第３薄膜トランジスタ、第７薄膜トランジスタ及び第９薄膜トランジスタを含む第１逆バイアスユニットと、
第４薄膜トランジスタ、第８薄膜トランジスタ及び第１０薄膜トランジスタを含む第２逆バイアスユニットと、を包含する。
ここで、前記第３薄膜トランジスタのゲート電極及び前記第４薄膜トランジスタのゲート電極は第１制御信号を受信し、前記第３薄膜トランジスタのソース電極及び前記第４薄膜トランジスタのソース電極は前記電源の正電圧を受け取り、前記第３薄膜トランジスタのドレイン電極は前記第１発光ダイオードのカソードに電気的に接続されており、前記第４薄膜トランジスタのドレイン電極は前記第２発光ダイオードのカソードに電気的に接続されている。
前記第７薄膜トランジスタのゲート電極及び前記第８薄膜トランジスタのゲート電極は前記第１制御信号を受信し、前記第７薄膜トランジスタのドレイン電極は前記第１発光ダイオードのアノード端子に電気的に接続されており、前記第８薄膜トランジスタのドレイン電極は前記第２発光ダイオードのアノード端子に電気的に接続されており、前記第７薄膜トランジスタのソース電極及び前記第８薄膜トランジスタのソース電極は電源の負電圧を受け取る。
前記第９薄膜トランジスタのゲート電極及び前記第１０薄膜トランジスタのゲート電極は前記第１制御信号を受信し、前記第９薄膜トランジスタのソース電極及び前記第１０薄膜トランジスタのソース電極は前記電源の負電圧を受け取り、前記第９薄膜トランジスタのドレイン電極は前記第１発光ダイオードのカソードに電気的に接続されており、前記第１０薄膜トランジスタのドレイン電極は前記第２発光ダイオードのカソードに電気的に接続されている。
前記第１制御信号、前記第２制御信号及び前記第３制御信号はいずれも、外部のタイミングコントローラによって供給される。
前記第１薄膜トランジスタ、前記第２薄膜トランジスタ、前記第３薄膜トランジスタ、前記第４薄膜トランジスタ、前記第５薄膜トランジスタ、前記第６薄膜トランジスタ、前記第７薄膜トランジスタ、前記第８薄膜トランジスタ、前記第９薄膜トランジスタ及び前記第１０薄膜トランジスタはいずれも、低温ポリシリコン薄膜トランジスタ、酸化物半導体薄膜トランジスタ又はアモルファスシリコン薄膜トランジスタである。
本発明のＯＬＥＤピクセル回路において、前記第１制御信号、前記第２制御信号及び前記第３制御信号は互いに組み合わさり、順に第１発光ダイオードの電位記憶段階、第１発光ダイオードの発光表示段階、第２発光ダイオードの電位記憶段階、及び第２発光ダイオードの発光表示段階に対応する。
本発明のＯＬＥＤピクセル回路において、前記第１薄膜トランジスタ、前記第２薄膜トランジスタ、前記第３薄膜トランジスタ、前記第５薄膜トランジスタ、前記第６薄膜トランジスタ、前記第７薄膜トランジスタ及び前記第１０薄膜トランジスタはいずれも、Ｎ型薄膜トランジスタであり、前記第４薄膜トランジスタ、前記第８薄膜トランジスタ及び前記第９薄膜トランジスタはいずれも、Ｐ型薄膜トランジスタであり、
前記第１発光ダイオードの電位記憶段階において、前記第１制御信号は低電位を提供し、前記第２制御信号は高電位を提供し、前記第３制御信号は低電位を提供し、
前記第１発光ダイオードの発光表示段階において、前記第１制御信号は低電位を提供し、前記第２制御信号は低電位を提供し、前記第３制御信号は低電位を提供し、
前記第２発光ダイオードの電位記憶段階において、前記第１制御信号は高電位を提供し、前記第２制御信号は低電位を提供し、前記第３制御信号は高電位を提供し、
前記第２発光ダイオードの発光表示段階において、前記第１制御信号は高電位を提供し、前記第２制御信号は低電位を提供し、前記第３制御信号は低電位を提供する。
本発明の提供するＯＬＥＤピクセル回路はさらに、以下のような技術案を採用している。
本発明のＯＬＥＤピクセル回路は、
第１薄膜トランジスタ、第５薄膜トランジスタ、第１キャパシタ及び第１発光ダイオードを含む第１サブピクセル駆動ユニットと、
第２薄膜トランジスタ、第６薄膜トランジスタ、第２キャパシタ及び第２発光ダイオードを含む第２サブピクセル駆動ユニットと、を包含する。
ここで、前記第１薄膜トランジスタのソース電極及び前記第２薄膜トランジスタのソース電極は電源の正電圧を受け取り、前記第１薄膜トランジスタのゲート電極は第１ノードに電気的に接続されており、前記第２薄膜トランジスタのゲート電極は第２ノードに電気的に接続されており、前記第１薄膜トランジスタのドレイン電極は前記第１発光ダイオードのアノードに電気的に接続されており、前記第２薄膜トランジスタのドレイン電極は前記第２発光ダイオードのアノードに電気的に接続されている。
前記第５薄膜トランジスタのソース電極及び前記第６薄膜トランジスタのソース電極はデータ信号を受信し、前記第５薄膜トランジスタのドレイン電極は前記第１ノードに電気的に接続されており、前記第６薄膜トランジスタのドレイン電極は前記第２ノードに電気的に接続されており、前記第５薄膜トランジスタのゲート電極は第２制御信号を受信し、前記第６薄膜トランジスタのゲート電極は第３制御信号を受信する。
前記第１キャパシタの一端は前記第１ノードに電気的に接続されており、前記第１キャパシタの他端は前記電源の正電圧を受け取り、前記第２キャパシタの一端は前記第２ノードに電気的に接続されており、前記第２キャパシタの他端は前記電源の正電圧を受け取る。
本発明のＯＬＥＤピクセル回路はさらに、
第３薄膜トランジスタ、第７薄膜トランジスタ及び第９薄膜トランジスタを含む第１逆バイアスユニットと、
第４薄膜トランジスタ、第８薄膜トランジスタ及び第１０薄膜トランジスタを含む第２逆バイアスユニットと、を包含する。
ここで、前記第３薄膜トランジスタのゲート電極及び前記第４薄膜トランジスタのゲート電極は第１制御信号を受信し、前記第３薄膜トランジスタのソース電極及び前記第４薄膜トランジスタのソース電極は前記電源の正電圧を受け取り、前記第３薄膜トランジスタのドレイン電極は前記第１発光ダイオードのカソードに電気的に接続されており、前記第４薄膜トランジスタのドレイン電極は前記第２発光ダイオードのカソードに電気的に接続されている。
前記第７薄膜トランジスタのゲート電極及び前記第８薄膜トランジスタのゲート電極は前記第１制御信号を受信し、前記第７薄膜トランジスタのドレイン電極は前記第１発光ダイオードのアノード端子に電気的に接続されており、前記第８薄膜トランジスタのドレイン電極は前記第２発光ダイオードのアノード端子に電気的に接続されており、前記第７薄膜トランジスタのソース電極及び前記第８薄膜トランジスタのソース電極は電源の負電圧を受け取る。
前記第９薄膜トランジスタのゲート電極及び前記第１０薄膜トランジスタのゲート電極は前記第１制御信号を受信し、前記第９薄膜トランジスタのソース電極及び前記第１０薄膜トランジスタのソース電極は前記電源の負電圧を受け取り、前記第９薄膜トランジスタのドレイン電極は前記第１発光ダイオードのカソードに電気的に接続されており、前記第１０薄膜トランジスタのドレイン電極は前記第２発光ダイオードのカソードに電気的に接続されている。
本発明のＯＬＥＤピクセル回路において、前記第１制御信号、前記第２制御信号及び前記第３制御信号はいずれも、外部のタイミングコントローラによって供給される。
本発明のＯＬＥＤピクセル回路において、前記第１薄膜トランジスタ、前記第２薄膜トランジスタ、前記第３薄膜トランジスタ、前記第４薄膜トランジスタ、前記第５薄膜トランジスタ、前記第６薄膜トランジスタ、前記第７薄膜トランジスタ、前記第８薄膜トランジスタ、前記第９薄膜トランジスタ及び前記第１０薄膜トランジスタはいずれも、低温ポリシリコン薄膜トランジスタ、酸化物半導体薄膜トランジスタ又はアモルファスシリコン薄膜トランジスタである。
本発明のＯＬＥＤピクセル回路において、前記第１制御信号、前記第２制御信号及び前記第３制御信号は互いに組み合わさり、順に第１発光ダイオードの電位記憶段階、第１発光ダイオードの発光表示段階、第２発光ダイオードの電位記憶段階、及び第２発光ダイオードの発光表示段階に対応する。
本発明のＯＬＥＤピクセル回路において、前記第１薄膜トランジスタ、前記第２薄膜トランジスタ、前記第３薄膜トランジスタ、前記第５薄膜トランジスタ、前記第６薄膜トランジスタ、前記第７薄膜トランジスタ及び前記第１０薄膜トランジスタはいずれもＮ型薄膜トランジスタであり、前記第４薄膜トランジスタ、前記第８薄膜トランジスタ及び前記第９薄膜トランジスタはいずれもＰ型薄膜トランジスタであり、
前記第１発光ダイオードの電位記憶段階において、前記第１制御信号は低電位を提供し、前記第２制御信号は高電位を提供し、前記第３制御信号は低電位を提供し、
前記第１発光ダイオードの発光表示段階において、前記第１制御信号は低電位を提供し、前記第２制御信号は低電位を提供し、前記第３制御信号は低電位を提供し、
前記第２発光ダイオードの電位記憶段階において、前記第１制御信号は高電位を提供し、前記第２制御信号は低電位を提供し、前記第３制御信号は高電位を提供し、
前記第２発光ダイオードの発光表示段階において、前記第１制御信号は高電位を提供し、前記第２制御信号は低電位を提供し、前記第３制御信号は低電位を提供する。
本発明はさらにＯＬＥＤ素子の劣化遅延方法を提供し、当該方法の技術案は以下の通りである。
ステップ１、ＯＬＥＤピクセル回路を提供する。
ステップ１における前記ＯＬＥＤピクセル回路は、
第１薄膜トランジスタ、第５薄膜トランジスタ、第１キャパシタ及び第１発光ダイオードを含む第１サブピクセル駆動ユニットと、
第２薄膜トランジスタ、第６薄膜トランジスタ、第２キャパシタ及び第２発光ダイオードを含む第２サブピクセル駆動ユニットと、を包含する。
ここで、前記第１薄膜トランジスタのソース電極及び前記第２薄膜トランジスタのソース電極は電源の正電圧を受け取り、前記第１薄膜トランジスタのゲート電極は第１ノードに電気的に接続されており、前記第２薄膜トランジスタのゲート電極は第２ノードに電気的に接続されており、前記第１薄膜トランジスタのドレイン電極は前記第１発光ダイオードのアノードに電気的に接続されており、前記第２薄膜トランジスタのドレイン電極は前記第２発光ダイオードのアノードに電気的に接続されている。
前記第５薄膜トランジスタのソース電極及び前記第６薄膜トランジスタのソース電極はデータ信号を受信し、前記第５薄膜トランジスタのドレイン電極は前記第１ノードに電気的に接続されており、前記第６薄膜トランジスタのドレイン電極は前記第２ノードに電気的に接続されており、前記第５薄膜トランジスタのゲート電極は第２制御信号を受信し、前記第６薄膜トランジスタのゲート電極は第３制御信号を受信する。
前記第１キャパシタの一端は前記第１ノードに電気的に接続されており、前記第１キャパシタの他端は前記電源の正電圧を受け取り、前記第２キャパシタの一端は前記第２ノードに電気的に接続されており、前記第２キャパシタの他端は前記電源の正電圧を受け取る。
ステップ１における前記ＯＬＥＤピクセル回路はさらに、
第３薄膜トランジスタ、第７薄膜トランジスタ及び第９薄膜トランジスタを含む第１逆バイアスユニットと、
第４薄膜トランジスタ、第８薄膜トランジスタ及び第１０薄膜トランジスタを含む第２逆バイアスユニットと、を包含する。
ここで、前記第３薄膜トランジスタのゲート電極及び前記第４薄膜トランジスタのゲート電極は第１制御信号を受信し、前記第３薄膜トランジスタのソース電極及び前記第４薄膜トランジスタのソース電極は前記電源の正電圧を受け取り、前記第３薄膜トランジスタのドレイン電極は前記第１発光ダイオードのカソードに電気的に接続されており、前記第４薄膜トランジスタのドレイン電極は前記第２発光ダイオードのカソードに電気的に接続されている。
前記第７薄膜トランジスタのゲート電極及び前記第８薄膜トランジスタのゲート電極は前記第１制御信号を受信し、前記第７薄膜トランジスタのドレイン電極は前記第１発光ダイオードのアノード端子に電気的に接続されており、前記第８薄膜トランジスタのドレイン電極は前記第２発光ダイオードのアノード端子に電気的に接続されており、前記第７薄膜トランジスタのソース電極及び前記第８薄膜トランジスタのソース電極は電源の負電圧を受け取る。
前記第９薄膜トランジスタのゲート電極及び前記第１０薄膜トランジスタのゲート電極は前記第１制御信号を受信し、前記第９薄膜トランジスタのソース電極及び前記第１０薄膜トランジスタのソース電極は前記電源の負電圧を受け取り、前記第９薄膜トランジスタのドレイン電極は前記第１発光ダイオードのカソードに電気的に接続されており、前記第１０薄膜トランジスタのドレイン電極は前記第２発光ダイオードのカソードに電気的に接続されている。
ステップ２、第１発光ダイオードの電位記憶段階に入る。前記第１発光ダイオードの電位記憶段階は、第Ｎフレームの画像期間にある。
ステップ２において、前記第１制御信号、前記第２制御信号及び前記第３制御信号により、前記第４薄膜トランジスタ、前記第５薄膜トランジスタ、前記第８薄膜トランジスタ及び前記第９薄膜トランジスタはオンとなるように制御され、前記第１薄膜トランジスタ、前記第２薄膜トランジスタ、前記第３薄膜トランジスタ、前記第６薄膜トランジスタ、前記第７薄膜トランジスタ及び前記第１０薄膜トランジスタはオフとなるように制御され、前記第１キャパシタは前記データ信号の電位を記憶し、且つ前記第２発光ダイオードは逆バイアス状態となる。
ステップ３、第１発光ダイオードの発光表示段階に入る。前記第１発光ダイオードの発光表示段階は、第Ｎフレームの画像期間にある。
ステップ３において、前記第１制御信号、前記第２制御信号及び前記第３制御信号により、前記第１薄膜トランジスタ、前記第４薄膜トランジスタ、前記第８薄膜トランジスタ及び前記第９薄膜トランジスタはオンとなるように制御され、前記第２薄膜トランジスタ、前記第３薄膜トランジスタ、前記第５薄膜トランジスタ、前記第６薄膜トランジスタ、前記第７薄膜トランジスタ及び前記第１０薄膜トランジスタはオフとなるように制御され、前記第１発光ダイオードは発光し、且つ前記第２発光ダイオードは引き続き、逆バイアス状態となる。
ステップ４、第２発光ダイオードの電位記憶段階に入る。前記第２発光ダイオードの電位記憶段階は、第Ｎ＋１フレームの画像期間にある。
ステップ４において、前記第１制御信号、前記第２制御信号及び前記第３制御信号により、前記第１薄膜トランジスタ、前記第２薄膜トランジスタ、前記第３薄膜トランジスタ、前記第６薄膜トランジスタ、前記第７薄膜トランジスタ及び前記第１０薄膜トランジスタはオンとなるように制御され、前記第４薄膜トランジスタ、前記第５薄膜トランジスタ、前記第８薄膜トランジスタ及び前記第９薄膜トランジスタはオフとなるように制御され、前記第２キャパシタは前記データ信号の電位を記憶し、且つ前記第１発光ダイオードは逆バイアス状態となる。
ステップ５、第２発光ダイオードの発光表示段階に入る。前記第２発光ダイオードの発光表示段階は、第Ｎ＋１フレームの画像期間にある。
ステップ５において、前記第１制御信号、前記第２制御信号及び前記第３制御信号により、前記第２薄膜トランジスタ、前記第３薄膜トランジスタ、前記第７薄膜トランジスタ及び前記第１０薄膜トランジスタはオンとなるように制御され、前記第１薄膜トランジスタ、前記第４薄膜トランジスタ、前記第５薄膜トランジスタ、前記第６薄膜トランジスタ、前記第８薄膜トランジスタ及び前記第９薄膜トランジスタはオフとなるように制御され、前記第２発光ダイオードは発光し、且つ前記第１発光ダイオードは引き続き、逆バイアス状態となる。
本発明のＯＬＥＤ素子の劣化遅延方法において、前記第１制御信号、前記第２制御信号及び前記第３制御信号はいずれも、外部のタイミングコントローラによって供給される。
本発明のＯＬＥＤ素子の劣化遅延方法において、前記第１薄膜トランジスタ、前記第２薄膜トランジスタ、前記第３薄膜トランジスタ、前記第４薄膜トランジスタ、前記第５薄膜トランジスタ、前記第６薄膜トランジスタ、前記第７薄膜トランジスタ、前記第８薄膜トランジスタ、前記第９薄膜トランジスタ及び前記第１０薄膜トランジスタはいずれも、低温ポリシリコン薄膜トランジスタ、酸化物半導体薄膜トランジスタ又はアモルファスシリコン薄膜トランジスタである。
本発明のＯＬＥＤ素子の劣化遅延方法において、前記第１薄膜トランジスタ、前記第２薄膜トランジスタ、前記第３薄膜トランジスタ、前記第５薄膜トランジスタ、前記第６薄膜トランジスタ、前記第７薄膜トランジスタ及び前記第１０薄膜トランジスタはいずれもＮ型薄膜トランジスタであり、前記第４薄膜トランジスタ、前記第８薄膜トランジスタ及び前記第９薄膜トランジスタはいずれもＰ型薄膜トランジスタであり、
前記第１発光ダイオードの電位記憶段階において、前記第１制御信号は低電位を提供し、前記第２制御信号は高電位を提供し、前記第３制御信号は低電位を提供し、
前記第１発光ダイオードの発光表示段階において、前記第１制御信号は低電位を提供し、前記第２制御信号は低電位を提供し、前記第３制御信号は低電位を提供し、
前記第２発光ダイオードの電位記憶段階において、前記第１制御信号は高電位を提供し、前記第２制御信号は低電位を提供し、前記第３制御信号は高電位を提供し、
前記第２発光ダイオードの発光表示段階において、前記第１制御信号は高電位を提供し、前記第２制御信号は低電位を提供し、前記第３制御信号は低電位を提供する。
本発明のＯＬＥＤピクセル回路及びＯＬＥＤ素子の劣化遅延方法において、第１サブピクセル駆動ユニットと、第２サブピクセル駆動ユニットと、第１逆バイアスユニットと、第２逆バイアスユニットが設けられ、加えて、簡単な制御シーケンスにより、第１発光ダイオード及び第２発光ダイオードが常に直流バイアス状態にはならず、且つ第１発光ダイオードと第２発光ダイオードとが異なるフレームの画像期間で交互に発光するようになり、第１発光ダイオード及び第２発光ダイオードの発光時間が減少し、第１発光ダイオード及び第２発光ダイオードの劣化を遅延させることで、パネルの表示品質が改善される。
上記の本発明に関する内容をより明確に理解するために、以下において、好ましい実施形態を挙げ、且つ添付の図面を併用して詳細に説明する。
以下において、添付の図面を用いて、本発明の具体的な実施形態について詳述することで、本発明の技術案及びその他の有益な効果が明らかとなる。
従来における２Ｔ１Ｃ構造のＯＬＥＤピクセル回路の回路図である。 本発明におけるＯＬＥＤピクセル回路の回路図である。 本発明におけるＯＬＥＤピクセル回路のタイミング図である。 本発明におけるＯＬＥＤ素子の劣化遅延方法のステップ２を示す図である。 本発明におけるＯＬＥＤ素子の劣化遅延方法のステップ３を示す図である。 本発明におけるＯＬＥＤ素子の劣化遅延方法のステップ４を示す図である。 本発明におけるＯＬＥＤ素子の劣化遅延方法のステップ５を示す図である。
本発明で用いられている技術的手段及びその効果についてより詳細に説明するために、以下において、本発明の好ましい実施形態及び添付の図面を組み合わせた上で詳述する。明らかに、記載されている実施形態は、本発明における一部の実施形態にすぎず、全ての実施形態ではない。本発明の実施形態に基づいて、本分野の通常の技術者がいかなる創造的労力も費やすことなく得られた他の全ての実施形態はいずれも、本発明の保護範囲に属する。
図２を参照されたい。本発明はＯＬＥＤピクセル回路を提供し、当該ＯＬＥＤピクセル回路は、第１サブピクセル駆動ユニット１０１と、第２サブピクセル駆動ユニット１０２と、第１逆バイアスユニット１０３と、第２逆バイアスユニット１０４とを含む。ここで、第１サブピクセル駆動ユニット１０１は、第１薄膜トランジスタＴ１と、第５薄膜トランジスタＴ５と、第１キャパシタＣ１と、第１発光ダイオードＯＬＥＤ１とを含む。第２サブピクセル駆動ユニット１０２は、第２薄膜トランジスタＴ２と、第６薄膜トランジスタＴ６と、第２キャパシタＣ２と、第２発光ダイオードＯＬＥＤ２とを含む。第１逆バイアスユニット１０３は、第３薄膜トランジスタＴ３と、第７薄膜トランジスタＴ７と、第９薄膜トランジスタＴ９とを含む。第２逆バイアスユニット１０４は、第４薄膜トランジスタＴ４と、第８薄膜トランジスタＴ８と、第１０薄膜トランジスタＴ１０とを含む。
さらに、第１薄膜トランジスタＴ１のソース電極及び第２薄膜トランジスタＴ２のソース電極は、電源の正電圧ＯＶＤＤを受け取る。第１薄膜トランジスタＴ１のゲート電極は第１ノードＮ１に電気的に接続されており、第２薄膜トランジスタＴ２のゲート電極は第２ノードＮ２に電気的に接続されている。第１薄膜トランジスタＴ１のドレイン電極は第１発光ダイオードＯＬＥＤ１のアノードに電気的に接続されており、第２薄膜トランジスタＴ２のドレイン電極は第２発光ダイオードＯＬＥＤ２のアノードに電気的に接続されている。
第５薄膜トランジスタＴ５のソース電極及び第６薄膜トランジスタＴ６のソース電極は、データ信号Ｖｄａｔａを受信する。第５薄膜トランジスタＴ５のドレイン電極は第１ノードＮ１に電気的に接続されており、第６薄膜トランジスタＴ６のドレイン電極は第２ノードＮ２に電気的に接続されている。第５薄膜トランジスタＴ５のゲート電極は第２制御信号Ｓ２を受信し、第６薄膜トランジスタＴ６のゲート電極は第３制御信号Ｓ３を受信する。
第１キャパシタＣ１の一端は第１ノードＮ１に電気的に接続されており、他端は電源の正電圧ＯＶＤＤを受け取る。第２キャパシタＣ２の一端は第２ノードＮ２に電気的に接続されており、他端は電源の正電圧ＯＶＤＤを受け取る。
第３薄膜トランジスタＴ３のゲート電極及び第４薄膜トランジスタＴ４のゲート電極は、第１制御信号Ｓ１を受信する。第３薄膜トランジスタＴ３のソース電極及び第４薄膜トランジスタＴ４のソース電極は、電源の正電圧ＯＶＤＤを受け取る。第３薄膜トランジスタＴ３のドレイン電極は第１発光ダイオードＯＬＥＤ１のカソードに電気的に接続されており、第４薄膜トランジスタＴ４のドレイン電極は第２発光ダイオードＯＬＥＤ２のカソードに電気的に接続されている。
第７薄膜トランジスタＴ７のゲート電極及び第８薄膜トランジスタＴ８のゲート電極は、第１制御信号Ｓ１を受信する。第７薄膜トランジスタＴ７のドレイン電極は第１発光ダイオードＯＬＥＤ１のアノード端子に電気的に接続されており、第８薄膜トランジスタＴ８のドレイン電極は第２発光ダイオードＯＬＥＤ２のアノード端子に電気的に接続されている。第７薄膜トランジスタＴ７のソース電極及び第８薄膜トランジスタＴ８のソース電極は、電源の負電圧ＯＶＳＳを受け取る。
第９薄膜トランジスタＴ９のゲート電極及び第１０薄膜トランジスタＴ１０のゲート電極は、第１制御信号Ｓ１を受信する。第９薄膜トランジスタＴ９のソース電極及び第１０薄膜トランジスタＴ１０のソース電極は、電源の負電圧ＯＶＳＳを受け取る。第９薄膜トランジスタＴ９のドレイン電極は第１発光ダイオードＯＬＥＤ１のカソードに電気的に接続されており、第１０薄膜トランジスタＴ１０のドレイン電極は第２発光ダイオードＯＬＥＤ２のカソードに電気的に接続されている。
具体的には、第１薄膜トランジスタＴ１、第２薄膜トランジスタＴ２、第３薄膜トランジスタＴ３、第４薄膜トランジスタＴ４、第５薄膜トランジスタＴ５、第６薄膜トランジスタＴ６、第７薄膜トランジスタＴ７、第８薄膜トランジスタＴ８、第９薄膜トランジスタＴ９、及び第１０薄膜トランジスタＴ１０はいずれも、低温ポリシリコン薄膜トランジスタ、酸化物半導体薄膜トランジスタ又はアモルファスシリコン薄膜トランジスタである。さらに、第１薄膜トランジスタＴ１、第２薄膜トランジスタＴ２、第３薄膜トランジスタＴ３、第５薄膜トランジスタＴ５、第６薄膜トランジスタＴ６、第７薄膜トランジスタＴ７、及び第１０薄膜トランジスタＴ１０はいずれも、Ｎ型薄膜トランジスタである。第４薄膜トランジスタＴ４、第８薄膜トランジスタＴ８及び第９薄膜トランジスタＴ９はいずれも、Ｐ型薄膜トランジスタである。
具体的には、第１制御信号Ｓ１、第２制御信号Ｓ２及び第３制御信号Ｓ３はいずれも、外部のタイミングコントローラによって供給されるものである。
図３は、本発明の実施形態におけるＯＬＥＤピクセル回路内の各々の制御信号を示すタイミング図である。図２及び図３を参照されたい。本実施形態における、第１制御信号Ｓ１、第２制御信号Ｓ２及び第３制御信号Ｓ３は互いに組み合わさり、順に第１発光ダイオードの電位記憶段階ｔ１、第１発光ダイオードの発光表示段階ｔ２、第２発光ダイオードの電位記憶段階ｔ３、及び第２発光ダイオードの発光表示段階ｔ４に対応する。ここで、第１発光ダイオードの電位記憶段階ｔ１及び第１発光ダイオードの発光表示段階ｔ２はいずれも、第Ｎフレームの画像期間にある。第２発光ダイオードの電位記憶段階ｔ３及び第２発光ダイオードの発光表示段階ｔ４はいずれも、第Ｎ＋１フレームの画像期間にある。
図４乃至図７を参照し、且つ図２及び図３も併せて参照されたい。本発明のＯＬＥＤピクセル回路の動作過程は以下の通りである。
図３及び図４を参照されたい。第１発光ダイオードの電位記憶段階ｔ１において、第１制御信号Ｓ１が低電位を提供し、第２制御信号Ｓ２が高電位を提供し、第３制御信号Ｓ３が低電位を提供するため、第４薄膜トランジスタＴ４、第５薄膜トランジスタＴ５、第８薄膜トランジスタＴ８及び第９薄膜トランジスタＴ９はオンとなるように制御され、第１薄膜トランジスタＴ１、第２薄膜トランジスタＴ２、第３薄膜トランジスタＴ３、第６薄膜トランジスタＴ６、第７薄膜トランジスタＴ７及び第１０薄膜トランジスタＴ１０はオフとなるように制御され、第１キャパシタＣ１はデータ信号Ｖｄａｔａの電位を記憶し、且つ第２発光ダイオードＯＬＥＤ２は逆バイアス状態となり、即ち、第２発光ダイオードＯＬＥＤ２のアノード端子は電源の負電圧ＯＶＳＳを受け取り、カソード端子は電源の正電圧ＯＶＤＤを受け取る。
図３及び図５を参照されたい。第１発光ダイオードの発光表示段階ｔ２において、第１制御信号Ｓ１が低電位を提供し、第２制御信号Ｓ２が低電位を提供し、第３制御信号Ｓ３が低電位を提供するため、第１薄膜トランジスタＴ１、第４薄膜トランジスタＴ４、第８薄膜トランジスタＴ８及び第９薄膜トランジスタＴ９はオンとなるように制御され、第２薄膜トランジスタＴ２、第３薄膜トランジスタＴ３、第５薄膜トランジスタＴ５、第６薄膜トランジスタＴ６、第７薄膜トランジスタＴ７及び第１０薄膜トランジスタＴ１０はオフとなるように制御され、第１発光ダイオードＯＬＥＤ１は発光し、且つ第２発光ダイオードＯＬＥＤ２は引き続き、逆バイアス状態となる。
図３及び図６を参照されたい。第２発光ダイオードの電位記憶段階ｔ３において、第１制御信号Ｓ１が高電位を提供し、第２制御信号Ｓ２が低電位を提供し、第３制御信号Ｓ３が高電位を提供するため、第１薄膜トランジスタＴ１、第２薄膜トランジスタＴ２、第３薄膜トランジスタＴ３、第６薄膜トランジスタＴ６、第７薄膜トランジスタＴ７及び第１０薄膜トランジスタＴ１０はオンとなるように制御され、第４薄膜トランジスタＴ４、第５薄膜トランジスタＴ５、第８薄膜トランジスタＴ８及び第９薄膜トランジスタＴ９はオフとなるように制御され、第２キャパシタＣ２はデータ信号Ｖｄａｔａの電位を記憶し、且つ第１発光ダイオードＯＬＥＤ１は逆バイアス状態となり、即ち、第１発光ダイオードＯＬＥＤ１のアノード端子は電源の負電圧ＯＶＳＳを受け取り、カソード端子は電源の正電圧ＯＶＤＤを受け取る。
図３及び図７を参照されたい。第２発光ダイオードの発光表示段階ｔ４において、第１制御信号Ｓ１が高電位を提供し、第２制御信号Ｓ２が低電位を提供し、第３制御信号Ｓ３が低電位を提供するため、第２薄膜トランジスタＴ２、第３薄膜トランジスタＴ３、第７薄膜トランジスタＴ７及び第１０薄膜トランジスタＴ１０はオンとなるように制御され、第１薄膜トランジスタＴ１、第４薄膜トランジスタＴ４、第５薄膜トランジスタＴ５、第６薄膜トランジスタＴ６、第８薄膜トランジスタＴ８及び第９薄膜トランジスタＴ９はオフとなるように制御され、第２発光ダイオードＯＬＥＤ２は発光し、且つ第１発光ダイオードＯＬＥＤ１は引き続き、逆バイアス状態となる。
本発明のＯＬＥＤピクセル回路において、第１サブピクセル駆動ユニットと、第２サブピクセル駆動ユニットと、第１逆バイアスユニットと、第２逆バイアスユニットが設けられ、加えて、簡単な制御シーケンスにより、第１発光ダイオード及び第２発光ダイオードが常に直流バイアス状態にはならず、且つ第１発光ダイオードと第２発光ダイオードが交互に発光するようになり、第１発光ダイオード及び第２発光ダイオードの発光時間が減少し、第１発光ダイオード及び第２発光ダイオードの劣化を遅延させることで、パネルの表示品質が改善される。
図４乃至図７を参照し、且つ図２及び図３も併せて参照されたい。上述のＯＬＥＤピクセル回路に基づいて、本発明はさらにＯＬＥＤ素子の劣化遅延方法を提供し、当該方法は以下のステップを含む。
ステップ１、ＯＬＥＤピクセル回路を提供する。
当該ＯＬＥＤピクセル回路は、以下の構成を含む。
第１薄膜トランジスタＴ１と、第５薄膜トランジスタＴ５と、第１キャパシタＣ１と、第１発光ダイオードＯＬＥＤ１とを含む第１サブピクセル駆動ユニット１０１。
第２薄膜トランジスタＴ２と、第６薄膜トランジスタＴ６と、第２キャパシタＣ２と、第２発光ダイオードＯＬＥＤ２とを含む第２サブピクセル駆動ユニット１０２。
ここで、第１薄膜トランジスタＴ１のソース電極及び第２薄膜トランジスタＴ２のソース電極は、電源の正電圧ＯＶＤＤを受け取る。第１薄膜トランジスタＴ１のゲート電極は第１ノードＮ１に電気的に接続されており、第２薄膜トランジスタＴ２のゲート電極は第２ノードＮ２に電気的に接続されている。第１薄膜トランジスタＴ１のドレイン電極は第１発光ダイオードＯＬＥＤ１のアノードに電気的に接続されており、第２薄膜トランジスタＴ２のドレイン電極は第２発光ダイオードＯＬＥＤ２のアノードに電気的に接続されている。
第５薄膜トランジスタＴ５のソース電極及び第６薄膜トランジスタＴ６のソース電極は、データ信号Ｖｄａｔａを受信する。第５薄膜トランジスタＴ５のドレイン電極は第１ノードＮ１に電気的に接続されており、第６薄膜トランジスタＴ６のドレイン電極は第２ノードＮ２に電気的に接続されている。第５薄膜トランジスタＴ５のゲート電極は第２制御信号Ｓ２を受信し、第６薄膜トランジスタＴ６のゲート電極は第３制御信号Ｓ３を受信する。
第１キャパシタＣ１の一端は第１ノードＮ１に電気的に接続されており、他端は電源の正電圧ＯＶＤＤを受け取る。第２キャパシタＣ２の一端は第２ノードＮ２に電気的に接続されており、他端は電源の正電圧ＯＶＤＤを受け取る。
第３薄膜トランジスタＴ３と、第７薄膜トランジスタＴ７と、第９薄膜トランジスタＴ９とを含む第１逆バイアスユニット１０３。
第４薄膜トランジスタＴ４と、第８薄膜トランジスタＴ８と、第１０薄膜トランジスタＴ１０とを含む第２逆バイアスユニット１４。
第３薄膜トランジスタＴ３のゲート電極及び第４薄膜トランジスタＴ４のゲート電極は、第１制御信号Ｓ１を受信する。第３薄膜トランジスタＴ３のソース電極及び第４薄膜トランジスタＴ４のソース電極は、電源の正電圧ＯＶＤＤを受け取る。第３薄膜トランジスタＴ３のドレイン電極は第１発光ダイオードＯＬＥＤ１のカソードに電気的に接続されており、第４薄膜トランジスタＴ４のドレイン電極は第２発光ダイオードＯＬＥＤ２のカソードに電気的に接続されている。
第７薄膜トランジスタＴ７のゲート電極及び第８薄膜トランジスタＴ８のゲート電極は、第１制御信号Ｓ１を受信する。第７薄膜トランジスタＴ７のドレイン電極は第１発光ダイオードＯＬＥＤ１のアノード端子に電気的に接続されており、第８薄膜トランジスタＴ８のドレイン電極は第２発光ダイオードＯＬＥＤ２のアノード端子に電気的に接続されている。第７薄膜トランジスタＴ７のソース電極及び第８薄膜トランジスタＴ８のソース電極は電源の負電圧ＯＶＳＳを受け取る。
第９薄膜トランジスタＴ９のゲート電極及び第１０薄膜トランジスタＴ１０のゲート電極は、第１制御信号Ｓ１を受信する。第９薄膜トランジスタＴ９のソース電極及び第１０薄膜トランジスタＴ１０のソース電極は、電源の負電圧ＯＶＳＳを受け取る。第９薄膜トランジスタＴ９のドレイン電極は第１発光ダイオードＯＬＥＤ１のカソードに電気的に接続されており、第１０薄膜トランジスタＴ１０のドレイン電極は第２発光ダイオードＯＬＥＤ２のカソードに電気的に接続されている。
ステップ２、第１発光ダイオードの電位記憶段階ｔ１に入る。
第１制御信号Ｓ１、第２制御信号Ｓ２及び第３制御信号Ｓ３により、第４薄膜トランジスタＴ４、第５薄膜トランジスタＴ５、第８薄膜トランジスタＴ８及び第９薄膜トランジスタＴ９はオンとなるように制御され、第１薄膜トランジスタＴ１、第２薄膜トランジスタＴ２、第３薄膜トランジスタＴ３、第６薄膜トランジスタＴ６、第７薄膜トランジスタＴ７及び第１０薄膜トランジスタＴ１０はオフとなるように制御され、第１キャパシタＣ１はデータ信号Ｖｄａｔａの電位を記憶し、且つ第２発光ダイオードＯＬＥＤ２は逆バイアス状態となる。
ステップ３、第１発光ダイオードの発光表示段階ｔ２に入る。
第１制御信号Ｓ１、第２制御信号Ｓ２及び第３制御信号Ｓ３により、第１薄膜トランジスタＴ１、第４薄膜トランジスタＴ４、第８薄膜トランジスタＴ８及び第９薄膜トランジスタＴ９はオンとなるように制御され、第２薄膜トランジスタＴ２、第３薄膜トランジスタＴ３、第５薄膜トランジスタＴ５、第６薄膜トランジスタＴ６、第７薄膜トランジスタＴ７及び第１０薄膜トランジスタＴ１０はオフとなるように制御され、第１発光ダイオードＯＬＥＤ１は発光し、且つ第２発光ダイオードＯＬＥＤ２は引き続き、逆バイアス状態となる。
ステップ４、第２発光ダイオードの電位記憶段階ｔ３に入る。
第１制御信号Ｓ１、第２制御信号Ｓ２及び第３制御信号Ｓ３により、第１薄膜トランジスタＴ１、第２薄膜トランジスタＴ２、第３薄膜トランジスタＴ３、第６薄膜トランジスタＴ６、第７薄膜トランジスタＴ７及び第１０薄膜トランジスタＴ１０はオンとなるように制御され、第４薄膜トランジスタＴ４、第５薄膜トランジスタＴ５、第８薄膜トランジスタＴ８及び第９薄膜トランジスタＴ９はオフとなるように制御され、第２キャパシタＣ２はデータ信号Ｖｄａｔａの電位を記憶し、且つ第１発光ダイオードＯＬＥＤ１は逆バイアス状態となる。
ステップ５、第２発光ダイオードの発光表示段階ｔ４に入る。
第１制御信号Ｓ１、第２制御信号Ｓ２及び第３制御信号Ｓ３により、第２薄膜トランジスタＴ２、第３薄膜トランジスタＴ３、第７薄膜トランジスタＴ７及び第１０薄膜トランジスタＴ１０はオンとなるように制御され、第１薄膜トランジスタＴ１、第４薄膜トランジスタＴ４、第５薄膜トランジスタＴ５、第６薄膜トランジスタＴ６、第８薄膜トランジスタＴ８及び第９薄膜トランジスタＴ９はオフとなるように制御され、第２発光ダイオードＯＬＥＤ２は発光し、且つ第１発光ダイオードＯＬＥＤ１は引き続き、逆バイアス状態となる。
好ましくは、第１制御信号Ｓ１、第２制御信号Ｓ２及び第３制御信号Ｓ３はいずれも、外部のタイミングコントローラによって供給される。
好ましくは、第１薄膜トランジスタＴ１、第２薄膜トランジスタＴ２、第３薄膜トランジスタＴ３、第４薄膜トランジスタＴ４、第５薄膜トランジスタＴ５、第６薄膜トランジスタＴ６、第７薄膜トランジスタＴ７、第８薄膜トランジスタＴ８、第９薄膜トランジスタＴ９、及び第１０薄膜トランジスタＴ１０はいずれも、低温ポリシリコン薄膜トランジスタ、酸化物半導体薄膜トランジスタ又はアモルファスシリコン薄膜トランジスタである。
好ましくは、第１薄膜トランジスタＴ１、第２薄膜トランジスタＴ２、第３薄膜トランジスタＴ３、第５薄膜トランジスタＴ５、第６薄膜トランジスタＴ６、第７薄膜トランジスタＴ７、及び第１０薄膜トランジスタＴ１０はいずれも、Ｎ型薄膜トランジスタであり、第４薄膜トランジスタＴ４、第８薄膜トランジスタＴ８及び第９薄膜トランジスタＴ９はいずれも、Ｐ型薄膜トランジスタである。
第１発光ダイオードの電位記憶段階ｔ１において、第１制御信号Ｓ１は低電位を提供し、第２制御信号Ｓ２は高電位を提供し、第３制御信号Ｓ３は低電位を提供する。
第１発光ダイオードの発光表示段階ｔ２において、第１制御信号Ｓ１は低電位を提供し、第２制御信号Ｓ２は低電位を提供し、第３制御信号Ｓ３は低電位を提供する。
第２発光ダイオードの電位記憶段階ｔ３において、第１制御信号Ｓ１は高電位を提供し、第２制御信号Ｓ２は低電位を提供し、第３制御信号Ｓ３は高電位を提供する。
第２発光ダイオードの発光表示段階ｔ４において、第１制御信号Ｓ１は高電位を提供し、第２制御信号Ｓ２は低電位を提供し、第３制御信号Ｓ３は低電位を提供する。
本発明のＯＬＥＤピクセル回路及びＯＬＥＤ素子の劣化を遅延させる方法において、第１サブピクセル駆動ユニットと、第２サブピクセル駆動ユニットと、第１逆バイアスユニットと、第２逆バイアスユニットが設けられ、加えて、簡単な制御シーケンスにより、第１発光ダイオード及び第２発光ダイオードが常に直流バイアス状態にはならず、且つ第１発光ダイオードと第２発光ダイオードが異なるフレームの画像期間で交互に発光するようになり、第１発光ダイオード及び第２発光ダイオードの発光時間が減少し、第１発光ダイオード及び第２発光ダイオードの劣化を遅延させることで、パネルの表示品質が改善される。
以上のように、本発明はその好ましい実施形態を通じて上記において開示されたが、上述の好ましい実施形態は本発明を限定するためのものではない。本分野の通常の技術者は、本発明の趣旨及び範囲から逸脱しない限りにおいて、様々な変更及び修整を施すことができる。従って、本発明の保護範囲は、特許請求の範囲で定められた範囲を基準とする。

Claims (8)

  1. 第１薄膜トランジスタ、第５薄膜トランジスタ、第１キャパシタ及び第１発光ダイオードを含む第１サブピクセル駆動ユニットと、
    第２薄膜トランジスタ、第６薄膜トランジスタ、第２キャパシタ及び第２発光ダイオードを含む第２サブピクセル駆動ユニットと、
    第３薄膜トランジスタ、第７薄膜トランジスタ及び第９薄膜トランジスタを含む第１逆バイアスユニットと、
    第４薄膜トランジスタ、第８薄膜トランジスタ及び第１０薄膜トランジスタを含む第２逆バイアスユニットと、を包含するＯＬＥＤピクセル回路であって、
    前記第１薄膜トランジスタのソース電極及び前記第２薄膜トランジスタのソース電極は電源の正電圧を受け取り、前記第１薄膜トランジスタのゲート電極は第１ノードに電気的に接続されており、前記第２薄膜トランジスタのゲート電極は第２ノードに電気的に接続されており、前記第１薄膜トランジスタのドレイン電極は前記第１発光ダイオードのアノードに電気的に接続されており、前記第２薄膜トランジスタのドレイン電極は前記第２発光ダイオードのアノードに電気的に接続されており、
    前記第５薄膜トランジスタのソース電極及び前記第６薄膜トランジスタのソース電極はデータ信号を受信し、前記第５薄膜トランジスタのドレイン電極は前記第１ノードに電気的に接続されており、前記第６薄膜トランジスタのドレイン電極は前記第２ノードに電気的に接続されており、前記第５薄膜トランジスタのゲート電極は第２制御信号を受信し、前記第６薄膜トランジスタのゲート電極は第３制御信号を受信し、
    前記第１キャパシタの一端は前記第１ノードに電気的に接続されており、前記第１キャパシタの他端は前記電源の正電圧を受け取り、前記第２キャパシタの一端は前記第２ノードに電気的に接続されており、前記第２キャパシタの他端は前記電源の正電圧を受け取り、
    前記第３薄膜トランジスタのゲート電極及び前記第４薄膜トランジスタのゲート電極は第１制御信号を受信し、前記第３薄膜トランジスタのソース電極及び前記第４薄膜トランジスタのソース電極は前記電源の正電圧を受け取り、前記第３薄膜トランジスタのドレイン電極は前記第１発光ダイオードのカソードに電気的に接続されており、前記第４薄膜トランジスタのドレイン電極は前記第２発光ダイオードのカソードに電気的に接続されており、
    前記第７薄膜トランジスタのゲート電極及び前記第８薄膜トランジスタのゲート電極は前記第１制御信号を受信し、前記第７薄膜トランジスタのドレイン電極は前記第１発光ダイオードのアノード端子に電気的に接続されており、前記第８薄膜トランジスタのドレイン電極は前記第２発光ダイオードのアノード端子に電気的に接続されており、前記第７薄膜トランジスタのソース電極及び前記第８薄膜トランジスタのソース電極は電源の負電圧を受け取り、
    前記第９薄膜トランジスタのゲート電極及び前記第１０薄膜トランジスタのゲート電極は前記第１制御信号を受信し、前記第９薄膜トランジスタのソース電極及び前記第１０薄膜トランジスタのソース電極は前記電源の負電圧を受け取り、前記第９薄膜トランジスタのドレイン電極は前記第１発光ダイオードのカソードに電気的に接続されており、前記第１０薄膜トランジスタのドレイン電極は前記第２発光ダイオードのカソードに電気的に接続されており、
    前記第１制御信号、前記第２制御信号及び前記第３制御信号はいずれも、外部のタイミングコントローラによって供給され、
    前記第１薄膜トランジスタ、前記第２薄膜トランジスタ、前記第３薄膜トランジスタ、前記第４薄膜トランジスタ、前記第５薄膜トランジスタ、前記第６薄膜トランジスタ、前記第７薄膜トランジスタ、前記第８薄膜トランジスタ、前記第９薄膜トランジスタ及び前記第１０薄膜トランジスタはいずれも、低温ポリシリコン薄膜トランジスタ、酸化物半導体薄膜トランジスタ又はアモルファスシリコン薄膜トランジスタであり、
    前記第１制御信号、前記第２制御信号及び前記第３制御信号は互いに組み合わさり、順に第１発光ダイオードの電位記憶段階、第１発光ダイオードの発光表示段階、第２発光ダイオードの電位記憶段階、及び第２発光ダイオードの発光表示段階に対応し、
    前記第１薄膜トランジスタ、前記第２薄膜トランジスタ、前記第３薄膜トランジスタ、前記第５薄膜トランジスタ、前記第６薄膜トランジスタ、前記第７薄膜トランジスタ及び前記第１０薄膜トランジスタはいずれも、Ｎ型薄膜トランジスタであり、前記第４薄膜トランジスタ、前記第８薄膜トランジスタ及び前記第９薄膜トランジスタはいずれも、Ｐ型薄膜トランジスタであり、
    前記第１発光ダイオードの電位記憶段階において、前記第１制御信号は低電位を提供し、前記第２制御信号は高電位を提供し、前記第３制御信号は低電位を提供し、
    前記第１発光ダイオードの発光表示段階において、前記第１制御信号は低電位を提供し、前記第２制御信号は低電位を提供し、前記第３制御信号は低電位を提供し、
    前記第２発光ダイオードの電位記憶段階において、前記第１制御信号は高電位を提供し、前記第２制御信号は低電位を提供し、前記第３制御信号は高電位を提供し、
    前記第２発光ダイオードの発光表示段階において、前記第１制御信号は高電位を提供し、前記第２制御信号は低電位を提供し、前記第３制御信号は低電位を提供することを特徴とするＯＬＥＤピクセル回路。
  2. 第１薄膜トランジスタ、第５薄膜トランジスタ、第１キャパシタ及び第１発光ダイオードを含む第１サブピクセル駆動ユニットと、
    第２薄膜トランジスタ、第６薄膜トランジスタ、第２キャパシタ及び第２発光ダイオードを含む第２サブピクセル駆動ユニットと、
    第３薄膜トランジスタ、第７薄膜トランジスタ及び第９薄膜トランジスタを含む第１逆バイアスユニットと、
    第４薄膜トランジスタ、第８薄膜トランジスタ及び第１０薄膜トランジスタを含む第２逆バイアスユニットと、を包含するＯＬＥＤピクセル回路であって、
    前記第１薄膜トランジスタのソース電極及び前記第２薄膜トランジスタのソース電極は電源の正電圧を受け取り、前記第１薄膜トランジスタのゲート電極は第１ノードに電気的に接続されており、前記第２薄膜トランジスタのゲート電極は第２ノードに電気的に接続されており、前記第１薄膜トランジスタのドレイン電極は前記第１発光ダイオードのアノードに電気的に接続されており、前記第２薄膜トランジスタのドレイン電極は前記第２発光ダイオードのアノードに電気的に接続されており、
    前記第５薄膜トランジスタのソース電極及び前記第６薄膜トランジスタのソース電極はデータ信号を受信し、前記第５薄膜トランジスタのドレイン電極は前記第１ノードに電気的に接続されており、前記第６薄膜トランジスタのドレイン電極は前記第２ノードに電気的に接続されており、前記第５薄膜トランジスタのゲート電極は第２制御信号を受信し、前記第６薄膜トランジスタのゲート電極は第３制御信号を受信し、
    前記第１キャパシタの一端は前記第１ノードに電気的に接続されており、前記第１キャパシタの他端は前記電源の正電圧を受け取り、前記第２キャパシタの一端は前記第２ノードに電気的に接続されており、前記第２キャパシタの他端は前記電源の正電圧を受け取り、
    前記第３薄膜トランジスタのゲート電極及び前記第４薄膜トランジスタのゲート電極は第１制御信号を受信し、前記第３薄膜トランジスタのソース電極及び前記第４薄膜トランジスタのソース電極は前記電源の正電圧を受け取り、前記第３薄膜トランジスタのドレイン電極は前記第１発光ダイオードのカソードに電気的に接続されており、前記第４薄膜トランジスタのドレイン電極は前記第２発光ダイオードのカソードに電気的に接続されており、
    前記第７薄膜トランジスタのゲート電極及び前記第８薄膜トランジスタのゲート電極は前記第１制御信号を受信し、前記第７薄膜トランジスタのドレイン電極は前記第１発光ダイオードのアノード端子に電気的に接続されており、前記第８薄膜トランジスタのドレイン電極は前記第２発光ダイオードのアノード端子に電気的に接続されており、前記第７薄膜トランジスタのソース電極及び前記第８薄膜トランジスタのソース電極は電源の負電圧を受け取り、
    前記第９薄膜トランジスタのゲート電極及び前記第１０薄膜トランジスタのゲート電極は前記第１制御信号を受信し、前記第９薄膜トランジスタのソース電極及び前記第１０薄膜トランジスタのソース電極は前記電源の負電圧を受け取り、前記第９薄膜トランジスタのドレイン電極は前記第１発光ダイオードのカソードに電気的に接続されており、前記第１０薄膜トランジスタのドレイン電極は前記第２発光ダイオードのカソードに電気的に接続されており、
    前記第１制御信号、前記第２制御信号及び前記第３制御信号は互いに組み合わさり、順に第１発光ダイオードの電位記憶段階、第１発光ダイオードの発光表示段階、第２発光ダイオードの電位記憶段階、及び第２発光ダイオードの発光表示段階に対応し、
    前記第１薄膜トランジスタ、前記第２薄膜トランジスタ、前記第３薄膜トランジスタ、前記第５薄膜トランジスタ、前記第６薄膜トランジスタ、前記第７薄膜トランジスタ及び前記第１０薄膜トランジスタはいずれもＮ型薄膜トランジスタであり、前記第４薄膜トランジスタ、前記第８薄膜トランジスタ及び前記第９薄膜トランジスタはいずれもＰ型薄膜トランジスタであり、
    前記第１発光ダイオードの電位記憶段階において、前記第１制御信号は低電位を提供し、前記第２制御信号は高電位を提供し、前記第３制御信号は低電位を提供し、
    前記第１発光ダイオードの発光表示段階において、前記第１制御信号は低電位を提供し、前記第２制御信号は低電位を提供し、前記第３制御信号は低電位を提供し、
    前記第２発光ダイオードの電位記憶段階において、前記第１制御信号は高電位を提供し、前記第２制御信号は低電位を提供し、前記第３制御信号は高電位を提供し、
    前記第２発光ダイオードの発光表示段階において、前記第１制御信号は高電位を提供し、前記第２制御信号は低電位を提供し、前記第３制御信号は低電位を提供することを特徴とするＯＬＥＤピクセル回路。
  3. 前記第１制御信号、前記第２制御信号及び前記第３制御信号はいずれも、外部のタイミングコントローラによって供給されることを特徴とする請求項２に記載のＯＬＥＤピクセル回路。
  4. 前記第１薄膜トランジスタ、前記第２薄膜トランジスタ、前記第３薄膜トランジスタ、前記第４薄膜トランジスタ、前記第５薄膜トランジスタ、前記第６薄膜トランジスタ、前記第７薄膜トランジスタ、前記第８薄膜トランジスタ、前記第９薄膜トランジスタ及び前記第１０薄膜トランジスタはいずれも、低温ポリシリコン薄膜トランジスタ、酸化物半導体薄膜トランジスタ又はアモルファスシリコン薄膜トランジスタであることを特徴とする請求項２に記載のＯＬＥＤピクセル回路。
  5. ＯＬＥＤピクセル回路を提供するステップ１と、
    第１発光ダイオードの電位記憶段階に入るステップ２と、
    第１発光ダイオードの発光表示段階に入るステップ３と、
    第２発光ダイオードの電位記憶段階に入るステップ４と、
    第２発光ダイオードの発光表示段階に入るステップ５と、を含むＯＬＥＤ素子の劣化遅延方法であって、
    前記ステップ１において、前記ＯＬＥＤピクセル回路は、
    第１薄膜トランジスタ、第５薄膜トランジスタ、第１キャパシタ及び第１発光ダイオードを含む第１サブピクセル駆動ユニットと、
    第２薄膜トランジスタ、第６薄膜トランジスタ、第２キャパシタ及び第２発光ダイオードを含む第２サブピクセル駆動ユニットと、
    第３薄膜トランジスタ、第７薄膜トランジスタ及び第９薄膜トランジスタを含む第１逆バイアスユニットと、
    第４薄膜トランジスタ、第８薄膜トランジスタ及び第１０薄膜トランジスタを含む第２逆バイアスユニットと、を包含し、
    前記第１薄膜トランジスタのソース電極及び前記第２薄膜トランジスタのソース電極は電源の正電圧を受け取り、前記第１薄膜トランジスタのゲート電極は第１ノードに電気的に接続されており、前記第２薄膜トランジスタのゲート電極は第２ノードに電気的に接続されており、前記第１薄膜トランジスタのドレイン電極は前記第１発光ダイオードのアノードに電気的に接続されており、前記第２薄膜トランジスタのドレイン電極は前記第２発光ダイオードのアノードに電気的に接続されており、
    前記第５薄膜トランジスタのソース電極及び前記第６薄膜トランジスタのソース電極はデータ信号を受信し、前記第５薄膜トランジスタのドレイン電極は前記第１ノードに電気的に接続されており、前記第６薄膜トランジスタのドレイン電極は前記第２ノードに電気的に接続されており、前記第５薄膜トランジスタのゲート電極は第２制御信号を受信し、前記第６薄膜トランジスタのゲート電極は第３制御信号を受信し、
    前記第１キャパシタの一端は前記第１ノードに電気的に接続されており、前記第１キャパシタの他端は前記電源の正電圧を受け取り、前記第２キャパシタの一端は前記第２ノードに電気的に接続されており、前記第２キャパシタの他端は前記電源の正電圧を受け取り、
    前記第３薄膜トランジスタのゲート電極及び前記第４薄膜トランジスタのゲート電極は第１制御信号を受信し、前記第３薄膜トランジスタのソース電極及び前記第４薄膜トランジスタのソース電極は前記電源の正電圧を受け取り、前記第３薄膜トランジスタのドレイン電極は前記第１発光ダイオードのカソードに電気的に接続されており、前記第４薄膜トランジスタのドレイン電極は前記第２発光ダイオードのカソードに電気的に接続されており、
    前記第７薄膜トランジスタのゲート電極及び前記第８薄膜トランジスタのゲート電極は前記第１制御信号を受信し、前記第７薄膜トランジスタのドレイン電極は前記第１発光ダイオードのアノード端子に電気的に接続されており、前記第８薄膜トランジスタのドレイン電極は前記第２発光ダイオードのアノード端子に電気的に接続されており、前記第７薄膜トランジスタのソース電極及び前記第８薄膜トランジスタのソース電極は電源の負電圧を受け取り、
    前記第９薄膜トランジスタのゲート電極及び前記第１０薄膜トランジスタのゲート電極は前記第１制御信号を受信し、前記第９薄膜トランジスタのソース電極及び前記第１０薄膜トランジスタのソース電極は前記電源の負電圧を受け取り、前記第９薄膜トランジスタのドレイン電極は前記第１発光ダイオードのカソードに電気的に接続されており、前記第１０薄膜トランジスタのドレイン電極は前記第２発光ダイオードのカソードに電気的に接続されており、
    前記ステップ２において、前記第１発光ダイオードの電位記憶段階は第Ｎフレームの画像期間にあり、前記第１制御信号、前記第２制御信号及び前記第３制御信号により、前記第４薄膜トランジスタ、前記第５薄膜トランジスタ、前記第８薄膜トランジスタ及び前記第９薄膜トランジスタはオンとなるように制御され、前記第１薄膜トランジスタ、前記第２薄膜トランジスタ、前記第３薄膜トランジスタ、前記第６薄膜トランジスタ、前記第７薄膜トランジスタ及び前記第１０薄膜トランジスタはオフとなるように制御され、前記第１キャパシタは前記データ信号の電位を記憶し、且つ前記第２発光ダイオードは逆バイアス状態となり、
    前記ステップ３において、前記第１発光ダイオードの発光表示段階は第Ｎフレームの画像期間にあり、前記第１制御信号、前記第２制御信号及び前記第３制御信号により、前記第１薄膜トランジスタ、前記第４薄膜トランジスタ、前記第８薄膜トランジスタ及び前記第９薄膜トランジスタはオンとなるように制御され、前記第２薄膜トランジスタ、前記第３薄膜トランジスタ、前記第５薄膜トランジスタ、前記第６薄膜トランジスタ、前記第７薄膜トランジスタ及び前記第１０薄膜トランジスタはオフとなるように制御され、前記第１発光ダイオードは発光し、且つ前記第２発光ダイオードは引き続き、逆バイアス状態となり、
    前記ステップ４において、前記第２発光ダイオードの電位記憶段階は第Ｎ＋１フレームの画像期間にあり、前記第１制御信号、前記第２制御信号及び前記第３制御信号により、前記第１薄膜トランジスタ、前記第２薄膜トランジスタ、前記第３薄膜トランジスタ、前記第６薄膜トランジスタ、前記第７薄膜トランジスタ及び前記第１０薄膜トランジスタはオンとなるように制御され、前記第４薄膜トランジスタ、前記第５薄膜トランジスタ、前記第８薄膜トランジスタ及び前記第９薄膜トランジスタはオフとなるように制御され、前記第２キャパシタは前記データ信号の電位を記憶し、且つ前記第１発光ダイオードは逆バイアス状態となり、
    前記ステップ５において、前記第２発光ダイオードの発光表示段階は第Ｎ＋１フレームの画像期間にあり、前記第１制御信号、前記第２制御信号及び前記第３制御信号により、前記第２薄膜トランジスタ、前記第３薄膜トランジスタ、前記第７薄膜トランジスタ及び前記第１０薄膜トランジスタはオンとなるように制御され、前記第１薄膜トランジスタ、前記第４薄膜トランジスタ、前記第５薄膜トランジスタ、前記第６薄膜トランジスタ、前記第８薄膜トランジスタ及び前記第９薄膜トランジスタはオフとなるように制御され、前記第２発光ダイオードは発光し、且つ前記第１発光ダイオードは引き続き、逆バイアス状態となることを特徴とするＯＬＥＤ素子の劣化遅延方法。
  6. 前記第１制御信号、前記第２制御信号及び前記第３制御信号はいずれも、外部のタイミングコントローラによって供給されることを特徴とする請求項５に記載のＯＬＥＤ素子の劣化遅延方法。
  7. 前記第１薄膜トランジスタ、前記第２薄膜トランジスタ、前記第３薄膜トランジスタ、前記第４薄膜トランジスタ、前記第５薄膜トランジスタ、前記第６薄膜トランジスタ、前記第７薄膜トランジスタ、前記第８薄膜トランジスタ、前記第９薄膜トランジスタ及び前記第１０薄膜トランジスタはいずれも、低温ポリシリコン薄膜トランジスタ、酸化物半導体薄膜トランジスタ又はアモルファスシリコン薄膜トランジスタであることを特徴とする請求項５に記載のＯＬＥＤ素子の劣化遅延方法。
  8. 前記第１薄膜トランジスタ、前記第２薄膜トランジスタ、前記第３薄膜トランジスタ、前記第５薄膜トランジスタ、前記第６薄膜トランジスタ、前記第７薄膜トランジスタ及び前記第１０薄膜トランジスタはいずれもＮ型薄膜トランジスタであり、前記第４薄膜トランジスタ、前記第８薄膜トランジスタ及び前記第９薄膜トランジスタはいずれもＰ型薄膜トランジスタであり、
    前記第１発光ダイオードの電位記憶段階において、前記第１制御信号は低電位を提供し、前記第２制御信号は高電位を提供し、前記第３制御信号は低電位を提供し、
    前記第１発光ダイオードの発光表示段階において、前記第１制御信号は低電位を提供し、前記第２制御信号は低電位を提供し、前記第３制御信号は低電位を提供し、
    前記第２発光ダイオードの電位記憶段階において、前記第１制御信号は高電位を提供し、前記第２制御信号は低電位を提供し、前記第３制御信号は高電位を提供し、
    前記第２発光ダイオードの発光表示段階において、前記第１制御信号は高電位を提供し、前記第２制御信号は低電位を提供し、前記第３制御信号は低電位を提供することを特徴とする請求項５に記載のＯＬＥＤ素子の劣化遅延方法。
JP2020510553A 2017-08-24 2017-10-26 Ｏｌｅｄピクセル回路及びｏｌｅｄ素子の劣化遅延方法 Active JP6857779B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710734275.1A CN107507568B (zh) 2017-08-24 2017-08-24 一种oled像素电路及减缓oled器件老化的方法
CN201710734275.1 2017-08-24
PCT/CN2017/107820 WO2019037232A1 (zh) 2017-08-24 2017-10-26 一种 oled 像素电路及减缓 oled 器件老化的方法

Publications (2)

Publication Number Publication Date
JP2020531906A JP2020531906A (ja) 2020-11-05
JP6857779B2 true JP6857779B2 (ja) 2021-04-14

Family

ID=60692414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020510553A Active JP6857779B2 (ja) 2017-08-24 2017-10-26 Ｏｌｅｄピクセル回路及びｏｌｅｄ素子の劣化遅延方法

Country Status (6)

Country Link
EP (1) EP3675099B1 (ja)
JP (1) JP6857779B2 (ja)
KR (1) KR102268916B1 (ja)
CN (1) CN107507568B (ja)
PL (1) PL3675099T3 (ja)
WO (1) WO2019037232A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108288454A (zh) * 2018-02-09 2018-07-17 信利（惠州）智能显示有限公司 像素补偿电路及其老化方法
CN108922476B (zh) * 2018-06-21 2020-06-12 武汉华星光电半导体显示技术有限公司 一种oled像素驱动电路及oled显示器
CN109801593B (zh) * 2019-03-28 2020-06-23 京东方科技集团股份有限公司 一种驱动电路、显示面板和驱动方法
CN110189691B (zh) * 2019-05-14 2021-03-16 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
KR20210051083A (ko) * 2019-10-29 2021-05-10 엘지디스플레이 주식회사 발광 표시 장치
CN111063310A (zh) * 2020-01-07 2020-04-24 业成科技（成都）有限公司 显示器及其亮度调整方法
WO2021232310A1 (zh) * 2020-05-20 2021-11-25 重庆康佳光电技术研究院有限公司 一种子像素结构及显示器
KR20230103648A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 표시장치
CN115294933B (zh) * 2022-09-26 2023-01-10 惠科股份有限公司 显示面板、显示模组与显示装置
CN115410526B (zh) * 2022-11-02 2023-01-24 惠科股份有限公司 像素驱动电路、像素驱动方法和显示面板
CN115440162B (zh) 2022-11-09 2023-03-24 惠科股份有限公司 显示面板及显示装置
CN115775534A (zh) * 2022-11-24 2023-03-10 惠科股份有限公司 像素驱动电路、时序控制方法和显示面板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
KR20080102630A (ko) * 2007-05-21 2008-11-26 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
KR102050581B1 (ko) * 2013-06-21 2019-12-02 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
CN103366682B (zh) * 2013-07-25 2015-06-17 京东方科技集团股份有限公司 一种交流驱动oled电路、驱动方法及显示装置
CN203502926U (zh) * 2013-07-31 2014-03-26 京东方科技集团股份有限公司 有机发光二极管像素电路和显示装置
CN103531150B (zh) * 2013-10-31 2015-06-10 京东方科技集团股份有限公司 一种交流驱动的像素电路、驱动方法及显示装置
CN104091559B (zh) * 2014-06-19 2016-09-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
KR102150039B1 (ko) * 2014-07-14 2020-09-01 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102196908B1 (ko) * 2014-07-18 2020-12-31 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102439795B1 (ko) * 2015-07-31 2022-09-06 삼성디스플레이 주식회사 데이터 드라이버 및 이를 포함하는 표시 장치
CN105185321B (zh) * 2015-10-27 2018-05-29 深圳市华星光电技术有限公司 Amoled驱动电路、显示面板及显示器
CN105895028B (zh) * 2016-06-30 2018-12-14 京东方科技集团股份有限公司 一种像素电路及驱动方法和显示设备
CN106297672B (zh) * 2016-10-28 2017-08-29 京东方科技集团股份有限公司 像素驱动电路、驱动方法和显示设备
CN106782340B (zh) * 2017-03-16 2018-09-07 深圳市华星光电技术有限公司 一种像素驱动电路及oled显示装置
CN107068060B (zh) * 2017-06-14 2019-09-24 深圳市华星光电半导体显示技术有限公司 Amoled像素驱动电路及像素驱动方法

Also Published As

Publication number Publication date
KR20200040300A (ko) 2020-04-17
JP2020531906A (ja) 2020-11-05
EP3675099B1 (en) 2022-08-03
CN107507568A (zh) 2017-12-22
EP3675099A4 (en) 2020-12-16
KR102268916B1 (ko) 2021-06-24
PL3675099T3 (pl) 2022-12-19
CN107507568B (zh) 2019-08-13
EP3675099A1 (en) 2020-07-01
WO2019037232A1 (zh) 2019-02-28

Similar Documents

Publication Publication Date Title
JP6857779B2 (ja) Ｏｌｅｄピクセル回路及びｏｌｅｄ素子の劣化遅延方法
JP6142178B2 (ja) 表示装置および駆動方法
US9583041B2 (en) Pixel circuit and driving method thereof, display panel, and display device
US9460655B2 (en) Pixel circuit for AC driving, driving method and display apparatus
US10262584B2 (en) Pixel circuit, method for driving the same, array substrate and display device
WO2018045667A1 (zh) Amoled像素驱动电路及驱动方法
WO2018210051A1 (zh) 像素驱动电路及像素驱动方法、显示装置
CN105575327B (zh) 一种像素电路、其驱动方法及有机电致发光显示面板
JP5157467B2 (ja) 自発光型表示装置およびその駆動方法
WO2016165529A1 (zh) 像素电路及其驱动方法、显示装置
US10366654B2 (en) OLED pixel circuit and method for retarding aging of OLED device
CN107346654B (zh) 一种像素电路及其驱动方法、显示装置
US20150029079A1 (en) Drive circuit, display device, and drive method
WO2015062318A1 (zh) 交流驱动的像素电路、驱动方法及显示装置
WO2015188470A1 (zh) 像素驱动电路及其驱动方法、显示装置
WO2016023311A1 (zh) 像素驱动电路及其驱动方法和显示装置
WO2015062322A1 (zh) 交流驱动的像素电路、驱动方法及显示装置
WO2013127189A1 (zh) 像素单元驱动电路、像素单元驱动方法以及像素单元
WO2010035672A1 (ja) 表示装置及びその駆動方法
US10777131B2 (en) Pixel and organic light emitting display device including the same
US11037509B2 (en) Pixel driving circuit and display device having the same for eliminating improper image-displaying of OLED display resulting from drifting of threshold voltage of driving TFT
WO2016150101A1 (zh) Oled像素驱动电路及驱动方法、oled显示装置
CN114038425A (zh) 像素驱动电路、方法及显示面板
JP5016953B2 (ja) 表示素子の駆動回路及び画像表示装置
JP5789585B2 (ja) 表示装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210322

R150 Certificate of patent or registration of utility model

Ref document number: 6857779

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250