CN108288454A - 像素补偿电路及其老化方法 - Google Patents

像素补偿电路及其老化方法 Download PDF

Info

Publication number
CN108288454A
CN108288454A CN201810136974.0A CN201810136974A CN108288454A CN 108288454 A CN108288454 A CN 108288454A CN 201810136974 A CN201810136974 A CN 201810136974A CN 108288454 A CN108288454 A CN 108288454A
Authority
CN
China
Prior art keywords
film transistor
tft
thin film
voltage
pole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810136974.0A
Other languages
English (en)
Inventor
刘世奇
任思雨
苏君海
李建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Truly Huizhou Smart Display Ltd
Original Assignee
Truly Huizhou Smart Display Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Truly Huizhou Smart Display Ltd filed Critical Truly Huizhou Smart Display Ltd
Priority to CN201810136974.0A priority Critical patent/CN108288454A/zh
Publication of CN108288454A publication Critical patent/CN108288454A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种像素补偿电路及其老化方法，该像素补偿电路包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、驱动薄膜晶体管、电容、发光二极管、复位电压端、初始化电压端、第一电压源端、扫描电压端、数据电压端、控制电压端以及第二电压源端；其中，初始化电压端的电压值大于第一电压源端的电压值，数据电压端的电压值大于初始化电压端的电压值，第一电压源端的电压值大于第二电压源端的电压值。上述像素补偿电路及其老化方法，通过实现驱动薄膜晶体管反偏，使处于非正常的工作状态下的驱动薄膜晶体管MDTFT沟道及界面的缺陷态电子重新排布，从而达到降低驱动薄膜晶体管的漏电流的效果。

Description

像素补偿电路及其老化方法
技术领域
本发明涉及显示技术领域，特别是涉及一种像素补偿电路及其老化方法。
背景技术
AMOLED(Active-matrix organic light emitting diode，有源矩阵有机发光二极体)显示屏幕由于其具备的高对比度、高分辨率、低功耗、响应速度快等优点，受到了面板制备行业和手机、电脑等厂家的广泛关注。
随着科技的发展，在显示产品的市场发展趋势中，显示产品的分辨率会越来越高。而随着产品分辨率的提升，LTPS(Low Temperature Poly-silicon，低温多晶硅技术)背板的制程及制备难度也会越来越高，且各类TFT(Thin Film Transistor，薄膜晶体管)也需要越做越小，使得产品的部分性能受损。
与非晶硅薄膜晶体管相比，多晶硅薄膜晶体管的载流子迁移率高2至3个数量级，这使得多晶硅薄膜晶体管在高分辨率平板上有极大的优势。然而，多晶硅薄膜晶体管的关态电流(即漏电流)比非晶硅薄膜晶体管高近1个数量级。漏电流过大，则会影响薄膜晶体管的开关特性，从而导致显示产品出现不均、发白、窜扰等显示类缺陷。
而为了降低TFT的漏电流，提升TFT的漏电特性，从而解决显示产品的显示亮点及显示不均等问题，需要对TFT进行老化设计，即降低或消除显示产品的漏电流。其中，由于TFT有着较小的宽长比，漏电流较小，传统AMOLED产品老化设计时基本不需要考虑TFT的老化。但随着产品分辨率的提升，需要更高的制备能力来对应，难免会损失产品器件性能。由于现有的TFT精度的提高，致使空间的压缩，导致TFT的宽度及长度也会随之改变，且随着线宽的减小，制程的波动水平会更加剧烈，TFT的漏电流会增加，致使产品显示不均或产生亮点等问题。
发明内容
基于此，有必要针对由于现有的TFT精度的提高，致使空间的压缩，导致TFT的宽度及长度也随之改变，且随着线宽的减小，TFT的漏电流增加，致使产品显示不均或产生亮点的技术问题，提供一种像素补偿电路及其老化方法。
一种像素补偿电路，包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、驱动薄膜晶体管、电容、发光二极管、复位电压端、初始化电压端、第一电压源端、扫描电压端、数据电压端、控制电压端以及第二电压源端；所述第一薄膜晶体管的控制端与所述复位电压端连接，所述第一薄膜晶体管的第一极与所述初始化电压端连接，所述第一薄膜晶体管的第二极与所述电容的第一极连接，所述电容的第二极与所述第一电压源端连接；所述第二薄膜晶体管的控制端与所述扫描电压端连接，所述第二薄膜晶体管的第一极与所述电容的第一极连接，所述第二薄膜晶体管的第二极与所述驱动薄膜晶体管的第一极连接；所述第三薄膜晶体管的控制端与所述扫描电压端连接，所述第三薄膜晶体管的第一极与所述数据电压端连接，所述第三薄膜晶体管的第二极与所述驱动薄膜晶体管的第二极连接，所述驱动薄膜晶体管的驱动端与所述电容的第一极连接；所述第四薄膜晶体管的控制端与所述控制电压端连接，所述第四薄膜晶体管的第一极与所述第一电压源端连接，所述第四薄膜晶体管的第二极与所述驱动薄膜晶体管的第二极连接；所述第五薄膜晶体管的控制端与所述控制电压端连接，所述第五薄膜晶体管的第一极与所述驱动薄膜晶体管的第一极连接，所述第五薄膜晶体管的第二极与所述发光二极管的阳极连接，所述发光二极管的阴极与所述第二电压源端连接；其中，所述初始化电压端的电压值大于所述第一电压源端的电压值，所述数据电压端的电压值大于所述初始化电压端的电压值，所述第一电压源端的电压值大于所述第二电压源端的电压值。
在其中一个实施例中，所述像素补偿电路还包括第六薄膜晶体管，所述第六薄膜晶体管的控制端与所述复位电压端连接，所述第六薄膜晶体管的第一极与所述初始化电压端连接，所述第六薄膜晶体管的第二极与所述发光二极管的阳极连接。
在其中一个实施例中，所述初始化电压端的电压值的范围为5V～20V。
在其中一个实施例中，所述数据电压端的电压值的范围为5V～20V。
在其中一个实施例中，所述第一电压源端的电压值的范围为-20V～20V。
在其中一个实施例中，所述第二电压源端的电压值的范围为-40V～0V。
在其中一个实施例中，所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管和所述驱动晶体管均为P型薄膜晶体管。
一种像素补偿电路的老化方法，采用如上任一实施例所述的像素补偿电路实现，所述像素补偿电路的老化方法包括如下步骤：
初始化步骤：将所述复位电压端的电压值设置为低电位第一时间阈值，以使所述第一薄膜晶体管导通，在所述第一时间阈值后将所述复位电压端RST的电压值设置为高电位；
补偿步骤：将所述扫描电压端的电压值设置为低电位第二时间阈值，以使所述第二薄膜晶体管、第三薄膜晶体管及驱动薄膜晶体管导通，在所述第二时间阈值后将所述扫描电压端的电压值设置为高电位；
发光步骤：将所述控制电压端的电压值设置为低电位第三时间阈值，以使第四薄膜晶体管和第五薄膜晶体管导通，在所述第三时间阈值后将所述扫描电压端的电压值设置为高电位；
依次重复所述初始化步骤、所述补偿步骤及所述发光步骤N次，完成所述像素补偿电路的老化过程，其中N为大于等于1的自然数。
在其中一个实施例中，所述第一时间阈值、第二时间阈值和第三时间阈值的范围为1：(30～80)秒。
在其中一个实施例中，完成所述像素补偿电路的老化过程的时间为10秒～10分。
上述像素补偿电路及其老化方法，在初始化阶段，通过设置初始化电压端的电压值大于第一电压源端的电压值，形成一定的压差，使得电容部分进行快速有效的初始化，令电容中的电压保持一致；在数据写入阶段即补偿阶段，数据电压端的电压值大于初始化电压端的电压值，驱动薄膜晶体管的第二极的电压大于控制端的电压，使驱动薄膜晶体管导通，可以令数据电压有效的写入电容；在下一阶段即发光阶段，由于上述设置，使得驱动薄膜晶体管的控制端的电压值大于第二极的电压值，实现驱动薄膜晶体管反偏，设置第一电压源端的电压值大于第二电压源端的电压值，使处于非正常的工作状态下的驱动薄膜晶体管沟道及界面的缺陷态电子在电场的作用下进行重新排布，重排后沟道及界面的缺陷态电子不参与导电，从而达到降低驱动薄膜晶体管的漏电流的效果。
附图说明
图1为本发明一实施例的像素补偿电路的电路示意图；
图2为本发明另一实施例的像素补偿电路的电路示意图；
图3为本发明一实施例的像素补偿电路的老化方法的流程图；
图4本发明一实施例的像素补偿电路的老化方法的时序图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
例如，本发明一实施例公开一种像素补偿电路，所述像素补偿电路包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、驱动薄膜晶体管、电容、发光二极管、复位电压端、初始化电压端、第一电压源端、扫描电压端、数据电压端、控制电压端以及第二电压源端；所述第一薄膜晶体管的控制端与所述复位电压端连接，所述第一薄膜晶体管的第一极与所述初始化电压端连接，所述第一薄膜晶体管的第二极与所述电容的第一极连接，所述电容的第二极与所述第一电压源端连接；所述第二薄膜晶体管的控制端与所述扫描电压端连接，所述第二薄膜晶体管的第一极与所述电容的第一极连接，所述第二薄膜晶体管的第二极与所述驱动薄膜晶体管的第一极连接；所述第三薄膜晶体管的控制端与所述扫描电压端连接，所述第三薄膜晶体管的第一极与所述数据电压端连接，所述第三薄膜晶体管的第二极与所述驱动薄膜晶体管的第二极连接，所述驱动薄膜晶体管的驱动端与所述电容的第一极连接；所述第四薄膜晶体管的控制端用于与控制电压端连接，所述第四薄膜晶体管的第一极与所述第一电压源端连接，所述第四薄膜晶体管的第二极与所述驱动薄膜晶体管的第二极连接；所述第五薄膜晶体管的控制端与所述控制电压端连接，所述第五薄膜晶体管的第一极与所述驱动薄膜晶体管的第一极连接，所述第五薄膜晶体管的第二极与所述发光二极管的阳极连接，所述发光二极管的阴极与第二电压源端连接；其中，所述初始化电压端的电压值大于所述第一电压源端的电压值，所述数据电压端的电压值大于所述初始化电压端的电压值，所述第一电压源端的电压值大于所述第二电压源端的电压值。
上述像素补偿电路，在初始化阶段，通过设置初始化电压端的电压值大于第一电压源端的电压值，形成一定的压差，使得电容部分进行快速有效的初始化，令电容中的电压保持一致；在数据写入阶段即补偿阶段，数据电压端的电压值大于初始化电压端的电压值，驱动薄膜晶体管的第二极的电压大于控制端的电压，使驱动薄膜晶体管导通，可以令数据电压有效的写入电容；在下一阶段即发光阶段，由于上述设置，使得驱动薄膜晶体管的控制端的电压值大于第二极的电压值，实现驱动薄膜晶体管反偏，设置第一电压源端的电压值大于第二电压源端的电压值，使处于非正常的工作状态下的驱动薄膜晶体管沟道及界面的缺陷态电子在电场的作用下进行重新排布，重排后沟道及界面的缺陷态电子不参与导电，从而达到降低驱动薄膜晶体管的漏电流的效果。
为了更便于了解本发明，又一个例子是，如图1所示，其为本发明一实施例的像素补偿电路10的电路示意图。像素补偿电路10包括第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3、第四薄膜晶体管M4、第五薄膜晶体管M5、驱动薄膜晶体管MDTFT、电容C1、发光二极管DOLED、复位电压端RST、初始化电压端VINIT、第一电压源端ELVDD、扫描电压端SN、数据电压端DATA、控制电压端EM以及第二电压源端ELVSS。例如，在本实施例中，第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体M3、第四薄膜晶体管M4、第五薄膜晶体管M5和驱动晶体管MDTFT均为P型薄膜晶体管。例如，第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3、第四薄膜晶体管M4、第五薄膜晶体管M5和驱动晶体管MDTFT均在控制端为低电位时导通。例如，第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3、第四薄膜晶体管M4、第五薄膜晶体管M5和驱动晶体管MDTFT均在其控制端的电压小于其第一极或第二极的电压时导通。
如图1所示，第一薄膜晶体管M1的控制端与复位电压端RST连接，第一薄膜晶体管M1的第一极与初始化电压端VINIT连接，第一薄膜晶体管M1的第二极与电容C1的第一极连接，电容C1的第二极与第一电压源端ELVDD连接，且初始化电压端VINIT的电压值大于第一电压源端ELVDD的电压值。例如，初始化电压端VINIT的电压值的范围为5V～20V。例如，第一电压源端ELVDD的电压值的范围为-20V～20V。
这样，在初始化阶段，当复位电压端RST的电压值设置为低电位时，控制第一薄膜晶体管M1导通，通过初始化电压端VINIT初始化电容C1，以确保数据电压端DATA的数据电压可以写入电容C1中。
在一个实施例中，如图2所示，为了降低第一薄膜晶体管M1的漏电流，第一薄膜晶体管M1包括第一子薄膜晶体管M1-1和第二子薄膜晶体管M1-2。其中，第一子薄膜晶体管M1-1的控制端和第二子薄膜晶体管M1-2的控制端分别与复位电压端RST连接，第二子薄膜晶体管M1-2的第一极与初始化电压端VINIT连接，第二子薄膜晶体管M1-2的第二极与第一子薄膜晶体管M1-1的第一极连接，第一子薄膜晶体管M1-1的第二极与电容C1的第一极连接。这样，第一薄膜晶体管M1采用将第一子薄膜晶体管M1-1和第二子薄膜晶体管M1-2串联且共用栅极的结构，可以有效地降低第一薄膜晶体管M1的漏电流。
如图1所示，第二薄膜晶体管M2的控制端与扫描电压端SN连接，第二薄膜晶体管M2的第一极与电容C1的第一极连接，第二薄膜晶体管M2的第二极与驱动薄膜晶体管MDTFT的第一极连接。
第三薄膜晶体管M3的控制端与扫描电压端SN连接，第三薄膜晶体管M3的第一极与数据电压端DATA连接，第三薄膜晶体管M3的第二极与驱动薄膜晶体管MDTFT的第二极连接，驱动薄膜晶体管MDTFT的驱动端与电容C1的第一极连接，且数据电压端DATA的电压值大于初始化电压端VINIT的电压值。例如，数据电压端DATA的电压值的范围为5V～20V。例如，初始化电压端VINIT的电压值的范围为5V～20V。
这样，在前述初始化阶段后的补偿阶段，当扫描电压端SN的电压值设置为低电位时，控制第二薄膜晶体管M2以及第三薄膜晶体管M3导通，同时驱动薄膜晶体管MDTFT导通，数据电压端DATA的数据电压写入电容C1中，在这个阶段同时实现驱动薄膜晶体管MDTFT的阈值电压的补偿，电容C1实际储存的电压值为VDATA-VTH，其中，VDATA为数据电压端DATA的电压值，VTH为驱动薄膜晶体管MDTFT的阈值电压值。
在一个实施例中，如图2所示，为了降低第二薄膜晶体管M2的漏电流，第二薄膜晶体管M2包括第三子薄膜晶体管M2-1和第四子薄膜晶体管M2-2。其中，第三子薄膜晶体管M2-1的控制端和第四子薄膜晶体管M2-2的控制端分别与扫描电压端SN连接，第三子薄膜晶体管M2-1的第一极与电容的第一极连接，第三子薄膜晶体管M2-1的第二极与第四子薄膜晶体管M2-2的第一极连接，第四子薄膜晶体管M2-2的第二极与驱动薄膜晶体管MDTFT的第一极连接。这样，第二薄膜晶体管M2采用将第三子薄膜晶体管M2-1和第四子薄膜晶体管M2-2串联且共用栅极的结构，可以有效地降低第二薄膜晶体管M2的漏电流。
如图1所示，第四薄膜晶体管M4的控制端与控制电压端EM连接，第四薄膜晶体管M4的第一极与第一电压源端ELVDD连接，第四薄膜晶体管M4的第二极与驱动薄膜晶体管MDTFT的第二极连接。
第五薄膜晶体管M5的控制端与控制电压端EM连接，第五薄膜晶体管M5的第一极与驱动薄膜晶体管MDTFT的第一极连接，第五薄膜晶体管M5的第二极与发光二极管DOLED的阳极连接，发光二极管DOLED的阴极与第二电压源端ELVSS连接，且第一电压源端ELVDD的电压值大于第二电压源端ELVSS的电压值。例如，第一电压源端ELVDD的电压值的范围为-20V～20V。例如，第二电压源端ELVSS的电压值的范围为-40V～0V。这样，第一电压源端ELVDD与第二电压源端ELVSS形成适当的电压差，在不伤害器件的情况，可以提高缺陷态重排的质量与效率。
这样，在发光阶段，当控制电压端EM的电压值设置为低电位时，控制第四薄膜晶体管M4和第五薄膜晶体管M5导通，电容C1控制驱动薄膜晶体管MDTFT的工作状态。其中，在前述初始化阶段和补偿阶段，通过设置初始化电压端VINIT的电压值大于第一电压源端ELVDD的电压值，数据电压端DATA的电压值大于初始化电压端VINIT的电压值，实现驱动薄膜晶体管MDTFT反偏，而在前述发光阶段，通过设置第一电压源端ELVDD的电压值大于第二电压源端ELVSS的电压值，使处于非正常的工作状态下的驱动薄膜晶体管MDTFT沟道及界面的缺陷态电子在电场的作用下进行重新排布，重排后沟道及界面的缺陷态电子不参与导电，从而达到降低驱动薄膜晶体管的漏电流的效果。
在其中一个实施例中，如图2所示，像素补偿电路还包括第六薄膜晶体管M6，第六薄膜晶体管M6的控制端与复位电压端RST连接，第六薄膜晶体管M6的第一极与初始化电压端VINIT连接，第六薄膜晶体管M6的第二极与发光二极管DOLED的阳极连接。例如，第六薄膜晶体管M6为P型薄膜晶体管。例如，第六薄膜晶体管M6在控制端为低电位时导通。例如，第六薄膜晶体管M6在其控制端的电压小于其第一极或第二极的电压时导通。
这样，在前述初始化阶段，当复位电压端RST的电压值设置为低电位时，同时控制第六薄膜晶体管M6导通，通过初始化电压端VINIT使发光二极管DOLED实现预发光，以保护发光二极管DOLED。
例如，本发明一实施例还公开一种像素补偿电路的老化方法，所述像素补偿电路的老化方法采用如上任一实施例的像素补偿电路实现，具体地，请同时参阅图1、图3和图4，所述像素补偿电路的老化方法包括如下步骤：
初始化步骤S1：将复位电压端RST的电压值设置为低电位第一时间阈值T1，以使第一薄膜晶体管M1导通，在第一时间阈值T1后将复位电压端RST的电压值设置为高电位；
补偿步骤S2：将扫描电压端SN的电压值设置为低电位第二时间阈值T2，以使第二薄膜晶体管M2、第三薄膜晶体管M3及驱动薄膜晶体管MDTFT导通，在第二时间阈值T2后将扫描电压端SN的电压值设置为高电位；
发光步骤S3：将控制电压端EM的电压值设置为低电位第三时间阈值T3，以使第四薄膜晶体管M4和第五薄膜晶体管M5导通，在第三时间阈值T3后将扫描电压端SN的电压值设置为高电位；
S4：依次重复初始化步骤、补偿步骤及发光步骤N次，完成像素补偿电路的老化过程，其中N为大于等于1的自然数。
需要说明的是，在初始化步骤S1之前，复位电压端RST的电压值、初始化电压端VINIT的电压值、扫描电压端SN的电压值和控制电压端EM的电压值均设置为低电位。进一步需要说明的是，上述初始化步骤、补偿步骤和发光步骤之间可以连续进行，也可以间隔一定时间进行。
上述像素补偿电路的老化方法，在初始化阶段和补偿阶段，通过设置初始化电压端VINIT的电压值大于第一电压源端ELVDD的电压值，数据电压端DATA的电压值大于初始化电压端VINIT的电压值，实现驱动薄膜晶体管MDTFT反偏，而在发光阶段，通过设置第一电压源端ELVDD的电压值大于第二电压源端ELVSS的电压值，使处于非正常的工作状态下的驱动薄膜晶体管MDTFT沟道及界面的缺陷态电子在电场的作用下进行重新排布，重排后沟道及界面的缺陷态电子不参与导电，从而达到降低驱动薄膜晶体管的漏电流的效果。
例如，第一时间阈值、第二时间阈值和第三时间阈值的范围为1：(30～80)秒。例如，完成像素补偿电路的老化过程的时间为10秒～10分。这样，可以提高老化效率，节省老化时间。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种像素补偿电路，其特征在于，包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、驱动薄膜晶体管、电容、发光二极管、复位电压端、初始化电压端、第一电压源端、扫描电压端、数据电压端、控制电压端以及第二电压源端；
所述第一薄膜晶体管的控制端与所述复位电压端连接，所述第一薄膜晶体管的第一极与所述初始化电压端连接，所述第一薄膜晶体管的第二极与所述电容的第一极连接，所述电容的第二极与所述第一电压源端连接；
所述第二薄膜晶体管的控制端与所述扫描电压端连接，所述第二薄膜晶体管的第一极与所述电容的第一极连接，所述第二薄膜晶体管的第二极与所述驱动薄膜晶体管的第一极连接；
所述第三薄膜晶体管的控制端与所述扫描电压端连接，所述第三薄膜晶体管的第一极与所述数据电压端连接，所述第三薄膜晶体管的第二极与所述驱动薄膜晶体管的第二极连接，所述驱动薄膜晶体管的驱动端与所述电容的第一极连接；
所述第四薄膜晶体管的控制端与所述控制电压端连接，所述第四薄膜晶体管的第一极与所述第一电压源端连接，所述第四薄膜晶体管的第二极与所述驱动薄膜晶体管的第二极连接；
所述第五薄膜晶体管的控制端与所述控制电压端连接，所述第五薄膜晶体管的第一极与所述驱动薄膜晶体管的第一极连接，所述第五薄膜晶体管的第二极与所述发光二极管的阳极连接，所述发光二极管的阴极与所述第二电压源端连接；
其中，所述初始化电压端的电压值大于所述第一电压源端的电压值，所述数据电压端的电压值大于所述初始化电压端的电压值，所述第一电压源端的电压值大于所述第二电压源端的电压值。
2.根据权利要求1所述的像素补偿电路，其特征在于，所述像素补偿电路还包括第六薄膜晶体管，所述第六薄膜晶体管的控制端与所述复位电压端连接，所述第六薄膜晶体管的第一极与所述初始化电压端连接，所述第六薄膜晶体管的第二极与所述发光二极管的阳极连接。
3.根据权利要求1所述的像素补偿电路，其特征在于，所述初始化电压端的电压值的范围为5V～20V。
4.根据权利要求3所述的像素补偿电路，其特征在于，所述数据电压端的电压值的范围为5V～20V。
5.根据权利要求4所述的像素补偿电路，其特征在于，所述第一电压源端的电压值的范围为-20V～20V。
6.根据权利要求5所述的像素补偿电路，其特征在于，所述第二电压源端的电压值的范围为-40V～0V。
7.根据权利要求1所述的像素补偿电路，其特征在于，所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管和所述驱动晶体管均为P型薄膜晶体管。
8.一种像素补偿电路的老化方法，其特征在于，采用如权利要求1至7中任一项所述的像素补偿电路实现，所述像素补偿电路的老化方法包括如下步骤：
初始化步骤：将所述复位电压端的电压值设置为低电位第一时间阈值，以使所述第一薄膜晶体管导通，在所述第一时间阈值后将所述复位电压端RST的电压值设置为高电位；
补偿步骤：将所述扫描电压端的电压值设置为低电位第二时间阈值，以使所述第二薄膜晶体管、第三薄膜晶体管及驱动薄膜晶体管导通，在所述第二时间阈值后将所述扫描电压端的电压值设置为高电位；
发光步骤：将所述控制电压端的电压值设置为低电位第三时间阈值，以使第四薄膜晶体管和第五薄膜晶体管导通，在所述第三时间阈值后将所述扫描电压端的电压值设置为高电位；
依次重复所述初始化步骤、所述补偿步骤及所述发光步骤N次，完成所述像素补偿电路的老化过程，其中N为大于等于1的自然数。
9.根据权利要求8所述的像素补偿电路的老化方法，其特征在于，所述第一时间阈值、第二时间阈值和第三时间阈值的范围为1：(30～80)秒。
10.根据权利要求9所述的像素补偿电路的老化方法，其特征在于，完成所述像素补偿电路的老化过程的时间为10秒～10分。
CN201810136974.0A 2018-02-09 2018-02-09 像素补偿电路及其老化方法 Pending CN108288454A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810136974.0A CN108288454A (zh) 2018-02-09 2018-02-09 像素补偿电路及其老化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810136974.0A CN108288454A (zh) 2018-02-09 2018-02-09 像素补偿电路及其老化方法

Publications (1)

Publication Number Publication Date
CN108288454A true CN108288454A (zh) 2018-07-17

Family

ID=62832850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810136974.0A Pending CN108288454A (zh) 2018-02-09 2018-02-09 像素补偿电路及其老化方法

Country Status (1)

Country Link
CN (1) CN108288454A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109036270A (zh) * 2018-08-16 2018-12-18 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置
CN109215585A (zh) * 2018-11-26 2019-01-15 京东方科技集团股份有限公司 像素电路及其驱动方法和显示装置
CN110223640A (zh) * 2019-06-26 2019-09-10 昆山国显光电有限公司 一种像素驱动电路及显示装置
CN110473503A (zh) * 2019-08-22 2019-11-19 武汉天马微电子有限公司 一种像素电路、显示面板和显示装置
CN110728952A (zh) * 2019-10-31 2020-01-24 厦门天马微电子有限公司 像素驱动电路及其驱动方法、显示装置
CN111145696A (zh) * 2018-11-06 2020-05-12 三星显示有限公司 像素电路
CN111445857A (zh) * 2020-04-17 2020-07-24 上海天马有机发光显示技术有限公司 像素驱动电路及其驱动方法和显示装置
CN111724746A (zh) * 2020-07-21 2020-09-29 京东方科技集团股份有限公司 像素电路及其老化工艺方法、阵列基板
CN112419982A (zh) * 2020-11-11 2021-02-26 Oppo广东移动通信有限公司 一种像素补偿电路、显示面板及电子设备
CN112435630A (zh) * 2020-11-25 2021-03-02 京东方科技集团股份有限公司 一种像素驱动电路、驱动方法及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104575382A (zh) * 2015-01-06 2015-04-29 昆山国显光电有限公司 Oled器件的老化补偿***及其老化补偿方法
CN105679245A (zh) * 2016-03-31 2016-06-15 上海天马有机发光显示技术有限公司 一种像素补偿电路及像素结构
CN205561884U (zh) * 2016-03-14 2016-09-07 深圳怡化电脑股份有限公司 一种传感器老化补偿电路
US20160284267A1 (en) * 2015-03-23 2016-09-29 Samsung Display Co., Ltd. Organic light-emitting diode display and manufacturing method thereof
CN107507568A (zh) * 2017-08-24 2017-12-22 深圳市华星光电半导体显示技术有限公司 一种oled像素电路及减缓oled器件老化的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104575382A (zh) * 2015-01-06 2015-04-29 昆山国显光电有限公司 Oled器件的老化补偿***及其老化补偿方法
US20160284267A1 (en) * 2015-03-23 2016-09-29 Samsung Display Co., Ltd. Organic light-emitting diode display and manufacturing method thereof
CN205561884U (zh) * 2016-03-14 2016-09-07 深圳怡化电脑股份有限公司 一种传感器老化补偿电路
CN105679245A (zh) * 2016-03-31 2016-06-15 上海天马有机发光显示技术有限公司 一种像素补偿电路及像素结构
CN107507568A (zh) * 2017-08-24 2017-12-22 深圳市华星光电半导体显示技术有限公司 一种oled像素电路及减缓oled器件老化的方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109036270A (zh) * 2018-08-16 2018-12-18 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置
CN111145696A (zh) * 2018-11-06 2020-05-12 三星显示有限公司 像素电路
CN111145696B (zh) * 2018-11-06 2024-06-04 三星显示有限公司 像素电路
CN109215585A (zh) * 2018-11-26 2019-01-15 京东方科技集团股份有限公司 像素电路及其驱动方法和显示装置
CN110223640A (zh) * 2019-06-26 2019-09-10 昆山国显光电有限公司 一种像素驱动电路及显示装置
CN110473503B (zh) * 2019-08-22 2021-03-02 武汉天马微电子有限公司 一种像素电路、显示面板和显示装置
CN110473503A (zh) * 2019-08-22 2019-11-19 武汉天马微电子有限公司 一种像素电路、显示面板和显示装置
CN110728952A (zh) * 2019-10-31 2020-01-24 厦门天马微电子有限公司 像素驱动电路及其驱动方法、显示装置
CN110728952B (zh) * 2019-10-31 2021-04-30 厦门天马微电子有限公司 像素驱动电路及其驱动方法、显示装置
CN111445857A (zh) * 2020-04-17 2020-07-24 上海天马有机发光显示技术有限公司 像素驱动电路及其驱动方法和显示装置
CN111724746A (zh) * 2020-07-21 2020-09-29 京东方科技集团股份有限公司 像素电路及其老化工艺方法、阵列基板
CN112419982A (zh) * 2020-11-11 2021-02-26 Oppo广东移动通信有限公司 一种像素补偿电路、显示面板及电子设备
CN112435630A (zh) * 2020-11-25 2021-03-02 京东方科技集团股份有限公司 一种像素驱动电路、驱动方法及显示面板
US11501708B2 (en) 2020-11-25 2022-11-15 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel driving circuit, driving method thereof and display panel
US11688345B2 (en) 2020-11-25 2023-06-27 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel driving circuit, driving method thereof and display panel

Similar Documents

Publication Publication Date Title
CN108288454A (zh) 像素补偿电路及其老化方法
CN105427805B (zh) 像素驱动电路、方法、显示面板和显示装置
US10978002B2 (en) Pixel circuit and driving method thereof, and display panel
CN104850270B (zh) 触控模组的驱动方法、驱动电路、触控模组、面板和装置
CN103971640B (zh) 一种像素驱动电路及其驱动方法和显示装置
TWI425472B (zh) 像素電路及其驅動方法
CN109215582A (zh) 显示面板、像素电路的驱动方法及显示装置
CN103117042B (zh) 一种像素单元驱动电路、驱动方法、像素单元及显示装置
CN110660360A (zh) 像素电路及其驱动方法、显示面板
CN104933993A (zh) 像素驱动电路及其驱动方法、显示装置
EP2800088B1 (en) Pixel unit drive circuit and drive method and display device thereof
US20140176404A1 (en) Pixel circuit for organic light emitting display and driving method thereof, organic light emitting display
CN111048044B (zh) 电压编程型amoled像素驱动电路及其驱动方法
CN105448234B (zh) 像素电路及其驱动方法和有源矩阵有机发光显示器
CN109256094A (zh) 像素电路、像素驱动方法和显示装置
CN108682392A (zh) 像素电路及其驱动方法、显示面板、制作方法和显示装置
CN109147676A (zh) 像素电路及其控制方法、显示面板、显示装置
CN103198793A (zh) 像素电路及其驱动方法、显示装置
CN103500556A (zh) 一种像素电路及其驱动方法、薄膜晶体管背板
US11804169B2 (en) Pixel driving circuit having time control sub-circuit and driving method therefor, and display panel
CN109523953A (zh) 有源矩阵有机发光二极管像素驱动电路
CN109166522A (zh) 像素电路、其驱动方法及显示装置
CN110189707A (zh) 一种像素驱动电路及其驱动方法、显示装置
CN105139805A (zh) 一种像素驱动电路及其驱动方法、显示装置
CN109036289A (zh) 像素电路、其驱动方法及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180717