JP6853186B2 - フラッシュランプを使用してチップを非接触移送およびはんだ付けするための装置および方法 - Google Patents

フラッシュランプを使用してチップを非接触移送およびはんだ付けするための装置および方法 Download PDF

Info

Publication number
JP6853186B2
JP6853186B2 JP2017556644A JP2017556644A JP6853186B2 JP 6853186 B2 JP6853186 B2 JP 6853186B2 JP 2017556644 A JP2017556644 A JP 2017556644A JP 2017556644 A JP2017556644 A JP 2017556644A JP 6853186 B2 JP6853186 B2 JP 6853186B2
Authority
JP
Japan
Prior art keywords
chip
substrate
carrier
light
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017556644A
Other languages
English (en)
Other versions
JP2018519654A (ja
Inventor
ロブ・ヤコブ・ヘンドリックス
ダーン・アントン・ファン・デン・エンデ
エドガー・コンスタント・ピーテル・スミッツ
Original Assignee
ネーデルランドセ・オルガニサティ・フォール・トゥーヘパスト−ナトゥールウェテンスハッペライク・オンデルズーク・テーエヌオー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ネーデルランドセ・オルガニサティ・フォール・トゥーヘパスト−ナトゥールウェテンスハッペライク・オンデルズーク・テーエヌオー filed Critical ネーデルランドセ・オルガニサティ・フォール・トゥーヘパスト−ナトゥールウェテンスハッペライク・オンデルズーク・テーエヌオー
Publication of JP2018519654A publication Critical patent/JP2018519654A/ja
Application granted granted Critical
Publication of JP6853186B2 publication Critical patent/JP6853186B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67356—Closed carriers specially adapted for containing chips, dies or ICs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67751—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75253—Means for applying energy, e.g. heating means adapted for localised heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/7526—Polychromatic heating lamp
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/755—Cooling means
    • H01L2224/75502—Cooling means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756—Means for supplying the connector to be connected in the bonding apparatus
    • H01L2224/75611—Feeding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75804—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8123—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

本開示は、はんだ付けに関し、特に、チップを基板にはんだ付けするための装置および方法に関する。
トランジスタまたはオプトエレクトロニクスデバイスを有する論理関数などの単純なフレキシブルシステムは、原理的には、基板（例えば、フォイルまたはリジッドボード）上に十分に印刷することができる。しかしながら、より複雑なシステムでは、プリント回路が、ここではチップ構成要素または単に「チップ」と呼ばれる、シリコンベースの集積回路または表面実装部品（ＳＭＤ）の構成要素と結合されたハイブリッドシステムを開発する必要がある。デバイスを機能化するために、しばしば異なる寸法を有する複数のチップ構成要素が基板上の回路トラック、例えば印刷またはエッチングされた銅回路に相互接続される必要があり得る。これは、例えば、オーブンリフローはんだ付け、導電性接着結合またはフェイスアップチップ統合を使用して実現することができる。しかしながら、これらの工程は、低い分解温度を有する低コストのポリエステルフォイルでは時間がかかる、および／または不適合と考えられる。特にはんだ付け工程の場合、一般的に使用されるポリマー基板は、１５０℃を超える熱負荷の下で劣化し、および変形する傾向にある。
例えば、リフローはんだ付けは、典型的には、ＦＲ４またはセラミックのような剛性な基板上の厚いチップを相互接続するために使用され得る。しかしながら、リフローはんだ付けは、一般的に２００℃を超えるはんだの液相温度以上でボード全体を長い保持時間で維持する必要があるため、低コストの可撓性フォイルおよびロール・ツー・ロール（Ｒ２Ｒ）工程との互換性が低い。これは、典型的には、しばしば複数のループを有する大型のインラインオーブンを使用した時間のかかる工程をもたらす。長い保持時間はまた、可撓性フォイル自体の変形または劣化、またはその有機表面被膜または接着剤の劣化を引き起こし得る。ＰＥＴは、これらのはんだの液相線温度（＞２００℃）よりもはるかに低い、約１２０℃〜１５０℃の最大加工温度を有しているので、業界標準の鉛フリーの合金を使用して、ポリエチレンテレフタレート（ＰＥＴ）などの低コストポリエステルフォイル上に従来のはんだをオーブンリフローすることは不可能であると考えられている。
代わりとして、例えば、赤外線（ＩＲ）加熱が、同等のはんだ付け時間で使用することができる。例えば、赤外線レーザースポットは、各はんだ接続を順次加熱するために使用することができる。しかしながら、レーザースポットはんだ付けにおいて、小さなスポットエリアは、各構成要素に対してスポットの正確な位置決めを必要とすることがある。さらに、この技術をＲ２Ｒ工程に適用することは、移動する基板上で複数のチップにレーザースポットを合わせる必要があるため困難である。さらに、この工程は時間の消費となり得る。従って、これらの方法のうちのいくつかは依然として、少し進んでは停止させられるものであり得る。
別の代わりとして、フラッシュランプの高エネルギー光パルスによる大面積照明を使用することができる。例えば、ファン・デン・エンデらによるＥｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．１０，Ｎｏ．６（２０１４），ｐｐ．１１７５−１１８３の文献では、フレキシブルエレクトロニクスシステムのための可撓性フォイル上で薄いチップの大面積フォトニックフラッシュはんだ付けを説明している。有利的に、加熱パルスの時間スケールが可撓性ポリマー基板の拡散加熱を回避するのに十分短いとき、構成要素は、フォイルの最大処理温度より高い温度ではんだ付けすることができる。しかしながら、（フォイル）基板および／または構成要素による光の吸収が異なる場合、これは選択的加熱につながり得る。さらに、電子デバイスは、一般には複数のチップ構成要素からなる。これは、別々の構成要素に対する加熱挙動のさらなる差異をもたらし、温度およびはんだ付け工程を制御することを困難にし得る。
Ｖａｎ ｄｅｎ Ｅｎｄｅ ｅｔ ａｌ． Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ Ｌｅｔｔｅｒｓ，Ｖｏｌ．１０，Ｎｏ．６（２０１４），ｐｐ．１１７５−１１８３
従って、基板へのチップのはんだ付けの改善、例えばより速く、より信頼性が高く、可撓性フォイル基板、ロール・ツー・ロール工程、および別々のチップおよび／または基板との互換性が依然として必要である。
本開示の１つの態様は、チップを基板にはんだ付けするための方法として具体化され得る。その方法は、フラッシュランプと基板との間にチップキャリアを設けることを含む。チップは、チップキャリアの基板に面する側上でチップキャリアに取り付けられる。はんだ材料は、チップと基板との間に配置される。例えば、はんだ材料は、チップが配置される基板上に、チップの下に、またはその両方に提供され得る。光パルスは、チップを加熱するためのフラッシュランプで生成される。チップの加熱は、チップキャリアから基板に向かってチップが取り外されることを引き起こす。さらに、はんだ材料は、はんだ材料の再凝固後に、チップを基板に取り付けるために加熱されたチップとの接触によって少なくとも部分的に溶融される。
有利には、光パルスは、チップをキャリア基板から取り外すこと、およびはんだ付けのためにチップを加熱することの両者のために使用することができる。例えば、チップの加熱は、キャリアの部分的な分解、および／またはチップとキャリアとの間の犠牲接着層の部分的な分解によって、チップが基板から取り外されることを引き起こし得る。さらに、加熱による分解は、チップの衝撃を増加させて基板に向けて発射させることができる急速なガス形成を引き起こし得る。フラッシュランプからの光パルスは、均質な強度および比較的長いパルス長、例えばミリ秒のオーダーで比較的広いエリアにわたって高エネルギーの光パルスを送出することができるので、この点で特に有利である。さらに、フラッシュランプからの光をパターン形成するように、例えば、チップの位置のみを照射し、キャリアおよび基板の残りの部分は影響を受けないようにするために、マスキングデバイスを使用してもよい。
フラッシュランプ誘起の移送は、例えば、より大きなエリアにわたって均質な光強度を生成することがより困難であるため、チップが空中で反転する傾向があり得る、レーザー誘起の移送と対比してもよい。例えば、光強度がチップの一方の側でより高いとき、剥離がその特定のスポットでより早く起こり得る。例えば、ピック・アンド・プレイスデバイスに使用されるロボットアームと比較して、はんだ付けと組み合わせた光誘導の移送を使用してスループットをより高くすることができる。
高エネルギーフラッシュランプに対して典型的な比較的長いミリ秒のパルスを使用するとき、チップは、取り外し後、キャリアと目標基板との間の空中にある間、連続的に加熱されてもよい。チップは、基板のようなヒートシンクと接触しておらず、比較的高い温度が達成され得る場合、空中にある間に、比較的速く加熱されることができる。パルスの強度を変調することによって、移送の異なる段階、例えば、空中での移送の間に過熱を防止するより低い強度に適用することができる。光の変調は、例えば、マスキングデバイスおよび／またはフラッシュランプの制御によって達成することができる。あるいは、または加えて、チップが基板上にそれらの間にはんだ材料を有して置かれると同時に、チップ上に光パルスを投影することにより、チップを加熱することができ、チップを基板に取り付けるためのはんだ材料の少なくとも部分的な溶融を引き起こす。
本方法は、一度に、特に単一の光パルスを使用して、複数のチップを同時に移送するために使用することもできる。しかしながら、別々のチップが移送されるとき、チップは、異なる寸法（表面積および／または厚さ）、熱容量、吸収率、導電率、はんだ結合の数および／または大きさ等に起因する異なる加熱特性を有することができる。異なる加熱特性は、移送およびはんだ付けを均一に制御することを困難にし得る。この問題を軽減するために、マスキングデバイスをフラッシュランプとチップとの間に配置することができ、マスキングデバイスを通過する光パルスの別々のエリアに別々の光強度を生じさせる。このように、別々のチップは、（単一の）光パルスから別々の光強度で加熱することができる。
別々の光強度、例えば別々の単位面積当たりの出力またはエネルギーを使用することは、チップの異なる加熱特性を少なくとも部分的に補償して、光パルスによる加熱の結果としてのチップ間の温度の差異を低減し得る。別々のチップは、例えば、制御された方法でそれと共に接触するはんだ材料を溶融させるために比較的小さい温度範囲で所定の温度に達し得る。本技術は、比較的速く、複数の構成要素を有する大きなエリアを露出させることができ、パルス時間および強度に起因した可撓性フォイルおよびロール・ツー・ロール工程と互換性のある、フラッシュランプ露光の利点を有することが理解されよう。さらに、マスキングデバイスの使用によって、この技術は、例えば別々のチップの加熱に対して改善された制御に起因して、信頼できるものとすることができる。マスキングデバイスはまた、例えばチップ間の場所で、基板の露出を防止するために使用することができる。これは、基板への損傷を防ぐことができる。
マスキングデバイスのマスクパターンを介してチップに単一のパルスを同時に伝達させることによって、複数のチップが別々の強度で露光されることができる。例えば、マスクパターンは、マスクに作用するパルスの別々のエリアを選択的に減衰させるフィルタ領域を含む。従って、光パルスの本来の強度までの範囲にある別々の強度を達成することができる。例えば、第１の強度は、第２の強度よりも１０〜９０パーセント低くまたは高く設定することができる。マスキングデバイスは、光の一部を減衰させるか、またはそうでなければ選択的にチップへ通過させるために、その表面にわたって可変透過率または反射率を有し得る。例えば、マスキングパターンは、可変透過率、反射率、および／または吸収係数を有し得る。
マスキングデバイスは、反射および／または透過に基づくことができ、例えば、固定または可変のマスクパターンを含み得る。例えば、可変マスクパターンは、デジタルミラー、ＬＣＤ、または他の変調可能な光学素子の電子制御によって達成することができる。可変マスクパターンは、例えば、制御信号に依存してそれらの透過係数を切り替えることができる画素のグリッドによって形成され得る。可変の光強度は、例えば、複数のピクセルを同じ特定の透過係数に設定することによって、または別々の透過係数を組み合わせた画素の組み合わせを使用することによって達成することができる。
従って、別々のチップのはんだ付けに適した別々の光強度を達成することができる。例えば、パルス当たりにチップに運ばれる総エネルギーは、例えば、その寸法および／または材料組成によって決定されるチップの熱容量に対して調整することができる。例えば、チップが比較的薄い場合、チップは、表面積当たりの同じエネルギーまたは光強度によって、比較的厚いチップよりも速く加熱され得る。より大きな表面積を有するチップは、パルスからより多くの光を受け取ることができるが、より大きい接触領域を介してより速く冷却することもできる。所望の光強度を計算するために、チップの熱容量は、光を受けるその表面積に対して正規化することもできる。
マスキングデバイスおよびチップキャリアは、チップが取り付けられている別々のエリアで別々の透過特性を有する単一のフォイルにおいて、分離されるかまたは一体化され得る。さらに、透明なチップキャリアを使用することによって、チップはチップキャリアを透過した光パルスによって加熱されることができる。マスキングデバイスは、例えば、光パルスの一部がチップ周りの基板に直接照射することを少なくとも部分的に防ぐため、または１つ以上のチップの加熱特性に応じてパルスを減衰させるために、フラッシュランプとチップとの間に配置することができる。マスキングデバイスはまた、チップキャリアの一部として、例えば、チップを保持する可撓性フォイル上のパターンとして一体化されてもよい。
本開示の態様はまた、チップを基板にはんだ付けするための装置として具体化されてもよい。装置は、基板の位置を決定するように構成された基板ハンドラを含む。キャリアハンドラは、チップキャリアの基板に面する側上に取り付けられたチップを有するチップキャリアの位置を決定するように構成されている。位置合わせデバイスおよびコントローラは、基板上のチップの目標位置に対して、チップキャリアに取り付けられるチップを位置合わせするように構成されている。フラッシュランプは、チップを加熱するための光パルスを生成するように構成されている。装置は、例えば、ここで説明した方法を実施するように使用することができ、その逆も同様である。従って、チップの加熱は、チップがチップキャリアから基板に向かって取り外されることを引き起こし、チップと基板との間のはんだ材料が、チップを基板に取り付けるために加熱されたチップとの接触によって少なくとも部分的に溶融される。
さらなる態様は、フラッシュランプとチップとの間に配置され、およびチップを加熱するためにマスキングデバイスを通過する光パルスの別々のエリアにおいて、別々の光強度とともに別々の光強度を引き起こすように構成されたマスキングデバイスを含む装置として具体化されてもよい。例えば、コントローラが、ここで説明する方法に従って装置の１つ以上の部分を制御するために使用することができる。従って、装置は、光パルスによる加熱の結果としてのチップ間の温度の差異を低減するように、別々の光強度が、チップの異なる加熱特性を少なくとも部分的に補償し得るように制御されることができる。
マスキングデバイスは、例えば、別々のフィルタ領域を有するマスクパターンを含む。例えば、光学特性が異なる２つ、３つまたはそれ以上のフィルタ領域が、少なくとも部分的に光を阻止し、そうでなければチップ間で基板を放射すると同時に、２つ以上のチップを別々の光強度で選択的に加熱するために提供され得る。例えば、別々のフィルタ領域は、別々の透過係数、反射係数、および／または吸収係数を含むことができる。光は、例えばマスクを透過するか、またはマスクからの反射によってチップに到達し得る。マスクパターンエリアは、例えば、フラッシュランプとマスクとの間の任意の照明光学系によって均一に照明されることができる。装置はまた、マスクパターンをチップ上に結像させるための任意の投影光学系を含んでいてもよい。あるいは、マスクは基板の近くに配置されることができ、および／またはさらなる光学系なしにマスクのパターンを投影するように比較的コリメートされた光ビームが使用される。投影されたパターンは、例えば、３つ以上の別々の光強度、すなわち、２つの別々のチップに対して少なくとも２つの別々の強度、および周囲の基板に対して第３の強度を含み得る。
チップ位置決定デバイスが、例えば基板および／またはマスキングデバイスに対して、チップの位置を決定するように構成されることができる。例えば、チップ位置決定デバイスは、チップを所定の位置またはそうでなければ既知の位置に置くことによって位置を決定し得る。あるいは、または加えて、チップセンサ、例えば、カメラは、チップの位置を検出し、決定するように使用されることができる。また、チップの大きさは、配置と同時に、またはセンサ検出によって、例えば、カメラを使用して決定され得る。従って、マスクパターンによって決定される光の位置及び強度は、チップの位置及び大きさに依存して制御することができる。コントローラは、チップの位置を、投影されるマスクパターンの強度と同期させることができる。例えば、コントローラは、チップのそれぞれの大きさに依存してマスクフィルタ領域の透過係数を制御し得る。例えば、比較的小さな大きさのチップを対象とした光パルスの一部に対する比較的低い光強度を設定することにより、チップは、比較的高い光強度によって照射される比較的大きなチップと同じ温度まで加熱されることができる。
例えば、チップは、光パルスによって照明される前に、ピック・アンド・プレイスデバイスのようなチップ供給ユニットによって、はんだ材料をその間に有して基板上に配置することができる。あるいは、チップは、基板上でチップを取り外するチップキャリアの照射、同時にはんだ付けのためにチップを加熱することにより配置することができる。マスキングデバイスを追加的に使用することにより、異なる加熱特性、例えば異なる大きさを有するチップは、キャリアから目標基板に非接触で移送されることができる。マスキングデバイスおよびチップキャリアは、別個のデバイスとなることができ、または単一部品として一体化、例えば可撓性フォイルに含まれてもよい。チップキャリアおよび／またはマスキングデバイスは、例えば、ロール・ツー・ロール工程において基板移動を維持すると同時に、チップを意図された位置に配置するように、基板と同期して動くことができる。あるいは、または加えて、基板ハンドラは、光がチップに適用される間に、基板の移動を減速または停止させ得る。
装置は、チップが基板上にそれらの間にはんだ材料を有して置かれる前に、基板および／またはチップにはんだ材料を塗布するはんだ供給ユニットを含んでもよい。例えば、ブレードコーティングデバイスおよび／またはステンシルデバイスが、チップが配置されるべき基板上の導電性トラックにはんだ材料、例えばはんだバンプを塗布するために使用され得る。装置は、はんだ材料が塗布される前に、導電性トラックを基板に塗布するためのトラック塗布ユニット、例えば、プリントデバイスを含み得る。あるいは、または加えて、既に形成されたトラックを有して基板が供給されてもよい。
本開示の装置、システムおよび方法の、これらのおよび他の特徴、態様、および利点は、以下の説明、添付の特許請求の範囲および添付図面からより理解することができるであろう。
チップを基板上にはんだ付けするためのステップを概略的に示している。 チップを基板上にはんだ付けするためのステップを概略的に示している。 マスクを含むさらなる実施形態を概略的に示している。 マスクを含むさらなる実施形態を概略的に示している。 チップキャリアおよびマスクが一体化された実施形態を概略的に示している。 チップキャリアおよびマスクが一体化された実施形態を概略的に示している。 複数の別々のチップを一度にはんだ付けするためのステップを示している。 複数の別々のチップを一度にはんだ付けするためのステップを示している。 調整可能なマスクでチップを加熱することを概略的に示している。 調整可能なマスクでチップを加熱することを概略的に示している。 ロール・ツー・ロール工程を使用して基板上にチップをはんだ付けする段階の実施形態を概略的に示している。 ロール・ツー・ロール工程を使用して基板上にチップをはんだ付けする段階の実施形態を概略的に示している。
場合によって、本システムおよび方法の説明を不明瞭にしないために、周知のデバイスおよび方法の詳細な説明が省略され得る。特定の実施形態を説明するために使用される用語は、本発明を限定することを意図するものではない。ここで使用されるような、単数形「ａ」、「ａｎ」および「ｔｈｅ」は、文脈がそうでないことを明確に示さない限り、複数形も含むことが意図される。「および／または」という用語は、関連して列挙された項目の１つ以上のいずれか、および全ての組み合わせを含む。用語「含む（ｃｏｍｐｒｉｓｅｓ）」および／または「含む（ｃｏｍｐｒｉｓｉｎｇ）」は、記載された特徴の存在を特定しているが、１つ以上の他の特徴の存在または追加を排除するものではないことが理解される。方法の特定のステップが別のステップの後に続くと参照される場合、別段の指定がない限り、前記別のステップに直接続くこともでき、特定のステップを実行する前に１つ以上の中間のステップが実行され得ることが理解される。同様に、構造間または構成要素間の接続が説明されている場合、別段の指定がない限り、この接続は、直接または中間の構造または構成要素を介して確立されてもよいことが理解される。
例示的な実施形態の説明は、添付の図面に関連して読まれることが意図されており、添付の図面は、明細書全体の一部と考慮されるべきである。図面において、システム、構成要素、層および領域の絶対的および相対的な大きさは、明瞭化のために誇張されている場合がある。実施形態は、本発明のできる限り理想化された実施形態および中間構造の概略図および／または断面図を参照して説明することができる。明細書および図面において、同様の参照番号は全体を通して同様の要素を参照している。相対的な用語およびその派生語は、次で記載される、または議論中に図面に示されるような方向を参照するように解釈されるべきである。これらの相対的な用語は、説明の便宜のためであり、別段の指定がない限り、システムが特定の方向に構築または操作されることを要しない。
図１Ａおよび図１Ｂは、チップ１ａを基板３へ移送しおよびはんだ付けするための実施形態を概略的に示している。
一つの態様によると、図は、チップ１ａを基板３にはんだ付けするための方法を示している。チップキャリア８がフラッシュランプ５と基板３との間に設けられている。チップ１ａは、チップキャリア８の基板３に面する側上でチップキャリア８に取り付けられている。はんだ材料２は、チップ１ａと基板３との間に配置されている。フラッシュランプ５は、チップ１ａを加熱するための光パルス６を発生させる。チップ１ａの加熱は、チップ１ａがチップキャリア８から基板３に向かって取り外されることを引き起こす。はんだ材料２は、チップ１ａを基板３に取り付けるために加熱されたチップ１ａとの接触によって少なくとも部分的に溶融される。
別のまたはさらなる態様によると、図は、チップ１ａを基板３にはんだ付けするための装置の部品も図示している。例えば、装置は、基板３の位置を決定するように構成された基板ハンドラ４を備えている。示された実施形態において、基板ハンドラ４は、ロール・ツー・ロール工程において、例えば可撓性基板を操作するローラーを備えている。同様に、基板ハンドラの種類は、例えば、基板の別個のシートまたはボードを保持するプラットフォームであることも可能である。さらに、装置は、チップキャリア８の、基板３に面する側に取り付けられたチップ１ａを有するチップキャリア８の位置を決定するように構成されたキャリアハンドラ１８を含むことができる。示された実施形態において、キャリアハンドラ１８は、例えばロール・ツー・ロール工程でキャリア基板８を操作するローラーを備えている。装置は、位置合わせデバイスおよびコントローラ（図示せず）を好ましくは備えている。これらは、基板３上でのチップ１ａの目標位置３ｔ、例えば、基板表面上の導電性トラックに対して、チップキャリア８に取り付けられたチップ１ａを位置合わせするように構成されてもよい。例えば、キャリア基板８および目標基板３は、チップ１ａがトラック３ｔの上に保持されるように同期して動くように位置合わせされる。
一つの実施形態において、チップキャリア８は、光パルス６に対して透明なキャリア基板を含み、チップ１ａは、チップキャリア８を透過した光パルス６によって加熱される。さらなる実施形態において、チップキャリア８は、犠牲接着層を有する透明ポリマーフィルムまたは透明ガラス基板である。例えば、チップキャリア８は、シリコンウェハが一般的に配置される、いわゆる「標準（青色）透明ポリマーフィルム」を含む。これは、原則として、これらのカットされたウェーハの製造者が、それらの処理を変更する必要がないことを意味している。また、他のチップキャリア基板は、例えばいわゆる「紫色の粘着テープ」を使用することもできる。好ましくは、厚さ５０マイクロメートル未満の薄い（例えば、シリコン）チップが、はんだ付けのために頂部から基部への熱輸送を容易にするために使用される。
一つの実施形態において、光パルス６の光６ａは、チップキャリア８とチップ１ａとの間の接着剤８ａの分解を引き起こし、それによってチップ１ａをチップキャリア８から取り外す。接着剤はチップキャリア８の一部であってもよく、または別個の接着層がチップとキャリアとの間に形成される。一つの実施形態において、チップ１ａは、少なくとも部分的に基板３に向かって重力方向によっておよび／または重力方向に沿って移送される。あるいは、または加えて、チップキャリア８からの取り外しは、チップ１ａが基板３に向かう初速度を具備させることができる。例えば、接着剤８ａの分解は、チップ１ａを基板３に向けて発射するガス形成を引き起こす。例えば、急速なガス形成は、チップ１ａに初衝撃を与えることができる。
一つの実施形態において、チップ１ａは、基板３から少なくとも５０マイクロメートル、好ましくは少なくとも１００マイクロメートルの距離Ｚでチップキャリア８に取り付けられている。より近い距離では、チップは、移送される前に誤って基板３と接触することがある。別のまたはさらなる実施形態において、チップ１ａは、基板３から最大で１ミリメートル、好ましくは最大５００マイクロメートルの距離Ｚにある。より遠い距離では、チップの位置合わせに対する制御が低下し得る。例えば、チップと目標基板（任意の導電性トラックおよび／またははんだバンプを含む）との間の間隙は１２５マイクロメートルである。これは、約１０マイクロメートルの位置合わせ精度を提供し得る。例えば、基板３は、１２マイクロメートル厚さの銅トラックおよびはんだバンプを有するポリイミドを含む。チップの位置合わせに対する所望の制御量に応じて、他の距離も可能である。距離Ｚは、その間のはんだ材料も含む、基板３および８の向かい合う面の間で、あるいは、（最も厚い）チップの向かい合う面と基板３上の接触点との間で測定することができる。後者の場合において、距離Ｚは、チップがキャリアと目標基板との間を移動することができる距離の寸法である。
一つの実施形態において、光パルス６の透過光６ａは、チップ１ａがチップキャリア８と基板３との間の距離Ｚにわたって推移する（図示せず）間に、チップ１ａを照射し続ける。別のまたはさらなる実施形態において、光パルス６の透過光６ａは、チップ１ａが基板３上に位置する間に、チップ１ａを照射し続ける（図１Ｂ）。別のまたはさらなる実施形態において、チップ１ａに作用する光強度Ｉａは、時間に応じて変調される。例えば、光強度Ｉａは、チップキャリア８と基板３との間におけるチップ１ａの推移の時間の間よりも、チップがチップキャリア８から取り外される瞬間により高くなり、光強度Ｉａは、推移の後、チップが基板３上のはんだ材料２と接触するときに増加する。別のまたはさらなる実施形態において、光６ａの光強度は、チップキャリア８と基板３との間におけるチップ１ａの推移の時間の間よりも、チップがチップキャリア８から取り外される瞬間でより高くなる。別のまたはさらなる実施形態において、光６ａの光強度は、チップキャリア８と基板３との間におけるチップ１ａの推移の時間の間よりも、チップがはんだ材料２と接触する瞬間でより高い。別のまたはさらなる実施形態において、光６ａの光強度は、チップが基板３上のはんだ材料２と接触する瞬間よりも、チップがチップキャリア８から取り外される瞬間でより高い。例えば、光の変調は、フラッシュランプ５および／またはフラッシュランプと基板との間のマスキングデバイスによって引き起こされる。
好ましくは、ミリ秒の光パルス６が使用され、例えば、（パルス）キセノンフラッシュランプによって生成される。一般的なパルスは、例えば０．５〜１０ｍｓの間のパルス時間において１〜２０Ｊ／ｃｍ２の全エネルギーを伝えてもよい。例えば、キセノンまたは他の高輝度フラッシュランプを２ｍｓのパルス長および１０Ｊ／ｃｍ２のパルス強度で使用することができる。閃光放電管とも呼ばれるフラッシュランプは、一般的に、短時間の強い（非干渉性の）光、例えば、５００マイクロ秒と２０ミリ秒の間のパルス長を有する光パルスを生成するように構成された電気アークランプを含む。同様に、より短いまたはより長いパルスも可能であり得る。閃光放電管は、例えば、どちらか一方の端部に電極を有するガラス管のある長さで作られ、トリガされたときに電離して高電圧パルスを伝導して光を生成させる気体で充填されている。例えば、チップ表面に照射するのに十分な高い光強度を生成し、チップを介して伝導される熱によって、チップと接触するはんだ材料を少なくとも部分的に溶融させるために、キセノンフラッシュランプを使用することができる。
図２Ａおよび図２Ｂは、マスキングデバイス７がフラッシュランプ５とチップ１ａとの間に配置されている、さらなる実施形態を概略的に示している。マスキングデバイス７は、光パルス６の一部を、基板３および／またはチップ周りのチップキャリア８を直接照射することから少なくとも部分的に防ぐことができる。一つの実施形態において、マスキングデバイス７は、フラッシュランプ５とチップ１ａとの間に配置されたマスキングパターン７ａ、７ｃを含む。例えば、マスキングパターン７ａ、７ｃは、光パルス６の光６ａをチップ１ａに選択的に通過させ、チップ１ａに入射しない他の光が基板３に到達するのを防ぐように構成されている。例えば、一つの実施形態において、高強度パルスキセノンフラッシュランプが、チップに作用する光パルスをパターン形成するための（リソグラフィー）マスクと組み合わせて使用される。別のまたはさらなる実施形態において、チップキャリア８および／またはマスキングデバイス７は、例えば、チップが取り付けられる別々のエリアに対して可変の透過率を有する可撓性フォイルに含まれている。
図３Ａは、マスキングデバイス７がチップキャリア基板８の上面上の層として一体化されている実施形態を概略的に示している。
図３Ｂは、マスキングデバイス７およびチップキャリア８を単一の基板においてさらに一体化した別の実施形態を示す。一つの実施形態において、マスキングデバイス７は、チップが取り付けられている場所に応じて透明度が変化するフォイルを含む。例えば、エリア７ａは、第１のチップ１ａにパルスの全強度を提供するために透明であり、別のエリア（図示せず）は、例えば、照射エリア当たりのより低い熱容量を有する第２のチップに作用するパルス６の光を減衰させるために部分的に不透明または半透明であってもよい。
図４Ａおよび４Ｂは、複数のチップ１ａ、１ｂがチップキャリア８から基板３に同時に移送され、基板３にはんだ付けされる実施形態を概略的に示している。有利には、１つ以上のチップの移送およびはんだ付けが、単一の光パルス６によって達成され得る。
一つの実施形態において、異なる加熱特性Ｃ１、Ｃ２を有する２つ以上の別々のチップ１ａ、１ｂがチップキャリア８に取り付けられる。別のまたはさらなる実施形態において、マスキングデバイス７が、フラッシュランプ５とチップ１ａ、１ｂとの間に配置され、マスキングデバイス７を通過する光パルス６の別々のエリア６ａ、６ｂにおいて別々の光強度Ｉａ、Ｉｂを生じさせる。従って、チップ１ａ、１ｂは、光パルス６による加熱の結果としてのチップ間の温度の差異を低減するように、異なる加熱特性Ｃ１、Ｃ２を少なくとも部分的に補償するために、別々の光強度Ｉａ、Ｉｂで加熱され得る。
一つの実施形態において、装置は、基板３および／またはチップ１ａ、１ｂの位置を決定するように構成された基板ハンドラ４を含む。例えば、装置は、基板３に対するチップ１ａ、１ｂの位置を決定するように構成されたセンサ（図示せず）を含む。
一つの実施形態において、光パルス６は、マスキングデバイス７のマスクパターン７ａ、７ｂ、７ｃを介して、チップ１ａ、１ｂへ同時に伝達される。例えば、マスクパターン７ａ、７ｂ、７ｃは、第１の光強度Ｉａを有する光パルス６の第１の部分６ａを第１のチップ１ａへ通過させる第１フィルタ領域７ａ、および第２の光強度Ｉｂを有する光パルス６の第２の部分６ｂを第２のチップ１ｂへ通過させる第２のフィルタ領域７ｂを含み、第１の光強度Ｉａは第２の光強度Ｉｂとは異なる。光強度は、例えば、光パルスの一部を受け取るチップ表面の単位面積当たりで測定される。
一つの実施形態において、第１のチップ１ａは第１の熱容量Ｃ１を有し、第２のチップ１ｂは第１の熱容量Ｃ１とは異なる第２の熱容量Ｃ２を有する。例えば、示された実施形態において、第１のチップ１ａは第２のチップ１ｂよりも薄い。対象の熱容量は、例えば対象に伝達される熱エネルギーの量と対象の結果として生じる温度の上昇との比として定義される。熱容量は、より大きな対象、またはより大きい（単位質量当たりの）比熱容量または（単位体積当たりの）体積熱容量を有する材料を含む対象に対して、より大きくなり得る。好ましくは、別々の光強度Ｉａ、Ｉｂは、光パルス６によって加熱されるチップの温度の差異を低減するために、別々のチップ１ａ、１ｂ間の熱容量Ｃ１、Ｃ２の差または加熱特性の他の差を少なくとも部分的に補償する。
一つの実施例において、異なる厚さおよび表面積を有する２つの構成要素は、構成要素をはんだ付けするための異なる入力エネルギーを必要とし得る。例えば、より低い厚さおよび表面は、単位入力エネルギー当たりの比較的高い温度上昇を導く低加熱容量をもたらし、それとは逆にはんだ結合の低減した数は、対応する結合をはんだ付けするためにより低い入力エネルギーを必要とし得る。対応する透過率フィルタを有するマスクを使用すると、露光フルエンスを局所的に調整することができ、別々のチップが単一のパルスではんだ付けされることを可能にする。フィルタは、例えば、固定透過率または設定変更可能透過率のいずれかであり得る。
一つの実施形態において、装置は、マスクパターン７ａ、７ｂ、７ｃを有するマスキングデバイス７のエリアを均一に照明するように構成された任意の照明光学系（図示せず）を含む。別のまたはさらなる実施形態において、装置は、マスクパターン７ａ、７ｂ、７ｃの画像をチップ１ａ、１ｂ上に投影するように構成された任意の投影光学系（図示せず）を含む。示された実施形態において、光パルス６の透過光６ａ、６ｂは、チップ１ａ、１ｂがそれらの間にはんだ材料２を有する基板３上に置かれると同時に、チップ１ａ、１ｂ上に投影され、それによってチップ１ａ、１ｂを加熱する。加熱されたチップ１ａ、１ｂは、チップ１ａ、１ｂを基板３に（再固化後に）取り付けるため、はんだ材料２の少なくとも部分的な溶融を引き起こし得る。
一つの実施形態において、マスキングデバイス７は、光パルス６をチップ１ａ、１ｂに選択的に伝達するように構成されたマスクパターン７ａ、７ｂ、７ｃを含む。別のまたはさらなる実施形態において、マスクパターン７ａ、７ｂ、７ｃは、第１のチップ１ａと基板３との間のはんだ材料を溶融するため、第１の光強度Ｉａを有する光パルス６の光６ａを第１チップ１ａへ伝達させるように構成された第１の透過係数Ｔａを有する第１のフィルタ領域７ａと、第２のチップ１ａと基板３との間のはんだ材料２を溶融するため、第２の光強度Ｉｂを有する光パルス６の光６ｂを第２のチップ１ｂに伝達させるように構成された第２の透過係数Ｔｂを有する第２のフィルタ領域７ｂと、を有する。さらなる実施形態において、チップ１ａ、１ｂを別々の光強度Ｉｂ、Ｉｂで同時に照射するため、第１の透過係数Ｔａは第２の透過係数Ｔｂと異なる。透過係数は、電磁波（光）が表面または光学素子をどれだけ通過するかの尺度である。例えば、透過係数は、波の振幅または強度のいずれかについて計算することができる。いずれかは、表面または要素の後の値と前の値の比を取ることによって計算される。
一つの実施形態において、マスクパターンのフィルタ領域７ａ、７ｂ、７ｃは、透過係数Ｔａ、Ｔｂを調整するように制御可能である。例えば、マスクパターン７ａ、７ｂ、７ｃは、調整可能な光学系、例えば、デジタルミラーのグリッド、ＬＣＤ、および／または偏光光学素子によって形成される。一つの実施形態において、マスクパターン７ａ、７ｂ、７ｃは、光パルス６の一部、例えばさもなければ基板３上に直接投影され得る一部を実質的に阻止するように構成された第３の透過係数Ｔｃを有する第３のフィルタ領域７ｃを含む。
一つの実施形態において、マスキングデバイス７は、ガラス上でフォトリソグラフされた金属を含む。例えば、アルミニウムまたはクロムは、２つ、３つ、またはそれ以上の異なる強度でパルスの光強度を変化させるように使用される。一つの実施形態において、マスキングデバイス７は高エネルギー光パルスの（部分的な）吸収を操作するように、冷却デバイス（図示せず）、例えば水冷を含む。
図５Ａは、基板３上にチップ１ａをはんだ付けするための装置を示しており、マスキングデバイス７は、第１の光強度Ｉａを有する光パルス６の光６ａを第１のチップ１ａへ伝達させるように、第１の透過係数Ｔａを有する画素７ｐを有する第１のフィルタ領域７ａを含む。
図５Ｂは、チップ１ａを基板３上にはんだ付けするための装置を示しており、光パルス６の一部６ａをチップ１ａへ伝達させるフィルタ領域７ａは、異なる透過係数を有する複数の画素７ｐを含み、第１の光強度Ｉａは、異なる透過係数を有する画素７ｐによって透過した光の合成強度によって決定される。例えば、ディザー処理された画素のパターンが、チップ１ａに作用する光６ａの全体または平均強度Ｉａを低減するために使用することができる。図５Ａ及び図５Ｂの実施形態は、例えば、マスキングデバイス７と基板３との間のチップキャリアと組み合わせて使用することができる。
図６Ａは、ロール・ツー・ロール製造工程におけるチップの移送およびはんだ付けのための装置の実施形態を示している。示された実施形態において、基板ハンドラ４は、可撓性であり得るフォイル基板３を操作するためのロールを含む。別のまたはさらなる実施形態において、チップキャリア８および／またはマスキングデバイス７はまた、可撓性フォイルに含まれている。別のまたはさらなる実施形態において、チップキャリア８および／またはマスキングデバイス７は、基板３と同期して動くように構成されている。一つの実施形態において、フラッシュランプ５は、おそらく異なる大きさまたは他の加熱特性を有する複数のチップを移送し、はんだ付けするために単一のパルス６を送達するように構成されている。
この実施形態において、装置は、位置合わせデバイス１２（例えば、カメラまたは他のセンサ）およびコントローラ１５を含む。別のまたはさらなる実施形態において、装置は、位置合わせデバイス１２、基板ハンドラ４および／または基板ハンドラ４を制御するように構成されたコントローラ１５を含む。例えば、コントローラ１５は、基板３上の目標位置に対してチップキャリア８に取り付けられたチップを位置合わせするようにプログラムされている。あるいは、または加えて、コントローラ１５は、別々のチップ１ａ、１ｂの位置とともに、光パルス６の別々のエリア６ａ、６ｂの別々の光強度を位置合わせするようにプログラムされている。
図６Ｂは、ロール・ツー・ロール製造工程におけるチップのはんだ付けのための装置の別の実施形態を示している。この実施形態において、可変調整されたマスキングデバイス７が固定位置、例えば適切なキャリアハンドラ（図示せず）によって保持されたチップキャリア８より上で使用される。
一つの実施形態において、装置は、チップ１ａ、１ｂのそれぞれの大きさに応じて光強度Ｉａ、Ｉｂを可変に調整するように構成されたコントローラ１５を含む。一つの実施形態において、コントローラ１５は、チップ位置決めデバイスからチップ１ａ、１ｂの位置を決定し、およびマスキングデバイス７および／または基板ハンドラ４を制御するように構成されている。例えば、コントローラ１５は、光パルス６の別々のエリア６ａ、６ｂの強度を、別々のチップ１ａ、１ｂの位置と位置合わせさせるようにプログラムされている。例えば、コントローラ１５は、チップ１ａ、１ｂのそれぞれの大きさに応じてマスキングデバイス７のフィルタ領域の透過係数を制御するようにプログラムされている。
一つの実施形態において、コントローラ１５は、照射領域当たりに比較的高い熱容量を有しているチップ１ｂ、例えば比較的厚いチップを対象とする光パルス６の部分６ｂに対して比較的高い光強度を設定するようにプログラムされている。別のまたはさらなる実施形態において、コントローラ１５は、照射領域当たりに比較的低い熱容量を有するチップ１ａ、例えば比較的薄いチップを対象とする光パルス６の部分６ａに対して比較的低い光強度を設定するようにプログラムされている。一つの実施形態において、コントローラ１５は、比較的より大きな大きさのチップ１ｂを対象とする光パルス６の部分６ｂに対して比較的より高い透過係数Ｔｂを設定し、比較的より小さな大きさのチップ１ａを対象としている光パルス６の部分６ａに対して比較的低い透過係数Ｔａを設定するようにプログラムされている。
一つの実施形態において、装置は、基板３上のトラック１３の位置を検出するように構成されたセンサ１２（例えば、カメラ）を含む。センサ１２は、チップの位置および／または光の強度を位置合わせするように使用され得るコントローラ１５にフィードバックを提供し得る。一つの実施形態において、基板ハンドラ４は、光６ａ、６ｂがチップ１ａ、１ｂに適用されている間に、基板３の動きを減速または停止するように構成されている。
一つの実施形態において、装置は、チップ１ａ、１ｂが基板３上にそれらの間にはんだ材料２を有して置かれる前に、基板３および／またはチップ１ａ、１ｂにはんだ材料２を塗布するはんだ供給ユニット９を含む。例えば、はんだ供給ユニット９は、ブレードコーティングデバイスおよび／またはステンシルデバイスを含む。
一つの実施形態において、装置は、はんだ材料２が塗布される前に、導電性トラックを基板３に塗布、例えばプリントするように構成されたトラック塗布ユニット１０を含み、使用中、チップ１ａ、１ｂはトラックに電気的に接続されている。
明瞭化および簡潔な説明のために、特徴部は、同じまたは別個の実施形態の一部としてここでは説明されているが、本発明の範囲は、説明された特徴部のすべてまたはいくらかの組み合わせを有する実施形態を含み得る。例えば、図６Ａおよび図６Ｂを参照して説明したデバイスは、ロール・ツー・ロール処理以外の他の実施形態でも使用できることは明らかである。例えば、コントローラ１５は、固定された基板上でチップの位置合わせを制御するようにも使用することができる。また、ここで説明された他のデバイス１０、９、１２は、単独で、または任意に組み合わせて、ここで説明されたコントローラ１５の別個のまたは共同の制御の下、他の実施形態において適用することができる。コントローラは、実施形態のいずれかを参照してここで説明された方法に従って、操作上のステップを実行することを可能にするソフトウェアでプログラムされてもよい。
また、他の組み合わせが、類似の機能および結果を達成するために、本開示の利益を有していることは、当業者にとって容易に明らかとなるであろう。例えば、電子的構成要素および機械的構成要素が結合され、または１つ以上の代替の構成要素に分割されてもよい。議論されおよび示されたような実施形態の様々な要素は、チップの高速かつ信頼性の高いはんだ付けおよび／またはチップの非接触の移送などの特定の利点を提供する。当然のことながら、上記の実施形態または工程のいずれか１つが、設計および利点を見出しおよび一致させることにおいて、さらなる改善を提供するように、１つ以上の他の実施形態または工程と組み合わせてもよい。この開示は、ロール・ツー・ロール処理に特に有利であり、一般に、チップがはんだ付けされるあらゆる用途に適用できることが理解される。
最後に、上記の議論は、本システムおよび／または方法の単なる例示であることを意図しており、添付の特許請求の範囲を任意の特定の実施形態または実施形態の群に限定するものとして解釈されるべきではない。従って、明細書および図面は、例示的方法で考慮されるべきであり、添付の特許請求の範囲の範囲を限定することを意図していない。添付の特許請求の範囲を解釈する際、特に明記しない限り、「含む（ｃｏｍｐｒｉｓｉｎｇ）」という単語は、所与の請求項に列挙されたもの以外の要素または作用の存在を排除するものではなく、要素に先行する単語「ａ」または「ａｎ」は、そのような複数の要素の存在を排除するものではなく、特許請求の範囲におけるいかなる参照符号はその範囲を限定するものではなく、いくつかの「手段」は、同じまたは異なる項目または実装された構造または機能によって表されてもよく、開示されたデバイスまたはその一部のいずれかは一緒に組み合わせることができ、またはさらなる一部に分離することができる。特定の手段が相互に異なる請求項で列挙されているという単なる事実は、これらの手段の組み合わせが活用することができないことを示すものではない。特に、特許請求の範囲の全ての有効な組み合わせは、本質的に開示されていると考慮される。
１ａ チップ
１ｂ チップ
２ はんだ材料
３ 基板
３ｔ 目標位置
４ 基板ハンドラ
５ フラッシュランプ
６ 光パルス
６ａ 透過光
６ｂ 透過光
７ マスキングデバイス
７ａ、７ｂ、７ｃ マスクパターン
７ｐ 異なる透過係数を有する画素
８ チップキャリア
８ａ 接着剤
９ はんだ供給ユニット
１０ トラック塗布ユニット
１２ 位置合わせデバイス
１３ トラック
１５ コントローラ
１８ キャリアハンドラ

Claims (15)

  1. チップ（１ａ）を基板（３）にはんだ付けするための方法であって、
    − フラッシュランプ（５）と前記基板（３）との間にチップキャリア（８）を設けるステップであって、前記チップ（１ａ）は前記チップキャリア（８）の前記基板（３）に面する側上で前記チップキャリア（８）に取り付けられ、はんだ材料（２）が前記チップ（１ａ）と前記基板（３）との間に配置されている、設けるステップ、および
    − 前記チップ（１ａ）を加熱するために前記フラッシュランプ（５）で光パルス（６）を発生させるステップであって、前記チップ（１ａ）の加熱は、前記チップ（１ａ）が前記チップキャリア（８）から取り外されて前記基板（３）に向かって非接触的に移送されることを引き起こし、前記はんだ材料（２）は前記チップ（１ａ）を前記基板（３）に取り付けるために、前記光パルスによって加熱されたチップ（１ａ）と接触することによって少なくとも部分的に溶融される、発生させるステップ、
    を含む方法。
  2. 前記光パルス（６）の透過光（６ａ）は、前記チップ（１ａ）が前記チップキャリア（８）と前記基板（３）との間の距離（Ｚ）にわたり非接触的に推移する間に、前記チップ（１ａ）を照射し続ける、請求項１に記載の方法。
  3. 前記チップ（１ａ）に作用する光（６ａ）の強度（Ｉａ）は、前記フラッシュランプ（５）または前記フラッシュランプ（５）と前記チップキャリア（８）との間のマスキングデバイス（７）の制御により、時間に応じて変調され、光強度（Ｉａ）は、前記変調により、前記チップキャリア（８）と前記基板（３）との間での前記チップ（１ａ）の推移の時間の間よりも、前記チップが前記チップキャリア（８）から取り外される瞬間でより高くなる、請求項２に記載の方法。
  4. 前記光パルス（６）の前記透過光（６ａ）は、前記チップ（１ａ）が前記基板（３）上に位置付けられる間に前記チップ（１ａ）を照射し続け、前記光強度（Ｉａ）は、推移の後で前記チップが前記基板（３）上の前記はんだ材料（２）と接触するときに増加される、請求項３に記載の方法。
  5. 前記チップキャリア（８）は、前記光パルス（６）に対して透明であるキャリア基板を含み、前記チップ（１ａ）は、前記チップキャリア（８）を通って透過される前記光パルス（６）によって加熱される、請求項１から４のいずれか一項に記載の方法。
  6. 前記光パルス（６）の光（６ａ）は、前記チップキャリア（８）と前記チップ（１ａ）との間の接着剤（８ａ）の分解を引き起こし、それによって、前記チップ（１ａ）を前記チップキャリア（８）から取り外す、請求項１から５のいずれか一項に記載の方法。
  7. 前記チップ（１ａ）は、前記基板（３）からある距離（Ｚ）で前記チップキャリア（８）に取り付けられており、前記距離（Ｚ）は、５０から５００マイクロメートルである、請求項１から６のいずれか一項に記載の方法。
  8. マスキングパターン（７ａ、７ｃ）を含むマスキングデバイス（７）が、前記フラッシュランプ（５）と前記チップ（１ａ）との間に配置され、前記マスキングパターン（７ａ、７ｃ）は、前記光パルス（６）の光（６ａ）を前記チップ（１ａ）に選択的に通過させるように構成されている、請求項１から７のいずれか一項に記載の方法。
  9. 複数のチップ（１ａ、１ｂ）が前記チップキャリア（８）から前記基板（３）へ同時に移送され、前記基板（３）にはんだ付けされる、請求項１から８のいずれか一項に記載の方法。
  10. １つ以上のチップの移送およびはんだ付けは、単一の光パルス（６）によって達成される、請求項１から９のいずれか一項に記載の方法。
  11. − 異なる加熱特性（Ｃ１、Ｃ２）を有する２つ以上の異なるチップ（１ａ、１ｂ）が前記チップキャリア（８）に取り付けられており、
    − マスキングデバイス（７）が前記フラッシュランプ（５）と前記チップ（１ａ、１ｂ）との間に配置され、前記光パルス（６）の別々のエリア（６ａ、６ｂ）における別々の光強度（Ｉａ、Ｉｂ）が前記マスキングデバイス（７）を通過することを引き起こし、それにより、少なくとも部分的に前記異なる加熱特性（Ｃ１、Ｃ２）を補償するために、別々の光強度（Ｉａ、Ｉｂ）で前記チップ（１ａ、１ｂ）を加熱し、前記光パルス（６）による加熱の結果としておこる前記チップ間の温度の差異を低減させている、請求項１から１０のいずれか一項に記載の方法。
  12. 前記基板（３）は、ロール・ツー・ロール工程において可撓性フォイルを含む、請求項１から１１のいずれか一項に記載の方法。
  13. チップ（１ａ）を基板（３）にはんだ付けするための装置であって、
    − 前記基板（３）の位置を決定するように構成された基板ハンドラ（４）と、
    − チップキャリア（８）の前記基板（３）に面する側上に取り付けられた前記チップ（１ａ）を有する前記チップキャリア（８）の位置を決定するように構成されたキャリアハンドラ（１８）と、
    − 前記チップキャリア（８）に取り付けられた前記チップ（１ａ）を、前記基板（３）上の前記チップ（１ａ）の目標位置（３ｔ）に対して位置合わせするように構成された位置合わせデバイス（１２）と、
    − 前記チップ（１ａ）を加熱するために光パルス（６）を発生させるように構成されたフラッシュランプ（５）と、を含み、
    前記チップ（１ａ）の加熱は、前記チップ（１ａ）が前記基板（３）に向かって前記チップキャリア（８）から取り外されることを引き起こし、前記チップ（１ａ）と前記基板（３）との間のはんだ材料（２）は、前記チップ（１ａ）を前記基板（３）に取り付けるために、前記光パルスによって加熱されたチップ（１ａ）と接触することにより少なくとも部分的に溶融され、
    − 前記フラッシュランプ（５）および／または前記フラッシュランプとチップキャリア（８）との間の任意のマスキングデバイス（７）の制御により、時間に応じて前記チップ（１ａ）に作用する光（６ａ）の強度（Ｉａ）を変調するように構成されたコントローラを含み、
    前記コントローラは、前記チップ（１ａ）が前記チップキャリア（８）と前記基板（３）との間の距離（Ｚ）にわたって非接触的に推移する間に、前記光パルス（６）が前記チップ（１ａ）を照射し続けることを引き起こすように構成されている、装置。
  14. 光強度（Ｉａ）は、前記変調により、前記チップキャリア（８）と前記基板（３）との間での前記チップ（１ａ）の推移の時間の間よりも、前記チップが前記チップキャリア（８）から取り外される瞬間でより高くなる、請求項１３に記載の装置。
  15. 使用中に前記フラッシュランプ（５）と前記チップキャリア（８）との間に配置されるマスキングデバイス（７）であって、異なる加熱特性（Ｃ１、Ｃ２）を有する、前記チップキャリア（８）上の複数のチップ（１ａ、１ｂ）を、別々の光強度（Ｉａ、Ｉｂ）で加熱するために、前記マスキングデバイス（７）を通過する前記光パルス（６）の別々のエリア（６ａ、６ｂ）において別々の光強度（Ｉａ、Ｉｂ）を引き起こすように構成されたマスキングデバイス（７）を含む、請求項１３または１４に記載の装置。
JP2017556644A 2015-04-28 2016-04-26 フラッシュランプを使用してチップを非接触移送およびはんだ付けするための装置および方法 Active JP6853186B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15165474.6 2015-04-28
EP15165474 2015-04-28
PCT/NL2016/050296 WO2016175654A2 (en) 2015-04-28 2016-04-26 Transfer and soldering of chips

Publications (2)

Publication Number Publication Date
JP2018519654A JP2018519654A (ja) 2018-07-19
JP6853186B2 true JP6853186B2 (ja) 2021-03-31

Family

ID=53016518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017556644A Active JP6853186B2 (ja) 2015-04-28 2016-04-26 フラッシュランプを使用してチップを非接触移送およびはんだ付けするための装置および方法

Country Status (6)

Country Link
US (1) US10304709B2 (ja)
EP (1) EP3289605A2 (ja)
JP (1) JP6853186B2 (ja)
KR (1) KR102482399B1 (ja)
CN (1) CN107683522B (ja)
WO (1) WO2016175654A2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3276655A1 (en) * 2016-07-26 2018-01-31 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Method and system for bonding a chip to a substrate
KR102278504B1 (ko) * 2017-01-26 2021-07-15 그로스, 린더 킬리안 복합 컴포넌트의 상이한 재료 층들을 분리시키기 위한 방법 및 디바이스
TW201947737A (zh) 2018-05-14 2019-12-16 晶元光電股份有限公司 一種發光裝置及其製造方法
TWI690980B (zh) * 2018-12-07 2020-04-11 台灣愛司帝科技股份有限公司 晶片移轉方法及晶片移轉設備
TWI693119B (zh) * 2019-03-06 2020-05-11 台灣愛司帝科技股份有限公司 應用於固接led的雷射加熱裝置
TWI774936B (zh) * 2019-03-08 2022-08-21 台灣愛司帝科技股份有限公司 承載結構及承載設備
CN112151398B (zh) * 2019-06-26 2023-12-15 上海微电子装备（集团）股份有限公司 一种芯片封装方法
KR102369108B1 (ko) * 2020-04-22 2022-03-02 주식회사 아큐레이저 기판에 배치된 디바이스 모듈 처리 장치
US11646293B2 (en) * 2020-07-22 2023-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method
DE102022102364A1 (de) * 2022-02-01 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Vorrichtung zum transferieren und verfahren
US20230248272A1 (en) * 2022-02-04 2023-08-10 Abbott Diabetes Care Inc. Systems, devices, and methods for an analyte sensor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003010825A1 (en) 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
US6582875B1 (en) * 2002-01-23 2003-06-24 Eastman Kodak Company Using a multichannel linear laser light beam in making OLED devices by thermal transfer
EP1512317B1 (en) * 2002-05-24 2010-07-14 Koninklijke Philips Electronics N.V. Method suitable for transferring a component supported by a carrier to a desired position on a substrate, and a device designed for this
US7423286B2 (en) * 2003-09-05 2008-09-09 Si2 Technologies, Inc. Laser transfer article and method of making
US7187066B2 (en) * 2004-09-22 2007-03-06 Intel Corporation Radiant energy heating for die attach
KR101250186B1 (ko) * 2005-04-08 2013-04-05 파크 테크-파카징 테크놀로지이스 게엠베하 콘택트 기판에 칩을 트랜스퍼하는 방법 및 디바이스
JP2011216503A (ja) * 2008-08-11 2011-10-27 Yamaha Motor Co Ltd はんだ付け方法、実装基板の生産方法、およびはんだ付け装置
JP2010045287A (ja) * 2008-08-18 2010-02-25 Sony Corp 素子の移載方法
US7879691B2 (en) 2008-09-24 2011-02-01 Eastman Kodak Company Low cost die placement
JP5444798B2 (ja) 2009-04-10 2014-03-19 ソニー株式会社 素子の移載方法
JP6032637B2 (ja) * 2012-07-05 2016-11-30 パナソニックＩｐマネジメント株式会社 部品実装基板の製造システム及び製造方法
EP2747129A1 (en) * 2012-12-18 2014-06-25 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Curing a heat-curable material in an embedded curing zone

Also Published As

Publication number Publication date
CN107683522B (zh) 2021-10-15
JP2018519654A (ja) 2018-07-19
US20180130683A1 (en) 2018-05-10
CN107683522A (zh) 2018-02-09
US10304709B2 (en) 2019-05-28
WO2016175654A3 (en) 2017-01-05
KR102482399B1 (ko) 2022-12-28
EP3289605A2 (en) 2018-03-07
WO2016175654A2 (en) 2016-11-03
KR20180002732A (ko) 2018-01-08

Similar Documents

Publication Publication Date Title
JP6853186B2 (ja) フラッシュランプを使用してチップを非接触移送およびはんだ付けするための装置および方法
JP6726215B2 (ja) フラッシュランプおよびマスクを使用して複数のチップをはんだ付けするための装置および方法
EP3491665B1 (en) Method for bonding a chip to a substrate
TWI726600B (zh) 多光束雷射剝離裝置
JP4575526B2 (ja) 表面実装部品が実装されたプリント配線板の製造方法
TWI664042B (zh) 雷射焊接修復製程、雷射焊接製程和雷射焊接系統
JP4974382B2 (ja) リフロー半田付け方法及びその装置
JPS60234768A (ja) レ−ザ−半田付装置
KR102668012B1 (ko) 고해상도 솔더링
JP2007073661A (ja) レーザはんだ付け方法及びレーザはんだ付け装置
JP7118463B2 (ja) 熱的に脆弱な基板上ではんだペーストを硬化させるための方法
JPH02114696A (ja) リフロー半田付け方法及びその装置
EP0891835B1 (en) Method for attaching electronic components to substrates
KR101917859B1 (ko) 공공의 발생을 방지하기 위한 리플로우 솔더링 방법
JPH0230372A (ja) リフロー装置
JP2004223578A (ja) リフロー半田付け装置
KR20200145187A (ko) 레이저 디본딩 장치의 레이저모듈
JP3589013B2 (ja) ハンダリフロー方法及びハンダリフロー装置
JPH06132649A (ja) 光ビームによるリード線のはんだ付け方法
JP2003060338A (ja) 半導体部品実装装置およびその半導体部品実装方法
JPH0481268A (ja) 光ビームはんだ付け装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210311

R150 Certificate of patent or registration of utility model

Ref document number: 6853186

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250