JP6849373B2 - Bi-directional isolated DC / DC converter - Google Patents
Bi-directional isolated DC / DC converter Download PDFInfo
- Publication number
- JP6849373B2 JP6849373B2 JP2016196936A JP2016196936A JP6849373B2 JP 6849373 B2 JP6849373 B2 JP 6849373B2 JP 2016196936 A JP2016196936 A JP 2016196936A JP 2016196936 A JP2016196936 A JP 2016196936A JP 6849373 B2 JP6849373 B2 JP 6849373B2
- Authority
- JP
- Japan
- Prior art keywords
- leg
- switch element
- bridge circuit
- turn
- full bridge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002457 bidirectional effect Effects 0.000 claims description 30
- 230000002441 reversible effect Effects 0.000 claims description 19
- 238000004804 winding Methods 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 10
- 230000010363 phase shift Effects 0.000 claims description 9
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 230000003111 delayed effect Effects 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 description 15
- 238000009413 insulation Methods 0.000 description 14
- 230000003071 parasitic effect Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000006378 damage Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007562 laser obscuration time method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、１次側から２次側に電力を供給する順方向動作と、２次側から１次側に電力を供給する逆方向動作とを行う双方向絶縁型ＤＣ／ＤＣコンバータに関する。 The present invention relates to a bidirectional isolated DC / DC converter that performs a forward operation of supplying power from the primary side to the secondary side and a reverse operation of supplying power from the secondary side to the primary side.
近年、太陽光発電システム、家庭用蓄電システム、およびバッテリーを搭載した電動車等の分野において、双方向に動作可能な様々なタイプのＤＣ／ＤＣコンバータが使用されている。特に、位相シフト制御が行われる双方向絶縁型ＤＣ／ＤＣコンバータは、効率が良く、しかも幅広い電圧に対応できるため、好んで使用されている。 In recent years, various types of DC / DC converters capable of bidirectional operation have been used in fields such as photovoltaic power generation systems, household power storage systems, and electric vehicles equipped with batteries. In particular, a bidirectional isolated DC / DC converter in which phase shift control is performed is preferably used because it is efficient and can handle a wide range of voltages.
特許文献１には、電圧型のフルブリッジ回路からなる１次側回路と、電流型の同期整流回路からなる２次側回路とを備えた双方向絶縁型ＤＣ／ＤＣコンバータが記載されている。この従来の双方向絶縁型ＤＣ／ＤＣコンバータは、１次側から２次側への電力変換（以下、「順方向動作」という）において、１次側回路のスイッチングが低損失なゼロ電圧スイッチング（Zero Voltage Switching，ＺＶＳ）となるように、１次側回路が位相シフト制御される。一方、この双方向絶縁型ＤＣ／ＤＣコンバータは、２次側から１次側への電力変換（以下、「逆方向動作」という）において、１次側回路のスイッチングが効率の低下を招くハードスイッチングとなる。
特許文献２等に見られるように、２次側回路をフルブリッジ回路で構成することも従来からよく行われている。
As seen in
上記したような従来の双方向絶縁型ＤＣ／ＤＣコンバータは、２次側フルブリッジ回路の同じレグの上下アームを構成する２つのスイッチ素子の両方がオン状態になる時間帯、および当該２つのスイッチ素子の両方がオフ状態になる時間帯が生じ得る。順方向動作時に出力電圧が目標電圧よりも高くなって双方向絶縁型ＤＣ／ＤＣコンバータの動作が逆方向動作に切り替わった後に、同じレグの上下アームを構成する２つのスイッチ素子の両方がオン状態になると、２次側回路に設けられたチョークコイルに蓄えられていたエネルギーに起因する大電流によって当該スイッチ素子が破損するおそれがある。また、逆方向動作時に、同じレグの上下アームを構成する２つのスイッチ素子の両方がオフ状態になってチョークコイルの電流経路が遮断されると、これにより生じるサージ電圧によって、やはり当該スイッチが破損するおそれがある。 In the conventional bidirectional isolated DC / DC converter as described above, the time zone in which both of the two switch elements constituting the upper and lower arms of the same leg of the secondary side full bridge circuit are turned on, and the two switches are turned on. There may be times when both elements are off. After the output voltage becomes higher than the target voltage during forward operation and the operation of the bidirectional isolated DC / DC converter is switched to reverse operation, both of the two switch elements that make up the upper and lower arms of the same leg are on. In this case, the switch element may be damaged by a large current caused by the energy stored in the choke coil provided in the secondary circuit. Also, during reverse operation, if both of the two switch elements that make up the upper and lower arms of the same leg are turned off and the current path of the choke coil is cut off, the surge voltage generated by this will also damage the switch. There is a risk of
本発明は上記事情に鑑みてなされたものであって、その課題とするところは、２次側フルブリッジ回路を構成するスイッチ素子の、大電流またはサージ電圧による破損を防ぐことができる双方向絶縁型ＤＣ／ＤＣコンバータを提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is bidirectional insulation capable of preventing damage to a switch element constituting a secondary side full bridge circuit due to a large current or a surge voltage. The purpose is to provide a type DC / DC converter.
上記課題を解決するために、本発明に係る双方向絶縁型ＤＣ／ＤＣコンバータは、１次側から２次側に電力を供給する順方向動作と、２次側から１次側に電力を供給する逆方向動作とを行う双方向絶縁型ＤＣ／ＤＣコンバータであって、
１次巻線および２次巻線を有する絶縁トランスと、１次巻線に接続された１次側フルブリッジ回路と、２次巻線に接続された２次側フルブリッジ回路と、２次側フルブリッジ回路と２次側の入出力端との間に設けられたＬＣ回路と、１次側フルブリッジ回路および２次側フルブリッジ回路を制御する制御部とを備え、
１次側フルブリッジ回路は、第１レグおよび第２レグを有し、２次側フルブリッジ回路は、第３レグおよび第４レグを有し、
制御部は、順方向動作および逆方向動作の両方において、１次側フルブリッジ回路に対して位相シフト制御を行うとともに、２次側フルブリッジ回路に対して同期整流制御を行い、
位相シフト制御において、制御部は、（１）第１レグの上アームを構成するスイッチ素子のターンオンを当該レグの下アームを構成するスイッチ素子のターンオフよりも遅らせ、（２）第２レグの上アームを構成するスイッチ素子のターンオンを当該レグの下アームを構成するスイッチ素子のターンオフよりも遅らせ、（３）第１レグの下アームを構成するスイッチ素子のターンオンを当該レグの上アームを構成するスイッチ素子のターンオフよりも遅らせ、（４）第２レグの下アームを構成するスイッチ素子のターンオンを当該レグの上アームを構成するスイッチ素子のターンオフよりも遅らせ、
同期整流制御において、制御部は、（５）第１レグおよび第２レグから予め選ばれた基準レグの上アームを構成するスイッチ素子のターンオンに同期して、第３レグの上アームおよび第４レグの下アームを構成するスイッチ素子をターンオフさせるとともに、同時に第３レグの下アームおよび第４レグの上アームを構成するスイッチ素子をターンオンさせ、（６）基準レグの下アームを構成するスイッチ素子のターンオンに同期して、第３レグの上アームおよび第４レグの下アームを構成するスイッチ素子をターンオンさせるとともに、同時に第３レグの下アームおよび第４レグの上アームを構成するスイッチ素子をターンオフさせることを特徴とする。
In order to solve the above problems, the bidirectionally insulated DC / DC converter according to the present invention operates in the forward direction to supply power from the primary side to the secondary side and supplies power from the secondary side to the primary side. A bidirectional isolated DC / DC converter that operates in the opposite direction.
An insulated transformer with a primary winding and a secondary winding, a primary side full bridge circuit connected to the primary winding, a secondary side full bridge circuit connected to the secondary winding, and a secondary side. It is provided with an LC circuit provided between the full bridge circuit and the input / output end on the secondary side, and a control unit for controlling the primary side full bridge circuit and the secondary side full bridge circuit.
The primary side full bridge circuit has a first leg and a second leg, and the secondary side full bridge circuit has a third leg and a fourth leg.
The control unit performs phase shift control on the primary side full bridge circuit and synchronous rectification control on the secondary side full bridge circuit in both forward and reverse operation.
In the phase shift control, the control unit delays (1) the turn-on of the switch element constituting the upper arm of the first leg from the turn-off of the switch element constituting the lower arm of the leg, and (2) above the second leg. The turn-on of the switch element constituting the arm is delayed from the turn-off of the switch element constituting the lower arm of the leg, and (3) the turn-on of the switch element constituting the lower arm of the first leg constitutes the upper arm of the leg. Delay the turn-off of the switch element, and (4) delay the turn-on of the switch element constituting the lower arm of the second leg from the turn-off of the switch element constituting the upper arm of the leg.
In synchronous rectification control, the control unit (5) synchronizes with the turn-on of the switch element constituting the upper arm of the reference leg selected in advance from the first leg and the second leg, and synchronizes with the turn-on of the upper arm and the fourth leg of the third leg. The switch element that constitutes the lower arm of the leg is turned off, and at the same time, the switch element that constitutes the lower arm of the third leg and the upper arm of the fourth leg is turned on, and (6) the switch element that constitutes the lower arm of the reference leg. In synchronization with the turn-on of, the switch elements constituting the upper arm of the third leg and the lower arm of the fourth leg are turned on, and at the same time, the switch elements constituting the lower arm of the third leg and the upper arm of the fourth leg are turned on. It is characterized by turning off.
この構成では、基準レグ（例えば、第２レグ）の上アームを構成するスイッチ素子がターンオンするときに、第３レグの上アームを構成するスイッチ素子のターンオフと当該レグの下アームを構成するスイッチ素子のターンオンとが同時に起こり、さらに、第４レグの上アームを構成するスイッチ素子のターンオンと当該レグの下アームを構成するスイッチ素子のターンオフとが同時に起こる。また、この構成では、基準レグの下アームを構成するスイッチ素子がターンオンするときに、第３レグの上アームを構成するスイッチ素子のターンオンと当該レグの下アームを構成するスイッチ素子のターンオフとが同時に起こり、さらに、第４レグの上アームを構成するスイッチ素子のターンオフと当該レグの下アームを構成するスイッチ素子のターンオンとが同時に起こる。したがって、この構成によれば、同じレグの上下アームを構成する２つのスイッチ素子の両方がオン状態またはオフ状態になる時間帯が生じることによる当該スイッチ素子の破損を防ぐことができる。 In this configuration, when the switch element constituting the upper arm of the reference leg (for example, the second leg) is turned on, the switch element constituting the upper arm of the third leg is turned off and the switch constituting the lower arm of the leg is turned on. The turn-on of the element occurs at the same time, and the turn-on of the switch element constituting the upper arm of the fourth leg and the turn-off of the switch element constituting the lower arm of the leg occur at the same time. Further, in this configuration, when the switch element constituting the lower arm of the reference leg is turned on, the turn-on of the switch element constituting the upper arm of the third leg and the turn-off of the switch element constituting the lower arm of the leg are performed. It occurs at the same time, and further, the turn-off of the switch element constituting the upper arm of the fourth leg and the turn-on of the switch element constituting the lower arm of the leg occur at the same time. Therefore, according to this configuration, it is possible to prevent damage to the switch element due to a time zone in which both of the two switch elements constituting the upper and lower arms of the same leg are in the on state or the off state.
上記双方向絶縁型ＤＣ／ＤＣコンバータは、２次側フルブリッジ回路に対して並列に設けられたダイオードブリッジ回路をさらに備えていることが好ましい。 It is preferable that the bidirectionally isolated DC / DC converter further includes a diode bridge circuit provided in parallel with the secondary side full bridge circuit.
この構成では、２次側フルブリッジ回路を構成する各スイッチ素子に内蔵されたダイオードではなく、ダイオードブリッジ回路を構成する外付けのダイオードに電流が流れる。また、通常、外付けのダイオードは、スイッチ素子に内蔵されたダイオードよりも低損失である。したがって、この構成によれば、２次側における損失を低減することができる。 In this configuration, the current flows through an external diode that constitutes the diode bridge circuit, instead of the diode built in each switch element that constitutes the secondary side full bridge circuit. Also, external diodes usually have lower losses than diodes built into switch elements. Therefore, according to this configuration, the loss on the secondary side can be reduced.
本発明によれば、２次側フルブリッジ回路を構成するスイッチ素子の、大電流またはサージ電圧による破損を防ぐことができる双方向絶縁型ＤＣ／ＤＣコンバータを提供することができる。 According to the present invention, it is possible to provide a bidirectional isolated DC / DC converter capable of preventing damage to a switch element constituting a secondary side full bridge circuit due to a large current or a surge voltage.
以下、添付図面を参照しつつ、本発明に係る双方向絶縁型ＤＣ／ＤＣコンバータの実施例について説明する。 Hereinafter, examples of the bidirectionally insulated DC / DC converter according to the present invention will be described with reference to the accompanying drawings.
［第１実施例］
図１に、本発明の第１実施例に係る双方向絶縁型ＤＣ／ＤＣコンバータ１０を示す。双方向絶縁型ＤＣ／ＤＣコンバータ１０は、１次巻線ＴＲ１および２次巻線ＴＲ２を有する絶縁トランスＴＲを備え、１次側（１次巻線ＴＲ１側）から２次側（２次巻線ＴＲ２側）に電力を供給する順方向動作と、２次側から１次側に電力を供給する逆方向動作とを行う。順方向動作により、１次側の入出力端Ｔ１、Ｔ１’から供給された電力が、２次側の入出力端Ｔ２、Ｔ２’に接続された負荷回路等に供給される。例えば、入出力端Ｔ２、Ｔ２’に蓄電池が接続されている場合、当該蓄電池は順方向動作により充電される。一方、逆方向動作により、２次側の入出力端Ｔ２、Ｔ２’から供給された電力が、１次側の入出力端Ｔ１、Ｔ１’に接続された負荷回路等に供給される。例えば、入出力端Ｔ１、Ｔ１’に直流電源が接続されている場合、入出力端Ｔ２、Ｔ２’から供給された電力は、逆方向動作により当該直流電源に回生される。
[First Example]
FIG. 1 shows a bidirectionally insulated DC /
双方向絶縁型ＤＣ／ＤＣコンバータ１０は、１次側フルブリッジ回路１１と、２次側フルブリッジ回路１２と、制御部１３と、上記絶縁トランスＴＲと、コイルＬ１と、コンデンサＣ９と、コイルＬ２およびコンデンサＣ１０からなるＬＣ回路とを備えている。
The bidirectional isolated DC /
１次側フルブリッジ回路１１は、第１スイッチ素子Ｑ１と、第２スイッチ素子Ｑ２と、第３スイッチ素子Ｑ３と、第４スイッチ素子Ｑ４とを含んでいる。第１スイッチ素子Ｑ１は第１レグの上アームを構成し、第２スイッチ素子Ｑ２は第１レグの下アームを構成する。第３スイッチ素子Ｑ３は第２レグの上アームを構成し、第４スイッチ素子Ｑ４は第２レグの下アームを構成する。第１スイッチ素子Ｑ１および第２スイッチ素子Ｑ２の接続点は、コイルＬ１を介して１次巻線ＴＲ１の一端に接続され、第３スイッチ素子Ｑ３および第４スイッチ素子Ｑ４の接続点は、１次巻線ＴＲ１の他端に接続されている。コイルＬ１は、絶縁トランスＴＲの漏れインダクタンスであってもよいし、これとは別のコイルであってもよい。また、コイルＬ１は、上記漏れインダクタンスと別のコイルとを合成したものであってもよい。
The primary side
第１〜第４スイッチ素子Ｑ１〜Ｑ４は、制御部１３の制御下でスイッチング（ターンオン／ターンオフ）する。第１〜第４スイッチ素子Ｑ１〜Ｑ４としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）等のパワー半導体素子を用いることができる。
The first to fourth switch elements Q1 to Q4 switch (turn on / turn off) under the control of the
第１〜第４スイッチ素子Ｑ１〜Ｑ４のそれぞれには、第１〜第４ダイオードＤ１〜Ｄ４が逆並列接続されている。本実施例では、第１〜第４ダイオードＤ１〜Ｄ４は、第１〜第４スイッチ素子Ｑ１〜Ｑ４のそれぞれに寄生する（内蔵された）寄生ダイオードである。 The first to fourth diodes D1 to D4 are connected in antiparallel to each of the first to fourth switch elements Q1 to Q4. In this embodiment, the first to fourth diodes D1 to D4 are parasitic diodes parasitizing (built-in) in each of the first to fourth switch elements Q1 to Q4.
第１〜第４スイッチ素子Ｑ１〜Ｑ４のそれぞれには、さらに、第１〜第４コンデンサＣ１〜Ｃ４が並列接続されている。第１〜第４コンデンサＣ１〜Ｃ４は、第１〜第４スイッチ素子Ｑ１〜Ｑ４のそれぞれに寄生する（内蔵された）寄生容量であってもよいし、外付けのコンデンサ素子であってもよい。 Further, first to fourth capacitors C1 to C4 are connected in parallel to each of the first to fourth switch elements Q1 to Q4. The first to fourth capacitors C1 to C4 may have parasitic capacitances (built-in) parasitic on each of the first to fourth switch elements Q1 to Q4, or may be an external capacitor element. ..
上アームを構成する第１スイッチ素子Ｑ１および第３スイッチ素子Ｑ３は、高電位側の入出力端Ｔ１に接続され、下アームを構成する第２スイッチ素子Ｑ２および第４スイッチ素子Ｑ４は、低電位側の入出力端Ｔ１’に接続されている。また、コンデンサＣ９は、入出力端Ｔ１，Ｔ１’の間に接続されている。 The first switch element Q1 and the third switch element Q3 constituting the upper arm are connected to the input / output end T1 on the high potential side, and the second switch element Q2 and the fourth switch element Q4 constituting the lower arm have a low potential. It is connected to the input / output end T1'on the side. Further, the capacitor C9 is connected between the input / output ends T1 and T1'.
２次側フルブリッジ回路１２は、第５スイッチ素子Ｑ５と、第６スイッチ素子Ｑ６と、第７スイッチ素子Ｑ７と、第８スイッチ素子Ｑ８とを含んでいる。第５スイッチ素子Ｑ５は第３レグの上アームを構成し、第６スイッチ素子Ｑ６は第３レグの下アームを構成する。第７スイッチ素子Ｑ７は第４レグの上アームを構成し、第８スイッチ素子Ｑ８は第４レグの下アームを構成する。第５スイッチ素子Ｑ５および第６スイッチ素子Ｑ６の接続点は、２次巻線ＴＲ２の一端に接続され、第７スイッチ素子Ｑ７および第８スイッチ素子Ｑ８の接続点は、２次巻線ＴＲ２の他端に接続されている。
The secondary side
第１〜第４スイッチ素子Ｑ１〜Ｑ４と同様、第５〜第８スイッチ素子Ｑ５〜Ｑ８は、制御部１３の制御下でスイッチングする。第５〜第８スイッチ素子Ｑ５〜Ｑ８としては、ＩＧＢＴ、ＭＯＳＦＥＴ等のパワー半導体素子を用いることができる。
Similar to the first to fourth switch elements Q1 to Q4, the fifth to eighth switch elements Q5 to Q8 switch under the control of the
第５〜第８スイッチ素子Ｑ５〜Ｑ８のそれぞれには、第５〜第８ダイオードＤ５〜Ｄ８が逆並列接続されている。本実施例では、第５〜第８ダイオードＤ５〜Ｄ８は、第５〜第８スイッチ素子Ｑ５〜Ｑ８のそれぞれに寄生する（内蔵された）寄生ダイオードである。 The fifth to eighth diodes D5 to D8 are connected in antiparallel to each of the fifth to eighth switch elements Q5 to Q8. In this embodiment, the 5th to 8th diodes D5 to D8 are parasitic diodes parasitizing (built-in) in each of the 5th to 8th switch elements Q5 to Q8.
第５〜第８スイッチ素子Ｑ５〜Ｑ８のそれぞれには、さらに、第５〜第８コンデンサＣ５〜Ｃ８が並列接続されている。第５〜第８コンデンサＣ５〜Ｃ８は、第５〜第８スイッチ素子Ｑ５〜Ｑ８のそれぞれに寄生する（内蔵された）寄生容量であってもよいし、外付けのコンデンサ素子であってもよい。 Further, the fifth to eighth capacitors C5 to C8 are connected in parallel to each of the fifth to eighth switch elements Q5 to Q8. The fifth to eighth capacitors C5 to C8 may have parasitic capacitances (built-in) parasitic on each of the fifth to eighth switch elements Q5 to Q8, or may be an external capacitor element. ..
コイルＬ２およびコンデンサＣ１０からなるＬＣ回路は、２次側フルブリッジ回路１２と２次側の入出力端Ｔ２、Ｔ２’との間に接続されている。より詳しくは、コンデンサＣ１０は、高電位側の入出力端Ｔ２に一端が接続され、低電位側の入出力端Ｔ２’並びに下アームを構成する第６スイッチ素子Ｑ６および第８スイッチ素子Ｑ８に他端が接続されている。また、コイルＬ２は、上アームを構成する第５スイッチ素子Ｑ５および第７スイッチ素子Ｑ７に一端が接続され、高電位側の入出力端Ｔ２に他端が接続されている。
The LC circuit including the coil L2 and the capacitor C10 is connected between the secondary side
制御部１３は、マイコンやＦＰＧＡ（Field-Programmable Gate Array）等の制御用ＩＣによって構成されている。制御部１３は、通常、２次側の入出力端Ｔ２、Ｔ２’の電圧等のフィードバック情報に基づき、１次側フルブリッジ回路１１に対して位相シフト制御を行うとともに、２次側フルブリッジ回路１２に対して同期整流制御を行う。
The
続いて、図２を参照しながら、位相シフト制御がなされた第１〜第４スイッチ素子Ｑ１〜Ｑ４の動作タイミングの一例について説明する。 Subsequently, an example of the operation timing of the first to fourth switch elements Q1 to Q4 in which the phase shift control is performed will be described with reference to FIG.
制御部１３は、第１スイッチ素子Ｑ１および第２スイッチ素子Ｑ２を逆位相でスイッチングさせる。ただし、制御部１３は、第２スイッチ素子Ｑ２のオフ時間が第１スイッチ素子Ｑ１のオン時間よりも若干長くなるように両者を制御することにより、第１スイッチ素子Ｑ１および第２スイッチ素子Ｑ２の両方がオフ状態になる期間（時刻ｔ０〜ｔ１、ｔ４〜ｔ５、ｔ８〜ｔ９参照）を設ける。このような期間をデッドタイムという。
The
同様に、制御部１３は、第３スイッチ素子Ｑ３および第４スイッチ素子Ｑ４を逆位相でスイッチングさせる。ただし、制御部１３は、第４スイッチ素子Ｑ４のオフ時間が第３スイッチ素子Ｑ３のオン時間よりも若干長くなるように両者を制御することにより、デッドタイム（時刻ｔ２〜ｔ３、ｔ６〜ｔ７参照）を設ける。
Similarly, the
また、制御部１３は、第１スイッチ素子Ｑ１および第２スイッチ素子Ｑ２の位相に対して、第３スイッチ素子Ｑ３および第４スイッチ素子Ｑ４の位相をシフトさせる。制御部１３は、フィードバック情報に基づいてシフト量ΔＴを決定する。より詳しくは、制御部１３は、２次側の入出力端Ｔ２、Ｔ２’の電圧が目標値よりも低いとシフト量ΔＴを大きくし、入出力端Ｔ２、Ｔ２’の電圧が目標値よりも高いとシフト量ΔＴを小さくする。これにより、制御部１３は、入出力端Ｔ２、Ｔ２’の電圧、すなわち負荷回路等に供給される電圧を目標値に近付ける。
Further, the
ただし、制御部１３は、シフト量ΔＴを予め定められた最小シフト量ΔＴｍｉｎよりも小さくすることはできない。シフト量ΔＴが最小シフト量ΔＴｍｉｎになっても入出力端Ｔ２、Ｔ２’の電圧が目標値よりも高い場合、双方向絶縁型ＤＣ／ＤＣコンバータ１０の動作は、順方向動作から逆方向動作に切り替わる。
However, the
次に、図２を参照しながら、同期整流制御がなされた第５〜第８スイッチ素子Ｑ５〜Ｑ８の動作タイミングの一例について説明する。なお、本例では、第１スイッチ素子Ｑ１および第２スイッチ素子Ｑ２からなる第１レグと第３スイッチ素子Ｑ３および第４スイッチ素子Ｑ４からなる第２レグとのうち、第２レグが基準レグとして予め選ばれているものとする。 Next, an example of the operation timing of the fifth to eighth switch elements Q5 to Q8 in which the synchronous rectification control is performed will be described with reference to FIG. In this example, of the first leg composed of the first switch element Q1 and the second switch element Q2 and the second leg composed of the third switch element Q3 and the fourth switch element Q4, the second leg is used as the reference leg. It shall be preselected.
同図に示すように、制御部１３は、基準レグである第２レグの上アームを構成する第３スイッチ素子Ｑ３のターンオン（時刻ｔ３）に同期して、第３レグの上アームを構成する第５スイッチ素子Ｑ５および第４レグの下アームを構成する第８スイッチ素子Ｑ８をターンオフさせるとともに、第３レグの下アームを構成する第６スイッチ素子Ｑ６および第４レグの上アームを構成する第７スイッチ素子Ｑ７をターンオンさせる。
As shown in the figure, the
また、制御部１３は、基準レグの下アームを構成する第４スイッチ素子Ｑ４のターンオン（時刻ｔ７）に同期して、第３レグの上アームを構成する第５スイッチ素子Ｑ５および第４レグの下アームを構成する第８スイッチ素子Ｑ８をターンオンさせるとともに、第３レグの下アームを構成する第６スイッチ素子Ｑ６および第４レグの上アームを構成する第７スイッチ素子Ｑ７をターンオフさせる。
Further, the
制御部１３は、例えば、第１スイッチ素子Ｑ１のための制御信号および第４スイッチ素子Ｑ４のための制御信号の和信号（ＯＲ信号）と、第３スイッチ素子Ｑ３のための制御信号の反転信号との積信号（ＡＮＤ信号）を、第５スイッチ素子Ｑ５および第８スイッチ素子Ｑ８のための制御信号とすることができる。また、制御部１３は、例えば、第２スイッチ素子Ｑ２のための制御信号および第３スイッチ素子Ｑ３のための制御信号の和信号（ＯＲ信号）と、第４スイッチ素子Ｑ４のための制御信号の反転信号との積信号（ＡＮＤ信号）を、第６スイッチ素子Ｑ６および第７スイッチ素子Ｑ７のための制御信号とすることができる。
The
このように、本実施例に係る双方向絶縁型ＤＣ／ＤＣコンバータ１０では、２次側フルブリッジ回路１２の各レグを構成する一方のスイッチ素子のターンオンと他方のスイッチ素子がターンオフとが必ず同時に起こる。このため、双方向絶縁型ＤＣ／ＤＣコンバータ１０によれば、同じレグの上下アームを構成する２つのスイッチ素子の両方がオン状態になること、および、同じレグの上下アームを構成する２つのスイッチ素子の両方がオフ状態になることに起因する当該スイッチ素子の破損を防ぐことができる。
As described above, in the bidirectionally insulated DC /
なお、現実には、同じレグの上下アームを構成する２つのスイッチ素子のターンオンとターンオフとを完全に同時に行うことは難しい。このことを考慮して、制御部１３は、第５〜第８スイッチ素子Ｑ５〜Ｑ８のターンオフのきっかけとなる制御信号の立ち下がりを１０ｎ秒程度遅延させることが好ましい。これにより、同じレグを構成する２つのスイッチ素子の両方がオフ状態になることを確実に防ぐことができる。なお、この場合は、当該２つのスイッチ素子の両方がオン状態になり得るが、これによる悪影響は、両方がオフ状態になることによる悪影響よりも軽微である。
In reality, it is difficult to turn on and off the two switch elements constituting the upper and lower arms of the same leg at exactly the same time. In consideration of this, it is preferable that the
制御信号の立ち下がりを遅延させるために、本実施例では、第５〜第８スイッチ素子Ｑ５〜Ｑ８のゲートと制御部１３とを繋ぐ制御信号線上に微小な抵抗とコンデンサとからなる１次遅れ回路を設けている。これにより、制御信号の立ち上がりを遅延させることなく、立ち下がりのみ遅延させることができる。
In order to delay the fall of the control signal, in this embodiment, a primary delay consisting of a minute resistor and a capacitor on the control signal line connecting the gate of the fifth to eighth switch elements Q5 to Q8 and the
図２に示すように、双方向絶縁型ＤＣ／ＤＣコンバータ１０は、制御部１３の制御下で１−１，１−２，２−１，・・・，４−１，４−２の８つの状態をとる。各状態における第１〜第８スイッチ素子Ｑ１〜Ｑ８の状態を下表に示す。
また、各状態における電流経路を図３〜図６に示す。これらの図に示されているように、１次側フルブリッジ回路１１を構成する第１〜第４スイッチ素子Ｑ１〜Ｑ４は、ターンオンおよびターンオフする前にドレーン−ソース間の電圧がゼロになる。すなわち、第１〜第４スイッチ素子Ｑ１〜Ｑ４のスイッチングは、低損失なＺＶＳである。
The current paths in each state are shown in FIGS. 3 to 6. As shown in these figures, the drain-source voltage of the first to fourth switch elements Q1 to Q4 constituting the primary side
続いて、双方向絶縁型ＤＣ／ＤＣコンバータ１０の逆方向動作について説明する。
Subsequently, the reverse operation of the bidirectionally insulated DC /
図７に、逆方向動作における第１〜第８スイッチ素子Ｑ１〜Ｑ８の動作タイミングの一例を示す。図７は、シフト量ΔＴが最小シフト量ΔＴｍｉｎになっている点において図２と異なっているが、その他の点においては図２と共通している。したがって、逆方向動作においても、双方向絶縁型ＤＣ／ＤＣコンバータ１０は、制御部１３の制御下で１−１，１−２，２−１，・・・，４−１，４−２の８つの状態をとる。
FIG. 7 shows an example of the operation timing of the first to eighth switch elements Q1 to Q8 in the reverse operation. FIG. 7 is different from FIG. 2 in that the shift amount ΔT is the minimum shift amount ΔTmin, but is common to FIG. 2 in other respects. Therefore, even in the reverse direction operation, the bidirectionally insulated DC /
各状態における電流経路を図８〜図１１に示す。 The current paths in each state are shown in FIGS. 8 to 11.
状態１−２（図８（Ｂ）参照）では、状態４−２（図１１（Ｂ）参照）においてコイルＬ２に蓄えられたエネルギーを、１次側に伝達し、１次側フルブリッジ回路１１内で蓄積する。この伝達は、絶縁トランスＴＲおよびコイルＬ１を介して行われる。このため、本実施例では、１次側フルブリッジ回路１１および２次側フルブリッジ回路１２を構成する第１〜第８スイッチ素子Ｑ１〜Ｑ８に破壊を引き起こす大電流が流れることはない。一方、コイルＬ２に蓄えられたエネルギーを２次側フルブリッジ回路１２内で構築した電流経路（第５スイッチ素子Ｑ５→第６スイッチ素子Ｑ６、または第７スイッチ素子Ｑ７→第８スイッチ素子Ｑ８）で短絡する従来の構成では、電流経路となったスイッチ素子が大電流によって破壊するおそれがある。
In the state 1-2 (see FIG. 8 (B)), the energy stored in the coil L2 in the state 4-2 (see FIG. 11 (B)) is transmitted to the primary side, and the primary side
また、本実施例では、状態４−２（蓄積状態）から状態１−２（伝達状態）への移行時に絶縁トランスＴＲに同じ方向で電流が流れ続けるため、サージは発生しない。一方、２次側フルブリッジ回路１２で蓄積を行う場合は、伝達状態への移行時および蓄積状態への移行時に、急に絶縁トランスＴＲに電流が流れだしたり、流れていた電流が急に途絶えたりするので、サージが発生するおそれがある。
Further, in this embodiment, since the current continues to flow in the isolation transformer TR in the same direction at the time of transition from the state 4-2 (accumulation state) to the state 1-2 (transmission state), no surge occurs. On the other hand, when the secondary side
状態１−２と同様に、状態３−２（図１０（Ｂ）参照）でも、状態２−２（図９（Ｂ）参照）においてコイルＬ２に蓄えられたエネルギーを、絶縁トランスＴＲおよびコイルＬ１を介して１次側に伝達し、１次側フルブリッジ回路１１内で蓄積する。
Similar to the state 1-2, in the state 3-2 (see FIG. 10B), the energy stored in the coil L2 in the state 2-2 (see FIG. 9B) is transferred to the isolation transformer TR and the coil L1. It is transmitted to the primary side via the above, and is accumulated in the primary side
［第２実施例］
図１２に、本発明の第２実施例に係る双方向絶縁型ＤＣ／ＤＣコンバータ２０を示す。双方向絶縁型ＤＣ／ＤＣコンバータ２０は、１次側フルブリッジ回路１１と、２次側フルブリッジ回路１２と、制御部１３と、絶縁トランスＴＲと、コイルＬ１と、コンデンサＣ９と、コイルＬ２およびコンデンサＣ１０からなるＬＣ回路とを備えている。これらは、第１実施例と同じ構成を有している。
[Second Example]
FIG. 12 shows a bidirectionally insulated DC /
双方向絶縁型ＤＣ／ＤＣコンバータ２０は、第９〜第１２ダイオードＤ９〜Ｄ１２からなるダイオードブリッジ回路２１をさらに備えている。ダイオードブリッジ回路２１は、２次側フルブリッジ回路１２に対して並列に設けられている。より詳しくは、第９ダイオードＤ９は第５ダイオードＤ５に並列に接続され、第１０ダイオードＤ１０は第６ダイオードＤ６に並列に接続され、第１１ダイオードＤ１１は第７ダイオードＤ７に並列に接続され、第１２ダイオードＤ１２は第８ダイオードＤ８に並列に接続されている。
The bidirectionally isolated DC /
上記の通り、第５〜第８ダイオードＤ５〜Ｄ８は、第５〜第８スイッチ素子Ｑ５〜Ｑ８の寄生ダイオードである。これに対し、第９〜第１２ダイオードＤ９〜Ｄ１２は、寄生ダイオードよりも小さなオン抵抗を有する外付けのダイオードである。また、第９〜第１２ダイオードＤ９〜Ｄ１２は、第５〜第８ダイオードＤ５〜Ｄ８に対して並列に接続されている。したがって、第１実施例において第５〜第８ダイオードＤ５〜Ｄ８を流れていた電流は、第５〜第８ダイオードＤ５〜Ｄ８ではなく第９〜第１２ダイオードＤ９〜Ｄ１２を流れることになる。 As described above, the 5th to 8th diodes D5 to D8 are parasitic diodes of the 5th to 8th switch elements Q5 to Q8. On the other hand, the 9th to 12th diodes D9 to D12 are external diodes having an on-resistance smaller than that of the parasitic diode. Further, the 9th to 12th diodes D9 to D12 are connected in parallel to the 5th to 8th diodes D5 to D8. Therefore, the current flowing through the 5th to 8th diodes D5 to D8 in the first embodiment flows through the 9th to 12th diodes D9 to D12 instead of the 5th to 8th diodes D5 to D8.
例えば、第１実施例の状態２−２（図４（Ｂ）参照）では、第５ダイオードＤ５および第８ダイオードＤ８に電流が流れるが、本実施例の状態２−２（図１３（Ａ）参照）では、第９ダイオードＤ９および第１２ダイオードＤ１２に電流が流れる。また、第１実施例の状態４−２（図６（Ｂ）参照）では、第６ダイオードＤ６および第７ダイオードＤ７に電流が流れるが、本実施例の状態４−２（図１３（Ｂ）参照）では、第１０ダイオードＤ１０および第１１ダイオードＤ１１に電流が流れる。 For example, in the state 2-2 of the first embodiment (see FIG. 4B), a current flows through the fifth diode D5 and the eighth diode D8, but in the state 2-2 of the present embodiment (see FIG. 13A). (See), a current flows through the ninth diode D9 and the twelfth diode D12. Further, in the state 4-2 of the first embodiment (see FIG. 6B), a current flows through the sixth diode D6 and the seventh diode D7, but in the state 4-2 of the present embodiment (see FIG. 13B). (See), a current flows through the 10th diode D10 and the 11th diode D11.
したがって、本実施例に係る双方向絶縁型ＤＣ／ＤＣコンバータ２０によれば、２次側のダイオードにおける損失を低減することができる。
Therefore, according to the bidirectional isolated DC /
以上、本発明に係る双方向絶縁型ＤＣ／ＤＣコンバータの実施例について説明してきたが、本発明の構成は実施例の構成に限定されるものではなく、種々の変形例が存在することは言うまでもない。 Although examples of the bidirectionally insulated DC / DC converter according to the present invention have been described above, the configuration of the present invention is not limited to the configuration of the examples, and it goes without saying that various modifications exist. No.
例えば、各実施例では、第５〜第８ダイオードＤ５〜Ｄ８は第５〜第８スイッチ素子Ｑ５〜Ｑ８の寄生ダイオードであるとしたが、第５〜第８スイッチ素子Ｑ５〜Ｑ８は寄生ダイオードをもたないＩＧＢＴであり、第５〜第８ダイオードＤ５〜Ｄ８はＳｉＣ（シリコンカーバイド）ダイオードであってもよい。なお、寄生ダイオードをもつスイッチ素子の一例はＳｉＣ−ＭＯＳＦＥＴである。この場合、寄生ダイオードは、ＳｉＣダイオードとなる。 For example, in each embodiment, the 5th to 8th switch elements D5 to D8 are the parasitic diodes of the 5th to 8th switch elements Q5 to Q8, but the 5th to 8th switch elements Q5 to Q8 are the parasitic diodes. It is a non-existent IGBT, and the 5th to 8th diodes D5 to D8 may be SiC (silicon carbide) diodes. An example of a switch element having a parasitic diode is a SiC-MOSFET. In this case, the parasitic diode becomes a SiC diode.
また、各実施例では、入出力端Ｔ２、Ｔ２’の電圧と目標電圧値との関係に基づいてシフト量ΔＴを制御するとしたが、入出力端Ｔ２、Ｔ２’に接続された負荷回路等の負荷電流と目標電流値との関係に基づいてシフト量ΔＴを制御してもよい。 Further, in each embodiment, the shift amount ΔT is controlled based on the relationship between the voltage of the input / output ends T2 and T2'and the target voltage value. The shift amount ΔT may be controlled based on the relationship between the load current and the target current value.
また、１次遅れ回路は、制御信号の立ち下がりのみを遅延させる手法の一例に過ぎない。制御信号の立ち下がりは、別の手法により遅延させられてもよい。 Further, the primary delay circuit is only an example of a method of delaying only the falling edge of the control signal. The fall of the control signal may be delayed by another method.
１０ 双方向絶縁型ＤＣ／ＤＣコンバータ（第１実施例）
１１ １次側フルブリッジ回路
１２ ２次側フルブリッジ回路
１３ 制御部
２０ 双方向絶縁型ＤＣ／ＤＣコンバータ（第２実施例）
２１ ダイオードブリッジ回路
Ｃ１〜Ｃ１０ コンデンサ
Ｄ１〜Ｄ１２ ダイオード
Ｑ１〜Ｑ８ スイッチ素子
Ｌ１，Ｌ２ コイル
ＴＲ 絶縁トランス
ＴＲ１ １次巻線
ＴＲ２ ２次巻線
Ｔ１，Ｔ１’ 入出力端（１次側）
Ｔ２，Ｔ２’ 入出力端（２次側）
10 Bi-directional isolated DC / DC converter (1st Example)
11 Primary side
21 Diode bridge circuit C1 to C10 Capacitors D1 to D12 Diodes Q1 to Q8 Switch elements L1, L2 Coil TR Isolation transformer TR1 Primary winding TR2 Secondary winding T1, T1'Input / output end (primary side)
T2, T2'I / O end (secondary side)
Claims (2)
１次巻線および２次巻線を有する絶縁トランスと、
前記１次巻線に接続された１次側フルブリッジ回路と、
前記２次巻線に接続された２次側フルブリッジ回路と、
前記２次側フルブリッジ回路と前記２次側の入出力端との間に設けられたＬＣ回路と、
前記１次側フルブリッジ回路および前記２次側フルブリッジ回路を制御する制御部と、を備え、
前記１次側フルブリッジ回路は、第１レグおよび第２レグを有し、
前記２次側フルブリッジ回路は、第３レグおよび第４レグを有し、
前記制御部は、前記順方向動作および前記逆方向動作の両方において、前記１次側フルブリッジ回路に対して位相シフト制御を行うとともに、前記２次側フルブリッジ回路に対して同期整流制御を行い、
前記位相シフト制御において、前記制御部は、
前記第１レグの上アームを構成するスイッチ素子のターンオンを当該レグの下アームを構成するスイッチ素子のターンオフよりも遅らせ、
前記第２レグの上アームを構成するスイッチ素子のターンオンを当該レグの下アームを構成するスイッチ素子のターンオフよりも遅らせ、
前記第１レグの下アームを構成するスイッチ素子のターンオンを当該レグの上アームを構成するスイッチ素子のターンオフよりも遅らせ、
前記第２レグの下アームを構成するスイッチ素子のターンオンを当該レグの上アームを構成するスイッチ素子のターンオフよりも遅らせ、
前記同期整流制御において、前記制御部は、
前記第１レグおよび前記第２レグから予め選ばれた基準レグの上アームを構成するスイッチ素子のターンオンに同期して、前記第３レグの上アームおよび前記第４レグの下アームを構成するスイッチ素子をターンオフさせるとともに、同時に前記第３レグの下アームおよび前記第４レグの上アームを構成するスイッチ素子をターンオンさせ、
前記基準レグの下アームを構成するスイッチ素子のターンオンに同期して、前記第３レグの上アームおよび前記第４レグの下アームを構成するスイッチ素子をターンオンさせるとともに、同時に前記第３レグの下アームおよび前記第４レグの上アームを構成するスイッチ素子をターンオフさせる
ことを特徴とする双方向絶縁型ＤＣ／ＤＣコンバータ。
A bidirectional isolated DC / DC converter that performs a forward operation that supplies power from the primary side to the secondary side and a reverse operation that supplies power from the secondary side to the primary side.
An isolation transformer with primary and secondary windings,
The primary side full bridge circuit connected to the primary winding and
The secondary side full bridge circuit connected to the secondary winding and
An LC circuit provided between the secondary side full bridge circuit and the secondary side input / output end, and
A control unit for controlling the primary side full bridge circuit and the secondary side full bridge circuit is provided.
The primary side full bridge circuit has a first leg and a second leg.
The secondary full bridge circuit has a third leg and a fourth leg.
The control unit performs phase shift control on the primary side full bridge circuit and synchronous rectification control on the secondary side full bridge circuit in both the forward operation and the reverse direction operation. ,
In the phase shift control, the control unit
The turn-on of the switch element constituting the upper arm of the first leg is delayed from the turn-off of the switch element constituting the lower arm of the leg.
The turn-on of the switch element constituting the upper arm of the second leg is delayed from the turn-off of the switch element constituting the lower arm of the leg.
The turn-on of the switch element constituting the lower arm of the first leg is delayed from the turn-off of the switch element constituting the upper arm of the leg.
The turn-on of the switch element constituting the lower arm of the second leg is delayed from the turn-off of the switch element constituting the upper arm of the leg.
In the synchronous rectification control, the control unit
A switch that constitutes the upper arm of the third leg and the lower arm of the fourth leg in synchronization with the turn-on of the switch element that constitutes the upper arm of the reference leg selected in advance from the first leg and the second leg. The element is turned off, and at the same time, the switch elements constituting the lower arm of the third leg and the upper arm of the fourth leg are turned on.
In synchronization with the turn-on of the switch element constituting the lower arm of the reference leg, the upper arm of the third leg and the switch element constituting the lower arm of the fourth leg are turned on, and at the same time, the lower arm of the third leg is turned on. A bidirectionally isolated DC / DC converter characterized in that a switch element constituting an arm and an upper arm of the fourth leg is turned off.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016196936A JP6849373B2 (en) | 2016-10-05 | 2016-10-05 | Bi-directional isolated DC / DC converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016196936A JP6849373B2 (en) | 2016-10-05 | 2016-10-05 | Bi-directional isolated DC / DC converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018061336A JP2018061336A (en) | 2018-04-12 |
| JP6849373B2 true JP6849373B2 (en) | 2021-03-24 |
Family
ID=61908995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016196936A Active JP6849373B2 (en) | 2016-10-05 | 2016-10-05 | Bi-directional isolated DC / DC converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6849373B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7201488B2 (en) * | 2019-03-18 | 2023-01-10 | マレリ株式会社 | Inverter protection device |
| JP7341020B2 (en) * | 2019-10-01 | 2023-09-08 | ニチコン株式会社 | Bidirectional DC/DC converter |
| JP7506785B1 (en) | 2023-03-13 | 2024-06-26 | 株式会社オリジン | converter |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3678891B2 (en) * | 1997-08-07 | 2005-08-03 | 松下電器産業株式会社 | Output circuit for PWM inverter |
| JP5176871B2 (en) * | 2008-10-29 | 2013-04-03 | ミツミ電機株式会社 | Driver circuit and DC-DC converter |
| JP2011130521A (en) * | 2009-12-15 | 2011-06-30 | Yokogawa Electric Corp | Dc-dc converter |
| JP5592738B2 (en) * | 2010-09-21 | 2014-09-17 | パナソニック株式会社 | Resonant bidirectional converter circuit |
| JP5680050B2 (en) * | 2012-12-19 | 2015-03-04 | オムロンオートモーティブエレクトロニクス株式会社 | Charger |
| JP2015164365A (en) * | 2014-02-28 | 2015-09-10 | 株式会社三社電機製作所 | Current resonant dc/dc converter |
| JP6157388B2 (en) * | 2014-03-13 | 2017-07-05 | 三菱電機株式会社 | Bidirectional DCDC converter |
| JP6102898B2 (en) * | 2014-11-27 | 2017-03-29 | トヨタ自動車株式会社 | Power converter |
-
2016
- 2016-10-05 JP JP2016196936A patent/JP6849373B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018061336A (en) | 2018-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6848255B2 (en) | Switching power supply | |
| JP5215161B2 (en) | Controller circuit and system having such a controller circuit | |
| JP6180126B2 (en) | Power factor correction circuit and power factor correction control method | |
| US8929103B2 (en) | Integrated magnetics with isolated drive circuit | |
| JP4445036B2 (en) | Power converter | |
| CN102237813B (en) | Power conversion circuit | |
| EP2642651A1 (en) | Ac-ac converter | |
| KR101462733B1 (en) | Power factor correction device | |
| WO2018061286A1 (en) | Power conversion device | |
| CN102347702A (en) | Highly efficient half-bridge dcac converter | |
| WO2014155604A1 (en) | Dc-dc converter | |
| JP6343187B2 (en) | DC / DC converter control device and control method thereof | |
| CN201490890U (en) | Converter capable of working in phase-shift resonance and PWM modes | |
| JP6849373B2 (en) | Bi-directional isolated DC / DC converter | |
| CN114301297A (en) | Power converter, method and device for increasing reverse gain range and medium | |
| JP5565186B2 (en) | Power converter | |
| US7142439B2 (en) | Zero-voltage-switching single-switched resonant DC link with minimized conduction loss | |
| US10848071B2 (en) | Highly reliable and compact universal power converter | |
| CN103051214B (en) | Synchronous rectifier drive circuit, its method of operation and be incorporated to its power converter | |
| JP5516055B2 (en) | Power converter | |
| TWI454038B (en) | Three-phase power conversion circuit and soft-switching circuit thereof | |
| Xue et al. | A 130 W 95%-efficiency 1 MHz non-isolated boost converter using PWM zero-voltage switching and enhancement-mode GaN FETs | |
| US20170250618A1 (en) | Extremely-Sparse Parallel AC-Link Power Converter | |
| TWI501527B (en) | High voltage ratio interleaved converter with soft-switching using single auxiliary switch | |
| KR101749826B1 (en) | Zero voltage full-bridge inverter with additive coupled inductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190410 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200729 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210303 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210304 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6849373 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |