JP5516055B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP5516055B2 JP5516055B2 JP2010112828A JP2010112828A JP5516055B2 JP 5516055 B2 JP5516055 B2 JP 5516055B2 JP 2010112828 A JP2010112828 A JP 2010112828A JP 2010112828 A JP2010112828 A JP 2010112828A JP 5516055 B2 JP5516055 B2 JP 5516055B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- capacitor
- diode
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Rectifiers (AREA)
Description
本発明は、電力変換装置、特にスイッチング電源等に用いられるダイオード等の半導体スイッチング素子に印加されるサージ電圧を抑制するに好適なスナバ回路を備えた電力変換装置に関する。 The present invention relates to a power conversion device, and more particularly to a power conversion device including a snubber circuit suitable for suppressing a surge voltage applied to a semiconductor switching element such as a diode used in a switching power supply or the like.
従来、入力された直流電圧を半導体スイッチング素子によりスイッチングして交流を生成した後、変圧器によって昇圧または降圧し、これを整流して異なる直流電圧に変換して出力する絶縁型ＤＣ−ＤＣコンバータが知られている（例えば、特許文献１参照。）。 2. Description of the Related Art Conventionally, an isolated DC-DC converter that switches an input DC voltage by a semiconductor switching element to generate AC, then boosts or steps down by a transformer, rectifies it, converts it to a different DC voltage, and outputs it. It is known (for example, refer to Patent Document 1).
図１４は、直流から交流を生成する半導体スイッチング素子にＭＯＳＦＥＴを用いて構成した絶縁型ＤＣ−ＤＣコンバータ（以下、「ＤＣ−ＤＣコンバータ」という。）の一例を示した概略構成図である。このＤＣ−ＤＣコンバータは、２つのＭＯＳＦＥＴのうち、一方のＭＯＳＦＥＴ（Ｑ１またはＱ３）のソースと、他方のＭＯＳＦＥＴ（Ｑ２またはＱ４）のドレインを接続した直列回路が２組並列に接続されてインバータ２を構成している。
FIG. 14 is a schematic configuration diagram illustrating an example of an insulated DC-DC converter (hereinafter referred to as “DC-DC converter”) configured using a MOSFET as a semiconductor switching element that generates alternating current from direct current. In this DC-DC converter, two sets of series circuits in which the source of one of the MOSFETs (Q1 or Q3) and the drain of the other MOSFET (Q2 or Q4) are connected in parallel are connected to the
オンオフ制御部３は、インバータ２のＭＯＳＦＥＴ（Ｑ１、Ｑ４）をそれぞれオンする一方、ＭＯＳＦＥＴ（Ｑ２、Ｑ３）をそれぞれオフする状態（第１の状態）と、このオンとオフを入れ替えた状態（第２の状態）およびすべてのＭＯＳＦＥＴ（Ｑ１〜Ｑ４）をオフする状態（第３の状態）を作る。そしてオンオフ制御部３は、これら第１〜第３の状態を高速で切り替え、変圧器Ｔの一次巻線Ｗ１に高周波の交流（矩形波）が印加されるように制御する。このように制御することによって、変圧器Ｔの二次巻線Ｗ２には一次巻線Ｗ１に与えられた矩形波に応じた電圧（交流）が生じる。この高周波交流の周波数は、変圧器Ｔの小型化および騒音防止のために、一般に１０ｋＨｚ以上とされることが多い。
The on / off
変圧器Ｔの二次巻線Ｗ２には、この二次巻線Ｗ２に生じた交流を整流する４個のダイオード（Ｄ１、Ｄ２、Ｄ３、Ｄ４）からなる整流回路４が接続されている。この整流回路４の出力は脈流であるため、平滑インダクタＬおよび平滑コンデンサＣを直列に接続した平滑回路が、整流回路４の出力端子間に接続される。そして、平滑コンデンサＣの両端に生じる平滑された直流が負荷５に供給されるようになっている。
A
オンオフ制御部３は、上述したように第１〜第３の状態を高速で切り替えるとともに、ＭＯＳＦＥＴ（Ｑ１〜Ｑ４）のオン期間とオフ期間の比率を制御することによって、負荷５に印加される直流電圧値を調整する。なお、上記ＭＯＳＦＥＴ（Ｑ１〜Ｑ４）のすべてをオフする期間（第３の期間）、すなわち変圧器Ｔの一次巻線Ｗ１に印加された電圧が［０Ｖ］となる期間においても、ＤＣ−ＤＣコンバータは、平滑インダクタＬに蓄えられた磁気エネルギーを放出し、負荷５に電流を供給し続ける（還流期間）。
The on / off
ところで、このＤＣ−ＤＣコンバータは、例えば還流期間から正の電圧が印加される期間に移行するとダイオードＤ２、Ｄ３には逆電圧が印加されるため、ごく短時間に逆電流すなわち逆回復電流を流した後、これを遮断する動作を行う。この逆回復電流の供給源は、変圧器Ｔである。変圧器Ｔの電流経路には、変圧器Ｔの漏れインダクタンスＬｅが存在する。また、ダイオード（Ｄ１〜Ｄ４）には、高速でスイッチングされた交流を直流に変換するため、電流遮断時間の短い素子が用いられる。このダイオード（Ｄ１〜Ｄ４）には寄生容量（Ｃｐ１〜Ｃｐ４）が存在する。ダイオード（Ｄ1〜Ｄ４）が電流を遮断するときに生じる損失は小さいため、この寄生容量（Ｃｐ１〜Ｃｐ４）の影響が無視できなくなる。 By the way, in this DC-DC converter, since a reverse voltage is applied to the diodes D2 and D3, for example, when a transition is made from a return period to a period in which a positive voltage is applied, a reverse current, that is, a reverse recovery current flows in a very short time. After that, an operation for blocking this is performed. The source of this reverse recovery current is a transformer T. The leakage inductance Le of the transformer T exists in the current path of the transformer T. Moreover, in order to convert the alternating current switched at high speed into direct current | flow for a diode (D1-D4), an element with short electric current interruption time is used. The diodes (D1 to D4) have parasitic capacitances (Cp1 to Cp4). Since the loss caused when the diodes (D1 to D4) cut off the current is small, the influence of the parasitic capacitances (Cp1 to Cp4) cannot be ignored.
還流期間から第１の状態に移行する場合、変圧器Ｔの二次巻線Ｗ２に生じた起電力Ｅ２に対して、漏れインダクタンスＬｅとダイオードＤ２、Ｄ３の寄生容量Ｃｐ２、Ｃｐ３とで形成される直列共振回路によるＬＣ共振が生じる。このＬＣ共振において、漏れインダクタンスＬｅの初期電流を［０Ａ］、寄生容量Ｃｐ２、Ｃｐ３の初期電圧を［０Ｖ］の条件で、寄生容量Ｃｐ２、Ｃｐ３に生じるサージ電圧のピーク値は、ＬＣ共振回路に印加される電圧（ここでは、起電力Ｅ２）の２倍に達することが知られている。このサージ電圧のピーク値は、ＬＣ共振回路に流れる初期電流（ここでは、逆回復電流）の存在によってさらに高くなる。なお、還流期間から第２の状態に移行する場合には、ダイオードＤ１、Ｄ４についても同様のサージ電圧が印加される。 When transitioning from the return period to the first state, the leakage inductance Le and the parasitic capacitances Cp2 and Cp3 of the diodes D2 and D3 are formed with respect to the electromotive force E2 generated in the secondary winding W2 of the transformer T. LC resonance occurs due to the series resonance circuit. In this LC resonance, when the initial current of the leakage inductance Le is [0A] and the initial voltages of the parasitic capacitors Cp2 and Cp3 are [0V], the peak value of the surge voltage generated in the parasitic capacitors Cp2 and Cp3 is generated in the LC resonance circuit. It is known to reach twice the applied voltage (here, electromotive force E2). The peak value of this surge voltage is further increased due to the presence of an initial current (here, reverse recovery current) flowing through the LC resonance circuit. In addition, when shifting to a 2nd state from a recirculation | reflux period, the same surge voltage is applied also to the diodes D1 and D4.
このサージ電圧のピーク値が素子の許容する逆電圧を超えると、ダイオード（Ｄ１〜Ｄ４）は破損する恐れがある。このようなサージ電圧からスイッチング素子を保護するためのスナバ回路を備えた電力変換装置が知られている（例えば、特許文献２〜４参照。）。
If the peak value of the surge voltage exceeds the reverse voltage allowed by the element, the diodes (D1 to D4) may be damaged. A power converter provided with a snubber circuit for protecting a switching element from such a surge voltage is known (see, for example,
例えば、図１４に示した回路は、コンデンサＣｓ１とダイオードＤｓ１とが直列に接続された第１直列回路と、ダイオードＤｓ２とツェナーダイオードＤｚｓとが直列に接続された第２直列回路と、ダイオードＤｓ３とインダクタＬｓとが直列に接続された第３直列回路とを備えている。第１直列回路は整流回路４の出力端子間に接続されている。第２直列回路はその一端が第１直列回路のコンデンサＣｓ１とダイオードＤｓ１の直列接続点に接続され、その他端が平滑回路の平滑インダクタＬと平滑コンデンサＣの直列接続点に接続されている。第３直列回路は第２直列回路に並列に接続されている。
For example, the circuit shown in FIG. 14 includes a first series circuit in which a capacitor Cs1 and a diode Ds1 are connected in series, a second series circuit in which a diode Ds2 and a Zener diode Dzs are connected in series, a diode Ds3, And a third series circuit in which the inductor Ls is connected in series. The first series circuit is connected between the output terminals of the
このように構成されたスナバ回路を有するＤＣ−ＤＣコンバータにおいて、まず、還流期間中、図１５に示すようにコンデンサＣｓ１→平滑インダクタＬ→負荷５→ダイオードＤｓ１→コンデンサＣｓ１の経路で電流が流れ、コンデンサＣｓ１に蓄えられたエネルギーは負荷５に回生される。したがって、コンデンサＣｓ１は、不要な損失を伴わずに次の充電サイクルに移行する前にほぼ［０Ｖ］まで放電する。 In the DC-DC converter having the snubber circuit configured as described above, first, during the return period, a current flows through a path of the capacitor Cs1, the smoothing inductor L, the load 5, the diode Ds1, and the capacitor Cs1, as shown in FIG. The energy stored in the capacitor Cs1 is regenerated to the load 5. Therefore, the capacitor Cs1 is discharged to substantially [0V] before shifting to the next charging cycle without unnecessary loss.
次に、還流期間の後に変圧器Ｔの二次巻線Ｗ２に生じた起電力Ｅ２が立ち上がると、スナバ回路に流れる電流は、図１６に示すように、最初に変圧器Ｔの二次巻線Ｗ２→ダイオードＤ１→コンデンサＣｓ１→ダイオードＤｓ３→インダクタＬｓ→平滑コンデンサＣ→ダイオードＤ４→変圧器Ｔの二次巻線Ｗ２の経路で流れ始める。そして第１直列回路のコンデンサＣｓ１とダイオードＤｓ１の直列接続点の電圧が、ツェナーダイオードＤｚｓのツェナー電圧Ｖｚｓと平滑コンデンサＣの両端電圧、すなわち負荷５に印加される出力電圧Ｅｏとの和（Ｖｚｓ＋Ｅｏ）を超えると、スナバ回路に流れる電流は、上記経路に加えて、図１７に示すように変圧器Ｔの二次巻線Ｗ２→ダイオードＤ１→コンデンサＣｓ１→ダイオードＤｓ２→ツェナーダイオードＤｚｓ→平滑コンデンサＣ→ダイオードＤ４→変圧器Ｔの二次巻線Ｗ２の経路でも流れ始める。 Next, when the electromotive force E2 generated in the secondary winding W2 of the transformer T rises after the recirculation period, the current flowing in the snubber circuit is first changed to the secondary winding of the transformer T as shown in FIG. It begins to flow in the path of W2-> diode D1-> capacitor Cs1-> diode Ds3-> inductor Ls-> smoothing capacitor C-> diode D4-> secondary winding W2 of transformer T. The voltage at the series connection point of the capacitor Cs1 and the diode Ds1 in the first series circuit is the sum of the Zener voltage Vzs of the Zener diode Dzs and the voltage across the smoothing capacitor C, that is, the output voltage Eo applied to the load 5 (Vzs + Eo). In addition to the above path, the current flowing in the snubber circuit, in addition to the above path, the secondary winding W2 of the transformer T → diode D1 → capacitor Cs1 → diode Ds2 → zener diode Dzs → smoothing capacitor C → It begins to flow also in the path of the secondary winding W2 of the diode D4 → the transformer T.
このようにダイオードＤ２、Ｄ３が電流を遮断しても漏れインダクタンスＬｅの電流がスナバ回路に流れ続けるため、ダイオードＤ２、Ｄ３の寄生容量Ｃｐ２、Ｃｐ３の充電電流が低減され、ダイオードＤ２、Ｄ３に印加される電圧は低くなる。 Thus, since the current of the leakage inductance Le continues to flow through the snubber circuit even when the diodes D2 and D3 cut off the current, the charging current of the parasitic capacitances Cp2 and Cp3 of the diodes D2 and D3 is reduced and applied to the diodes D2 and D3. The applied voltage will be lower.
次に、上記スナバ回路に流れる電流によりコンデンサＣｓ１が充電され、その両端電圧Ｅｃは上昇する。これにより、漏れインダクタンスＬｅには出力電圧ＥｏとコンデンサＣｓ１の両端電圧Ｅｃとを加えた電圧が逆電圧として印加され、漏れインダクタンスＬｅに流れていた電流は減少する。これに伴ってダイオードＤｓ１が導通するとインダクタＬｓの電流は、図１８に示すようにインダクタＬｓ→平滑コンデンサＣ→ダイオードＤｓ１→ダイオードＤｓ３→インダクタＬｓの経路で流れるようになり、インダクタＬｓに蓄えられたエネルギーが平滑コンデンサＣに移行する。 Next, the capacitor Cs1 is charged by the current flowing through the snubber circuit, and the voltage Ec across the capacitor Cs1 rises. As a result, a voltage obtained by adding the output voltage Eo and the voltage Ec across the capacitor Cs1 is applied to the leakage inductance Le as a reverse voltage, and the current flowing through the leakage inductance Le is reduced. Accordingly, when the diode Ds1 becomes conductive, the current of the inductor Ls flows through the path of the inductor Ls → the smoothing capacitor C → the diode Ds1 → the diode Ds3 → the inductor Ls as shown in FIG. 18, and is stored in the inductor Ls. Energy is transferred to the smoothing capacitor C.
このように、スナバ回路に流れる電流を第２直列回路と第３直列回路に分流させると、第２直列回路のツェナーダイオードＤｚｓで発生する損失を低減させることができる。これにより、第３直列回路を有しないスナバ回路に比べて装置効率を向上させることができる。 As described above, when the current flowing through the snubber circuit is divided into the second series circuit and the third series circuit, loss generated in the Zener diode Dzs of the second series circuit can be reduced. Thereby, apparatus efficiency can be improved compared with the snubber circuit which does not have a 3rd series circuit.
ここで、上記スナバ回路を適用したＤＣ−ＤＣコンバータにおいて、変圧器Ｔの漏れインダクタンスＬｅとコンデンサＣｓ１との共振によってコンデンサＣｓ１の両端に生じる電圧Ｅｃのピーク電圧値Ｅｃｐは、簡単化のためインダクタＬｓの影響を無視すると、次式で示される。 Here, in the DC-DC converter to which the snubber circuit is applied, the peak voltage value Ecp of the voltage Ec generated at both ends of the capacitor Cs1 due to the resonance between the leakage inductance Le of the transformer T and the capacitor Cs1 is, for simplicity, the inductor Ls. If the influence of is ignored, it is expressed by the following equation.
Ｅｃｐ＝２×｛Ｅ２−（Ｅｏ＋Ｖｚｓ）｝
このため、整流電圧Ｅｒのピーク値Ｅｒｐは、次式となる。
Ｅｒｐ＝２×｛Ｅ２−（Ｅｏ＋Ｖｚｓ）｝＋（Ｅｏ＋Ｖｚｓ）
＝２×Ｅ２−（Ｅｏ＋Ｖｚｓ）
この式が示すように、整流回路４を構成するダイオード（Ｄ１〜Ｄ４）に印加される電圧のピーク値Ｅｒｐは、スナバ回路がない場合に印加される電圧［２×Ｅ２］よりも低く抑えられる。
Ecp = 2 × {E2− (Eo + Vzs)}
For this reason, the peak value Erp of the rectified voltage Er is expressed by the following equation.
Erp = 2 × {E2− (Eo + Vzs)} + (Eo + Vzs)
= 2 × E2- (Eo + Vzs)
As this equation shows, the peak value Erp of the voltage applied to the diodes (D1 to D4) constituting the
しかしながら、上述の従来のスナバ回路では、ＤＣ−ＤＣコンバータの運転状態によって、整流回路４に印加される電圧が抑制されない場合がある。具体的には、ＤＣ−ＤＣコンバータが起動するとき、オンオフ制御部３はＭＯＳＦＥＴ（Ｑ１〜Ｑ４）のオン期間をゼロから開始し、徐々にオン期間を長くして、出力電圧Ｅｏを［０Ｖ］から定格電圧まで立ち上げていくという、いわゆるソフトスタート制御を一般的に行う。また、負荷５が過負荷状態になった場合には、ＭＯＳＦＥＴ（Ｑ１〜Ｑ４）のオン期間をゼロ付近にまで短くして出力電圧Ｅｏを低下させ、出力電流が制限値を超えないようにする制御が行われる。このときにも、出力電圧Ｅｏは略［０Ｖ］になる場合がある。
However, in the conventional snubber circuit described above, the voltage applied to the
このような場合、上述のスナバ回路では、出力電圧Ｅｏが［０Ｖ］になると、整流回路４を構成するダイオード（Ｄ１〜Ｄ４）に印加される電圧のピーク値Ｅｒｐは、
Ｅｒｐ＝２×Ｅ２−Ｖｚｓ
となり、電圧を抑制する効果が低減するという問題がある。
In such a case, in the above-described snubber circuit, when the output voltage Eo becomes [0V], the peak value Erp of the voltage applied to the diodes (D1 to D4) constituting the
Erp = 2 × E2-Vzs
Thus, there is a problem that the effect of suppressing the voltage is reduced.
ここで、ダイオード（Ｄ１〜Ｄ４）に印加される電圧のピーク値を低い値に抑制するためにツェナー電圧Ｖｚｓを高い値に設定することが考えられる。しかし、ツェナー電圧Ｖｚｓを高くすると、ツェナーダイオードＤｚｓで生じる損失が増加し、装置効率が低下する。さらに、熱容量の大きなツェナーダイオードＤｚｓを使用する必要があり、装置が大型、高価格になるという問題がある。 Here, it is conceivable to set the Zener voltage Vzs to a high value in order to suppress the peak value of the voltage applied to the diodes (D1 to D4) to a low value. However, when the Zener voltage Vzs is increased, the loss generated in the Zener diode Dzs is increased and the device efficiency is lowered. Furthermore, it is necessary to use a Zener diode Dzs having a large heat capacity, and there is a problem that the apparatus becomes large and expensive.
本発明は、このような従来の電力変換装置が有していた問題を解決しようとするものであり、出力電圧Ｅｏの値に係わらず、整流回路に印加される電圧のピーク値を抑制することができる電力変換装置を実現することを目的とする。 The present invention is intended to solve the problem of such a conventional power converter, and suppresses the peak value of the voltage applied to the rectifier circuit regardless of the value of the output voltage Eo. It aims at realizing the power converter which can do.
上記目的を達成するために、本発明に係る課題解決手段は、入力電圧を整流して出力する整流回路と、平滑インダクタと平滑コンデンサとの直列回路からなり、前記整流回路の出力端子間に接続される平滑回路と、スナバ回路とを備えた電力変換装置において、前記スナバ回路は、第１コンデンサと第１ダイオードとが直列に接続される直列回路からなり、前記整流回路の出力端子間に接続される第１直列回路と、前記第１直列回路の第１コンデンサと第１ダイオードの直列接続点と、前記整流回路の平滑インダクタと平滑コンデンサの直列接続点との間に接続され、かつ制御端子を有する電圧制御部と、前記整流回路と前記平滑回路の平滑コンデンサとの接続点を基準点とし、この基準点にその一端が接続され、その他端が前記電圧制御部の制御端子に接続される基準電圧設定部とを有していることを特徴とする。 In order to achieve the above object, a problem solving means according to the present invention comprises a rectifier circuit that rectifies and outputs an input voltage, and a series circuit of a smoothing inductor and a smoothing capacitor, and is connected between output terminals of the rectifier circuit. In the power converter including the smoothing circuit and the snubber circuit, the snubber circuit is a series circuit in which a first capacitor and a first diode are connected in series, and is connected between the output terminals of the rectifier circuit. And a control terminal connected between a series connection point of the first series circuit, a series connection point of the first capacitor and the first diode of the first series circuit, and a series connection point of the smoothing inductor and the smoothing capacitor of the rectifier circuit. A reference point is a connection point between the voltage control unit having the rectifier circuit and the smoothing capacitor of the smoothing circuit, one end of which is connected to the reference point, and the other end of the voltage control unit Characterized in that it has a reference voltage setting unit connected to the control terminal.
また、前記電圧制御部は、前記第１直列回路の第１コンデンサが充電されるとき、前記基準電圧設定部が設定する基準電圧に基づいて、前記基準点に対する前記第１直列回路の第１コンデンサと第１ダイオードの直列接続点の電圧を所定値に維持することを特徴とする。 In addition, the voltage control unit may be configured such that when the first capacitor of the first series circuit is charged, the first capacitor of the first series circuit with respect to the reference point based on the reference voltage set by the reference voltage setting unit. And the voltage at the series connection point of the first diode is maintained at a predetermined value.
さらに、前記電圧制御部は、第２ダイオードと制御端子を有する電圧制御素子とが直列に接続された第２直列回路であり、前記基準電圧設定部は、定電圧素子であることを特徴とする。 Further, the voltage control unit is a second series circuit in which a second diode and a voltage control element having a control terminal are connected in series, and the reference voltage setting unit is a constant voltage element. .
さらに、前記第２直列回路の第２ダイオードと電圧制御素子の直列接続点と前記基準点との間、若しくは前記第２直列回路の電圧制御素子の両端子間に第２コンデンサが接続されていることを特徴とする。 Further, a second capacitor is connected between a series connection point of the second diode of the second series circuit and the voltage control element and the reference point, or between both terminals of the voltage control element of the second series circuit. It is characterized by that.
本発明により、入力電圧を直流電圧に変換する電力変換装置において、整流回路を構成するダイオードが逆回復電流を遮断したときに、出力電圧Ｅｏの値に係わらず、基準点に対する第１コンデンサと第１ダイオードの直列接続点の電位が所定値に維持されるので、整流回路に印加される電圧のピーク値を効果的に抑制することができる。 According to the present invention, in a power conversion device that converts an input voltage into a DC voltage, when the diode constituting the rectifier circuit cuts off the reverse recovery current, the first capacitor with respect to the reference point and the second voltage are output regardless of the value of the output voltage Eo. Since the potential at the series connection point of one diode is maintained at a predetermined value, the peak value of the voltage applied to the rectifier circuit can be effectively suppressed.
以下、本発明の実施の形態を図１〜図１３に基づいて詳細に説明する。なお、図１〜図１３において、従来の電力変換装置の一例として示した図１４のＤＣ−ＤＣコンバータと共通する構成要素には同符号を付し、その説明を省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 1 to 13, the same reference numerals are given to components common to the DC-DC converter of FIG. 14 shown as an example of a conventional power converter, and the description thereof is omitted.
図１は、本発明の実施形態に係る電力変換装置の一実施例であるＤＣ−ＤＣコンバータの構成を示す概略回路図である。
本発明に係る電力変換装置の特徴はスナバ回路にある。図１４に示した従来のＤＣ−ＤＣコンバータにおいて、スナバ回路の第２直列回路は、ダイオードＤｓ２とツェナーダイオードＤｚｓとで構成されている。これに対し、本発明では、従来の第２直列回路に代えて、電圧制御部６がコンデンサＣｓ１とダイオードＤｓ１の直列接続点と、平滑インダクタと平滑コンデンサの直列接続点との間に接続される。また、電圧制御部６の制御端子と基準点との間には、基準電圧設定部７が接続される。
FIG. 1 is a schematic circuit diagram illustrating a configuration of a DC-DC converter which is an example of a power conversion apparatus according to an embodiment of the present invention.
The power converter according to the present invention is characterized by a snubber circuit. In the conventional DC-DC converter shown in FIG. 14, the second series circuit of the snubber circuit is composed of a diode Ds2 and a Zener diode Dzs. On the other hand, in the present invention, instead of the conventional second series circuit, the voltage control unit 6 is connected between the series connection point of the capacitor Cs1 and the diode Ds1 and the series connection point of the smoothing inductor and the smoothing capacitor. . A reference voltage setting unit 7 is connected between the control terminal of the voltage control unit 6 and the reference point.
本発明において、変圧器Ｔの二次巻線Ｗ２→ダイオードＤ１（Ｄ３）→コンデンサＣｓ１→電圧制御部６→平滑コンデンサＣ→ダイオードＤ４（Ｄ２）→変圧器Ｔの二次巻線Ｗ２の経路で電流が流れるとき、コンデンサＣｓ１とダイオードＤｓ１の直列接続点の電位は、電圧制御部６の動作により、基準点に対して所定値に維持される。この所定値は、制御端子を通して電圧制御部６に与えられる基準電圧に基づいて定められる。基準電圧は基準点に対する電位であり、基準電圧設定部７が発生する。基準電圧設定部７が発生する基準電圧は、出力電圧Ｅｏの値に影響されない。 In the present invention, the secondary winding W2 of the transformer T → the diode D1 (D3) → the capacitor Cs1 → the voltage control unit 6 → the smoothing capacitor C → the diode D4 (D2) → the secondary winding W2 of the transformer T When a current flows, the potential at the series connection point of the capacitor Cs1 and the diode Ds1 is maintained at a predetermined value with respect to the reference point by the operation of the voltage control unit 6. This predetermined value is determined based on a reference voltage given to the voltage control unit 6 through the control terminal. The reference voltage is a potential with respect to the reference point, and is generated by the reference voltage setting unit 7. The reference voltage generated by the reference voltage setting unit 7 is not affected by the value of the output voltage Eo.
図２は、図１に示す実施態様のより具体的な一実施例であるＤＣ−ＤＣコンバータの構成を示す概略回路図である。この実施例では、電圧制御部６が電圧制御素子であるトランジスタＴｒで構成されている。また、基準電圧設定部７が定電圧素子であるツェナーダイオードＤｚｂで構成されている。 FIG. 2 is a schematic circuit diagram showing a configuration of a DC-DC converter which is a more specific example of the embodiment shown in FIG. In this embodiment, the voltage control unit 6 includes a transistor Tr that is a voltage control element. Further, the reference voltage setting unit 7 is constituted by a Zener diode Dzb which is a constant voltage element.
具体的には、本発明の電圧制御部６に対応するトランジスタＴｒの一端が第１直列回路のコンデンサＣｓ１とダイオードＤｓ１の直列接続点に接続され、その他端が平滑回路の平滑インダクタＬと平滑コンデンサＣの直列接続点に接続されている。また、トランジスタＴｒのベース端子にはツェナーダイオードＤｚｂの一端が接続され、ツェナーダイオードＤｚｂの他端は基準点に接続されている。 Specifically, one end of the transistor Tr corresponding to the voltage control unit 6 of the present invention is connected to the series connection point of the capacitor Cs1 and the diode Ds1 of the first series circuit, and the other end is the smoothing inductor L and the smoothing capacitor of the smoothing circuit. It is connected to the series connection point of C. Further, one end of a Zener diode Dzb is connected to the base terminal of the transistor Tr, and the other end of the Zener diode Dzb is connected to a reference point.
このような特徴ある本発明のスナバ回路の動作について詳細に説明する。まず、還流期間中、図３に示すようにコンデンサＣｓ１→平滑インダクタＬ→負荷５→ダイオードＤｓ１→コンデンサＣｓ１の経路で電流が流れ、コンデンサＣｓ１に蓄えられたエネルギーは負荷５に回生される。したがって、コンデンサＣｓ１は、不要な損失を伴わずに次の充電サイクルに移行する前にほぼ［０Ｖ］まで放電する。
The operation of the snubber circuit of the present invention having such characteristics will be described in detail. First, during the reflux period, as shown in FIG. 3, current flows through a path of the
次に、変圧器Ｔの二次巻線Ｗ２に生じた起電力Ｅ２が立ち上がると、整流回路４のダイオードＤ２、Ｄ３の寄生容量Ｃｐ２、Ｃｐ３が充電され、それぞれの電圧が上昇する。同時に、変圧器Ｔの二次巻線に生じた起電力Ｅ２に対応して、整流回路４の出力電圧Ｅｒが立ち上がる。整流回路４の出力電圧ＥｒがツェナーダイオードＤｚｂのツェナー電圧Ｖｚｂを超えると、図４に示す変圧器Ｔの二次巻線Ｗ２→ダイオードＤ１→コンデンサＣｓ１→トランジスタＴｒ→平滑コンデンサＣ→ダイオードＤ４→変圧器Ｔの二次巻線Ｗ２の経路でスナバ回路にパルス電流が流れる。
Next, when the electromotive force E2 generated in the secondary winding W2 of the transformer T rises, the parasitic capacitances Cp2 and Cp3 of the diodes D2 and D3 of the
これによって、ダイオードＤ２、Ｄ３の寄生容量Ｃｐ２、Ｃｐ３を充電する電流がスナバ回路に分流する。その結果、寄生容量Ｃｐ２、Ｃｐ３の充電が抑制される。すなわち、整流回路４のダイオード（Ｄ１〜Ｄ４）に印加される電圧が抑制される。
Thereby, the current for charging the parasitic capacitances Cp2 and Cp3 of the diodes D2 and D3 is shunted to the snubber circuit. As a result, charging of the parasitic capacitors Cp2 and Cp3 is suppressed. That is, the voltage applied to the diodes (D1 to D4) of the
上記ＤＣ−ＤＣコンバータにおいて、変圧器Ｔの漏れインダクタンスＬｅとコンデンサＣｓ１との共振により、コンデンサＣｓ１の両端に生じる電圧Ｅｃのピーク値Ｅｃｐは、次式で示される。 In the DC-DC converter, the peak value Ecp of the voltage Ec generated at both ends of the capacitor Cs1 due to resonance between the leakage inductance Le of the transformer T and the capacitor Cs1 is expressed by the following equation.
Ｅｃｐ＝２×（Ｅ２−Ｖｚｂ）
このため、整流電圧Ｅｒのピーク値Ｅｒｐは、次式となる。
Ｅｒｐ＝Ｅｃｐ＋Ｖｚｂ＝２×Ｅ２−Ｖｚｂ
この式が示すように、整流回路４を構成するダイオード（Ｄ１〜Ｄ４）に印加される電圧のピーク値Ｅｒｐは、スナバ回路がない場合に印加される電圧［２×Ｅ２］よりも低く抑えられる。
Ecp = 2 × (E2-Vzb)
For this reason, the peak value Erp of the rectified voltage Er is expressed by the following equation.
Erp = Ecp + Vzb = 2 × E2-Vzb
As this equation shows, the peak value Erp of the voltage applied to the diodes (D1 to D4) constituting the
また、ツェナーダイオードＤｚｂのツェナー電圧Ｖｚｂは出力電圧Ｅｏの値に係わらず一定である。したがって、本発明に係るＤＣ−ＤＣコンバータは、出力電圧Ｅｏの値に係わらず、一定の電圧抑制効果を発揮することができる。 Further, the Zener voltage Vzb of the Zener diode Dzb is constant regardless of the value of the output voltage Eo. Therefore, the DC-DC converter according to the present invention can exhibit a certain voltage suppression effect regardless of the value of the output voltage Eo.
なお、ツェナーダイオードＤｚｂのツェナー電圧Ｖｚｂは、ＤＣ−ＤＣコンバータの定格出力電圧と略等しい電圧に設定するのが良い。このように設定することにより、トランジスタＴｒのエミッタ−コレクタ間電圧を低くすることができる。これにより、トランジスタＴｒで発生する損失を少なくすることができ、装置の低損失化が可能となる。 Note that the Zener voltage Vzb of the Zener diode Dzb is preferably set to a voltage substantially equal to the rated output voltage of the DC-DC converter. By setting in this way, the emitter-collector voltage of the transistor Tr can be lowered. Thereby, the loss generated in the transistor Tr can be reduced, and the loss of the device can be reduced.
なお、還流期間中、トランジスタＴｒのエミッタ−コレクタ間に平滑コンデンサＣの電圧が逆電圧として印加される。これを防止する必要があるときは、逆耐圧を有する半導体素子、例えばダイオードＤｓ２（第２ダイオード）をトランジスタＴｒと直列に設けるのがよい。図５はダイオードＤｓ２をトランジスタＴｒのエミッタ側に設けた場合、また図６はダイオードＤｓ２をトランジスタＴｒのコレクタ側に設けた場合のＤＣ−ＤＣコンバータの構成を示す概略回路図である。 During the reflux period, the voltage of the smoothing capacitor C is applied as a reverse voltage between the emitter and collector of the transistor Tr. When it is necessary to prevent this, it is preferable to provide a semiconductor element having a reverse breakdown voltage, for example, a diode Ds2 (second diode) in series with the transistor Tr. FIG. 5 is a schematic circuit diagram showing the configuration of the DC-DC converter when the diode Ds2 is provided on the emitter side of the transistor Tr, and FIG. 6 is the configuration of the DC-DC converter when the diode Ds2 is provided on the collector side of the transistor Tr.
図７は、図１に示す実施態様のより具体的な他の実施例であるＤＣ−ＤＣコンバータの構成を示す概略回路図である。この実施例は、図５の実施例に対し、さらにコンデンサＣｓ２（第２コンデンサ）が付加されている。コンデンサＣｓ２は、ダイオードＤｓ２とトランジスタＴｒの直列接続点と基準点との間に接続される。 FIG. 7 is a schematic circuit diagram showing the configuration of a DC-DC converter which is another more specific example of the embodiment shown in FIG. In this embodiment, a capacitor Cs2 (second capacitor) is further added to the embodiment of FIG. The capacitor Cs2 is connected between the series connection point of the diode Ds2 and the transistor Tr and the reference point.
コンデンサＣｓ２は、ＤＣ−ＤＣコンバータが最初に起動したときに、変圧器Ｔの二次巻線Ｗ２の起電力Ｅ２によって充電される。充電電流が流れる経路は、変圧器Ｔの二次巻線Ｗ２→ダイオードＤ２（またはＤ３）→コンデンサＣｓ１→ダイオードＤｓ２→コンデンサＣｓ２→ダイオードＤ４（またはＤ２）→変圧器Ｔの二次巻線Ｗ２である。 The capacitor Cs2 is charged by the electromotive force E2 of the secondary winding W2 of the transformer T when the DC-DC converter is first started. The path through which the charging current flows is the secondary winding W2 of the transformer T → the diode D2 (or D3) → the capacitor Cs1 → the diode Ds2 → the capacitor Cs2 → the diode D4 (or D2) → the secondary winding W2 of the transformer T. is there.
コンデンサＣｓ２の充電電圧Ｖｓは、ツェナーダイオードＤｚｂのツェナー電圧Ｖｚｂである。充電後はダイオードＤｓ２に放電を阻止されるため、コンデンサＣｓ２の電圧Ｖｓは常にツェナー電圧Ｖｚｂに維持される。 The charging voltage Vs of the capacitor Cs2 is the Zener voltage Vzb of the Zener diode Dzb. After charging, since the diode Ds2 prevents discharge, the voltage Vs of the capacitor Cs2 is always maintained at the Zener voltage Vzb.
したがって、還流期間の後に変圧器Ｔの二次巻線Ｗ２に生じた起電力Ｅ２が立ち上がり、整流回路４のダイオード（Ｄ１〜Ｄ４）が逆回復するとき、変圧器Ｔの漏れインダクタンスＬｅとコンデンサＣｓ１との共振回路には、常にツェナー電圧Ｖｚｂに充電されたコンデンサＣｓ２の電圧Ｖｓが存在する。これにより、図２の実施例の場合と同様、整流回路４を構成するダイオード（Ｄ１〜Ｄ４）に印加される電圧のピーク値Ｅｒｐは、常に［Ｅｒｐ＝２×Ｅ２−Ｖｚｂ］に抑制される。
Therefore, when the electromotive force E2 generated in the secondary winding W2 of the transformer T rises after the return period and the diodes (D1 to D4) of the
図８は、図１に示す実施態様のより具体的なさらに他の実施例であるＤＣ−ＤＣコンバータの構成を示す概略回路図である。この実施例では、図５の実施例に対し、さらにコンデンサＣｓ２が付加されている。コンデンサＣｓ２はトランジスタのエミッタ−コレクタ間に並列に接続される。 FIG. 8 is a schematic circuit diagram showing a configuration of a DC-DC converter which is still another specific example of the embodiment shown in FIG. In this embodiment, a capacitor Cs2 is further added to the embodiment of FIG. The capacitor Cs2 is connected in parallel between the emitter and collector of the transistor.
コンデンサＣｓ２は、ＤＣ−ＤＣコンバータが最初に起動したときに、変圧器Ｔの二次巻線Ｗ２の起電力Ｅ２によって充電される。充電電流が流れる経路は、変圧器Ｔの二次巻線Ｗ２→ダイオードＤ２（またはＤ３）→コンデンサＣｓ１→ダイオードＤｓ２→コンデンサＣｓ２→平滑コンデンサＣ→ダイオードＤ４（またはＤ２）→変圧器Ｔの二次巻線Ｗ２である。 The capacitor Cs2 is charged by the electromotive force E2 of the secondary winding W2 of the transformer T when the DC-DC converter is first started. The path through which the charging current flows is the secondary winding W2 of the transformer T → the diode D2 (or D3) → the capacitor Cs1 → the diode Ds2 → the capacitor Cs2 → the smoothing capacitor C → the diode D4 (or D2) → the secondary of the transformer T. Winding W2.
ここで、コンデンサＣｓ２の充電電圧Ｖｓと出力電圧Ｅｏを加えた電圧［Ｖｓ＋Ｅｏ］は、ツェナーダイオードＤｚｂのツェナー電圧Ｖｚｂと一致する。一方、ＤＣ−ＤＣコンバータの起動時、出力電圧（平滑コンデンサの両端電圧）Ｅｏは［０Ｖ］である。したがって、ＤＣ−ＤＣコンバータの起動直後には、コンデンサＣｓ２はツェナー電圧Ｖｚｂに充電される。その後、ソフトスタート制御により平滑コンデンサＣの電圧が出力電圧Ｅｏの定格電圧まで充電されると、コンデンサＣｓ２の電圧Ｖｓは［Ｖｓ＝Ｖｚｂ−Ｅｏ］となる。 Here, the voltage [Vs + Eo] obtained by adding the charging voltage Vs of the capacitor Cs2 and the output voltage Eo coincides with the Zener voltage Vzb of the Zener diode Dzb. On the other hand, when the DC-DC converter is started, the output voltage (voltage across the smoothing capacitor) Eo is [0V]. Therefore, immediately after the DC-DC converter is started, the capacitor Cs2 is charged to the Zener voltage Vzb. Thereafter, when the voltage of the smoothing capacitor C is charged to the rated voltage of the output voltage Eo by the soft start control, the voltage Vs of the capacitor Cs2 becomes [Vs = Vzb−Eo].
充電後はダイオードＤｓ２に放電を阻止されるため、コンデンサＣｓ２の電圧Ｖｓと出力電圧Ｅｏを加えた電圧［Ｖｓ＋Ｅｏ］は、常にツェナー電圧Ｖｚｂに維持される。
したがって、還流期間の後に変圧器Ｔの二次巻線Ｗ２に生じた起電力Ｅ２が立ち上がり、整流回路４のダイオード（Ｄ１〜Ｄ４）が逆回復するとき、変圧器Ｔの漏れインダクタンスＬｅとコンデンサＣｓ１との共振回路には、常にツェナー電圧Ｖｚｂに充電されたコンデンサＣｓ２の電圧Ｖｓと出力電圧Ｅｏとを加えた電圧［Ｖｓ＋Ｅｏ］が存在する。これにより、図２の実施例の場合と同様、整流回路４を構成するダイオード（Ｄ１〜Ｄ４）に印加される電圧のピーク値Ｅｒｐは、常に［Ｅｒｐ＝２×Ｅ２−Ｖｚｂ］に抑制される。
Since the diode Ds2 is prevented from discharging after charging, the voltage [Vs + Eo] obtained by adding the voltage Vs of the capacitor Cs2 and the output voltage Eo is always maintained at the Zener voltage Vzb.
Therefore, when the electromotive force E2 generated in the secondary winding W2 of the transformer T rises after the return period and the diodes (D1 to D4) of the
なお、図２の実施例に係るＤＣ−ＤＣコンバータにおいて、トランジスタＴｒにはパルス電流が流れる。したがって、トランジスタＴｒは高速性を有し、かつパルス電流に対する耐量が高い素子である必要がある。しかし、図７および図８の実施例に係るＤＣ−ＤＣコンバータでは、パルス電流はコンデンサＣｓ２に流れるので、トランジスタＴｒは高速性、高パルス電流耐量を有する必要はない。これにより、装置の低価格化を図ることができる。 In the DC-DC converter according to the embodiment of FIG. 2, a pulse current flows through the transistor Tr. Therefore, the transistor Tr needs to be a device having high speed and high withstand capability against a pulse current. However, in the DC-DC converter according to the embodiments of FIGS. 7 and 8, since the pulse current flows through the capacitor Cs2, the transistor Tr does not need to have high speed and high pulse current tolerance. Thereby, the price of the apparatus can be reduced.
図９は、図１に示す実施態様のより具体的なさらに他の実施例であるＤＣ−ＤＣコンバータの構成を示す概略回路図である。この実施例では、図５の実施例に加えて、さらに第２直列回路と並列に第３直列回路を接続している。第３直列回路はダイオードＤｓ３とインダクタＬｓとの直列回路からなる。 FIG. 9 is a schematic circuit diagram showing a configuration of a DC-DC converter which is still another specific example of the embodiment shown in FIG. In this embodiment, in addition to the embodiment of FIG. 5, a third series circuit is further connected in parallel with the second series circuit. The third series circuit is a series circuit of a diode Ds3 and an inductor Ls.
本実施例において、還流期間中、コンデンサＣｓ１→平滑インダクタＬ→負荷５→ダイオードＤｓ１→コンデンサＣｓ１の経路で電流が流れ、コンデンサＣｓ１に蓄えられたエネルギーは負荷５に回生される。したがって、コンデンサＣｓ１は、不要な損失を伴わずに次の充電サイクルに移行する前にほぼ［０Ｖ］まで放電する。
In the present embodiment, during the return period, current flows through the path of the
次に変圧器Ｔの二次巻線Ｗ２に生じた起電力Ｅ２が立ち上がると、従来技術の一例として示した図１４のＤＣ−ＤＣコンバータと同様、最初に変圧器Ｔの二次巻線Ｗ２→ダイオードＤ１→コンデンサＣｓ１→ダイオードＤｓ３→インダクタＬｓ→平滑コンデンサＣ→ダイオードＤ４→変圧器Ｔの二次巻線Ｗ２の経路で、僅かに電流が流れ始める。 Next, when the electromotive force E2 generated in the secondary winding W2 of the transformer T rises, the secondary winding W2 of the transformer T is first changed into the same manner as the DC-DC converter of FIG. A little current starts to flow in the path of the diode D1, the capacitor Cs1, the diode Ds3, the inductor Ls, the smoothing capacitor C, the diode D4, and the secondary winding W2 of the transformer T.
ここで第１直列回路のコンデンサＣｓ１とダイオードＤｓ１の直列接続点の電圧がツェナーダイオードＤｚｂのツェナー電圧Ｖｚｂを超えると、スナバ回路に流れる電流は、上記経路に加えて、図１０示すように変圧器Ｔの二次巻線Ｗ２→ダイオードＤ１→コンデンサＣｓ１→ダイオードＤｓ２→トランジスタＴｒ→平滑コンデンサＣ→ダイオードＤ４→変圧器Ｔの二次巻線Ｗ２の経路でも流れ、図１１に示すように急速に立ち上がる。 Here, when the voltage at the series connection point of the capacitor Cs1 and the diode Ds1 of the first series circuit exceeds the Zener voltage Vzb of the Zener diode Dzb, the current flowing through the snubber circuit is added to the above path, as shown in FIG. The secondary winding W2 of T → the diode D1 → the capacitor Cs1 → the diode Ds2 → the transistor Tr → the smoothing capacitor C → the diode D4 → the secondary winding W2 of the transformer T also flows, and rises rapidly as shown in FIG. .
このようにダイオードＤ２、Ｄ３が電流を遮断しても漏れインダクタンスＬｅの電流がスナバ回路に流れ続けるため、ダイオードＤ２、Ｄ３の寄生容量Ｃｐ２、Ｃｐ３の充電電流が低減される。その結果、本発明に係るスナバ回路を適用することで、スナバ回路が無い場合に比べて、ダイオードＤ２、Ｄ３に印加される電圧を抑制することができる。 As described above, even if the diodes D2 and D3 cut off the current, the current of the leakage inductance Le continues to flow through the snubber circuit, so that the charging currents of the parasitic capacitances Cp2 and Cp3 of the diodes D2 and D3 are reduced. As a result, by applying the snubber circuit according to the present invention, the voltage applied to the diodes D2 and D3 can be suppressed as compared with the case where there is no snubber circuit.
コンデンサＣｓ１にスナバ電流が流れると、コンデンサＣｓ１が充電され、その両端電圧Ｅｃは上昇する。これにより、第１直列回路のコンデンサＣｓ１とダイオードＤｓ１の直列接続点の電圧がツェナーダイオードＤｚｂのツェナー電圧Ｖｚｂよりも低くなり、第２直列回路には電流が流れなくなる。 When a snubber current flows through the capacitor Cs1, the capacitor Cs1 is charged, and the voltage Ec across the capacitor Cs1 rises. Thereby, the voltage at the series connection point of the capacitor Cs1 and the diode Ds1 in the first series circuit becomes lower than the Zener voltage Vzb of the Zener diode Dzb, and no current flows through the second series circuit.
さらに漏れインダクタンスＬｅには出力電圧ＥｏとコンデンサＣｓ１の両端電圧Ｅｃとを加えた電圧が逆電圧として印加される。これにより、インダクタＬｓに流れていた電流は減少する。これに伴ってダイオードＤｓ１が導通するとインダクタＬｓの電流は、インダクタＬｓ→平滑コンデンサＣ→ダイオードＤｓ１→ダイオードＤｓ３→インダクタＬｓの経路で流れるようになり、インダクタＬｓに蓄えられたエネルギーが平滑コンデンサＣに移行する。 Further, a voltage obtained by adding the output voltage Eo and the voltage Ec across the capacitor Cs1 is applied to the leakage inductance Le as a reverse voltage. As a result, the current flowing through the inductor Ls decreases. As a result, when the diode Ds1 becomes conductive, the current of the inductor Ls flows through the path of the inductor Ls → the smoothing capacitor C → the diode Ds1 → the diode Ds3 → the inductor Ls, and the energy stored in the inductor Ls flows to the smoothing capacitor C. Transition.
上記スナバ回路を適用したＤＣ−ＤＣコンバータにおいて、変圧器Ｔの漏れインダクタンスＬｅとコンデンサＣｓ１との共振によるコンデンサＣｓ１の両端に生じる電圧のピーク電圧値Ｅｃｐは、簡単化のためインダクタＬｓの影響を無視すると、次式で示される。 In the DC-DC converter using the snubber circuit, the peak voltage value Ecp of the voltage generated across the capacitor Cs1 due to resonance between the leakage inductance Le of the transformer T and the capacitor Cs1 ignores the influence of the inductor Ls for simplification. Then, it is shown by the following formula.
Ｅｃｐ＝２×（Ｅ２−Ｖｚｂ）
このため、整流電圧Ｅｒのピーク値Ｅｒｐは、次式となる。
Ｅｒｐ＝２×（Ｅ２−Ｖｚｂ）＋Ｖｚｂ＝２×Ｅ２−Ｖｚｂ
この式が示すように、整流回路４を構成するダイオード（Ｄ１〜Ｄ４）に印加される電圧のピーク値は、スナバ回路がない場合に印加される電圧［２×Ｅ２］よりも低く抑えられる。
Ecp = 2 × (E2-Vzb)
For this reason, the peak value Erp of the rectified voltage Er is expressed by the following equation.
Erp = 2 × (E2−Vzb) + Vzb = 2 × E2−Vzb
As shown by this equation, the peak value of the voltage applied to the diodes (D1 to D4) constituting the
起動時や過負荷運転時においても、上記のとおり整流回路４のダイオード（Ｄ１〜Ｄ４）に加わる電圧のピーク値を［２×Ｅ２−Ｖｚｂ］と略一定にすることができる。したがって、ダイオード（Ｄ１〜Ｄ４）が許容する逆電圧に対して印加電圧を適切に管理することが可能となり、より信頼性の高いＤＣ−ＤＣコンバータを提供することができる。
Even during start-up or overload operation, the peak value of the voltage applied to the diodes (D1 to D4) of the
なお、第３直列回路は、従来技術の一例として示した図１４の実施例と同様、スナバ回路に流れる電流を分流させることを目的に設けられている。すなわち、第２直列回路と第３直列回路に電流が分流することにより、第２直列回路のトランジスタＴｒで発生する損失を低減させることができる。これにより、装置効率を向上させることができる。 The third series circuit is provided for the purpose of diverting the current flowing through the snubber circuit, as in the embodiment of FIG. 14 shown as an example of the prior art. That is, the loss generated in the transistor Tr of the second series circuit can be reduced by dividing the current between the second series circuit and the third series circuit. Thereby, apparatus efficiency can be improved.
さらに、本発明に係るスナバ回路の適用において、ツェナーダイオードＤｚｂのツェナー電圧Ｖｚｂを出力電圧の定格値と略等しい電圧にすれば、ＤＣ−ＤＣコンバータが定格電圧を出力している定常運転状態において、トランジスタＴｒの両端電圧は略［０Ｖ］になる。これにより、第２直列回路を流れる電流によって発生する損失を極めて少なくすることができ、より高効率なＤＣ−ＤＣコンバータを提供することができる。 Furthermore, in the application of the snubber circuit according to the present invention, if the Zener voltage Vzb of the Zener diode Dzb is set to a voltage substantially equal to the rated value of the output voltage, in a steady operation state where the DC-DC converter outputs the rated voltage, The voltage across the transistor Tr is approximately [0V]. Thereby, the loss generated by the current flowing through the second series circuit can be extremely reduced, and a more efficient DC-DC converter can be provided.
図１２は、本発明に係る電力変換装置の別の実施形態であるＤＣ−ＤＣコンバータを示す概略回路図である。本ＤＣ−ＤＣコンバータは、図２に示すＤＣ−ＤＣコンバータの構成要素である変圧器Ｔを二次側にセンタータップを有する変圧器Ｔａに置き換え、ダイオードＤ１〜Ｄ４からなるフルブリッジの整流回路４を２個のダイオードＤ１、Ｄ３からなる整流回路４ａに置き換えている。
FIG. 12 is a schematic circuit diagram showing a DC-DC converter which is another embodiment of the power conversion device according to the present invention. In this DC-DC converter, the transformer T, which is a component of the DC-DC converter shown in FIG. 2, is replaced with a transformer Ta having a center tap on the secondary side, and a full-
具体的には、変圧器Ｔａの二次巻線Ｗ２１に整流回路４ａのダイオードＤ１が接続され、二次巻線Ｗ２２に整流回路４ａのダイオードＤ３が接続されている。整流回路４ａのダイオードＤ１とＤ３の接続点には平滑回路の一端が接続され、変圧器Ｔａの二次巻線Ｗ２１とＷ２２の直列接続点（基準点）に平滑回路の他の一端が接続される。また、変圧器Ｔａの二次巻線には漏れインダクタンスＬｅ１、Ｌｅ２が存在する。 Specifically, the diode D1 of the rectifier circuit 4a is connected to the secondary winding W21 of the transformer Ta, and the diode D3 of the rectifier circuit 4a is connected to the secondary winding W22. One end of the smoothing circuit is connected to the connection point between the diodes D1 and D3 of the rectifier circuit 4a, and the other end of the smoothing circuit is connected to the series connection point (reference point) of the secondary windings W21 and W22 of the transformer Ta. The Further, leakage inductances Le1 and Le2 exist in the secondary winding of the transformer Ta.
このように構成されたＤＣ−ＤＣコンバータにおいて、コンデンサＣｓ１とダイオードＤｓ１とからなる第１直列回路は、平滑回路と並列に、整流回路４ａのダイオードＤ１とＤ３の接続点と基準点との間に接続される。さらに、第２ダイオードとトランジスタからなる第２直列回路が、コンデンサＣｓ１とダイオードＤｓ１の直列接続点と、平滑インダクタＬと平滑コンデンサＣの直列接続点との間に接続される。ツェナーダイオードＤｓｂは、トランジスタＴｒのベース端子と基準点との間に接続される。ダイオードＤｓ３とインダクタＬｓとからなる第３直列回路は第２直列回路に並列に接続される。 In the DC-DC converter configured as described above, the first series circuit including the capacitor Cs1 and the diode Ds1 is arranged in parallel with the smoothing circuit between the connection point of the diodes D1 and D3 of the rectifier circuit 4a and the reference point. Connected. Further, a second series circuit including a second diode and a transistor is connected between the series connection point of the capacitor Cs1 and the diode Ds1 and the series connection point of the smoothing inductor L and the smoothing capacitor C. The Zener diode Dsb is connected between the base terminal of the transistor Tr and the reference point. A third series circuit composed of the diode Ds3 and the inductor Ls is connected in parallel to the second series circuit.
変圧器Ｔａの二次巻線Ｗ２１に生じた起電力Ｅ２１が立ち上がると、スナバ回路に流れる電流は、変圧器Ｔａの二次巻線Ｗ２１→整流回路４ａのダイオードＤ１→コンデンサＣｓ１を通して流れ、平滑コンデンサＣを経て変圧器Ｔａの二次巻線Ｗ２１に戻る。また、変圧器Ｔａの二次巻線Ｗ２２に生じた起電力Ｅ２２が立ち上がると、スナバ回路に流れる電流は、変圧器Ｔａの二次巻線Ｗ２２→整流回路４ａのダイオードＤ３→コンデンサＣｓ１を通して流れ、平滑コンデンサＣを経て変圧器Ｔａの二次巻線Ｗ２２に戻る。 When the electromotive force E21 generated in the secondary winding W21 of the transformer Ta rises, the current flowing in the snubber circuit flows through the secondary winding W21 of the transformer Ta → the diode D1 of the rectifier circuit 4a → the capacitor Cs1, and the smoothing capacitor It returns to the secondary winding W21 of the transformer Ta through C. Further, when the electromotive force E22 generated in the secondary winding W22 of the transformer Ta rises, the current flowing in the snubber circuit flows through the secondary winding W22 of the transformer Ta → the diode D3 of the rectifier circuit 4a → the capacitor Cs1, It returns to the secondary winding W22 of the transformer Ta through the smoothing capacitor C.
したがって、図１２の実施形態においても、図２に示した実施形態と同様、本発明に係るスナバ回路を適用することにより整流回路４ａのダイオードＤ１およびＤ３の寄生容量Ｃｐ１およびＣｐ３を充電する電流が低減され、ダイオードＤ１およびＤ３に印加される電圧を［２×Ｅ２−Ｖｚｂ］に抑制することができる。また、図２に示した実施形態と同様、第２直列回路のトランジスタＴｒの損失を低減することが可能であるので、高効率なＤＣ−ＤＣコンバータを実現することができる。 Therefore, in the embodiment of FIG. 12, as in the embodiment shown in FIG. 2, the current for charging the parasitic capacitances Cp1 and Cp3 of the diodes D1 and D3 of the rectifier circuit 4a is obtained by applying the snubber circuit according to the present invention. The voltage applied to the diodes D1 and D3 can be reduced to [2 × E2-Vzb]. Further, since the loss of the transistor Tr of the second series circuit can be reduced as in the embodiment shown in FIG. 2, a highly efficient DC-DC converter can be realized.
なお、上記実施例ではインバータ２をフルブリッジ方式で記載しているが、インバータ２はハーフブリッジ方式であってもよい。
図１３は、本発明に係る電力変換装置のさらに別の実施形態であるＤＣ−ＤＣコンバータを示す概略回路図である。本ＤＣ−ＤＣコンバータは、一石式ＤＣ−ＤＣコンバータと呼ばれるものである。図２に示すＤＣ−ＤＣコンバータの構成要素であるＭＯＳＦＥＴ（Ｑ１〜Ｑ４）からなるインバータ２をＭＯＳＦＥＴ（Ｑ１）からなるインバータ２ｂに置き換え、ダイオードＤ１〜Ｄ４からなるフルブリッジの整流回路４を２個のダイオードＤ１、Ｄ３からなる整流回路４ｂに置き換えている。
In the above embodiment, the
FIG. 13: is a schematic circuit diagram which shows the DC-DC converter which is another embodiment of the power converter device which concerns on this invention. This DC-DC converter is called a one-stone DC-DC converter. The
具体的には、変圧器Ｔの一次巻線の一端は直流電源の一端に接続され、その他端はＭＯＳＦＥＴ（Ｑ１）を介して直流電源の他端に接続される。整流回路４ｂはダイオードＤ１とダイオードＤ３の直列回路からなり、変圧器Ｔの二次巻線Ｗ２に接続される。変圧器Ｔの二次巻線Ｗ２には漏れインダクタンスＬｅが存在する。平滑インダクタＬと平滑コンデンサＣの直列回路からなる平滑回路は、整流回路４ｂのダイオードＤ３の両端に接続される。負荷５は、平滑回路の平滑コンデンサＣの両端に接続される。 Specifically, one end of the primary winding of the transformer T is connected to one end of the DC power supply, and the other end is connected to the other end of the DC power supply via a MOSFET (Q1). The rectifier circuit 4b is composed of a series circuit of a diode D1 and a diode D3, and is connected to the secondary winding W2 of the transformer T. A leakage inductance Le exists in the secondary winding W2 of the transformer T. A smoothing circuit composed of a series circuit of a smoothing inductor L and a smoothing capacitor C is connected to both ends of the diode D3 of the rectifier circuit 4b. The load 5 is connected to both ends of the smoothing capacitor C of the smoothing circuit.
このように構成されたＤＣ−ＤＣコンバータにおいて、コンデンサＣｓ１とダイオードＤｓ１とからなる第１直列回路は、整流回路４ｂのダイオードＤ３の両端に接続される。また、ダイオードＤｓ２とトランジスタＴｒを直列接続した第２直列回路およびダイオードＤｓ３とインダクタＬｓを直列接続した第３直列回路は、それぞれ第１直列回路のコンデンサＣｓ１とダイオードＤｓ１の直列接続点と、平滑回路の平滑インダクタＬと平滑コンデンサＣの直列接続点との間に接続される。第２直列回路のトランジスタＴｒのベース端子にはツェナーダイオードＤｚｂの一端が接続され、ツェナーダイオードＤｚｂの他端は基準点に接続される。 In the DC-DC converter configured as described above, the first series circuit including the capacitor Cs1 and the diode Ds1 is connected to both ends of the diode D3 of the rectifier circuit 4b. The second series circuit in which the diode Ds2 and the transistor Tr are connected in series and the third series circuit in which the diode Ds3 and the inductor Ls are connected in series are respectively a series connection point of the capacitor Cs1 and the diode Ds1 of the first series circuit, and a smoothing circuit. Are connected between the smoothing inductor L and the series connection point of the smoothing capacitor C. One end of a Zener diode Dzb is connected to the base terminal of the transistor Tr of the second series circuit, and the other end of the Zener diode Dzb is connected to a reference point.
変圧器Ｔの二次巻線Ｗ２に生じた起電力Ｅ２が立ち上がると、コンデンサＣｓ１を充電する電流は、変圧器Ｔの二次巻線Ｗ２→ダイオードＤ１→コンデンサＣｓ１を経て第２直列回路および第３直列回路を流れ、平滑コンデンサＣを経て変圧器Ｔの二次巻線Ｗ２に戻る。 When the electromotive force E2 generated in the secondary winding W2 of the transformer T rises, the current for charging the capacitor Cs1 passes through the secondary winding W2 of the transformer T → the diode D1 → the capacitor Cs1 and the second series circuit and the second 3 flows through the series circuit, returns to the secondary winding W2 of the transformer T through the smoothing capacitor C.
したがって、図１３の実施形態においても、図２に示した実施形態と同様、本発明に係るスナバ回路を適用することにより整流回路４ｂのダイオードＤ３の寄生容量Ｃｐ３を充電する電流が低減され、ダイオードＤ３に印加される電圧を［２×Ｅ２−Ｖｚｂ］に抑制することができる。また、図２に示した実施形態と同様、第２直列回路のトランジスタＴｒの損失を低減することが可能となるので、高効率なＤＣ−ＤＣコンバータを実現することができる。 Therefore, in the embodiment of FIG. 13, as in the embodiment shown in FIG. 2, by applying the snubber circuit according to the present invention, the current for charging the parasitic capacitance Cp3 of the diode D3 of the rectifier circuit 4b is reduced. The voltage applied to D3 can be suppressed to [2 × E2-Vzb]. Moreover, since the loss of the transistor Tr of the second series circuit can be reduced as in the embodiment shown in FIG. 2, a highly efficient DC-DC converter can be realized.
なお、図１２および図１３に示した実施例に係るＤＣ−ＤＣコンバータにおいても、図７または図８に示したコンデンサＣｓ２を付加したスナバ回路を実現することができる。これによって、図７および図８で示したＤＣ−ＤＣコンバータと同様、パルス電流に対する耐量の小さいトランジスタを使用することが可能となり、ＤＣ−ＤＣコンバータの低価格化を図ることができる。 In the DC-DC converter according to the embodiment shown in FIGS. 12 and 13, the snubber circuit to which the capacitor Cs2 shown in FIG. 7 or FIG. 8 is added can be realized. As a result, similar to the DC-DC converter shown in FIGS. 7 and 8, it is possible to use a transistor having a small withstand capability against the pulse current, and the price of the DC-DC converter can be reduced.
また、上記実施例では、本発明に係る電力変換装置の実施形態の実施例を、正の電圧を出力するＤＣ−ＤＣコンバータに基づいて説明しているが、本発明は負の電圧を出力するＤＣ−ＤＣコンバータ等の電力変換装置にも適用することができる。 Moreover, although the Example of embodiment of the power converter device which concerns on this invention is described based on the DC-DC converter which outputs a positive voltage in the said Example, this invention outputs a negative voltage. The present invention can also be applied to a power conversion device such as a DC-DC converter.
さらに、本発明に係る電力変換装置は、上記実施例に限定されるものではなく、漏れインダクタンスに起因してダイオード等の半導体素子に印加されるサージ電圧を抑制する装置に適用することができる。 Furthermore, the power conversion device according to the present invention is not limited to the above embodiment, and can be applied to a device that suppresses a surge voltage applied to a semiconductor element such as a diode due to leakage inductance.
１ 直流電源
２、２ｂ インバータ
３ オンオフ制御部
４、４ａ、４ｂ 整流回路
５ 負荷
６ 電圧制御部
７ 基準電圧設定部
Ｃ 平滑コンデンサ
Ｃｐ１〜Ｃｐ４ 寄生容量
Ｃｓ１〜Ｃｓ３ コンデンサ
Ｄ１〜Ｄ４ ダイオード
Ｄｓ１〜Ｄｓ３ ダイオード
Ｄｚｂ、Ｄｚｓ ツェナーダイオード
Ｌ 平滑インダクタ
Ｌｅ 漏れインダクタンス
Ｌｓ インダクタ
Ｑ１〜Ｑ４ ＭＯＳＦＥＴ
Ｔ、Ｔａ 変圧器
Ｔｒ トランジスタ
DESCRIPTION OF
T, Ta Transformer Tr Transistor
Claims (5)
平滑インダクタと平滑コンデンサとの直列回路からなり、前記整流回路の出力端子間に接続される平滑回路と、
スナバ回路とを備えた電力変換装置であって、
前記スナバ回路は、
第１コンデンサと第１ダイオードとが直列に接続される直列回路からなり、前記整流回路の出力端子間に接続される第１直列回路と、
前記第１直列回路の第１コンデンサと第１ダイオードの直列接続点と、前記整流回路の平滑インダクタと平滑コンデンサの直列接続点との間に接続され、かつ制御端子を有する電圧制御部と、
前記整流回路と前記平滑回路の平滑コンデンサとの接続点を基準点とし、この基準点にその一端が接続され、その他端が前記電圧制御部の制御端子に接続される基準電圧設定部とを有している
ことを特徴とする電力変換装置。 A rectifier circuit that rectifies and outputs an input voltage; and
A smoothing circuit consisting of a series circuit of a smoothing inductor and a smoothing capacitor, connected between the output terminals of the rectifier circuit;
A power conversion device including a snubber circuit,
The snubber circuit is
A first circuit composed of a series circuit in which a first capacitor and a first diode are connected in series, and connected between output terminals of the rectifier circuit;
A voltage control unit connected between a series connection point of the first capacitor and the first diode of the first series circuit and a series connection point of the smoothing inductor and the smoothing capacitor of the rectifier circuit and having a control terminal;
A reference point is a connection point between the rectifier circuit and the smoothing capacitor of the smoothing circuit, one end of which is connected to the reference point, and the other end is connected to a control terminal of the voltage control unit. The power converter characterized by having carried out.
前記基準電圧設定部は、定電圧素子で構成される
ことを特徴とする請求項２に記載の電力変換装置。 The voltage control unit includes a voltage control element,
The power converter according to claim 2, wherein the reference voltage setting unit includes a constant voltage element.
前記第２ダイオードと電圧制御素子の直列接続点と、前記基準点との間に接続された第２コンデンサで構成され、
前記基準電圧設定部は、定電圧素子で構成されている
ことを特徴とする請求項２に記載の電力変換装置。 The voltage control unit includes a second series circuit in which a second diode and a voltage control element having a control terminal are connected in series;
A second capacitor connected between a series connection point of the second diode and the voltage control element and the reference point;
The power converter according to claim 2, wherein the reference voltage setting unit includes a constant voltage element.
前記第２直列回路の電圧制御素子の両端子間に接続された第２コンデンサで構成され、
前記基準電圧設定部は、定電圧素子で構成されている
ことを特徴とする請求項２に記載の電力変換装置。 The voltage control unit includes a second series circuit in which a second diode and a voltage control element having a control terminal are connected in series;
A second capacitor connected between both terminals of the voltage control element of the second series circuit;
The power converter according to claim 2, wherein the reference voltage setting unit includes a constant voltage element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010112828A JP5516055B2 (en) | 2010-05-17 | 2010-05-17 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010112828A JP5516055B2 (en) | 2010-05-17 | 2010-05-17 | Power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011244559A JP2011244559A (en) | 2011-12-01 |
| JP5516055B2 true JP5516055B2 (en) | 2014-06-11 |
Family
ID=45410635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010112828A Expired - Fee Related JP5516055B2 (en) | 2010-05-17 | 2010-05-17 | Power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5516055B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021035287A (en) * | 2019-08-29 | 2021-03-01 | 富士電機株式会社 | Snubber circuit and power conversion device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5849820B2 (en) * | 2012-03-29 | 2016-02-03 | 株式会社デンソー | Switching power supply |
| JP5935469B2 (en) * | 2012-04-13 | 2016-06-15 | 富士電機株式会社 | Power converter |
| KR102461307B1 (en) * | 2015-09-08 | 2022-10-31 | 현대모비스 주식회사 | Switching power supply device |
-
2010
- 2010-05-17 JP JP2010112828A patent/JP5516055B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021035287A (en) * | 2019-08-29 | 2021-03-01 | 富士電機株式会社 | Snubber circuit and power conversion device |
| US11152851B2 (en) | 2019-08-29 | 2021-10-19 | Fuji Electric Co., Ltd. | Snubber circuit and power conversion apparatus |
| JP7276005B2 (en) | 2019-08-29 | 2023-05-18 | 富士電機株式会社 | Snubber circuit and power converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011244559A (en) | 2011-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10833594B2 (en) | System and method of controlling a power converter having an LC tank coupled between a switching network and a transformer winding | |
| US9178438B2 (en) | Apparatus for resonant converters | |
| US7541791B2 (en) | Switch mode power converter having multiple inductor windings equipped with snubber circuits | |
| US20080043506A1 (en) | Dc-ac converter | |
| JP2003324956A (en) | Method of controlling series resonant bridge inverter circuit and the circuit | |
| WO2015105812A9 (en) | Harmonic reduction apparatus for wireless power transfer systems | |
| US20100220500A1 (en) | Power converter and method for controlling power converter | |
| KR20130043612A (en) | Dc-dc converter circuit for high input-to-output voltage conversion | |
| JP2010004724A (en) | Series resonant converter | |
| WO2000048300A1 (en) | Offset resonance zero volt switching flyback converter | |
| WO2014155604A1 (en) | Dc-dc converter | |
| JP2009247132A (en) | Snubber circuit | |
| JP2012186872A (en) | Dc power supply apparatus | |
| US10432101B2 (en) | Power conversion apparatus | |
| JP5565186B2 (en) | Power converter | |
| JP5516055B2 (en) | Power converter | |
| US20160036337A1 (en) | Switching power supply apparatus | |
| JP2022011002A (en) | Power regenerative snubber circuit and power supply | |
| JP4323049B2 (en) | Power converter | |
| US11356029B2 (en) | Rectifying circuit and switched-mode power supply incorporating rectifying circuit | |
| JP2009050080A (en) | Snubber circuit | |
| JP4764980B2 (en) | DC-DC converter | |
| JP6458235B2 (en) | Switching power supply | |
| JP5578234B2 (en) | Switching power supply device, power supply system using the same, and electronic device | |
| JP2005073403A (en) | Rush current suppressing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130401 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5516055 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |