JP6836072B2 - Semiconductor devices and methods for manufacturing semiconductor devices - Google Patents

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.

電極から針状結晶（ウィスカ）を成長させて、対向する電極間を針状結晶で電気的に接続させる方法が知られている（例えば、特許文献１、２）。また、電極から針状結晶を成長させることで、電極の高さのばらつきを緩衝して電極間接続を良好にすることが知られている（例えば、特許文献３）。 A method is known in which needle-shaped crystals (whiskers) are grown from electrodes and the opposing electrodes are electrically connected by needle-shaped crystals (for example, Patent Documents 1 and 2). Further, it is known that by growing needle-shaped crystals from the electrodes, the variation in the height of the electrodes is buffered and the connection between the electrodes is improved (for example, Patent Document 3).

特開２００３−１８６４１９号公報Japanese Unexamined Patent Publication No. 2003-186419 特開２００５−１０９３７２号公報Japanese Unexamined Patent Publication No. 2005-109372 特開平４−１４４１３７号公報Japanese Unexamined Patent Publication No. 4-144137

電極に圧縮応力がかかることで電極から針状結晶が成長するが、従来の技術では、電極に大きな圧縮応力を発生させて効率良く針状結晶を成長させる点で改善の余地が残されている。 Although acicular crystals grow from the electrodes when compressive stress is applied to the electrodes, there is still room for improvement in the conventional technique in that a large compressive stress is generated on the electrodes to efficiently grow acicular crystals. ..

１つの側面では、針状結晶を効率良く成長させ、電極間の接続を良好にすることを目的とする。 On one side, it is intended to efficiently grow acicular crystals and improve the connection between the electrodes.

１つの態様では、半導体装置は、第１電極を有する半導体チップと、前記第１電極と針状結晶で電気的に接続された第２電極を有する部品と、を備え、前記第１電極及び前記第２電極の少なくとも一方は、前記針状結晶を発生する第１金属膜と、前記第１金属膜を囲んで設けられ、前記第１金属膜よりも熱膨張係数が小さく且つヤング率が大きい第２金属膜と、を含む。 In one embodiment, the semiconductor device comprises a semiconductor chip having a first electrode and a component having a second electrode electrically connected to the first electrode by a needle-like crystal, the first electrode and the said. At least one of the second electrodes is provided so as to surround the first metal film that generates the acicular crystals and the first metal film, and has a smaller thermal expansion coefficient and a larger Young ratio than the first metal film. Includes 2 metal films.

１つの態様では、半導体装置の製造方法は、半導体チップに第１電極を形成する工程と、部品に第２電極を形成する工程と、熱処理を行って、前記第１電極及び前記第２電極の少なくとも一方から針状結晶を発生させて前記第１電極と前記第２電極を前記針状結晶で電気的に接続する工程と、を備え、前記第１電極及び前記第２電極の前記少なくとも一方を形成する工程は、前記針状結晶を発生する第１金属膜を形成する工程と、前記第１金属膜を囲むように前記第１金属膜よりも熱膨張係数が小さく且つヤング率が大きい第２金属膜を形成する工程と、を含む。 In one aspect, the method for manufacturing a semiconductor device includes a step of forming a first electrode on a semiconductor chip, a step of forming a second electrode on a component, and heat treatment to obtain the first electrode and the second electrode. A step of generating an acicular crystal from at least one of them and electrically connecting the first electrode and the second electrode with the acicular crystal is provided, and at least one of the first electrode and the second electrode is connected. The step of forming is a step of forming the first metal film for generating the acicular crystals, and a second step of forming the first metal film so as to surround the first metal film and having a smaller thermal expansion coefficient and a larger Young ratio than the first metal film. Includes a step of forming a metal film.

１つの側面として、針状結晶を効率良く成長させ、電極間の接続を良好にすることができる。 As one aspect, acicular crystals can be efficiently grown and the connection between the electrodes can be improved.

図１は実施例１に係る半導体装置の断面図である。FIG. 1 is a cross-sectional view of the semiconductor device according to the first embodiment. 図２（ａ）及び図２（ｂ）はシミュレーションを行った構造を示す斜視図である。2 (a) and 2 (b) are perspective views showing a simulated structure. 図３（ａ）から図３（ｃ）はシミュレーションの結果を示す図である。3 (a) to 3 (c) are diagrams showing the results of the simulation. 図４（ａ）は実施例１の変形例１に係る半導体装置の断面図、図４（ｂ）は実施例１の変形例２に係る半導体装置の断面図である。FIG. 4A is a cross-sectional view of the semiconductor device according to the first modification of the first embodiment, and FIG. 4B is a cross-sectional view of the semiconductor device according to the second modification of the first embodiment. 図５は実施例２に係る半導体装置の断面図である。FIG. 5 is a cross-sectional view of the semiconductor device according to the second embodiment. 図６（ａ）から図６（ｅ）は実施例２に係る半導体装置の製造方法を示す断面図（その１）である。6 (a) to 6 (e) are cross-sectional views (No. 1) showing a method of manufacturing the semiconductor device according to the second embodiment. 図７（ａ）及び図７（ｂ）は実施例２に係る半導体装置の製造方法を示す断面図（その２）である。7 (a) and 7 (b) are cross-sectional views (No. 2) showing a method of manufacturing the semiconductor device according to the second embodiment. 図８は比較例２に係る半導体装置の断面図である。FIG. 8 is a cross-sectional view of the semiconductor device according to Comparative Example 2. 図９はスキャンテストを説明する図である。FIG. 9 is a diagram illustrating a scan test.

以下、図面を参照して、本発明の実施例について説明する。 Hereinafter, examples of the present invention will be described with reference to the drawings.

図１は、実施例１に係る半導体装置の断面図である。図１のように、実施例１の半導体装置５００は、半導体チップ１０、半導体チップ２０、及び半導体チップ１０と半導体チップ２０を接着させる樹脂膜３０を備える。樹脂膜３０は、例えばＢＣＢ（ベンゾシクロブテン：Benzocyclobutene）膜であるが、その他の樹脂で形成されていてもよく、熱硬化性樹脂又は熱可塑性樹脂のいずれで形成されていてもよい。 FIG. 1 is a cross-sectional view of the semiconductor device according to the first embodiment. As shown in FIG. 1, the semiconductor device 500 of the first embodiment includes a semiconductor chip 10, a semiconductor chip 20, and a resin film 30 for adhering the semiconductor chip 10 and the semiconductor chip 20. The resin film 30 is, for example, a BCB (benzocyclobutene) film, but may be formed of other resins, and may be formed of either a thermosetting resin or a thermoplastic resin.

半導体チップ１０は、絶縁膜１２と、絶縁膜１２に埋め込まれた電極１４と、を有する。絶縁膜１２は、例えば酸化シリコン（ＳｉＯ_２）膜などの無機絶縁膜であるが、有機絶縁膜であってもよい。電極１４は、針状結晶（ウィスカ）を発生する金属膜１６と、金属膜１６を囲んで設けられた金属膜１８と、を有する。例えば、金属膜１６は直方体形状をしていて、金属膜１８は金属膜１６の半導体チップ２０側の面以外の５面を覆って設けられている。なお、直方体形状には、角が丸みを帯びているなどのような略直方体形状が含まれる。また、金属膜１６は円柱形状をしていてもよい。金属膜１８は、金属膜１６よりも熱膨張係数が小さく且つヤング率が大きい金属で形成されている。金属膜１６は例えば錫（Ｓｎ）で形成され、金属膜１８は例えば銅（Ｃｕ）で形成されている。金属膜１６は、絶縁膜１２の樹脂膜３０が固着した面に露出している。 The semiconductor chip 10 has an insulating film 12 and an electrode 14 embedded in the insulating film 12. The insulating film 12 is _{an inorganic insulating film such as a silicon oxide (SiO 2} ) film, but may be an organic insulating film. The electrode 14 has a metal film 16 that generates acicular crystals (whiskers), and a metal film 18 that is provided so as to surround the metal film 16. For example, the metal film 16 has a rectangular parallelepiped shape, and the metal film 18 is provided so as to cover five surfaces of the metal film 16 other than the surface on the semiconductor chip 20 side. The rectangular parallelepiped shape includes a substantially rectangular parallelepiped shape such as rounded corners. Further, the metal film 16 may have a cylindrical shape. The metal film 18 is made of a metal having a smaller coefficient of thermal expansion and a larger Young's modulus than the metal film 16. The metal film 16 is formed of, for example, tin (Sn), and the metal film 18 is formed of, for example, copper (Cu). The metal film 16 is exposed on the surface to which the resin film 30 of the insulating film 12 is fixed.

半導体チップ２０は、絶縁膜２２と、絶縁膜２２に埋め込まれた電極２４と、を有する。絶縁膜２２は、例えば酸化シリコン（ＳｉＯ_２）膜などの無機絶縁膜であるが、有機絶縁膜であってもよい。電極２４は、例えばインジウム（Ｉｎ）で形成されている。電極２４は、絶縁膜２２の樹脂膜３０が固着した面に露出している。 The semiconductor chip 20 has an insulating film 22 and an electrode 24 embedded in the insulating film 22. The insulating film 22 is _{an inorganic insulating film such as a silicon oxide (SiO 2} ) film, but may be an organic insulating film. The electrode 24 is made of, for example, indium (In). The electrode 24 is exposed on the surface to which the resin film 30 of the insulating film 22 is fixed.

半導体チップ１０の電極１４と半導体チップ２０の電極２４とは、電極１４の金属膜１６から成長した針状結晶（ウィスカ）３２によって電気的に接続されている。針状結晶３２は樹脂膜３０内を延びて形成されている。 The electrode 14 of the semiconductor chip 10 and the electrode 24 of the semiconductor chip 20 are electrically connected by a needle-shaped crystal (whisker) 32 grown from the metal film 16 of the electrode 14. The acicular crystal 32 is formed so as to extend inside the resin film 30.

ここで、発明者が行ったシミュレーションについて説明する。図２（ａ）及び図２（ｂ）は、シミュレーションを行った構造を示す斜視図である。図２（ａ）のように、比較例１として、酸化シリコン（ＳｉＯ_２）からなる絶縁膜１内に錫（Ｓｎ）で形成された電極２が設けられた構造に対して応力のシミュレーションを行った。図２（ｂ）のように、実施例１として、酸化シリコン（ＳｉＯ_２）からなる絶縁膜１内に錫（Ｓｎ）からなる金属膜６と銅（Ｃｕ）からなる金属膜８とで構成された電極４が設けられた構造に対して応力のシミュレーションを行った。なお、シミュレーションは、温度が２５０℃のときに生じる応力について計算した。 Here, the simulation performed by the inventor will be described. 2 (a) and 2 (b) are perspective views showing a simulated structure. As shown in FIG. 2A, as Comparative Example 1, stress simulation was performed on a structure in which an electrode 2 made of tin (Sn) was provided in an insulating film 1 made of _{silicon oxide (SiO 2).} It was. As shown in FIG. 2B, as Example 1, a metal film 6 made of tin (Sn) and a metal film 8 made of copper (Cu) are formed in an insulating film 1 made of _{silicon oxide (SiO 2).} A stress simulation was performed on the structure provided with the electrode 4. In the simulation, the stress generated when the temperature was 250 ° C. was calculated.

図３（ａ）から図３（ｃ）は、シミュレーションの結果を示す図である。図３（ａ）は、比較例１のシミュレーション結果を示す斜視図、図３（ｂ）は、実施例１のシミュレーション結果を示す斜視図、図３（ｃ）は、図３（ａ）及び図３（ｂ）のＡ−Ａ´間の応力を示す図である。図３（ａ）から図３（ｃ）のように、実施例１の電極４に生じる圧縮応力は、比較例１の電極２に生じる圧縮応力に比べて大きい結果となった。すなわち、電極４を構成する錫（Ｓｎ）からなる金属膜６に生じる圧縮応力は、錫（Ｓｎ）からなる電極２に生じる圧縮応力に比べて大きい結果となった。これは以下の理由によるものと考えられる。 3 (a) to 3 (c) are diagrams showing the results of the simulation. 3A is a perspective view showing the simulation result of Comparative Example 1, FIG. 3B is a perspective view showing the simulation result of Example 1, and FIG. 3C is FIG. 3A and FIG. It is a figure which shows the stress between AA'of 3 (b). As shown in FIGS. 3 (a) to 3 (c), the compressive stress generated in the electrode 4 of Example 1 was larger than the compressive stress generated in the electrode 2 of Comparative Example 1. That is, the compressive stress generated in the metal film 6 made of tin (Sn) constituting the electrode 4 was larger than the compressive stress generated in the electrode 2 made of tin (Sn). This is considered to be due to the following reasons.

実施例１の電極４は、錫（Ｓｎ）からなる金属膜６を囲んで銅（Ｃｕ）からなる金属膜８が設けられている。錫（Ｓｎ）の熱膨張係数は２６．９ｐｐｍ、ヤング率は５０ＧＰａであるのに対し、銅（Ｃｕ）の熱膨張係数は１６．６ｐｐｍ、ヤング率は１２９．８ＧＰａである。つまり、熱膨張係数が相対的に大きい金属膜６を囲んで熱膨張係数が相対的に小さく且つヤング率が相対的に大きい金属膜８が設けられている。このため、２５０℃のような高温下において、金属膜６は金属膜８よりも熱膨張しようとするが、金属膜８の高いヤング率によって熱膨張が抑えられるため、金属膜６の内部圧縮応力が大きくなったと考えられる。 The electrode 4 of the first embodiment is provided with a metal film 8 made of copper (Cu) so as to surround the metal film 6 made of tin (Sn). The coefficient of thermal expansion of tin (Sn) is 26.9 ppm and Young's modulus is 50 GPa, whereas the coefficient of thermal expansion of copper (Cu) is 16.6 ppm and Young's modulus is 129.8 GPa. That is, a metal film 8 having a relatively small coefficient of thermal expansion and a relatively large Young's modulus is provided surrounding the metal film 6 having a relatively large coefficient of thermal expansion. Therefore, under a high temperature such as 250 ° C., the metal film 6 tends to expand more thermally than the metal film 8, but the thermal expansion is suppressed by the high Young ratio of the metal film 8, so that the internal compressive stress of the metal film 6 is suppressed. Is thought to have increased.

実施例１によれば、図１のように、半導体チップ１０の電極１４は、針状結晶３２を発生する金属膜１６と、金属膜１６を囲んで設けられ、金属膜１６よりも熱膨張係数が小さく且つヤング率が大きい金属膜１８と、を含む。これにより、図３（ａ）から図３（ｃ）で説明したように、金属膜１６に生じる圧縮応力を大きくすることができる。このため、金属膜１６から針状結晶３２を効率良く成長させることができ、半導体チップ１０と半導体チップ２０の電極間の接続を良好にすることができる。 According to the first embodiment, as shown in FIG. 1, the electrode 14 of the semiconductor chip 10 is provided so as to surround the metal film 16 for generating needle-shaped crystals 32 and the metal film 16, and has a higher thermal expansion coefficient than the metal film 16. Includes a metal film 18 having a small size and a large young ratio. As a result, as described with reference to FIGS. 3 (a) to 3 (c), the compressive stress generated in the metal film 16 can be increased. Therefore, the needle-shaped crystal 32 can be efficiently grown from the metal film 16, and the connection between the electrodes of the semiconductor chip 10 and the semiconductor chip 20 can be improved.

また、実施例１によれば、半導体チップ２０の電極２４はインジウム（Ｉｎ）で形成されている。インジウム（Ｉｎ）のブリネル硬度は８．８３ＭＰａ、ヤング率は１１ＧＰａであるのに対し、針状結晶３２を発生する金属膜１６である錫（Ｓｎ）のブリネル硬度は５１ＭＰａ、ヤング率は５０ＧＰａである。すなわち、半導体チップ２０の電極２４は、半導体チップ１０の金属膜１６よりも硬度が小さくて柔らかい金属で形成されている。このように、針状結晶３２を発生する金属膜１６よりも硬度の小さい金属膜を電極２４に用いることにより、金属膜１６から成長した針状結晶３２が電極２４に突き刺さるようになる。これにより、半導体チップ１０と半導体チップ２０の電極間の接続を更に良好にすることができる。 Further, according to the first embodiment, the electrode 24 of the semiconductor chip 20 is made of indium (In). The Brinell hardness of indium (In) is 8.83 MPa and Young's modulus is 11 GPa, whereas the Brinell hardness of tin (Sn), which is the metal film 16 that generates acicular crystals 32, is 51 MPa and Young's modulus is 50 GPa. .. That is, the electrode 24 of the semiconductor chip 20 is made of a soft metal having a hardness smaller than that of the metal film 16 of the semiconductor chip 10. In this way, by using a metal film having a hardness smaller than that of the metal film 16 that generates the needle-shaped crystals 32 for the electrode 24, the needle-shaped crystals 32 grown from the metal film 16 will pierce the electrode 24. As a result, the connection between the electrodes of the semiconductor chip 10 and the semiconductor chip 20 can be further improved.

また、実施例１によれば、半導体チップ１０の電極１４は、複数本の針状結晶３２によって、半導体チップ２０の電極２４に接続されている。これにより、半導体チップ１０と半導体チップ２０の間の接続抵抗を低くすることができる。 Further, according to the first embodiment, the electrode 14 of the semiconductor chip 10 is connected to the electrode 24 of the semiconductor chip 20 by a plurality of acicular crystals 32. As a result, the connection resistance between the semiconductor chip 10 and the semiconductor chip 20 can be reduced.

なお、実施例１では、電極１４を構成する金属膜１６は錫（Ｓｎ）で形成され、金属膜１８は銅（Ｃｕ）で形成されている場合を例に示したが、この場合に限られる訳ではなく、その他の金属で形成されていてもよい。金属膜１６は、針状結晶３２を発生する金属であればよく、錫（Ｓｎ）以外の金属で形成されていてもよい。金属膜１８は、金属膜１６よりも熱膨張係数が小さく且つヤング率が大きい金属であれば、銅（Ｃｕ）以外の金属で形成されていてもよい。なお、針状結晶３２の成長の点から、金属膜１６と金属膜１８の組み合わせは錫（Ｓｎ）と銅（Ｃｕ）の場合が好ましい。また、電極２４は、インジウム（Ｉｎ）以外の金属で形成されていてもよい。上述したように、電極２４は金属膜１６よりも硬度の小さい金属で形成されている場合が好ましいが、金属膜１６よりも硬度の大きい金属で形成されていてもよい。 In Example 1, the case where the metal film 16 constituting the electrode 14 is formed of tin (Sn) and the metal film 18 is made of copper (Cu) is shown as an example, but the case is limited to this case. Not necessarily, it may be made of other metals. The metal film 16 may be any metal that generates acicular crystals 32, and may be formed of a metal other than tin (Sn). The metal film 18 may be formed of a metal other than copper (Cu) as long as it is a metal having a smaller coefficient of thermal expansion and a larger Young's modulus than the metal film 16. From the viewpoint of the growth of the acicular crystal 32, the combination of the metal film 16 and the metal film 18 is preferably tin (Sn) and copper (Cu). Further, the electrode 24 may be made of a metal other than indium (In). As described above, the electrode 24 is preferably formed of a metal having a hardness lower than that of the metal film 16, but may be formed of a metal having a hardness higher than that of the metal film 16.

図４（ａ）は、実施例１の変形例１に係る半導体装置の断面図、図４（ｂ）は、実施例１の変形例２に係る半導体装置の断面図である。図４（ａ）のように、実施例１の変形例１の半導体装置５１０では、半導体チップ２０の電極２４は、針状結晶３２を発生する金属膜２６と、金属膜２６を囲んで設けられた金属膜２８と、を有する。金属膜２８は、金属膜２６よりも熱膨張係数が小さく且つヤング率が大きい金属で形成されている。金属膜２６は例えば錫（Ｓｎ）で形成され、金属膜２８は例えば銅（Ｃｕ）で形成されている。金属膜２６は、絶縁膜２２の樹脂膜３０が固着した面に露出している。その他の構成は、実施例１と同じであるため説明を省略する。 FIG. 4A is a cross-sectional view of the semiconductor device according to the first modification of the first embodiment, and FIG. 4B is a cross-sectional view of the semiconductor device according to the second modification of the first embodiment. As shown in FIG. 4A, in the semiconductor device 510 of the first modification of the first embodiment, the electrode 24 of the semiconductor chip 20 is provided so as to surround the metal film 26 for generating the needle-shaped crystal 32 and the metal film 26. It has a metal film 28 and a metal film 28. The metal film 28 is made of a metal having a smaller coefficient of thermal expansion and a larger Young's modulus than the metal film 26. The metal film 26 is made of, for example, tin (Sn), and the metal film 28 is made of, for example, copper (Cu). The metal film 26 is exposed on the surface to which the resin film 30 of the insulating film 22 is fixed. Since other configurations are the same as those in the first embodiment, the description thereof will be omitted.

実施例１では、半導体チップ１０の電極１４が、針状結晶３２を発生する金属膜１６と金属膜１６よりも熱膨張係数が小さく且つヤング率が大きい金属膜１８とを有する場合を例に示した。しかしながら、実施例１の変形例１のように、半導体チップ１０、２０の電極１４、２４が、針状結晶３２を発生する金属膜１６、２６と金属膜１６、２６よりも熱膨張係数が小さく且つヤング率が大きい金属膜１８、２８とを有してもよい。すなわち、半導体チップ１０、２０の電極１４、２４の少なくとも一方が、針状結晶３２を発生する第１金属膜と、第１金属膜を囲んで設けられ、第１金属膜よりも熱膨張係数が小さく且つヤング率が大きい第２金属膜と、を有してもよい。 In Example 1, the case where the electrode 14 of the semiconductor chip 10 has a metal film 16 that generates needle-shaped crystals 32 and a metal film 18 that has a smaller coefficient of thermal expansion and a larger Young's modulus than the metal film 16 is shown as an example. It was. However, as in the first modification of the first embodiment, the electrodes 14 and 24 of the semiconductor chips 10 and 20 have a smaller thermal expansion coefficient than the metal films 16 and 26 and the metal films 16 and 26 that generate the needle-shaped crystals 32. Moreover, the metal films 18 and 28 having a large Young's modulus may be provided. That is, at least one of the electrodes 14 and 24 of the semiconductor chips 10 and 20 is provided so as to surround the first metal film for generating the needle-shaped crystal 32 and the first metal film, and has a higher thermal expansion coefficient than the first metal film. It may have a second metal film which is small and has a large young ratio.

実施例１の変形例１によれば、電極１４、２４の両方から針状結晶３２が効率良く成長するため、半導体チップ１０と半導体チップ２０の電極間の接続を更に良好にすることができる。 According to the first modification of the first embodiment, since the needle-shaped crystals 32 efficiently grow from both the electrodes 14 and 24, the connection between the electrodes of the semiconductor chip 10 and the semiconductor chip 20 can be further improved.

図４（ｂ）のように、実施例１の変形例２の半導体装置５２０では、半導体チップ１０は樹脂膜３０によって回路基板４０に接着されて実装されている。回路基板４０は、基板４２と、基板４２上に設けられた電極４４と、を有する。半導体チップ１０の電極１４と回路基板４０の電極４４とは、半導体チップ１０の電極１４から成長した針状結晶３２によって電気的に接続されている。電極４４は、銅（Ｃｕ）やインジウム（Ｉｎ）などの金属で形成されている。その他の構成は実施例１と同じであるため説明を省略する。 As shown in FIG. 4B, in the semiconductor device 520 of the second modification of the first embodiment, the semiconductor chip 10 is adhered to the circuit board 40 by the resin film 30 and mounted. The circuit board 40 has a substrate 42 and an electrode 44 provided on the substrate 42. The electrode 14 of the semiconductor chip 10 and the electrode 44 of the circuit board 40 are electrically connected by a needle-shaped crystal 32 grown from the electrode 14 of the semiconductor chip 10. The electrode 44 is made of a metal such as copper (Cu) or indium (In). Since other configurations are the same as those in the first embodiment, the description thereof will be omitted.

実施例１では、半導体チップ１０と半導体チップ２０が積層された半導体装置の場合を例に示したが、実施例１の変形例２のように、半導体チップ１０が回路基板４０に実装された半導体装置の場合でもよい。すなわち、半導体チップ１０の電極１４に電気的に接続された電極２４、４４を有する部品は、半導体チップ２０でもよいし、回路基板４０でもよいし、その他の部品でもよい。 In the first embodiment, the case of a semiconductor device in which the semiconductor chip 10 and the semiconductor chip 20 are laminated is shown as an example, but as in the modified example 2 of the first embodiment, the semiconductor chip 10 is mounted on the circuit board 40. It may be a device. That is, the component having the electrodes 24 and 44 electrically connected to the electrode 14 of the semiconductor chip 10 may be the semiconductor chip 20, the circuit board 40, or other components.

実施例１の変形例２において、実施例１及び実施例１の変形例１のように、電極１４と電極４４とが対向して針状結晶３２が形成される領域に樹脂膜３０が設けられていてもよい。また、実施例１及び実施例１の変形例１において、実施例１の変形例２のように、電極１４と電極２４とが対向して針状結晶３２が形成される領域に樹脂膜３０が設けられていない場合でもよい。 In the second modification of the first embodiment, as in the first modification of the first embodiment and the first modification of the first embodiment, the resin film 30 is provided in the region where the electrode 14 and the electrode 44 face each other and the needle-shaped crystal 32 is formed. May be. Further, in the first embodiment and the first modification of the first embodiment, as in the second modification of the first embodiment, the resin film 30 is formed in a region where the electrode 14 and the electrode 24 face each other and the needle-shaped crystal 32 is formed. It may not be provided.

図５は、実施例２に係る半導体装置の断面図である。図５のように、実施例２の半導体装置６００は、半導体チップ５０、半導体チップ８０、及び半導体チップ５０と半導体チップ８０を接着させる樹脂膜１１０を備える。樹脂膜１１０は、例えばＢＣＢ膜である。 FIG. 5 is a cross-sectional view of the semiconductor device according to the second embodiment. As shown in FIG. 5, the semiconductor device 600 of the second embodiment includes a semiconductor chip 50, a semiconductor chip 80, and a resin film 110 for adhering the semiconductor chip 50 and the semiconductor chip 80. The resin film 110 is, for example, a BCB film.

半導体チップ５０は、基板５２と絶縁膜５４、５６とを有し、例えばＬＳＩ（Large Scale Integration）などのＩＣ（Integrated Circuit）チップである。基板５２は、例えばシリコン（Ｓｉ）基板であり、トランジスタなどの複数の半導体素子５８が形成されている。絶縁膜５４は、基板５２の半導体素子５８が形成された側の面に設けられている。絶縁膜５４内には、複数の配線層６０、複数のビア配線６２、及び複数の電極６４が設けられている。複数の半導体素子５８それぞれは、配線層６０及びビア配線６２を介して、複数の電極６４それぞれに接続されている。絶縁膜５６は、絶縁膜５４の電極６４が露出した面に設けられている。絶縁膜５６内には、複数の電極６６が設けられている。複数の電極６６それぞれは複数の電極６４それぞれに接続されている。 The semiconductor chip 50 has a substrate 52 and insulating films 54 and 56, and is an IC (Integrated Circuit) chip such as an LSI (Large Scale Integration). The substrate 52 is, for example, a silicon (Si) substrate, and a plurality of semiconductor elements 58 such as transistors are formed. The insulating film 54 is provided on the surface of the substrate 52 on the side where the semiconductor element 58 is formed. A plurality of wiring layers 60, a plurality of via wirings 62, and a plurality of electrodes 64 are provided in the insulating film 54. Each of the plurality of semiconductor elements 58 is connected to each of the plurality of electrodes 64 via the wiring layer 60 and the via wiring 62. The insulating film 56 is provided on the exposed surface of the electrode 64 of the insulating film 54. A plurality of electrodes 66 are provided in the insulating film 56. Each of the plurality of electrodes 66 is connected to each of the plurality of electrodes 64.

絶縁膜５４、５６は、例えば酸化シリコン（ＳｉＯ_２）膜である。配線層６０、ビア配線６２、及び電極６４は、例えば銅（Ｃｕ）などの金属で形成されている。電極６６は、針状結晶を発生する金属膜６８と、金属膜６８を囲んで設けられた金属膜７０と、を有する。金属膜７０は、金属膜６８よりも熱膨張係数が小さく且つヤング率が大きい金属で形成されている。金属膜６８は例えば錫（Ｓｎ）で形成され、金属膜７０は例えば銅（Ｃｕ）で形成されている。金属膜６８は、絶縁膜５６の樹脂膜１１０が固着した面に露出している。 The insulating films 54 and 56 are, for example, silicon oxide (SiO ₂ ) films. The wiring layer 60, the via wiring 62, and the electrode 64 are made of a metal such as copper (Cu). The electrode 66 has a metal film 68 that generates acicular crystals, and a metal film 70 that surrounds the metal film 68. The metal film 70 is made of a metal having a smaller coefficient of thermal expansion and a larger Young's modulus than the metal film 68. The metal film 68 is made of, for example, tin (Sn), and the metal film 70 is made of, for example, copper (Cu). The metal film 68 is exposed on the surface to which the resin film 110 of the insulating film 56 is fixed.

半導体チップ８０は、基板８２と絶縁膜８４、８６とを有し、例えばＬＳＩなどのＩＣチップである。基板８２は、例えばシリコン（Ｓｉ）基板であり、トランジスタなどの複数の半導体素子８８が形成されている。絶縁膜８４は、基板８２の半導体素子８８が形成された側の面に設けられている。絶縁膜８４内には、複数の配線層９０、複数のビア配線９２、及び複数の電極９４が設けられている。複数の半導体素子８８それぞれは、配線層９０及びビア配線９２を介して、複数の電極９４のうちの２以上の電極９４（例えば４つの電極９４）に接続されている。ここで、１つの半導体素子８８に接続される２以上の電極９４を電極群９８と称すこととする。すなわち、１つの半導体素子８８は、配線層９０及びビア配線９２を介して、電極群９８に接続されている。 The semiconductor chip 80 has a substrate 82 and insulating films 84 and 86, and is an IC chip such as an LSI. The substrate 82 is, for example, a silicon (Si) substrate, on which a plurality of semiconductor elements 88 such as transistors are formed. The insulating film 84 is provided on the surface of the substrate 82 on the side where the semiconductor element 88 is formed. A plurality of wiring layers 90, a plurality of via wirings 92, and a plurality of electrodes 94 are provided in the insulating film 84. Each of the plurality of semiconductor elements 88 is connected to two or more electrodes 94 (for example, four electrodes 94) of the plurality of electrodes 94 via the wiring layer 90 and the via wiring 92. Here, two or more electrodes 94 connected to one semiconductor element 88 will be referred to as an electrode group 98. That is, one semiconductor element 88 is connected to the electrode group 98 via the wiring layer 90 and the via wiring 92.

絶縁膜８６は、絶縁膜８４の電極９４が露出した面に設けられている。絶縁膜８６内には、複数の電極９６が設けられている。複数の電極９６それぞれは複数の電極９４それぞれに接続されている。電極９６は、半導体チップ５０の電極６６よりも小さな形状をしている。また、絶縁膜８６の単位面積あたりの電極９６の数は、絶縁膜５６の単位面積あたりの電極６６の数よりも多くなっている。絶縁膜８４、８６は、例えば酸化シリコン（ＳｉＯ_２）膜である。配線層９０、ビア配線９２、及び電極９４は、例えば銅（Ｃｕ）などの金属で形成されている。電極９６は、例えばインジウム（Ｉｎ）で形成されていて、絶縁膜８６の樹脂膜１１０が固着した面に露出している。 The insulating film 86 is provided on the exposed surface of the electrode 94 of the insulating film 84. A plurality of electrodes 96 are provided in the insulating film 86. Each of the plurality of electrodes 96 is connected to each of the plurality of electrodes 94. The electrode 96 has a smaller shape than the electrode 66 of the semiconductor chip 50. Further, the number of electrodes 96 per unit area of the insulating film 86 is larger than the number of electrodes 66 per unit area of the insulating film 56. The insulating films 84 and 86 are, for example, silicon oxide (SiO ₂ ) films. The wiring layer 90, the via wiring 92, and the electrode 94 are made of a metal such as copper (Cu). The electrode 96 is made of, for example, indium (In) and is exposed on the surface to which the resin film 110 of the insulating film 86 is fixed.

半導体チップ５０の電極６６は、半導体チップ８０の電極群９８に接続された複数の電極９６のうちの少なくとも１つの電極９６に、金属膜６８から成長した針状結晶１１２によって電気的に接続されている。針状結晶１１２は樹脂膜１１０内を延びて形成されている。金属膜６８は金属膜６８よりも熱膨張係数が小さく且つヤング率が大きい金属膜７０で囲まれているため、実施例１と同様に、金属膜６８から針状結晶１１２が効率良く成長する。 The electrode 66 of the semiconductor chip 50 is electrically connected to at least one of the plurality of electrodes 96 connected to the electrode group 98 of the semiconductor chip 80 by an acicular crystal 112 grown from the metal film 68. There is. The acicular crystal 112 is formed so as to extend inside the resin film 110. Since the metal film 68 is surrounded by the metal film 70 having a smaller coefficient of thermal expansion and a larger Young's modulus than the metal film 68, the acicular crystals 112 efficiently grow from the metal film 68 as in the first embodiment.

図６（ａ）から図７（ｂ）は、実施例２に係る半導体装置の製造方法を示す断面図である。なお、図６（ａ）から図７（ｂ）では、図の明瞭化のために、半導体素子５８、８８が形成された基板５２、８２、及び、配線層６０、９０などが形成された絶縁膜５４、８４の図示を省略している。まず、図６（ａ）から図６（ｃ）を用いて、半導体チップ５０の製造方法を説明する。図６（ａ）のように、半導体チップ５０を構成する絶縁膜５６に、フォトリソグラフィ法及びエッチング法を用いて、複数の凹部７２を形成する。凹部７２は、例えば１μｍ程度の大きさの直方体である。複数の凹部７２のピッチ間隔は、例えば１．５μｍ程度である。次に、絶縁膜５６の上面に、スパッタリング法を用いて、電極６６の金属膜７０を形成する金属材料（銅）を堆積する。これにより、凹部７２の内面に沿って金属膜７０が形成される。金属膜７０の厚さは、例えば０．２μｍ程度である。 6 (a) to 7 (b) are cross-sectional views showing a method of manufacturing the semiconductor device according to the second embodiment. In addition, in FIGS. 6 (a) to 7 (b), in order to clarify the figure, the substrates 52 and 82 on which the semiconductor elements 58 and 88 are formed, and the insulation in which the wiring layers 60 and 90 and the like are formed are formed. The illustrations of the films 54 and 84 are omitted. First, a method of manufacturing the semiconductor chip 50 will be described with reference to FIGS. 6 (a) to 6 (c). As shown in FIG. 6A, a plurality of recesses 72 are formed in the insulating film 56 constituting the semiconductor chip 50 by using a photolithography method and an etching method. The recess 72 is, for example, a rectangular parallelepiped having a size of about 1 μm. The pitch interval of the plurality of recesses 72 is, for example, about 1.5 μm. Next, a metal material (copper) forming the metal film 70 of the electrode 66 is deposited on the upper surface of the insulating film 56 by a sputtering method. As a result, the metal film 70 is formed along the inner surface of the recess 72. The thickness of the metal film 70 is, for example, about 0.2 μm.

図６（ｂ）のように、電解めっき法を用いて、凹部７２を埋め込むように、電極６６の金属膜６８を形成する金属材料（錫）を堆積する。これにより、凹部７２の金属膜７０の内側に金属膜６８が形成される。金属膜６８の厚さは、例えば０．８μｍ程度である。 As shown in FIG. 6B, the metal material (tin) forming the metal film 68 of the electrode 66 is deposited so as to embed the recess 72 by using the electrolytic plating method. As a result, the metal film 68 is formed inside the metal film 70 of the recess 72. The thickness of the metal film 68 is, for example, about 0.8 μm.

図６（ｃ）のように、例えばＣＭＰ（化学機械研磨：Chemical Mechanical Polishing）などの平坦化処理によって金属材料を除去して絶縁膜５６の上面を露出させる。これにより、絶縁膜５６の凹部７２に埋め込まれ、金属膜６８と金属膜６８を囲む金属膜７０とを有する電極６６が形成される。絶縁膜５６の上面は、ＣＭＰ処理が施されているため平坦性に優れている。例えば、絶縁膜５６の上面の表面粗さＲａは２０ｎｍ程度となっている。 As shown in FIG. 6C, the metal material is removed by a flattening treatment such as CMP (Chemical Mechanical Polishing) to expose the upper surface of the insulating film 56. As a result, the electrode 66 is embedded in the recess 72 of the insulating film 56 and has the metal film 68 and the metal film 70 surrounding the metal film 68. Since the upper surface of the insulating film 56 is subjected to CMP treatment, it is excellent in flatness. For example, the surface roughness Ra of the upper surface of the insulating film 56 is about 20 nm.

次に、図６（ｄ）及び図６（ｅ）を用いて、半導体チップ８０の製造方法を説明する。図６（ｄ）のように、半導体チップ８０を構成する絶縁膜８６に、フォトリソグラフィ法及びエッチング法を用いて、複数の凹部１００を形成する。凹部１００は、例えば０．３μｍ程度の大きさの直方体である。複数の凹部１００のピッチ間隔（中心点間の距離）は、例えば０．５μｍ程度である。 Next, a method of manufacturing the semiconductor chip 80 will be described with reference to FIGS. 6 (d) and 6 (e). As shown in FIG. 6D, a plurality of recesses 100 are formed in the insulating film 86 constituting the semiconductor chip 80 by using a photolithography method and an etching method. The recess 100 is, for example, a rectangular parallelepiped having a size of about 0.3 μm. The pitch interval (distance between the center points) of the plurality of recesses 100 is, for example, about 0.5 μm.

図６（ｅ）のように、絶縁膜８６の上面に、蒸着法又はスパッタリング法を用いて、電極９６を形成する金属材料（インジウム）を堆積する。その後、例えばＣＭＰなどの平坦化処理によって金属材料を除去して絶縁膜８６の上面を露出させる。これにより。絶縁膜８６の凹部１００に埋め込まれた電極９６が形成される。絶縁膜８６の上面は、絶縁膜５６の上面と同様、ＣＭＰ処理が施されているために平坦性に優れている。 As shown in FIG. 6E, a metal material (indium) forming the electrode 96 is deposited on the upper surface of the insulating film 86 by a vapor deposition method or a sputtering method. After that, the metal material is removed by a flattening treatment such as CMP to expose the upper surface of the insulating film 86. By this. An electrode 96 embedded in the recess 100 of the insulating film 86 is formed. Like the upper surface of the insulating film 56, the upper surface of the insulating film 86 is subjected to CMP treatment, and therefore has excellent flatness.

次に、図７（ａ）及び図７（ｂ）を用いて、半導体チップ５０と半導体チップ８０の積層工程を説明する。図７（ａ）のように、半導体チップ５０の電極６６が形成された面又は半導体チップ８０の電極９６が形成された面のいずれかに、スピンコート法又はスプレーコート法を用いて、例えばＢＣＢ膜からなる樹脂膜１１０を塗布する。ＢＣＢ膜からなる樹脂膜１１０は１５０℃で加熱してＢステージ（半硬化）の状態とする。樹脂膜１１０の厚さは、例えば０．２μｍ程度である。そして、半導体チップ５０と半導体チップ８０で樹脂膜１１０を挟む。 Next, the step of laminating the semiconductor chip 50 and the semiconductor chip 80 will be described with reference to FIGS. 7 (a) and 7 (b). As shown in FIG. 7A, a spin coating method or a spray coating method is used on either the surface on which the electrode 66 of the semiconductor chip 50 is formed or the surface on which the electrode 96 of the semiconductor chip 80 is formed, for example, BCB. A resin film 110 made of a film is applied. The resin film 110 made of a BCB film is heated at 150 ° C. to a B stage (semi-cured) state. The thickness of the resin film 110 is, for example, about 0.2 μm. Then, the resin film 110 is sandwiched between the semiconductor chip 50 and the semiconductor chip 80.

図７（ｂ）のように、半導体チップ５０と半導体チップ８０で樹脂膜１１０を挟み、且つ、半導体チップ５０、半導体チップ８０、及び樹脂膜１１０を２００℃に加熱した状態を所定時間維持する。これにより、半導体チップ５０の電極６６を構成する金属膜６８にかかる圧縮応力が増大し、金属膜６８から針状結晶１１２が効率良く成長する。針状結晶１１２が成長することで、半導体チップ５０の電極６６と半導体チップ８０の電極９６とが針状結晶１１２によって電気的に接続される。ＢＣＢ膜は熱硬化性樹脂であることから２００℃に加熱した状態を一定時間維持することで熱硬化し、その結果、半導体チップ５０と半導体チップ８０が樹脂膜１１０によって接着される。 As shown in FIG. 7B, the resin film 110 is sandwiched between the semiconductor chip 50 and the semiconductor chip 80, and the semiconductor chip 50, the semiconductor chip 80, and the resin film 110 are kept heated to 200 ° C. for a predetermined time. As a result, the compressive stress applied to the metal film 68 constituting the electrode 66 of the semiconductor chip 50 increases, and the acicular crystal 112 grows efficiently from the metal film 68. As the needle-shaped crystal 112 grows, the electrode 66 of the semiconductor chip 50 and the electrode 96 of the semiconductor chip 80 are electrically connected by the needle-shaped crystal 112. Since the BCB film is a thermosetting resin, it is thermally cured by maintaining a state of being heated to 200 ° C. for a certain period of time, and as a result, the semiconductor chip 50 and the semiconductor chip 80 are adhered by the resin film 110.

なお、半導体チップ５０と半導体チップ８０で樹脂膜１１０を挟んだ状態で、１００℃から２５０℃や２００℃から２５０℃などの温度サイクルを複数回繰り返す熱処理を行ってもよい。このように、温度を変化させながら熱処理を行うことで、金属膜６８にかかる圧縮応力の変化を促すことができるため、金属膜６８から針状結晶１１２を効率良く成長させることができる。 The heat treatment may be performed by repeating a temperature cycle of 100 ° C. to 250 ° C. or 200 ° C. to 250 ° C. a plurality of times with the resin film 110 sandwiched between the semiconductor chip 50 and the semiconductor chip 80. By performing the heat treatment while changing the temperature in this way, it is possible to promote the change in the compressive stress applied to the metal film 68, so that the acicular crystals 112 can be efficiently grown from the metal film 68.

実施例２の半導体装置６００の効果を説明するにあたり、比較例２の半導体装置について説明する。図８は、比較例２に係る半導体装置の断面図である。図８のように、比較例２の半導体装置１０００は、半導体チップ７１０と半導体チップ７３０が積層されている。半導体チップ７１０は、トランジスタなどの複数の半導体素子７１２が形成されたシリコン（Ｓｉ）基板７１４と、複数の配線層７１６、複数のビア配線７１８、及び複数の電極７２０が内部に形成された絶縁膜７２２と、を有する。半導体素子７１２は配線層７１６及びビア配線７１８を介して電極７２０に電気的に接続されている。 In explaining the effect of the semiconductor device 600 of the second embodiment, the semiconductor device of the comparative example 2 will be described. FIG. 8 is a cross-sectional view of the semiconductor device according to Comparative Example 2. As shown in FIG. 8, in the semiconductor device 1000 of Comparative Example 2, the semiconductor chip 710 and the semiconductor chip 730 are laminated. The semiconductor chip 710 is an insulating film in which a silicon (Si) substrate 714 on which a plurality of semiconductor elements 712 such as a transistor are formed, a plurality of wiring layers 716, a plurality of via wirings 718, and a plurality of electrodes 720 are formed therein. It has 722 and. The semiconductor element 712 is electrically connected to the electrode 720 via the wiring layer 716 and the via wiring 718.

半導体チップ７３０は、トランジスタなどの複数の半導体素子７３２が形成されたシリコン（Ｓｉ）基板７３４と、複数の配線層７３６、複数のビア配線７３８、及び複数の電極７４０が内部に形成された絶縁膜７４２と、を有する。半導体素子７３２は配線層７３６及びビア配線７３８を介して電極７４０に電気的に接続されている。 The semiconductor chip 730 is an insulating film in which a silicon (Si) substrate 734 on which a plurality of semiconductor elements 732 such as transistors are formed, a plurality of wiring layers 736, a plurality of via wires 738, and a plurality of electrodes 740 are formed therein. 742 and. The semiconductor element 732 is electrically connected to the electrode 740 via the wiring layer 736 and the via wiring 738.

半導体チップ７１０と半導体チップ７３０は、半導体チップ７１０の電極７２０と半導体チップ７３０の電極７４０とが直接接合することで積層されている。例えば、半導体チップを金属（例えば銅（Ｃｕ））ピラーで直接接合することで積層することが知られているが、金属ピラーのピッチ間隔は５μｍ程度が製造的に限界であるため、端子密度を大きくすることが難しい。一方、電極７２０、７４０は、実施例２と同様にフォトリソグラフィ法などを用いて形成できるため、１μｍ以下の大きさ及び間隔で形成することができる。しかしながら、半導体チップ７１０と半導体チップ７３０のアライメント精度を１μｍ以下で行うことは難しく、図８のように、電極７２０と電極７４０に位置ずれが生じてしまう。位置ずれが生じると、電極７２０と電極７４０の間の抵抗増や電極７２０と電極７４０が電気的に接続しないなどの接続不良が発生してしまう。 The semiconductor chip 710 and the semiconductor chip 730 are laminated by directly joining the electrode 720 of the semiconductor chip 710 and the electrode 740 of the semiconductor chip 730. For example, it is known that semiconductor chips are laminated by directly joining them with metal (for example, copper (Cu)) pillars, but since the pitch interval of metal pillars is limited to about 5 μm in manufacturing, the terminal density is increased. Difficult to make it bigger. On the other hand, since the electrodes 720 and 740 can be formed by using a photolithography method or the like as in the second embodiment, they can be formed with a size and an interval of 1 μm or less. However, it is difficult to make the alignment accuracy of the semiconductor chip 710 and the semiconductor chip 730 less than 1 μm, and as shown in FIG. 8, the electrodes 720 and 740 are misaligned. If the position shift occurs, a connection failure such as an increase in resistance between the electrode 720 and the electrode 740 and an electrical connection between the electrode 720 and the electrode 740 will occur.

一方、実施例２によれば、半導体チップ５０の電極６６と半導体チップ８０の電極９６とは、電極９６よりも大きい電極６６から成長した針状結晶１１２によって接続されている。針状結晶１１２の直径は０．１μｍ以下であるため、微細接続が可能であることから、電極の大きさ及び間隔を小さくすることができる。その際に、電極６６を電極９６よりも大きくすることで、半導体チップ５０と半導体チップ８０のアライメント精度が悪い場合でも、電極６６から成長した針状結晶１１２が電極９６に接続し易くなる。よって、半導体チップ５０と半導体チップ８０の電極間の接続不良を抑制できる。また、小さい電極からは針状結晶が成長し難くなる恐れがあるが、金属膜６８と金属膜７０とで構成された電極６６を用いることで、金属膜６８に加わる圧縮応力を大きくできるため、電極６６から針状結晶１１２を成長させることができる。 On the other hand, according to the second embodiment, the electrode 66 of the semiconductor chip 50 and the electrode 96 of the semiconductor chip 80 are connected by a needle-shaped crystal 112 grown from the electrode 66 larger than the electrode 96. Since the diameter of the acicular crystal 112 is 0.1 μm or less, fine connection is possible, so that the size and spacing of the electrodes can be reduced. At that time, by making the electrode 66 larger than the electrode 96, even if the alignment accuracy between the semiconductor chip 50 and the semiconductor chip 80 is poor, the acicular crystals 112 grown from the electrode 66 can be easily connected to the electrode 96. Therefore, poor connection between the electrodes of the semiconductor chip 50 and the semiconductor chip 80 can be suppressed. Further, although needle-like crystals may be difficult to grow from a small electrode, the compressive stress applied to the metal film 68 can be increased by using the electrode 66 composed of the metal film 68 and the metal film 70. Needle-shaped crystals 112 can be grown from the electrode 66.

また、実施例２によれば、半導体チップ５０の電極６６は半導体チップ８０の電極９６よりも単位面積当たりの数が多くなっている。これにより、電極６６から成長した針状結晶１１２が電極９６に更に接続し易くなる。 Further, according to the second embodiment, the number of electrodes 66 of the semiconductor chip 50 is larger than that of the electrodes 96 of the semiconductor chip 80 per unit area. This makes it easier for the acicular crystals 112 grown from the electrode 66 to connect to the electrode 96.

実施例２の製造方法によれば、図６（ａ）から図６（ｃ）のように、半導体チップ５０に、針状結晶１１２を発生する金属膜６８と、金属膜６８を囲んで金属膜６８よりも熱膨張係数が小さく且つヤング率が大きい金属膜７０と、を有する電極６６を形成する。図６（ｄ）及び図６（ｅ）のように、半導体チップ８０に電極９６を形成する。図７（ａ）及び図７（ｂ）のように、半導体チップ５０の電極６６が形成された面と半導体チップ８０の電極９６が形成された面で樹脂膜１１０を挟み、熱処理を行って電極６６から針状結晶１１２を発生させ電極６６と電極９６を電気的に接続する。これにより、金属膜６８に生じる圧縮応力を大きくでき、金属膜６８から針状結晶１１２を効率良く成長させることができるため、半導体チップ５０と半導体チップ８０の電極間の接続を良好にすることができる。 According to the manufacturing method of Example 2, as shown in FIGS. 6A to 6C, the metal film 68 for generating the needle-shaped crystal 112 and the metal film 68 surrounding the metal film 68 are formed on the semiconductor chip 50. An electrode 66 having a metal film 70 having a thermal expansion coefficient smaller than 68 and a young rate larger than 68 is formed. As shown in FIGS. 6 (d) and 6 (e), the electrode 96 is formed on the semiconductor chip 80. As shown in FIGS. 7 (a) and 7 (b), the resin film 110 is sandwiched between the surface on which the electrode 66 of the semiconductor chip 50 is formed and the surface on which the electrode 96 of the semiconductor chip 80 is formed, and heat treatment is performed to perform the electrode. Needle-shaped crystals 112 are generated from 66, and the electrode 66 and the electrode 96 are electrically connected. As a result, the compressive stress generated in the metal film 68 can be increased, and the acicular crystals 112 can be efficiently grown from the metal film 68, so that the connection between the electrodes of the semiconductor chip 50 and the semiconductor chip 80 can be improved. it can.

また、実施例２の製造方法によれば、図６（ａ）から図６（ｃ）のように、絶縁膜５６に設けられた凹部７２の内面に金属膜７０を形成し、その後、内面に金属膜７０が形成された凹部７２に金属膜６８を埋め込むことで、電極６６を形成している。これにより、金属膜６８と、金属膜６８を囲んで設けられ、金属膜６８よりも熱膨張係数が小さく且つヤング率が大きい金属膜７０と、を有する電極６６を容易に形成することができる。 Further, according to the manufacturing method of Example 2, as shown in FIGS. 6A to 6C, a metal film 70 is formed on the inner surface of the recess 72 provided in the insulating film 56, and then on the inner surface. The electrode 66 is formed by embedding the metal film 68 in the recess 72 in which the metal film 70 is formed. Thereby, the electrode 66 having the metal film 68 and the metal film 70 provided around the metal film 68 and having a smaller coefficient of thermal expansion and a larger Young's modulus than the metal film 68 can be easily formed.

次に、半導体チップ５０の電極６６が、半導体チップ８０の電極群９８に接続する複数の電極９６のうちのいずれの電極９６に針状結晶１１２で接続されているかを割り出すスキャンテストについて説明する。図９は、スキャンテストを説明する図である。図９のように、スキャンテストを行うために、半導体チップ５０には、複数の電極６４に電気的に接続されたセレクタ回路１２０が設けられている。セレクタ回路１２０は、コントローラ回路１２２からの指示に基づき、複数の電極６４のうちの１つの電極６４を選択、すなわち複数の電極６６のうちの１つの電極６６を選択する。 Next, a scan test for determining which of the plurality of electrodes 96 connected to the electrode group 98 of the semiconductor chip 80 the electrode 66 of the semiconductor chip 50 is connected by the needle-shaped crystal 112 will be described. FIG. 9 is a diagram illustrating a scan test. As shown in FIG. 9, the semiconductor chip 50 is provided with a selector circuit 120 electrically connected to a plurality of electrodes 64 in order to perform a scan test. The selector circuit 120 selects one of the plurality of electrodes 64, that is, one electrode 66 out of the plurality of electrodes 66, based on the instruction from the controller circuit 122.

半導体チップ８０には、電極群９８と電極群９８に接続する複数の電極９６との間にセレクタ回路１３０が接続されている。すなわち、複数の電極群９８それぞれに１つのセレクタ回路１３０が接続されている。セレクタ回路１３０は、コントローラ回路１３２からの指示に基づき、電極群９８に接続する複数の電極９６のうちの１つの電極９６を選択する。 A selector circuit 130 is connected to the semiconductor chip 80 between the electrode group 98 and the plurality of electrodes 96 connected to the electrode group 98. That is, one selector circuit 130 is connected to each of the plurality of electrode groups 98. The selector circuit 130 selects one of the plurality of electrodes 96 connected to the electrode group 98 based on the instruction from the controller circuit 132.

スキャンテストにおいては、まず、コントローラ回路１２２がセレクタ回路１２０に指示して１つの電極６４を選択する。コントローラ回路１３２はセレクタ回路１２０によって選択された電極６４に対応する電極群９８に接続されたセレクタ回路１３０に指示して複数の電極９６を順次選択する。コントローラ回路１３２は、セレクタ回路１３０によって複数の電極９６を順次選択していく過程において、電極６６に針状結晶１１２で接続された電極９６を特定して割り出すことができる。これにより、例えば１つの電極６６から１つの電極９６に針状結晶１１２で接続されている場合や、１つの電極６６から２以上の電極９６に針状結晶１１２で接続されている場合などにおいて、１つの接続経路を確立することができる。 In the scan test, first, the controller circuit 122 instructs the selector circuit 120 to select one electrode 64. The controller circuit 132 instructs the selector circuit 130 connected to the electrode group 98 corresponding to the electrode 64 selected by the selector circuit 120 to sequentially select a plurality of electrodes 96. The controller circuit 132 can identify and determine the electrode 96 connected to the electrode 66 by the needle-shaped crystal 112 in the process of sequentially selecting the plurality of electrodes 96 by the selector circuit 130. As a result, for example, when one electrode 66 is connected to one electrode 96 by an acicular crystal 112, or when one electrode 66 is connected to two or more electrodes 96 by an acicular crystal 112, etc. One connection path can be established.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the examples of the present invention have been described in detail above, the present invention is not limited to such specific examples, and various modifications and modifications are made within the scope of the gist of the present invention described in the claims. It can be changed.

なお、以上の説明に関して更に以下の付記を開示する。
（付記１）第１電極を有する半導体チップと、前記第１電極と針状結晶で電気的に接続された第２電極を有する部品と、を備え、前記第１電極及び前記第２電極の少なくとも一方は、前記針状結晶を発生する第１金属膜と、前記第１金属膜を囲んで設けられ、前記第１金属膜よりも熱膨張係数が小さく且つヤング率が大きい第２金属膜と、を含む、半導体装置。
（付記２）前記第１金属膜は錫で形成され、前記第２金属膜は銅で形成されている、付記１記載の半導体装置。
（付記３）前記第１電極及び前記第２電極のうちの一方の電極は前記第１金属膜と前記第２金属膜を含み、他方の電極は前記第１金属膜よりも硬度の小さい金属で形成されている、付記１または２記載の半導体装置。
（付記４）前記他方の電極はインジウムで形成されている、付記３記載の半導体装置。
（付記５）前記第１電極及び前記第２電極のうちの一方の電極は前記第１金属膜と前記第２金属膜を含み、前記一方の電極は、他方の電極よりも大きい、付記１または２記載の半導体装置。
（付記６）複数の前記一方の電極と複数の前記他方の電極が設けられ、前記複数の他方の電極は、前記複数の一方の電極よりも単位面積当たりの数が多い、付記５記載の半導体装置。
（付記７）前記複数の一方の電極のうちの少なくとも１つは前記針状結晶によって前記複数の他方の電極のうちの２以上の電極に接続されている、付記６記載の半導体装置。
（付記８）前記半導体チップの前記第１電極が設けられた面と前記部品の前記第２電極が設けられた面との間に位置して前記半導体チップと前記部品とを接着させる樹脂膜を備える付記１から７のいずれか一項記載の半導体装置。
（付記９）前記部品は半導体チップである。付記１から８のいずれか一項記載の半導体装置。
（付記１０）前記部品は回路基板である、付記１から８のいずれか一項記載の半導体装置。
（付記１１）半導体チップに第１電極を形成する工程と、部品に第２電極を形成する工程と、熱処理を行って、前記第１電極及び前記第２電極の少なくとも一方から針状結晶を発生させて前記第１電極と前記第２電極を前記針状結晶で電気的に接続する工程と、を備え、前記第１電極及び前記第２電極の前記少なくとも一方を形成する工程は、前記針状結晶を発生する第１金属膜を形成する工程と、前記第１金属膜を囲むように前記第１金属膜よりも熱膨張係数が小さく且つヤング率が大きい第２金属膜を形成する工程と、を含む、半導体装置の製造方法。
（付記１２）前記熱処理は温度を変化させながら行う、付記１１記載の半導体装置の製造方法。
（付記１３）前記第２金属膜を形成する工程は、絶縁膜に設けられた凹部の内面に前記第２金属膜を形成し、前記第１金属膜を形成する工程は、内面に前記第２金属膜が形成された前記凹部に前記第１金属膜を埋め込む、付記１１または１２記載の半導体装置の製造方法。
（付記１４）前記第１金属膜を形成する工程は、めっき法を用いて前記凹部に前記第１金属膜を埋め込む、付記１３記載の半導体装置の製造方法。
（付記１５）前記半導体チップの前記第１電極が形成された面と前記部品の前記第２電極が形成された面とで樹脂膜を挟む工程を備え、前記第１電極と前記第２電極を前記針状結晶で電気的に接続する工程は、前記絶縁膜を挟む工程の後に行う、付記１１から１４のいずれか一項記載の半導体装置の製造方法。 The following additional notes will be further disclosed with respect to the above description.
(Appendix 1) A semiconductor chip having a first electrode and a component having a second electrode electrically connected to the first electrode by a needle-like crystal are provided, and at least the first electrode and the second electrode are provided. One is a first metal film that generates the acicular crystals, and a second metal film that is provided so as to surround the first metal film and has a smaller thermal expansion coefficient and a larger Young ratio than the first metal film. Including semiconductor devices.
(Supplementary Note 2) The semiconductor device according to Appendix 1, wherein the first metal film is made of tin and the second metal film is made of copper.
(Appendix 3) One of the first electrode and the second electrode contains the first metal film and the second metal film, and the other electrode is a metal having a hardness lower than that of the first metal film. The semiconductor device according to Appendix 1 or 2, which is formed.
(Appendix 4) The semiconductor device according to Appendix 3, wherein the other electrode is made of indium.
(Appendix 5) One of the first electrode and the second electrode includes the first metal film and the second metal film, and the one electrode is larger than the other electrode, Appendix 1 or 2. The semiconductor device according to 2.
(Appendix 6) The semiconductor according to Appendix 5, wherein a plurality of the one electrode and a plurality of the other electrodes are provided, and the plurality of the other electrodes have a larger number per unit area than the plurality of one electrodes. apparatus.
(Supplementary Note 7) The semiconductor device according to Supplementary note 6, wherein at least one of the plurality of one electrodes is connected to two or more electrodes of the plurality of other electrodes by the needle-shaped crystal.
(Appendix 8) A resin film located between the surface of the semiconductor chip provided with the first electrode and the surface of the component provided with the second electrode is provided to bond the semiconductor chip and the component. The semiconductor device according to any one of Appendix 1 to 7.
(Appendix 9) The component is a semiconductor chip. The semiconductor device according to any one of Appendix 1 to 8.
(Supplementary Note 10) The semiconductor device according to any one of Supplementary note 1 to 8, wherein the component is a circuit board.
(Appendix 11) A step of forming a first electrode on a semiconductor chip, a step of forming a second electrode on a component, and a heat treatment are performed to generate needle-like crystals from at least one of the first electrode and the second electrode. The step of electrically connecting the first electrode and the second electrode with the needle-shaped crystal is provided, and the step of forming at least one of the first electrode and the second electrode is needle-shaped. A step of forming a first metal film for generating crystals, and a step of forming a second metal film having a smaller thermal expansion coefficient and a larger Young's ratio than the first metal film so as to surround the first metal film. A method for manufacturing a semiconductor device, including.
(Appendix 12) The method for manufacturing a semiconductor device according to Appendix 11, wherein the heat treatment is performed while changing the temperature.
(Appendix 13) The step of forming the second metal film is to form the second metal film on the inner surface of the recess provided in the insulating film, and the step of forming the first metal film is to form the second metal film on the inner surface. The method for manufacturing a semiconductor device according to Appendix 11 or 12, wherein the first metal film is embedded in the recess in which the metal film is formed.
(Appendix 14) The method for manufacturing a semiconductor device according to Appendix 13, wherein the step of forming the first metal film is to embed the first metal film in the recess using a plating method.
(Appendix 15) A step of sandwiching a resin film between a surface of the semiconductor chip on which the first electrode is formed and a surface of the component on which the second electrode is formed is provided, and the first electrode and the second electrode are attached. The method for manufacturing a semiconductor device according to any one of Supplementary note 11 to 14, wherein the step of electrically connecting with the needle-like crystals is performed after the step of sandwiching the insulating film.

１０ 半導体チップ
１２ 絶縁膜
１４ 電極
１６ 金属膜
１８ 金属膜
２０ 半導体チップ
２２ 絶縁膜
２４ 電極
２６ 金属膜
２８ 金属膜
３０ 樹脂膜
３２ 針状結晶
４０ 回路基板
４２ 基板
４４ 電極
５０ 半導体チップ
５２ 基板
５４ 絶縁膜
５６ 絶縁膜
５８ 半導体素子
６０ 配線層
６２ ビア配線
６４ 電極
６６ 電極
６８ 金属膜
７０ 金属膜
７２ 凹部
８０ 半導体チップ
８２ 基板
８４ 絶縁膜
８６ 絶縁膜
８８ 半導体素子
９０ 配線層
９２ ビア配線
９４ 電極
９６ 電極
９８ 電極群
１００ 凹部
１１０ 樹脂膜
１１２ 針状結晶
１２０、１３０ セレクタ回路
１２２、１３２ コントローラ回路
５００〜６００ 半導体装置 10 Semiconductor chip 12 Insulation film 14 Electrode 16 Metal film 18 Metal film 20 Semiconductor chip 22 Insulation film 24 Electrode 26 Metal film 28 Metal film 30 Resin film 32 Needle crystal 40 Circuit board 42 Board 44 Electrode 50 Semiconductor chip 52 Board 54 Insulation film 56 Insulation film 58 Semiconductor element 60 Wiring layer 62 Via wiring 64 Electrode 66 Electrode 68 Metal film 70 Metal film 72 Recess 80 Semiconductor chip 82 Substrate 84 Insulation film 86 Insulation film 88 Semiconductor element 90 Wiring layer 92 Via wiring 94 Electrode 96 Electrode 98 Electrode Group 100 Concave 110 Resin film 112 Needle crystal 120, 130 Selector circuit 122, 132 Controller circuit 500 to 600 Semiconductor device

Claims (8)

第１電極を有する半導体チップと、
前記第１電極と針状結晶で電気的に接続された第２電極を有する部品と、を備え、
前記第１電極及び前記第２電極の少なくとも一方は、前記針状結晶を発生する第１金属膜と、前記第１金属膜を囲んで設けられ、前記第１金属膜よりも熱膨張係数が小さく且つヤング率が大きい第２金属膜と、を含む、半導体装置。 A semiconductor chip having a first electrode and
A component having a second electrode electrically connected to the first electrode by an acicular crystal is provided.
At least one of the first electrode and the second electrode is provided so as to surround the first metal film for generating the acicular crystals and the first metal film, and has a smaller thermal expansion coefficient than the first metal film. A semiconductor device including a second metal film having a large young ratio. 前記第１金属膜は錫で形成され、前記第２金属膜は銅で形成されている、請求項１記載の半導体装置。 The semiconductor device according to claim 1, wherein the first metal film is made of tin and the second metal film is made of copper. 前記第１電極及び前記第２電極のうちの一方の電極は前記第１金属膜と前記第２金属膜を含み、他方の電極は前記第１金属膜よりも硬度の小さい金属で形成されている、請求項１または２記載の半導体装置。 One of the first electrode and the second electrode includes the first metal film and the second metal film, and the other electrode is formed of a metal having a hardness lower than that of the first metal film. , The semiconductor device according to claim 1 or 2. 前記第１電極及び前記第２電極のうちの一方の電極は前記第１金属膜と前記第２金属膜を含み、
前記一方の電極は、他方の電極よりも大きい、請求項１または２記載の半導体装置。 One of the first electrode and the second electrode includes the first metal film and the second metal film.
The semiconductor device according to claim 1 or 2, wherein the one electrode is larger than the other electrode. 複数の前記一方の電極と複数の前記他方の電極が設けられ、
前記複数の他方の電極は、前記複数の一方の電極よりも単位面積当たりの数が多い、請求項４記載の半導体装置。 A plurality of the one electrode and a plurality of the other electrodes are provided.
The semiconductor device according to claim 4, wherein the plurality of other electrodes has a larger number per unit area than the plurality of electrodes. 半導体チップに第１電極を形成する工程と、
部品に第２電極を形成する工程と、
熱処理を行って、前記第１電極及び前記第２電極の少なくとも一方から針状結晶を発生させて前記第１電極と前記第２電極を前記針状結晶で電気的に接続する工程と、を備え、
前記第１電極及び前記第２電極の前記少なくとも一方を形成する工程は、前記針状結晶を発生する第１金属膜を形成する工程と、前記第１金属膜を囲むように前記第１金属膜よりも熱膨張係数が小さく且つヤング率が大きい第２金属膜を形成する工程と、を含む、半導体装置の製造方法。 The process of forming the first electrode on the semiconductor chip and
The process of forming the second electrode on the part and
A step of performing heat treatment to generate needle-shaped crystals from at least one of the first electrode and the second electrode, and electrically connecting the first electrode and the second electrode with the needle-shaped crystals is provided. ,
The steps of forming the first electrode and at least one of the second electrodes include a step of forming the first metal film for generating the acicular crystals and the first metal film so as to surround the first metal film. A method for manufacturing a semiconductor device, which comprises a step of forming a second metal film having a smaller thermal expansion coefficient and a larger Young ratio. 前記熱処理は温度を変化させながら行う、請求項６記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 6, wherein the heat treatment is performed while changing the temperature. 前記第２金属膜を形成する工程は、絶縁膜に設けられた凹部の内面に前記第２金属膜を形成し、
前記第１金属膜を形成する工程は、内面に前記第２金属膜が形成された前記凹部に前記第１金属膜を埋め込む、請求項６または７記載の半導体装置の製造方法。
In the step of forming the second metal film, the second metal film is formed on the inner surface of the recess provided in the insulating film.
The method for manufacturing a semiconductor device according to claim 6 or 7, wherein the step of forming the first metal film is to embed the first metal film in the recess in which the second metal film is formed on the inner surface.

Images