JP2016072433A - Through electrode substrate and method of manufacturing the same - Google Patents
Through electrode substrate and method of manufacturing the same Download PDFInfo
- Publication number
- JP2016072433A JP2016072433A JP2014200481A JP2014200481A JP2016072433A JP 2016072433 A JP2016072433 A JP 2016072433A JP 2014200481 A JP2014200481 A JP 2014200481A JP 2014200481 A JP2014200481 A JP 2014200481A JP 2016072433 A JP2016072433 A JP 2016072433A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- electrode
- insulating film
- substrate
- seed layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
本発明は、ガラスや石英などの絶縁性基板の表面と裏面とを貫通する貫通電極（スルーホール）が設けられ、この貫通電極内に導電材が形成された貫通電極基板、及びその製造方法に関する。 The present invention relates to a through electrode substrate in which a through electrode (through hole) penetrating the front and back surfaces of an insulating substrate such as glass or quartz is provided, and a conductive material is formed in the through electrode, and a manufacturing method thereof. .
近年、電子機器の高密度化、小型化が進み、ＬＳＩチップが半導体パッケージと同程度まで縮小化しており、パッケージ内におけるチップの２次元配置による高密度化は限界に達しつつある。そこで、パッケージ内におけるチップの実装密度を上げるため、ＬＳＩチップを分けて３次元に積層する必要がある。また、ＬＳＩチップを積層した半導体パッケージ全体を高速動作させるために積層回路間の距離を近づける必要がある。 In recent years, electronic devices have been increased in density and miniaturized, and LSI chips have been reduced to the same extent as semiconductor packages, and the density increase by two-dimensional arrangement of chips in the package is reaching its limit. Therefore, in order to increase the mounting density of chips in the package, it is necessary to divide LSI chips and stack them three-dimensionally. Further, it is necessary to reduce the distance between the stacked circuits in order to operate the entire semiconductor package in which the LSI chips are stacked at high speed.
そこで、上記要求に応えるため、ＬＳＩチップ間のインターポーザとして基板の表面と裏面を導通する導通部（スルーホール）を備える貫通電極基板（スルーホール基板）が提案されている。このような貫通電極基板は、貫通孔内部に電解めっき等によって導電材（Ｃｕ等）を充填したり、導電材を貫通孔内の側壁に形成したりすることによって貫通電極が形成されている。 Therefore, in order to meet the above requirements, a through-electrode substrate (through-hole substrate) including a conductive portion (through hole) that conducts between the front surface and the back surface of the substrate as an interposer between LSI chips has been proposed. In such a through electrode substrate, the through electrode is formed by filling the inside of the through hole with a conductive material (Cu or the like) by electrolytic plating or by forming the conductive material on the side wall in the through hole.
この貫通電極基板には、シリコン基板を用いるものと、ガラスや石英などの絶縁性基板を用いるものがある。特に、レーザー技術の進歩に伴い、ガラス基板などの絶縁性基板を用いた貫通電極基板の研究が盛んになってきている（特許文献１及び２）。
This through electrode substrate includes a substrate using a silicon substrate and a substrate using an insulating substrate such as glass or quartz. In particular, with the progress of laser technology, research on through electrode substrates using an insulating substrate such as a glass substrate has become active (
ガラス基板などの絶縁性基板を用いた貫通電極基板は、シリコン基板を用いた貫通電極基板と比較して、基板材料のコストを低く抑えることができるだけではなく、シリコン基板を用いる場合の寄生容量の問題を解消することができるという利点がある。 The through electrode substrate using an insulating substrate such as a glass substrate can not only keep the cost of the substrate material low compared to the through electrode substrate using a silicon substrate, but also has a parasitic capacitance when using a silicon substrate. There is an advantage that the problem can be solved.
一方、ガラス基板などの絶縁性基板は、シリコン基板と比較して、基板厚が厚く、貫通孔を形成する際の加工量が多く、加工費が高くなってしまうという問題がある。また、シリコン基板と比較して、ガラス基板などの絶縁性基板に形状や大きさが揃った複数の貫通孔を形成することが難しいという問題がある。 On the other hand, an insulating substrate such as a glass substrate has a problem that the substrate thickness is thicker than a silicon substrate, the amount of processing when forming a through hole is large, and the processing cost is high. In addition, compared to a silicon substrate, there is a problem that it is difficult to form a plurality of through holes having a uniform shape and size in an insulating substrate such as a glass substrate.
本発明は、上記実情に鑑み、形状や大きさが揃った複数の貫通孔を有する、ガラス基板などの絶縁性基板を用いた貫通電極基板及びその製造方法を提供することを目的とする。また、貫通孔を形成する際のガラス基板の加工量を抑制した貫通電極基板及びその製造方法を提供することを目的とする。 In view of the above circumstances, an object of the present invention is to provide a through electrode substrate using an insulating substrate such as a glass substrate having a plurality of through holes having a uniform shape and size, and a method for manufacturing the same. Moreover, it aims at providing the through-electrode board | substrate which suppressed the processing amount of the glass substrate at the time of forming a through-hole, and its manufacturing method.
本発明の一実施形態によると、第１面及び前記第１面に対向する第２面を備えるガラス基板の前記第１面に一方が開口する孔を形成し、前記孔の側壁及び底面のいずれか一方または両方を含む内壁に絶縁膜を形成し、前記第１面にシード層を形成し、前記孔が露出するまで前記第２面を薄化し、前記孔に金属材料を含む電極を形成し、前記シード層を除去することを特徴とする貫通電極基板の製造方法が提供される。 According to one embodiment of the present invention, the first surface of the glass substrate having the first surface and the second surface opposite to the first surface is formed with a hole having one opening, and any one of the side wall and the bottom surface of the hole. Forming an insulating film on the inner wall including one or both, forming a seed layer on the first surface, thinning the second surface until the hole is exposed, and forming an electrode including a metal material in the hole. A method for manufacturing a through electrode substrate is provided, wherein the seed layer is removed.
また、本発明の一実施形態によると、第１面及び前記第１面に対向する第２面を備えるガラス基板の前記第１面に一方が開口する孔を形成し、前記孔の側壁及び底面を含む内壁に絶縁膜を形成し、前記第１面並びに前記孔の側壁及び底面のいずれか一方または両方を含む内壁の前記絶縁膜上にシード層を形成し、前記孔が露出するまで前記第２面を薄化し、前記孔に金属材料を含む電極を形成し、前記シード層を除去することを特徴とする貫通電極基板の製造方法が提供される。 According to an embodiment of the present invention, the first surface of the glass substrate having the first surface and the second surface facing the first surface is formed with a hole having one opening, and the side wall and the bottom surface of the hole An insulating film is formed on an inner wall including the seed layer, and a seed layer is formed on the insulating film on the inner wall including one or both of the first surface and the sidewall and bottom surface of the hole, and the first layer is exposed until the hole is exposed. There is provided a method of manufacturing a through electrode substrate, wherein two surfaces are thinned, an electrode including a metal material is formed in the hole, and the seed layer is removed.
また、本発明の一実施形態によると、第１面及び前記第１面に対向する第２面を備えるガラス基板の前記第１面に一方が開口する孔を形成し、前記孔の側壁及び底面のいずれか一方または両方を含む内壁に絶縁膜を形成し、前記第１面及び前記孔の側壁の前記絶縁膜上に第１シード層を形成し、前記第１シード層上に第１レジストを形成し、前記孔が露出するまで前記第２面を薄化し、前記第２面上に第２シード層を形成し、前記第２シード層上に第２レジストを形成し、前記孔に金属材料を含む電極を形成することを特徴とする貫通電極基板の製造方法が提供される。 According to an embodiment of the present invention, the first surface of the glass substrate having the first surface and the second surface facing the first surface is formed with a hole having one opening, and the side wall and the bottom surface of the hole An insulating film is formed on an inner wall including one or both of the first seed layer, the first seed layer is formed on the first surface and the insulating film on the sidewall of the hole, and a first resist is formed on the first seed layer. Forming, thinning the second surface until the hole is exposed, forming a second seed layer on the second surface, forming a second resist on the second seed layer, and forming a metal material in the hole A method of manufacturing a through electrode substrate is provided.
前記孔に金属材料を含む電極が充填されるようにしてもよい。 The hole may be filled with an electrode containing a metal material.
前記絶縁膜を、前記第１面及び前記第２面のいずれか一方上または両方上の一部に形成するようにしてもよい。 The insulating film may be formed on one or both of the first surface and the second surface.
また、本発明の一実施形態によると、第１面及び前記第１面に対向する第２面を備えるガラス基板と、前記第１面及び前記第２面を貫通する貫通孔と、前記貫通孔の側壁に配置された絶縁膜と、前記絶縁膜の内側に配置される金属材料を含む電極と、を含むことを特徴とする貫通電極基板が提供される。 According to one embodiment of the present invention, a glass substrate having a first surface and a second surface facing the first surface, a through hole penetrating the first surface and the second surface, and the through hole There is provided a through electrode substrate comprising: an insulating film disposed on a side wall of the substrate; and an electrode including a metal material disposed inside the insulating film.
前記絶縁膜は、前記第１面及び前記第２面のいずれか一方上または両方上の一部に配置されるようにしてもよい。 The insulating film may be disposed on one or both of the first surface and the second surface.
前記絶縁膜の内側に配置される金属材料を含む電極は、前記貫通孔を充填するようにしてもよい。 The electrode including a metal material disposed inside the insulating film may fill the through hole.
前記絶縁膜の内側に配置される金属材料を含む電極は、前記貫通孔を充填している部分と充填していない部分とを含み、前記充填していない部分は前記貫通孔の側壁に配置されているようにしてもよい。 The electrode including a metal material disposed inside the insulating film includes a portion filling the through hole and a portion not filling, and the unfilled portion is disposed on a sidewall of the through hole. You may be allowed to.
前記ガラス基板の比抵抗は１００Ωｃｍ以上であるようにしてもよい。 The specific resistance of the glass substrate may be 100 Ωcm or more.
前記絶縁膜の最大表面粗さは３μｍ以下であるようにしてもよい。 The maximum surface roughness of the insulating film may be 3 μm or less.
前記絶縁膜は、前記貫通電極の内部から放出される気体を外部に放出させる機能を有する。 The insulating film has a function of releasing gas released from the inside of the through electrode to the outside.
前記絶縁膜は、絶縁性樹脂からなるようにしてもよい。 The insulating film may be made of an insulating resin.
本発明によると、形状や大きさが揃った複数の貫通孔を有する、ガラス基板などの絶縁性基板を用いた貫通電極基板及びその製造方法を提供することができる。また、本発明によると、貫通孔を形成する際のガラス基板の加工量を抑制した貫通電極基板及びその製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the through-electrode board | substrate using insulating substrates, such as a glass substrate, which has several through-holes with a uniform shape and magnitude | size, and its manufacturing method can be provided. Moreover, according to this invention, the through-electrode board | substrate which suppressed the processing amount of the glass substrate at the time of forming a through-hole, and its manufacturing method can be provided.
以下、本発明の実施形態に係る貫通電極基板について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部を図面から省略している場合がある。 Hereinafter, a through electrode substrate according to an embodiment of the present invention will be described in detail with reference to the drawings. In addition, embodiment shown below is an example of embodiment of this invention, This invention is limited to these embodiment, and is not interpreted. Note that in the drawings referred to in the embodiments, the same portions or portions having similar functions are denoted by the same reference symbols or similar symbols, and repeated description thereof may be omitted. In addition, the dimensional ratio in the drawing may be different from the actual ratio for convenience of explanation, or a part of the configuration may be omitted from the drawing.
＜第１実施形態＞
以下、本発明の第１実施形態に係る貫通電極基板について、図面を参照しながら詳細に説明する。
<First Embodiment>
Hereinafter, the through electrode substrate according to the first embodiment of the present invention will be described in detail with reference to the drawings.
［貫通電極基板の構造］
図１（ａ）は、本発明の第１実施形態に係る貫通電極基板の上面図である。図１（ｂ）は、図１（ａ）に示す本発明の第１実施形態に係る貫通電極基板のＡ−Ａに沿った断面図である。
[Structure of the through electrode substrate]
FIG. 1A is a top view of the through electrode substrate according to the first embodiment of the present invention. FIG.1 (b) is sectional drawing along AA of the penetration electrode substrate which concerns on 1st Embodiment of this invention shown to Fig.1 (a).
図１（ａ）及び図１（ｂ）を参照すると、本発明の第１実施形態に係る貫通電極基板１０は、第１面１１ａ及び第２面１１ｂを備えるガラス基板１１と、貫通孔１３、絶縁膜１５、電極（貫通電極）１７を備えている。
Referring to FIGS. 1A and 1B, a through electrode substrate 10 according to the first embodiment of the present invention includes a
ガラス基板１１には、第１面１１ａ及び前記第２面１１ｂを貫通する複数の貫通孔１３が配置されている。複数の貫通孔１３の側壁には絶縁膜１５が配置されている。本実施形態においては、絶縁膜１５はガラス基板１１の第１面１１ａの上面にも配置されているが、これに限定されるわけではなく、第１面１１ａ及び第２面１１ｂ両方の上部に絶縁膜１５が配置されていてもよいし、第１面１１ａ及び第２面１１ｂの何れか一方の上部に絶縁膜１５が配置されていてもよいし、また、第１面１１ａ及び第２面１１ｂの何れにも絶縁膜１５が配置されないようにしてもよい。
The
絶縁膜１５には、後のエッチング処理に対して耐腐食性を有する材料を用いる。本実施形態においては、絶縁膜１５には窒化珪素（ＳｉＮｘ）膜を用いているが、これに限定されるわけではなく、窒化酸化珪素（ＳｉＮｘＯy）膜等の絶縁膜を用いることができる。絶縁膜１５としては、その他には、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（ＡｌＯ３）、窒化アルミニウム（ＡｌＮ）、シリコンカーバイト（ＳｉＣ)、 窒化シリコンカーバイト（ＳｉＣＮ)、 炭素添加シリコンオキサイド（ＳｉＯＣ）等を用いてもよい。また、絶縁膜１５は、絶縁性樹脂ポリイミド材料であってもよい。
For the insulating
貫通孔１３の側壁に配置された絶縁膜１５の内側には、金属材料を含む電極（貫通電極）１７が配置されている。本実施形態においては、電極１７は絶縁膜１５を挟んで貫通孔１３を充填するように配置されている。本実施形態においては、図１（ｂ）に示すように、ガラス基板１１の第１面側において、電極１７は絶縁膜１５を挟んで貫通孔１３の内部に配置されているがこれに限定されるわけではなく、電極１７が貫通孔１３の外部まで配置されるようにしてもよい。また、本実施形態においては、図１（ｂ）に示すように、ガラス基板１１の第２面側において、電極１７が貫通孔１３の外部まで配置されているが、電極１７が絶縁膜１５を挟んで貫通孔１３の内部に配置されるようにしてもよい。また、別の実施形態においては、電極１７は絶縁膜１５を挟んで貫通孔１３の側壁及び底面に沿うように配置されている（後述の図５（ｂ）参照）。
An electrode (through electrode) 17 containing a metal material is disposed inside the insulating
電極１７には、例えば、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロム等の金属またはこれらを用いた合金などの金属材料を用いることができる。
For the
本実施形態の貫通電極基板１０に用いるガラス基板１１には、厚さ５０〜２００μｍのものを用いるのが好ましい。また、本実施形態の貫通電極基板１０に用いるガラス基板１１には、比抵抗１００Ωｃｍ以上のものを用いている。一般的に、ガラス基板には、アルカリ成分などの不純物が含まれており、貫通電極基板１０の絶縁特性を悪化させるおそれがある。この不純物による貫通電極基板の絶縁特性の悪化のため、貫通電極基板の表裏面に配置される配線間の絶縁性が悪化したり、電極が劣化したりすることが問題となる。そこで、本発明の貫通電極基板１０においては、貫通孔１３の側壁に絶縁膜１５を配置し、その絶縁膜１３の内側に電極１７が配置することによって、少なくともガラス基板１１の貫通孔１３の内壁には電極１７が接触しないような構造を採用している。このような構造を採用することによって、ガラス基板１１に含まれるアルカリ成分による電極１７の劣化を防止することができる。
It is preferable to use a
また、本実施形態においては、絶縁膜１５の最大表面粗さは３μｍ以下であることが好ましい。貫通孔に充填めっきを行う場合には、ボイドが発生することがあり、このボイドによって貫通孔側壁に沿って十分なめっき充填ができなくなる場合がある。このボイドの発生は、下地（貫通孔側壁）の表面粗さに左右されてしまうことがわかっている。そこで、下地（貫通孔側壁）の表面粗さを３μｍ以下にし、貫通孔側壁上に絶縁膜１５を形成し、絶縁膜１５の最大表面粗さを３μｍ以下とすることにより、ボイドの発生を抑制することができる。なお、絶縁膜１５にポリイミドのような樹脂材料を用いる場合は、無機材料を用いる場合と比較して、絶縁膜１５の表面粗さを小さくすることができる。
In the present embodiment, the maximum surface roughness of the insulating
また、絶縁膜１５に絶縁性樹脂ポリイミド材料を用いる場合、次のようなメリットがある。電極１７を構成する銅（Ｃｕ）等の金属材料等に残存したガス（水分（Ｈ２Ｏ）や水素（Ｈ２）等）がアニール工程で放出されることがある。そして、水分（Ｈ２Ｏ）や水素（Ｈ２）等のガスは、電極１７の外縁の境界部分に発生する僅かな隙間から放出される。電極１７の内部から放出されるガス（水分（Ｈ２Ｏ）や水素（Ｈ２）等）は、この境界部分に発生した隙間に溜り、配線層を押し上げたり、吹き飛ばしたりという不具合を発生させるのである。本実施形態に係る本発明の貫通電極基板１０は、貫通孔１３の内部に絶縁膜１５が配置され、絶縁膜１５を挟んで電極１７が配置されているので、絶縁膜１５に絶縁性樹脂ポリイミド材料を用いる場合は、熱処理時や経時劣化によって電極１７を構成する金属材料から発生するガス成分や水分を絶縁膜１５から効果的に外部に放出することができる。
Further, when an insulating resin polyimide material is used for the insulating
［貫通電極基板の製造方法］
以下、図２から図４を参照して本実施形態に係る本発明の貫通電極基板１０の製造方法について説明する。
[Method of manufacturing through electrode substrate]
Hereinafter, a method for manufacturing the through electrode substrate 10 of the present invention according to the present embodiment will be described with reference to FIGS.
まず、ガラス基板１１の第１面１１ａに微細な孔２０を複数形成する（図２（ａ））。ガラス基板１１に孔２０を形成するための具体的な方法としては、例えば次の方法が用いられる。
First, a plurality of
第１に、波長λのレーザパルスをレンズで集光してガラス基板１１に照射することによって、ガラス基板１１のうちレーザパルスが照射された部分に変質部を形成する（第１工程）。第２に、ガラス基板１１に対するエッチングレートよりも変質部に対するエッチングレートが大きいエッチング液を用いて変質部をエッチングする（第２工程）。
First, a laser beam having a wavelength λ is condensed by a lens and irradiated to the
この加工方法によると、レーザパルスが照射された部分には、照射前のガラスとは異なる変質部が形成される。この変質部は、レーザ照射によって光化学的な反応が起き、Ｅ’センターや非架橋酸素などの欠陥を有したり、レーザ照射による急熱・急冷によって発生した、高温度域における疎なガラス構造を有したりする部位である。これら変質部は通常部よりも所定のエッチング液に対してエッチングされやすいため、変質部分をエッチング液に浸すことによって微小な孔や微小な溝を形成することができる。 According to this processing method, an altered portion different from the glass before irradiation is formed in the portion irradiated with the laser pulse. This altered part has a sparse glass structure in the high temperature range, which has a photochemical reaction caused by laser irradiation, has defects such as E 'center and non-bridging oxygen, and is generated by rapid heating / cooling due to laser irradiation. It is a part to have. Since these altered portions are more easily etched with a predetermined etching solution than the normal portion, minute holes and minute grooves can be formed by immersing the altered portion in the etching solution.
第１工程に用いられるレーザのパルス、波長、エネルギー等は、ガラス基板１１に用いられるガラスの組成、吸収係数等に応じて適宜設定されてもよい。また、第１工程に用いられるレーザの焦点距離及びビーム径は、形成しようとする微細な孔２０の開口径や孔２０の深さ等の形状に応じて適宜設定されてもよい。
The pulse, wavelength, energy, etc. of the laser used in the first step may be appropriately set according to the composition, absorption coefficient, etc. of the glass used for the
また、第２工程において用いられるエッチング液は、ガラス基板１１に対するエッチングレートよりも変質部に対するエッチングレートが大きいエッチング液であれば適宜用いることができる。エッチング液やエッチング時間、エッチング液の温度等は、形成する変質層の形状や、目的とする加工形状に応じて適宜選択されてもよい。
Moreover, the etching liquid used in the second step can be appropriately used as long as it is an etching liquid having an etching rate for the altered portion larger than that for the
次に、孔２０が形成されたガラス基板１１の一方の面（第１面１１ａ）の上及び孔２０の側壁に絶縁膜１５を形成する（図２（ｂ））。この絶縁膜２０は、図２（ｂ）に示すように、孔２０の内部のうち、少なくとも側壁に形成され、さらに孔２０の底部にも形成されてもよい。
Next, an insulating
本実施形態においては、絶縁膜１５には窒化珪素（ＳｉＮｘ）膜を用いているが、これに限定されるわけではなく、窒化酸化珪素（ＳｉＮｘＯy）膜等の絶縁膜を用いることができる。また、絶縁膜１５は、絶縁性樹脂であってもよい。絶縁膜１５としては、その他には、実施形態１と同様、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（ＡｌＯ３）、窒化アルミニウム（ＡｌＮ）、ＳｉＣ（シリコンカーバイト)、ＳｉＣＮ（窒化シリコンカーバイト)、ＳｉＯＣ（炭素添加シリコンオキサイド）)等を用いてもよい。また、絶縁膜１５は、絶縁性樹脂ポリイミド材料であってもよい。
In the present embodiment, a silicon nitride (SiNx) film is used as the insulating
次に、ガラス基板１１上の絶縁膜１５上にシード層２２（下地導電層ともいう）を形成する（図２（ｃ））。本実施形態においては、シード層２２はロングスローの蒸着法によって形成したが、シード層２２は、スパッタリング法等により形成することができる。このようなシード層２２は、銅、ニッケル、チタン、クロム、タングステン等の単層構造、あるいは、これらの２種以上の組み合わせ（例えば、チタン／銅、チタン／ニッケル）等の多層構造とすることがでる。シード層２２の厚みは、例えば、１０〜１０００ｎｍ程度に設定することができる。なお、本実施形態においては、シード層２２をガラス基板１１の第１面１１ａの上部に形成するようにしたが、シード層２２を孔２０の内壁及び／又は底面にも形成するようにしてもよい。
Next, a seed layer 22 (also referred to as a base conductive layer) is formed on the insulating
次に、シード層２２が形成されたガラス基板１１の第１面１１ａに、接着剤２４（図示せず）を介してサポート基板２６を接着する（図２（ｄ））。
Next, the
その後、サポート基板２６が接着されたガラス基板１１の第２面１１ｂ側から、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）などによる研磨工程を行い、ガラス基板１１を薄板化（スリミング）する（図３（ａ））。
Thereafter, a polishing process such as chemical mechanical polishing (CMP) is performed from the second surface 11b side of the
この研磨工程の際に、孔２０が露出するまでガラス基板１１を薄板化することにより、貫通孔２０ａを形成する（図３（ａ））。この薄板化の工程において、ガラス基板１１の第２面１１ｂ内で、複数の貫通孔２０ａのうち何れかの貫通孔２０ａが露出し、その後、最後の貫通孔２０ａが露出するまでに、最初に露出した部分には過度のエッチング処理が施されてしまうことになり、貫通孔径が大きくなってしまう場合がある。そこで、本実施形態に係る本発明の貫通電極基板１０においては、絶縁層１５を形成しておき、貫通孔２０ａが過度にエッチングされてしまうことによる貫通孔経の増大化を抑制・防止することができる。
In this polishing process, the
次に、シード層２２を給電層として、電解めっき法等により貫通孔２０ａに金属材料からなる導電材（銅（Ｃｕ）又は銅合金等）をめっき充填して貫通電極１７を形成する（図３（ｂ））。この電解めっき工程では、シード層２２上に導電材が析出するとともに、電界密度の高い開口部に集中的に導電材が析出するため、開口部が閉塞される。そして、この閉塞部位から貫通孔２０ａの内部方向に向かって導電材が析出、成長し、貫通孔２０ａ内が導電材で充填され、貫通電極１７が形成される。銅（Ｃｕ）又は銅合金等の導電材の充填には、電解めっきキ法以外にも、スパッタ法、無電解めき法、溶融金属吸引法、印刷法、ＣＶＤ法等も使用することができる。
Next, using the
このように、本発明では、シード層２０ａを給電層として貫通孔２０ａ内に一方向から導電材を析出、成長させて貫通電極１７を形成するので、この段階では貫通孔２０ａ内に空隙部を生じることなく緻密に導電材が充填された貫通電極１７を貫通孔２０ａ内に形成することができる。
As described above, in the present invention, the conductive layer is deposited and grown in one direction in the through
次に、ガラス基板１１の第１面１１ａ側に接着されたサポート基板２６及び接着剤２４を剥離して除去し（図４（ａ））、第１面の上に形成された余分なシード層２２を研磨、エッチング等によって除去する（図４（ｂ））。このようにして本発明の第１実施形態に係る貫通電極基板１０を形成することができる。
Next, the
＜第２実施形態＞
以下、本発明の第２実施形態に係る貫通電極基板について、図面を参照しながら詳細に説明する。
Second Embodiment
Hereinafter, a through electrode substrate according to a second embodiment of the present invention will be described in detail with reference to the drawings.
［貫通電極基板の構造］
図５（ａ）は、本発明の第２実施形態に係る貫通電極基板１０の上面図である。図５（ｂ）は、図５（ａ）に示す本発明の第２実施形態に係る貫通電極基板１０のＡ−Ａに沿った断面図である。
[Structure of the through electrode substrate]
FIG. 5A is a top view of the through electrode substrate 10 according to the second embodiment of the present invention. FIG.5 (b) is sectional drawing along AA of the penetration electrode substrate 10 which concerns on 2nd Embodiment of this invention shown to Fig.5 (a).
図５（ａ）及び図５（ｂ）を参照すると、本発明の第２実施形態に係る貫通電極基板１０は、本発明の第１実施形態に係る貫通電極基板１０と同様、第１面１１ａ及び第２面１１ｂを備えるガラス基板１１と、貫通孔１３、絶縁膜１５、電極（貫通電極）１７を備えている。本実施形態においては、第１実施形態とは電極１７の形状が異なる。
5A and 5B, the through electrode substrate 10 according to the second embodiment of the present invention is similar to the through electrode substrate 10 according to the first embodiment of the present invention in the
ガラス基板１１には、第１面１１ａ及び前記第２面１１ｂを貫通する複数の貫通孔１３が配置されている。複数の貫通孔１３の側壁には絶縁膜１５が配置されている。本実施形態においては、絶縁膜１５はガラス基板１１の第１面１１ａの上面にも配置されているが、これに限定されるわけではなく、第１面１１ａ及び第２面１１ｂ両方の上部に絶縁膜１５が配置されていてもよいし、第１面１１ａ及び第２面１１ｂの何れか一方の上部に絶縁膜１５が配置されていてもよいし、また、第１面１１ａ及び第２面１１ｂの何れにも絶縁膜１５が配置されないようにしてもよい。
The
本実施形態においては、絶縁膜１５には窒化珪素（ＳｉＮｘ）膜を用いているが、これに限定されるわけではなく、窒化酸化珪素（ＳｉＮｘＯy）膜等の絶縁膜を用いることができる。また、絶縁膜１５は、絶縁性樹脂であってもよい。また、絶縁膜１５としては、その他には、第１実施形態１と同様、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（ＡｌＯ３）、窒化アルミニウム（ＡｌＮ）、シリコンカーバイト（ＳｉＣ)、窒化シリコンカーバイト（ＳｉＣＮ）、炭素添加シリコンオキサイド（ＳｉＯＣ）等を用いてもよい。また、絶縁膜１５は、絶縁性樹脂ポリイミド材料であってもよい。
In the present embodiment, a silicon nitride (SiNx) film is used as the insulating
図５（ｂ）に示すように、貫通孔１３の側壁に配置された絶縁膜１５の内側には、金属材料を含む電極（貫通電極）１７が配置されている。本実施形態においては、電極１７は、貫通孔１３を充填しておらず、絶縁膜１５を挟んで貫通孔１３の側壁及び底部に配置されている。本実施形態においては、図５（ｂ）に示すように、ガラス基板１１の第１面側において、電極１７は絶縁膜１５を挟んで貫通孔１３の内部に配置されているがこれに限定されるわけではなく、電極１７が貫通孔１３の外部まで配置されるようにしてもよい。また、本実施形態においては、図５（ｂ）に示すように、ガラス基板１１の第２面側において、電極１７が貫通孔１３の外部まで配置されているが、電極１７が絶縁膜１５を挟んで貫通孔１３の内部に配置されるようにしてもよい。
As shown in FIG. 5B, an electrode (through electrode) 17 containing a metal material is disposed inside the insulating
本実施形態においては、貫通孔１３の有底内部にも後述するシード層２２を形成する必要があるため、貫通孔１３が深いと深部までシード層２２が形成できない。また貫通孔１３の孔径が小さいと、貫通孔１３が浅い孔であっても、底部までシード層が形成できない。よって、貫通孔の有底深さ／貫通孔径のアスペクト比が、４以下であることが好ましい。一例として、貫通孔径と貫通孔の有底深さは、それぞれ、貫通孔径３０μｍ以上、貫通孔の有底深さ１２０μｍ以下であることが好ましい。
In the present embodiment, since it is necessary to form a
電極１７には、第１実施形態と同様、例えば、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロム等の金属またはこれらを用いた合金などの金属材料を用いることができる。
As in the first embodiment, for example, a metal material such as a metal such as copper, gold, silver, platinum, rhodium, tin, aluminum, nickel, chromium, or an alloy using these can be used for the
本実施形態の貫通電極基板１０に用いるガラス基板１１には、厚さ５０〜２００μｍのものを用いるのが好ましい。また、本実施形態の貫通電極基板１０に用いるガラス基板１１には、比抵抗１００Ωｃｍ以上のものを用いている。本実施形態に係る本発明の貫通電極基板１０においては、第１実施形態と同様、貫通孔１３の側壁に絶縁膜１５を配置し、その絶縁膜１５の内側に電極１７が配置することによって、少なくともガラス基板１１の貫通孔１３の内壁には電極１７が接触しないような構造を採用している。このような構造を採用することによって、ガラス基板１１に含まれるアルカリ成分による電極１７の劣化を防止することができる。
It is preferable to use a
また、本実施形態においては、絶縁膜１５の最大表面粗さは３μｍ以下である。本実施形態のように、電極１７が貫通孔１３を充填しておらず、絶縁膜１５を挟んで貫通孔１３の側壁及び底部に配置されている場合には、下地（貫通孔側壁）にシード層を形成する必要がある。貫通孔側壁の面粗さが大きくなると、該シード層の付き回りが悪くなり、断線する恐れがあり、断線するとめっき形成ができなる。そこで、下地（貫通孔側壁）の表面粗さを３μｍ以下にし、貫通孔側壁上に絶縁膜１５を形成し、絶縁膜１５の最大表面粗さを３μｍ以下とすることにより、シード層の断線の発生を抑制することができる。なお、絶縁膜１５にポリイミドのような樹脂材料を用いる場合は、無機材料を用いる場合と比較して、絶縁膜１５の表面粗さを小さくすることができる。
In the present embodiment, the maximum surface roughness of the insulating
また、本実施形態に係る本発明の貫通電極基板１０は、第１実施形態と同様、貫通孔１３の内部に絶縁膜１５が配置され、絶縁膜１５を挟んで電極１７が配置されているので、絶縁膜１５に絶縁性樹脂ポリイミド材料を用いる場合、熱処理時や経時劣化によって電極１７を構成する金属材料から発生するガス成分や水分を絶縁膜１５から効果的に外部に放出することができる。
Further, in the through electrode substrate 10 of the present invention according to the present embodiment, the insulating
［貫通電極基板の製造方法］
以下、図６から図８を参照して本実施形態に係る本発明の貫通電極基板１０の製造方法について説明する。
[Method of manufacturing through electrode substrate]
Hereinafter, with reference to FIGS. 6 to 8, a method of manufacturing the through electrode substrate 10 according to the present embodiment will be described.
まず、ガラス基板１１の第１面１１ａに微細な孔２０を複数形成する（図６（ａ））。ガラス基板１１に孔２０を形成するための具体的な方法としては、第１実施形態と同様の方法を用いることができるので、ここでは説明を省略する。
First, a plurality of
次に、孔２０が形成されたガラス基板１１の一方の面（第１面１１ａ）の上及び孔２０の側壁に絶縁膜１５を形成する（図６（ｂ））。この絶縁膜２０は、図６（ｂ）に示すように、孔２０の内部のうち、少なくとも側壁に形成され、さらに孔２０の底部にも形成されてもよい。
Next, an insulating
本実施形態においては、第１実施形態と同様、絶縁膜１５には窒化珪素（ＳｉＮｘ）膜を用いているが、これに限定されるわけではなく、窒化酸化珪素（ＳｉＮｘＯy）膜等の絶縁膜を用いることができる。また、絶縁膜１５は、絶縁性樹脂であってもよい。また、絶縁膜１５としては、その他には、第１実施形態と同様、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（ＡｌＯ３）、窒化アルミニウム（ＡｌＮ）、シリコンカーバイト（ＳｉＣ)、窒化シリコンカーバイト（ＳｉＣＮ)、炭素添加シリコンオキサイド（ＳｉＯＣ）等を用いてもよい。また、絶縁膜１５は、絶縁性樹脂ポリイミド材料であってもよい。
In the present embodiment, a silicon nitride (SiNx) film is used as the insulating
次に、ガラス基板１１上の絶縁膜１５上にシード層２２（下地導電層ともいう）を形成する（図６（ｃ））。本実施形態においては、シード層２２を孔２０の内壁及び／又は底面の絶縁膜上にも形成する。シード層２２の厚み、材料、形成方法等は、第１実施形態と同様である。なお、本実施形態においては、シード層２２を孔２０を塞がないように孔２２の内壁及び及び／又は底面の絶縁膜上に形成したが、孔２０を塞ぐようにシード層２２を形成してもよい。
Next, a seed layer 22 (also referred to as a base conductive layer) is formed on the insulating
次に、シード層２２が形成されたガラス基板１１の第１面１１ａに、接着剤２４（図示せず）を介してサポート基板２６を接着する（図６（ｄ））。
Next, the
その後、サポート基板２６が接着されたガラス基板１１の第２面１１ｂ側から、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）などによる研磨工程を行い、ガラス基板１１を薄板化（スリミング）する（図７（ａ））。
Thereafter, a polishing process such as chemical mechanical polishing (CMP) is performed from the second surface 11b side of the
この研磨工程の際に、孔２０が露出するまでガラス基板１１を薄板化することにより、貫通孔２０ａを形成する（図７（ａ））。この薄板化の工程において、ガラス基板１１の第２面１１ｂ内で、複数の貫通孔２０ａのうち何れかの貫通孔２０ａが露出し、その後、最後の貫通孔２０ａが露出するまでに、最初に露出した部分には過度のエッチング処理が施されてしまうことになり、貫通孔径が大きくなってしまう場合がある。そこで、本実施形態に係る本発明の貫通電極基板１０においては、絶縁層１５を形成しておき、貫通孔２０ａが過度にエッチングされてしまうことによる貫通孔経の増大化を抑制・防止することができる。
During this polishing step, the
次に、シード層２２を給電層として、電解めっき法等により貫通孔２０ａに金属材料からなる導電材（銅（Ｃｕ）又は銅合金等）をめっきして電極１７を形成する（図７（ｂ））。この電解めっき工程では、シード層２２上に導電材が析出するとともに、電界密度の高い開口部に集中的に導電材が析出するが、開口部を閉塞しない程度にめっきを行う。そして、貫通孔１３を充填せず、絶縁膜１５を挟んで貫通孔１３の側壁及び底部に配置される電極１７を形成する。このような、貫通孔１３を充填せず、絶縁膜１５を挟んで貫通孔１３の側壁及び底部に配置される電極１７の形態をコンフォーマルと呼ぶことがある。この工程においては、電解めっき法以外にも、スパッタ法、無電解めっき法、溶融金属吸引法、印刷法、ＣＶＤ法等も使用することができる。なお、図７（ｂ）においては、説明の便宜上、ジード層２２及び電極１７を図面上区別せずに記載している。
Next, using the
次に、ガラス基板１１の第１面１１ａ側に接着されたサポート基板２６及び接着剤２４を剥離して除去し（図７（ｂ））、第１面の上に形成された余分なシード層２２を研磨、エッチング等によって除去する（図８（ａ））。このようにして本発明の第２実施形態に係る貫通電極基板１０を形成することができる。
Next, the
＜第３実施形態＞
以下、本発明の第３実施形態に係る貫通電極基板について、図面を参照しながら詳細に説明する。
<Third Embodiment>
Hereinafter, a through electrode substrate according to a third embodiment of the present invention will be described in detail with reference to the drawings.
［貫通電極基板の構造］
図９（ａ）は、本発明の第３実施形態に係る貫通電極基板１０の上面図である。図９（ｂ）は、図９（ａ）に示す本発明の第３実施形態に係る貫通電極基板１０のＡ−Ａに沿った断面図である。
[Structure of the through electrode substrate]
FIG. 9A is a top view of the through electrode substrate 10 according to the third embodiment of the present invention. FIG. 9B is a cross-sectional view taken along line AA of the through electrode substrate 10 according to the third embodiment of the present invention shown in FIG.
図９（ａ）及び図９（ｂ）を参照すると、本発明の第３実施形態に係る貫通電極基板１０は、本発明の第１及び第２実施形態に係る貫通電極基板１０と同様、第１面１１ａ及び第２面１１ｂを備えるガラス基板１１と、貫通孔１３、絶縁膜１５、電極１７を備えている。本実施形態においては、第１及び第２実施形態とは電極１７の形状が異なる。
Referring to FIGS. 9A and 9B, the through electrode substrate 10 according to the third embodiment of the present invention is similar to the through electrode substrate 10 according to the first and second embodiments of the present invention. The
ガラス基板１１には、第１面１１ａ及び前記第２面１１ｂを貫通する複数の貫通孔１３が配置されている。複数の貫通孔１３の側壁には絶縁膜１５が配置されている。本実施形態においては、絶縁膜１５はガラス基板１１の第１面１１ａの上面にも配置されているが、これに限定されるわけではなく、第１面１１ａ及び第２面１１ｂ両方の上部に絶縁膜１５が配置されていてもよいし、第１面１１ａ及び第２面１１ｂの何れか一方の上部に絶縁膜１５が配置されていてもよいし、また、第１面１１ａ及び第２面１１ｂの何れにも絶縁膜１５が配置されないようにしてもよい。
The
本実施形態においては、絶縁膜１５には窒化珪素（ＳｉＮｘ）膜を用いているが、これに限定されるわけではなく、窒化酸化珪素（ＳｉＮｘＯy）膜等の絶縁膜を用いることができる。また、絶縁膜１５は、絶縁性樹脂であってもよい。また、絶縁膜１５は、絶縁性樹脂であってもよい。また、絶縁膜１５としては、その他には、第１及び第２実施形態と同様、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（ＡｌＯ３）、窒化アルミニウム（ＡｌＮ）、ＳｉＣ（シリコンカーバイト)、ＳｉＣＮ（窒化シリコンカーバイト)、ＳｉＯＣ（炭素添加シリコンオキサイド）)等を用いてもよい。また、絶縁膜１５は、絶縁性樹脂ポリイミド材料であってもよい。
In the present embodiment, a silicon nitride (SiNx) film is used as the insulating
図９（ｂ）に示すように、貫通孔１３の側壁に配置された絶縁膜１３の内側には、金属材料を含む電極１７が配置されている。本実施形態においては、電極１７は、貫通孔１３を充填しておらず、絶縁膜１５を挟んで貫通孔１３の側壁及び底部に配置されている。
As shown in FIG. 9B, an
また、本実施形態の貫通電極基板１０は、第２面１１ｂ上に電極層３０が配置されている。 In the through electrode substrate 10 of this embodiment, the electrode layer 30 is disposed on the second surface 11b.
一般的に、第１実施形態のように、貫通孔をめっき充填すると、比較的、充填量が多くなるので材料費が高くなり、また、処理時間が長くなってしまうというデメリットが生じる。第１実施形態を改善するため、第２実施形態のようなタイプがあるが、貫通孔側壁全体にシード層を形成する必要がある。しかし、アスペクト比（貫通孔深さ／貫通孔径）が高くなると、シード層を貫通孔全体に形成することができない場合がある。その場合、貫通孔にめっきを行うことができなくなってしまう。よって、比較的小さな貫通孔径を有する場合、貫通孔深さを浅くする必要がある。貫通孔深さを浅くするためには、ガラス基板１１をスリミングし、その厚さを薄くする必要がある。硝子基板１１の厚さが薄くなると、製造過程において、ガラス基板１１の反りによる流品不可や破損等のリスクが発生して好ましくない。その対応策として、ガラス基板１１にサポート基板を貼りつけて流品する策もあるが、工程が増えるので望ましくない。
In general, as in the first embodiment, when the through hole is plated and filled, the filling amount is relatively large, so that the material cost is high and the processing time is long. In order to improve the first embodiment, there is a type as in the second embodiment, but it is necessary to form a seed layer on the entire side wall of the through hole. However, when the aspect ratio (through hole depth / through hole diameter) increases, the seed layer may not be formed over the entire through hole. In that case, the through hole cannot be plated. Therefore, when it has a comparatively small through-hole diameter, it is necessary to make the through-hole depth shallow. In order to reduce the depth of the through hole, it is necessary to slim the
ここで、孔にスパッタリングによってシード層を形成する際のシード層のつきまわり性を示す実験データを表１に示す。 Here, Table 1 shows experimental data indicating the throwing power of the seed layer when the seed layer is formed in the hole by sputtering.
表１に示す実験においては、深さ１５０μｍの複数の孔が開口されたシリコン基板を用意し、まず、逆スパッタを行った後、スパッタリングによってＴｉを１００ｎｍ形成し、その後、（１）シード層（Ｃｕ）３００ｎｍ、（２）シード層（Ｃｕ）６００ｎｍ、（３）シード層（Ｃｕ）９００ｎｍ、（４）シード層（Ｃｕ）１２００ｎｍの４つの領域を形成した。そして、孔径（μｍ）、貫通孔間距離（μｍ）及びシード層（Ｃｕ）厚さによるシード層のつきまわり性を、めっき後の電極内のボイドの有無によって判断した。“Ｃｅｎｔｅｒ”とは基板の中央部分を指し、“Ｅｄｇｅ”とは基板の外周部を指す。なお、孔の深さ（有底）は１５０μｍとした。 In the experiment shown in Table 1, a silicon substrate having a plurality of holes having a depth of 150 μm was prepared. First, after reverse sputtering, Ti was formed to 100 nm by sputtering, and then (1) seed layer ( Four regions were formed: Cu) 300 nm, (2) seed layer (Cu) 600 nm, (3) seed layer (Cu) 900 nm, and (4) seed layer (Cu) 1200 nm. Then, the throwing power of the seed layer according to the hole diameter (μm), the distance between the through holes (μm), and the thickness of the seed layer (Cu) was determined based on the presence or absence of voids in the electrode after plating. “Center” refers to the central portion of the substrate, and “Edge” refers to the outer peripheral portion of the substrate. The hole depth (bottomed) was 150 μm.
表１に示す実験においては、（１）シード層（Ｃｕ）３００ｎｍを形成するためには２０ｍｉｎ必要であり、（２）シード層（Ｃｕ）６００ｎｍ形成するには２５ｍｉｎ必要であり、（３）シード層（Ｃｕ）９００ｎｍ形成するには３０ｍｉｎ必要であり、（４）シード層（Ｃｕ）１２００ｎｍ形成するには３５ｍｉｎ必要であった。 In the experiment shown in Table 1, (1) 20 min is required to form the seed layer (Cu) 300 nm, (2) 25 min is required to form the seed layer (Cu) 600 nm, and (3) seed It took 30 minutes to form the layer (Cu) 900 nm, and (4) 35 minutes to form the seed layer (Cu) 1200 nm.
表１に示す実験データによると、シード層（Ｃｕ）の厚みが３００ｎｍでは、孔径８０μｍの場合、基板外周部（Ｅｄｇｅ）ではボイドが発生していないが、基板中央部（Ｃｅｎｔｅｒ）ではボイドが発生してしまっており、基板全体では不良品となってしまっている。しかし、シード層（Ｃｕ）の厚みを６００ｎｍにすると、孔径８０μｍの場合であっても、基板外周部（Ｅｄｇｅ）及び基板中央部（Ｃｅｎｔｅｒ）においてボイドの発生が見られず、基板全体として良品となった。また、シード層（Ｃｕ）の厚みが３００ｎｍであっても、孔径が９０μｍの場合は、基板外周部（Ｅｄｇｅ）及び基板中央部（Ｃｅｎｔｅｒ）においてボイドの発生が見られず、基板全体として良品となった。つまり、孔の深さすなわち基板を１５０μｍにした場合、孔径が大きくなると、シード層の付き回りが良好になり、ボイドが無いめっきが可能となることがわかる。貫通孔の有底深さ／貫通孔径のアスペクト比は、４以下であることが好ましい。一方、孔深さ／孔径のアスペクト比が４を越え、孔径に対して孔の深さが深くなると、孔の奥深くまでシード層が形成できない。
よって、孔径を大きくすることによって、シード層の厚さを薄くすることができ、シード層形成処理時間の短縮化が実現できることが分かる。
According to the experimental data shown in Table 1, when the thickness of the seed layer (Cu) is 300 nm, no void is generated at the substrate outer periphery (Edge) when the hole diameter is 80 μm, but void is generated at the center of the substrate (Center). As a result, the entire substrate has become a defective product. However, when the thickness of the seed layer (Cu) is 600 nm, no voids are observed in the substrate outer periphery (Edge) and the substrate center (Center) even when the hole diameter is 80 μm. became. Moreover, even if the thickness of the seed layer (Cu) is 300 nm, when the hole diameter is 90 μm, voids are not observed in the outer peripheral portion (Edge) and the central portion (Center) of the substrate, and the substrate as a whole is non-defective. became. That is, when the hole depth, that is, the substrate is set to 150 μm, when the hole diameter is increased, the contact of the seed layer is improved, and plating without voids is possible. The aspect ratio of the bottomed depth of the through hole / the diameter of the through hole is preferably 4 or less. On the other hand, if the aspect ratio of the hole depth / hole diameter exceeds 4, and the hole depth becomes deeper than the hole diameter, the seed layer cannot be formed deeply.
Therefore, it can be seen that by increasing the hole diameter, the thickness of the seed layer can be reduced, and the seed layer formation processing time can be shortened.
本実施形態においては、シード層２２を貫通孔の内壁には形成するが、底部には形成する必要がなく、孔径を大きくし、シード層を薄くすることによって、シード層形成処理時間の短縮化が実現できる。
In the present embodiment, the
本実施形態の貫通電極１０においては、図９（ｂ）に示すように、貫通孔１３の途中まで電極がめっき充填され、それ以外ではめっき充填されず、貫通側壁にのみ電極が配置される。そして、第２面１１ｂ側は貫通孔１３が電極１７によって埋まっている（充填されている）ので、貫通孔１３を跨いだ配線が可能となっている。また、第１面１１ａ側の貫通孔１３が開いているので、電極１７からの脱ガス効果が促進され、信頼性が向上する。
In the through electrode 10 of the present embodiment, as shown in FIG. 9B, the electrode is plated and filled up to the middle of the through hole 13, and other than that, it is not plated and filled, and the electrode is disposed only on the through side wall. Since the through hole 13 is filled (filled) with the
本実施形態においては、貫通孔１３の有底内部にも後述するシード層２２を形成する必要があるため、貫通孔１３が深いと深部までシード層２２が形成できない。また貫通孔１３の孔径が小さいと、貫通孔１３が浅い孔であっても、底部までシード層が形成できない。よって、貫通孔の有底深さ／貫通孔径のアスペクト比が、４以下であることが好ましい。一例として、貫通孔径と貫通孔の有底深さは、それぞれ、貫通孔経３０μｍ以上、貫通孔の有底深さ１２０μｍ以下であることが好ましい。また、表１の結果から、シード層の厚さが１２００ｎｍの場合は、貫通孔の有り底深さ／貫通孔径のアスペクト比が、１５０／７０以下であると、ボイドが発生せず、より好ましいことがわかる。また、一例として、貫通孔径と貫通孔の有底深さは、それぞれ、貫通孔径７０μｍ以上、貫通孔の有底深さ１５０μｍ以下であることが好ましい。
In the present embodiment, since it is necessary to form a
電極１７及び電極層３０には、第１及び第２実施形態と同様、例えば、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロム等の金属またはこれらを用いた合金などの金属材料を用いることができる。
As in the first and second embodiments, the
本実施形態の貫通電極基板１０に用いるガラス基板１１には、厚さ５０〜２００μｍのものを用いるのが好ましい。また、本実施形態の貫通電極基板１０に用いるガラス基板１１には、比抵抗１００Ωｃｍ以上のものを用いている。本実施形態に係る本発明の貫通電極基板１０においては、第１及び第２実施形態と同様、貫通孔１３の側壁に絶縁膜１３を配置し、その絶縁膜１３の内側に電極１７が配置することによって、少なくともガラス基板１１の貫通孔１３の内壁には電極１７が接触しないような構造を採用している。このような構造を採用することによって、ガラス基板１１に含まれるアルカリ成分による電極１７の劣化を防止することができる。
It is preferable to use a
また、本実施形態においては、絶縁膜１５の最大表面粗さは３μｍ以下である。本実施形態のように、電極１７が貫通孔１３を充填しておらず、絶縁膜１５を挟んで貫通孔１３の側壁に配置されている場合には、下地（貫通孔側壁）にシード層を形成する必要がある。貫通孔側壁の表面粗さが大きくなると、該シード層の付き回りが悪くなり、断線する恐れがあり、断線するとめっき形成ができなる。そこで、下地（貫通孔側壁）の表面粗さを３μｍ以下にし、貫通孔側壁上の絶縁膜１５を形成し、絶縁膜１５の最大表面粗さを３μｍ以下とすることにより、シード層の断線の発生を抑制することができる。なお、絶縁膜１５にポリイミドのような樹脂材料を用いる場合は、無機材料を用いる場合と比較して、絶縁膜１５の表面粗さを小さくすることができる。
In the present embodiment, the maximum surface roughness of the insulating
また、本実施形態に係る本発明の貫通電極基板１０は、第１及び第２実施形態と同様、貫通孔１３の内部に絶縁膜１５が配置され、絶縁膜１５を挟んで電極１７が配置されているので、熱処理時や経時劣化によって電極１７を構成する金属材料から発生するガス成分や水分を絶縁膜１５から効果的に外部に放出することができる。
Further, in the through electrode substrate 10 of the present invention according to the present embodiment, the insulating
［貫通電極基板の製造方法］
以下、図１０から図１２を参照して本実施形態に係る本発明の貫通電極基板１０の製造方法について説明する。
[Method of manufacturing through electrode substrate]
Hereinafter, with reference to FIGS. 10 to 12, a method for manufacturing the through electrode substrate 10 according to the present embodiment will be described.
まず、ガラス基板１１の第１面１１ａに微細な孔２０を複数形成する（図１０（ａ））。ガラス基板１１に孔２０を形成するための具体的な方法としては、第１及び第２実施形態と同様の方法を用いることができるので、ここでは説明を省略する。
First, a plurality of
次に、孔２０が形成されたガラス基板１１の一方の面（第１面１１ａ）の上及び孔２０の側壁に絶縁膜１５を形成する（図６（ｂ））。この絶縁膜２０は、図１０（ｂ）に示すように、孔２０の内部のうち、少なくとも側壁に形成され、さらに孔２０の底部にも形成されてもよい。
Next, an insulating
本実施形態においては、第１及び第２実施形態と同様、絶縁膜１５には窒化珪素（ＳｉＮｘ）膜を用いているが、これに限定されるわけではなく、窒化酸化珪素（ＳｉＮｘＯy）膜等の絶縁膜を用いることができる。また、絶縁膜１５は、絶縁性樹脂であってもよい。また、絶縁膜１５としては、その他には、第１及び第２実施形態１と同様、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（ＡｌＯ３）、窒化アルミニウム（ＡｌＮ）、シリコンカーバイト（ＳｉＣ）、窒化シリコンカーバイト（ＳｉＣＮ）、炭素添加シリコンオキサイド（ＳｉＯＣ）等を用いてもよい。また、絶縁膜１５は、絶縁性樹脂ポリイミド材料であってもよい。
In this embodiment, a silicon nitride (SiNx) film is used for the insulating
次に、ガラス基板１１上の絶縁膜１５上にシード層２２（下地導電層ともいう）を孔２０の側壁に形成する（図１０（ｃ））。本実施形態においては、シード層２２を孔２０の内壁の絶縁膜１５上にも形成するが、孔２０の底部の絶縁膜上には形成しない。シード層２２の厚み、材料、形成方法等は、第２実施形態と同様である。
Next, a seed layer 22 (also referred to as a base conductive layer) is formed on the sidewall of the
次に、絶縁膜１５上にレジスト２８を形成し、パターンニングする（図１０（ｄ））。このレジスト２８を形成しておくことによって、後のめっき工程によって、貫通孔１３側壁部の電極とガラス基板１１の第１面１１ａ側の電極（配線）とを同時に形成することができる。
Next, a resist 28 is formed on the insulating
次に、シード層２２及びレジスト２８が形成されたガラス基板１１の第１面１１ａ側に、接着剤２４（図示せず）を介してサポート基板２６を接着する（図１０（ｄ））。
Next, the
その後、サポート基板２６が接着されたガラス基板１１の第２面１１ｂ側から、化学的機械的研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）などによる研磨工程を行い、ガラス基板１１を薄板化（スリミング）する（図１１（ａ））。
Thereafter, a polishing process such as chemical mechanical polishing (CMP) is performed from the second surface 11b side of the
この研磨工程の際に、孔２０が露出するまでガラス基板１１を薄板化することにより、貫通孔２０ａを形成する（図１１（ａ））。この薄板化の工程において、ガラス基板１１の第２面１１ｂ内で、複数の貫通孔２０ａのうち何れかの貫通孔２０ａが露出し、その後、最後の貫通孔２０ａが露出するまでに、最初に露出した部分には過度のエッチング処理が施されてしまうことになり、貫通孔径が大きくなってしまう場合がある。そこで、本実施形態に係る本発明の貫通電極基板１０においては、絶縁層１５を形成しておき、貫通孔２０ａが過度にエッチングされてしまうことによる貫通孔経の増大化を抑制・防止することができる。
In this polishing step, the
次に、ガラス基板１１の第２面１１ｂ側上及び貫通孔２０ａの側壁にシード層２２を形成する（図１１（ｂ））。本実施形態においては、シード層２９を貫通孔２０ａの内壁の絶縁膜１５上のみに形成し、第１面１１ａ側の底部には形成しない。シード層２９の厚み、材料、形成方法等はシード層２２と同様である。
Next, a
次に、シード層２９にレジスト３０を形成し、パターンニングする（図１１（ｃ））。このレジスト３０を形成しておくことによって、後のめっき工程によって、貫通孔１３側壁部の電極とガラス基板１１の第２面１１ｂ側の電極（配線）とを同時に形成することができる。
Next, a resist 30 is formed on the
次に、サポート基板２６を除去した後、シード層２２及びシード層２９を給電層として、電解めっき法等により貫通孔２０ａに金属材料からなる導電材（銅（Ｃｕ）又は銅合金等）をめっきすることによって、上下のめっき層が繋がり、電極１７が形成される（図１２（ｂ））。この電解めっき工程では、シード層２２上に導電材が析出するとともに、電界密度の高い開口部に集中的に導電材が析出するが、第２実施形態と同様、開口部を閉塞しない程度にめっきを行う。そして、貫通孔１３を充填せず、絶縁膜１５を挟んで貫通孔１３の側壁及び底部に配置されるコンフォーマルな電極１７を形成する。なお、図１２（ｂ）においては、説明の便宜上、ジード層２２、２９及び電極１７を図面上区別せずに記載している。
Next, after removing the
この電解めっき工程においては、受電部は、孔２０の側壁および有底孔面に形成したシード層２２と、有底孔裏面側（第２面１１ｂ側）のシード層２９の２か所となる。これら２か所より、めっき形成することにより、裏面側（第２面１１ｂ側）は、充填され、有底孔面は、側壁面のみめっきが形成された複合的な構造を有する電極１７が形成される。この電極１７は、めっき処理時間の短縮化につながる。この工程においては、電解めっき法以外にも、スパッタ法、無電解めっき法、溶融金属吸引法、印刷法、ＣＶＤ法等も使用することができる。なお、裏面側（第２面１１ｂ側）は、貫通孔２０ａの一部でも充填形状にしなければならないので、表面側（第１面１１ａ側）に比べてめっき時間がかかる。よって、受電を上下別々に設けて調整したり、上下片側ずつめっきをする必要がある場合がある。つまり、
第１面１１ａ側のシード層２２に流れる電流＜第２面１１ｂ側のシード層２９に流れる電流
という条件とすることによって、めっき形成速度を大きくしてスループットを上げるようにしてもよい。なお、本実施形態においては、シード層２２及びシード層２９を給電層として貫通孔２０ａに金属材料にめっきしたが、シード層２９のみに給電して、電極１７を形成するようにしてもよい。
In this electrolytic plating process, the power receiving portion is provided at two locations: the
Current flowing in the
By setting the above conditions, the plating formation rate may be increased to increase the throughput. In the present embodiment, the
本実施形態の貫通電極１０においては、図１２（ｂ）に示すように、貫通孔１３の途中まで電極がめっき充填され、それ以外ではめっき充填されず、貫通側壁にのみ電極が配置される。そして、図１２（ｂ）及び図９（ｂ）に示すとおり、第２面１１ｂ側は貫通孔１３が電極１７によって埋まっている（充填されている）ので、貫通孔１３を跨いだ配線が可能となっている。また、第１面１１ａ側の貫通孔１３が開いているので、電極１７からの脱ガス効果が促進され、信頼性が向上する。
In the through electrode 10 of the present embodiment, as shown in FIG. 12B, the electrode is plated and filled up to the middle of the through hole 13, and other than that, the plating is not filled, and the electrode is arranged only on the through side wall. As shown in FIGS. 12B and 9B, since the through hole 13 is filled (filled) with the
なお、本実施形態に係る貫通電極基板１０においては、めっきをする際に、同時に表面配線（めっき形成）を形成するので、改めて電極１７の分離は必要ない。
In the through electrode substrate 10 according to the present embodiment, since the surface wiring (plating formation) is formed at the same time when plating is performed, it is not necessary to separate the
その後、レジスト２８及び３０を薄利することによって、貫通電極基板１０が完成する（図１２（ｂ））。 Thereafter, the through electrodes 10 are completed by thinning the resists 28 and 30 (FIG. 12B).
以上により本発明の第１〜第３実施形態に係る貫通電極基板１０の構造及び製造方法について説明したが、上述の実施形態は例示であり、本発明は上述の実施形態に限定されるものではない。 Although the structure and manufacturing method of the through electrode substrate 10 according to the first to third embodiments of the present invention have been described above, the above-described embodiment is an exemplification, and the present invention is not limited to the above-described embodiment. Absent.
＜第４実施形態＞
第４実施形態においては、上述した貫通電極基板１０を用いて製造される半導体装置について説明する。
<Fourth embodiment>
In the fourth embodiment, a semiconductor device manufactured using the above-described through electrode substrate 10 will be described.
図１３は、本発明の第４実施形態に係る半導体装置を示す図である。半導体装置１００は、３つの基板６０（６０−１、６０−２、６０−３）が積層され、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）基板７０に接続されている。基板６０−１、６０−２は、上述した第１〜第３実施形態に係る本発明の貫通電極基板１０の何れかが用いられている。また、いずれか一方は、上述した貫通電極基板１０ではなく、第１〜第３実施形態とは別の貫通電極基板であってもよい。これらの基板６０のうちシリコン基板等の半導体基板を用いた貫通電極基板が存在する場合には、その貫通電極基板にＤＲＡＭ等の半導体素子が形成されてもよい。
FIG. 13 is a diagram showing a semiconductor device according to the fourth embodiment of the present invention. In the
それぞれの基板６０−１、６０−２、６０−３には、バンプと接続するための接続端子が配置されている。接続端子としては、貫通電極基板１０の電極１７を用いてもよいし、電極１７上に接続端子を形成してもよい。接続端子は、同じ基板に配置された配線と接続されている。基板６０−１の接続端子８１−１は、ＬＳＩ基板７０の接続端子８０とバンプ９０−１により接続されている。基板６０−１の接続端子８２−１は、基板６０−２の接続端子８１−２とバンプ９０−２により接続されている。基板６０−２の接続端子８２−２と、基板６０−３の接続端子８３−１とについても、接続端子がバンプ９０−３により接続されている。バンプ９０−１、９０−２、９０−３は、例えば、インジウム、銅、金等の金属を用いる。
Connection terminals for connecting to the bumps are disposed on the respective substrates 60-1, 60-2, 60-3. As the connection terminal, the
なお、基板６０を積層する場合には、３層に限らず、２層であってもよいし、さらに４層以上であってもよい。また、基板６０と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、基板６０と他の基板とを接着してもよい。
In addition, when laminating | stacking the board |
図１４は、本発明の第４実施形態に係る半導体装置の別の例を示す図である。図１４に示す半導体装置１００は、ＭＥＭＳデバイス、ＣＰＵ、メモリ等の半導体チップ（ＬＳＩチップ）７１−１、７１−２が積層され、ＬＳＩ基板７０に接続されている。
FIG. 14 is a diagram showing another example of the semiconductor device according to the fourth embodiment of the present invention. A
半導体チップ７１−１と半導体チップ７１−２との間に、基板６０が配置され、バンプ９０−１、９０−２により接続されている。基板６０は、上述した第１〜第３実施形態貫通電極基板１０である。
A
ＬＳＩ基板７０上に半導体チップ７１−１が載置されている。ＬＳＩ基板７０と半導体チップ７１−２とは、ワイヤ９５により接続されている。この例では、基板６０は、複数の半導体チップを積層して３次元実装するためのインターポーザとしても用いられ、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ７１−１を３軸加速度センサとし、半導体チップ７１−２を２軸磁気センサとすることによって、５軸モーションセンサを１つのモジュールで実現した半導体装置を製造することができる。
A semiconductor chip 71-1 is mounted on the
半導体チップがＭＥＭＳデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップに形成してもよい。 When the semiconductor chip is a sensor formed by a MEMS device, the sensing result may be output as an analog signal. In this case, a low-pass filter, an amplifier and the like may be formed on the semiconductor chip.
図１５は、本発明の第４実施形態に係る半導体装置のさらに別の例を示す図である。上記２つの例（図１３、図１４）は、３次元実装であったが、この例では、２．５次元実装に適用した例である。図１５に示す例では、ＬＳＩ基板７０には、６つの基板６０（６０−１〜６０−６）が積層されて接続されている。ただし、全ての基板６０が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。基板６０の少なくとも一つは、上述した第１〜第３実施形態に係る貫通電極基板１０である。
FIG. 15 is a diagram showing still another example of the semiconductor device according to the fourth embodiment of the present invention. Although the above two examples (FIGS. 13 and 14) are three-dimensional mounting, this example is an example applied to 2.5-dimensional mounting. In the example shown in FIG. 15, six substrates 60 (60-1 to 60-6) are stacked and connected to the
図１５の例では、ＬＳＩ基板７０上に基板６０−１、６０−５が接続され、基板６０−１上に基板６０−２、６０−４が接続され、基板６０−２上に基板６０−３が接続され、基板６０−５上に基板６０−６が接続されている。なお、図１５に示す例のように、基板６０を複数の半導体チップを接続するためのインターポーザとして用いても、このような２．５次元実装が可能である。例えば、基板６０−３、６０−４、６０−６などが半導体チップに置き換えられてもよい。
In the example of FIG. 15, the substrates 60-1 and 60-5 are connected to the
上述のように製造された半導体装置１００は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家電等、様々な電気機器に搭載される。
The
図１６は、本発明の第４実施形態に係る半導体装置１００を用いた電子機器を示す図である。半導体装置１００が搭載された電気機器の例として、図１６（ａ）にはスマートフォン５００を示し、図１６（ｂ）にはノート型パーソナルコンピュータ６００を示す。これらの電気機器は、アプリケーションプログラムを実行して各種機能を実現するＣＰＵ等で構成される制御部１１０を有する。各種機能には、半導体装置１００からの出力信号を用いる機能が含まれる。
FIG. 16 is a diagram showing an electronic apparatus using the
以上説明したとおり、本発明の貫通電極基板は種々の配線基板、多層配線基板、電子機器等の製造において有用である。 As described above, the through electrode substrate of the present invention is useful in manufacturing various wiring boards, multilayer wiring boards, electronic devices, and the like.
１０ 貫通電極基板
１１ ガラス基板
１１ａ 第１面
１１ｂ 第２面
１３ 貫通孔
１５ 絶縁膜
１７ 電極（貫通電極）
２０ 孔
２２ シード層
２６ サポート基板
２８ レジスト
２９ シード層
DESCRIPTION OF SYMBOLS 10 Through-electrode board |
20
Claims (13)
前記孔の側壁及び底面のいずれか一方または両方を含む内壁に絶縁膜を形成し、
前記第１面にシード層を形成し、
前記孔が露出するまで前記第２面を薄化し、
前記孔に金属材料を含む電極を形成し、
前記シード層を除去することを特徴とする貫通電極基板の製造方法。 Forming a hole having one opening on the first surface of the glass substrate having a first surface and a second surface facing the first surface;
Forming an insulating film on the inner wall including one or both of the side wall and the bottom surface of the hole;
Forming a seed layer on the first surface;
Thinning the second surface until the hole is exposed,
Forming an electrode including a metal material in the hole;
A method of manufacturing a through electrode substrate, wherein the seed layer is removed.
前記孔の側壁及び底面を含む内壁に絶縁膜を形成し、
前記第１面並びに前記孔の側壁及び底面のいずれか一方または両方を含む内壁の前記絶縁膜上にシード層を形成し、
前記孔が露出するまで前記第２面を薄化し、
前記孔に金属材料を含む電極を形成し、
前記シード層を除去することを特徴とする貫通電極基板の製造方法。 Forming a hole having one opening on the first surface of the glass substrate having a first surface and a second surface facing the first surface;
Forming an insulating film on the inner wall including the side wall and bottom surface of the hole;
Forming a seed layer on the insulating film on the inner wall including one or both of the first surface and the sidewall and bottom surface of the hole;
Thinning the second surface until the hole is exposed,
Forming an electrode including a metal material in the hole;
A method of manufacturing a through electrode substrate, wherein the seed layer is removed.
前記孔の側壁及び底面のいずれか一方または両方を含む内壁に絶縁膜を形成し、
前記第１面及び前記孔の側壁の前記絶縁膜上に第１シード層を形成し、
前記第１シード層上に第１レジストを形成し、
前記孔が露出するまで前記第２面を薄化し、
前記第２面上に第２シード層を形成し、
前記第２シード層上に第２レジストを形成し、
前記孔に金属材料を含む電極を形成することを特徴とする貫通電極基板の製造方法。 Forming a hole having one opening on the first surface of the glass substrate having a first surface and a second surface facing the first surface;
Forming an insulating film on the inner wall including one or both of the side wall and the bottom surface of the hole;
Forming a first seed layer on the insulating film on the first surface and the sidewall of the hole;
Forming a first resist on the first seed layer;
Thinning the second surface until the hole is exposed,
Forming a second seed layer on the second surface;
Forming a second resist on the second seed layer;
An electrode containing a metal material is formed in the hole.
前記第１面及び前記第２面を貫通する貫通孔と、
前記貫通孔の側壁に配置された絶縁膜と、
前記絶縁膜の内側に配置される金属材料を含む電極と、
を含むことを特徴とする貫通電極基板。 A glass substrate comprising a first surface and a second surface facing the first surface;
A through-hole penetrating the first surface and the second surface;
An insulating film disposed on a sidewall of the through hole;
An electrode including a metal material disposed inside the insulating film;
A through electrode substrate comprising:
The through electrode substrate according to claim 6, wherein the insulating film is made of an insulating resin.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014200481A JP2016072433A (en) | 2014-09-30 | 2014-09-30 | Through electrode substrate and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014200481A JP2016072433A (en) | 2014-09-30 | 2014-09-30 | Through electrode substrate and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016072433A true JP2016072433A (en) | 2016-05-09 |
Family
ID=55867352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014200481A Pending JP2016072433A (en) | 2014-09-30 | 2014-09-30 | Through electrode substrate and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016072433A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018139302A (en) * | 2016-06-03 | 2018-09-06 | 大日本印刷株式会社 | Through electrode substrate and manufacturing method of the same, and mounting substrate |
| JP2019016724A (en) * | 2017-07-10 | 2019-01-31 | パナソニックＩｐマネジメント株式会社 | Electronic equipment module |
| WO2019235617A1 (en) * | 2018-06-08 | 2019-12-12 | 凸版印刷株式会社 | Method of manufacturing glass device and glass device |
| CN114990503A (en) * | 2022-06-30 | 2022-09-02 | 业成科技（成都）有限公司 | Film coating method, film coating apparatus, and electronic apparatus |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08216417A (en) * | 1995-02-13 | 1996-08-27 | Matsushita Electric Ind Co Ltd | Ink jet head and manufacture thereof |
| JP2004356160A (en) * | 2003-05-27 | 2004-12-16 | Dainippon Printing Co Ltd | Method of manufacturing wiring board |
| JP2005019576A (en) * | 2003-06-25 | 2005-01-20 | Hitachi Metals Ltd | Wiring board having through hole conductor |
| JP2006147971A (en) * | 2004-11-24 | 2006-06-08 | Dainippon Printing Co Ltd | Method of manufacturing through-hole substrate filled with conductive material |
| JP2010171377A (en) * | 2008-12-26 | 2010-08-05 | Dainippon Printing Co Ltd | Through-hole electrode substrate and method of manufacturing the same |
| JP2010532562A (en) * | 2007-07-05 | 2010-10-07 | オー・アー・セー・マイクロテック・アクチボラゲット | Low resistance through-wafer vias |
-
2014
- 2014-09-30 JP JP2014200481A patent/JP2016072433A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08216417A (en) * | 1995-02-13 | 1996-08-27 | Matsushita Electric Ind Co Ltd | Ink jet head and manufacture thereof |
| JP2004356160A (en) * | 2003-05-27 | 2004-12-16 | Dainippon Printing Co Ltd | Method of manufacturing wiring board |
| JP2005019576A (en) * | 2003-06-25 | 2005-01-20 | Hitachi Metals Ltd | Wiring board having through hole conductor |
| JP2006147971A (en) * | 2004-11-24 | 2006-06-08 | Dainippon Printing Co Ltd | Method of manufacturing through-hole substrate filled with conductive material |
| JP2010532562A (en) * | 2007-07-05 | 2010-10-07 | オー・アー・セー・マイクロテック・アクチボラゲット | Low resistance through-wafer vias |
| JP2010171377A (en) * | 2008-12-26 | 2010-08-05 | Dainippon Printing Co Ltd | Through-hole electrode substrate and method of manufacturing the same |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018139302A (en) * | 2016-06-03 | 2018-09-06 | 大日本印刷株式会社 | Through electrode substrate and manufacturing method of the same, and mounting substrate |
| US11195768B2 (en) | 2016-06-03 | 2021-12-07 | Dai Nippon Printing Co., Ltd. | Through electrode substrate, manufacturing method thereof and mounting substrate |
| JP7091801B2 (en) | 2016-06-03 | 2022-06-28 | 大日本印刷株式会社 | Through Silicon Via and its manufacturing method, and mounting board |
| JP2019016724A (en) * | 2017-07-10 | 2019-01-31 | パナソニックＩｐマネジメント株式会社 | Electronic equipment module |
| WO2019235617A1 (en) * | 2018-06-08 | 2019-12-12 | 凸版印刷株式会社 | Method of manufacturing glass device and glass device |
| CN112335037A (en) * | 2018-06-08 | 2021-02-05 | 凸版印刷株式会社 | Method for manufacturing glass device and glass device |
| JPWO2019235617A1 (en) * | 2018-06-08 | 2021-07-15 | 凸版印刷株式会社 | Glass device manufacturing method and glass device |
| JP7298603B2 (en) | 2018-06-08 | 2023-06-27 | 凸版印刷株式会社 | Glass device manufacturing method |
| US11881414B2 (en) | 2018-06-08 | 2024-01-23 | Toppan Printing Co., Ltd. | Method for manufacturing glass device, and glass device |
| CN114990503A (en) * | 2022-06-30 | 2022-09-02 | 业成科技（成都）有限公司 | Film coating method, film coating apparatus, and electronic apparatus |
| CN114990503B (en) * | 2022-06-30 | 2023-12-12 | 业成科技（成都）有限公司 | Coating method, coating equipment and electronic equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI502717B (en) | Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same | |
| US10448508B2 (en) | Printed circuit board and semiconductor package including the same | |
| WO2011002031A1 (en) | Substrate for mounting components, and semiconductor module | |
| JP6557953B2 (en) | Structure and manufacturing method thereof | |
| JP2016072433A (en) | Through electrode substrate and method of manufacturing the same | |
| JP5026025B2 (en) | Semiconductor device | |
| JP6458429B2 (en) | Conductive material filled through electrode substrate and method for manufacturing the same | |
| KR20130123725A (en) | Stacked semiconductor package and method for manufacturing the same | |
| JP6561635B2 (en) | Through electrode substrate and manufacturing method thereof | |
| JP2017005081A (en) | Interposer, semiconductor device, and method of manufacturing them | |
| JP6446934B2 (en) | Conductive material through-hole substrate and manufacturing method thereof | |
| JP2011114317A (en) | Circuit board and electronic device | |
| JP6263859B2 (en) | Penetration electrode substrate manufacturing method, penetration electrode substrate, and semiconductor device | |
| JP2017098402A (en) | Through electrode substrate and method of manufacturing the same | |
| TW201640976A (en) | Stacked electronic device and method for fabricating the same | |
| JP6369653B1 (en) | Through electrode substrate and semiconductor device | |
| JP6372247B2 (en) | Penetration electrode substrate manufacturing method and adhesive sheet | |
| JP6809511B2 (en) | Through Silicon Via Substrates and Semiconductor Devices | |
| JP6341245B2 (en) | Penetration electrode substrate manufacturing method, penetration electrode substrate, and semiconductor device | |
| KR20110016020A (en) | Semiconductor package and method of manufacturing the same | |
| JP6658846B2 (en) | Through-electrode substrate | |
| JP2019114734A (en) | Through electrode substrate, method of manufacturing the same, and semiconductor device using the same | |
| JP2019016733A (en) | Through electrode substrate, method of manufacturing the same, and semiconductor device using through electrode substrate | |
| JP6435893B2 (en) | Method for manufacturing through electrode substrate | |
| JP2017073413A (en) | Interposer, method of manufacturing interposer, and semiconductor device using interposer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170727 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180704 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180821 |