JP6835422B1 - 情報処理装置及び情報処理方法 - Google Patents
情報処理装置及び情報処理方法 Download PDFInfo
- Publication number
- JP6835422B1 JP6835422B1 JP2019202980A JP2019202980A JP6835422B1 JP 6835422 B1 JP6835422 B1 JP 6835422B1 JP 2019202980 A JP2019202980 A JP 2019202980A JP 2019202980 A JP2019202980 A JP 2019202980A JP 6835422 B1 JP6835422 B1 JP 6835422B1
- Authority
- JP
- Japan
- Prior art keywords
- control unit
- main control
- information
- unit
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
図1に示されるように、本発明の実施の形態1にかかる情報処理装置101は、主制御部102と、監視部103と、DMA制御部104を備えている。
主制御部102は、情報処理装置101の処理を実行する。監視部103は、主制御部102の動作を監視する。DMA制御部104は、主制御部102の障害情報を退避する。
さらに、監視部103は、主制御部102で障害が発生した場合に主制御部102に割込み信号を出力する第1の処理と、当該第1の処理後に、DMA制御部104を起動する第2の処理を実行する。また、主制御部102は、割込み信号を受け取った場合に主制御部102の障害情報を退避した後にDMA制御部104を起動する。DMA制御部104は、起動された場合に主制御部102の障害情報を退避する。
図2を用いて、本発明の実施の形態2にかかる情報処理装置の構成について説明する。この情報通信装置は、図2に示されるように、CPU1、WDT2、DMA(Direct Memory Access)コントローラ3、ROM(Read Only Memory)4、RAM5、不揮発性メモリ6及びCPUバス7を備えている。
なお、本実施の形態にかかるCPU1の割込み処理方法については、後で詳述する。
なお、本実施の形態にかかるDMAコントローラ3のDMA転送動作については、後に詳述する。
次に、図8を用いて、本発明の実施の形態3にかかる情報処理装置の構成について説明する。この情報通信装置は、実施の形態1の情報通信装置にかかるWDT2のタイマを1段階にしたWDT8に変更し、タイマ9を追加した構成を有する。したがって、図8に示されるように、情報処理装置は、CPU1、WDT8、タイマ9、DMAコントローラ3、ROM4、RAM5、不揮発性メモリ6及びCPUバス7を備えている。
次に、図9のシーケンス図を用いて、本発明の実施の形態4にかかる情報処理装置の処理の流れについて説明する。この情報通信装置は、発明の実施の形態2にかかる情報処理装置とは異なり、CPU1が自身の割込み処理が正常に終了してもDMAコントローラ3への転送を行わない。すなわち、割込み処理の終了の結果にかかわらず、DMAコントローラ3は、WDT2から信号を受信する。
2 WDT
3 DMAコントローラ
4 ROM
5 RAM
6 不揮発性メモリ
8 WDT
9 タイマ
7 CPUバス
21 カウンタ
22 1回目設定値保持部
23 比較部
24 比較部
25 2回目設定値保持部
101 情報処理装置
102 主制御部
103 監視部
104 DMA制御部
Claims (6)
- 情報処理装置の処理を実行する主制御部と、
前記主制御部の動作を監視する監視部と、
前記主制御部の障害情報を退避するDMA制御部を備えた情報処理装置であって、
前記監視部は、前記主制御部で障害が発生した場合に前記主制御部に割込み信号を出力する第1の処理と、当該第1の処理後に、前記DMA制御部を起動する第2の処理を実行し、
前記主制御部は、前記割込み信号を受け取った場合に前記主制御部の障害情報を退避した後に前記DMA制御部を起動し、
前記DMA制御部は、起動された場合に前記主制御部の障害情報を退避する情報処理装置。 - 前記監視部は、
前記主制御部からの信号が第1の期間途切れたときに、前記第1の処理を実行し、
前記主制御部からの信号が第1の期間よりも長い第2の期間途切れたときに、前記第2の処理を実行する請求項1に記載の情報処理装置。 - 前記監視部は、
第1の設定値を保持する第1の設定保持部と、
前記第1の設定値より大きい値である第2の設定値を保持する第2の設定保持部と、
前記主制御部からの信号が途切れた場合にカウント動作を継続的に実行するカウンタと、
前記第1の設定値と、前記カウンタのカウント値を比較する第1の比較部と、
前記第2の設定値と、前記カウンタのカウント値を比較する第2の比較部とを有し、
前記第1の比較部は、前記第1の設定値と前記カウント値が一致した場合、前記主制御部に割込み信号を送り、
前記第2の比較部は、前記第2の設定値と前記カウント値が一致した場合、前記DMA制御部を起動する請求項2に記載の情報処理装置。 - 前記監視部は、
第3の設定値を保持する設定保持部と、
前記主制御部からの信号が途切れた場合にカウント動作を継続的に実行するカウンタと、
前記第3の設定値と前記カウンタのカウント値を比較する比較部と、
前記主制御部からの信号が途切れた場合にカウント動作を継続的に実行するカウンタと、
起動されるとカウント動作を継続的に実行するタイマと、を有し、
前記比較部は、前記第3の設定値と前記カウント値が一致した場合、前記主制御部に割込み信号を送った後、前記タイマを起動し、
前記タイマは、起動開始後所定時間の経過を検出すると前記DMA制御部を起動する請求項2に記載の情報処理装置。 - 前記DMA制御部は、起動された場合に前記主制御部の障害情報を退避し、前記主制御部にリセット信号を出力する請求項1から4のいずれか1項に記載の情報処理装置。
- 主制御部で障害が発生した場合に前記主制御部に割込み信号を出力するステップと、
当該割込み信号の出力後に、DMA制御部を起動するステップを備え、
前記主制御部は、前記割込み信号を受け取った場合に前記主制御部の障害情報を退避した後に前記DMA制御部を起動し、前記DMA制御部は、起動された場合に前記主制御部の障害情報を退避する情報処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019202980A JP6835422B1 (ja) | 2019-11-08 | 2019-11-08 | 情報処理装置及び情報処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019202980A JP6835422B1 (ja) | 2019-11-08 | 2019-11-08 | 情報処理装置及び情報処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6835422B1 true JP6835422B1 (ja) | 2021-02-24 |
JP2021077068A JP2021077068A (ja) | 2021-05-20 |
Family
ID=74661655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019202980A Active JP6835422B1 (ja) | 2019-11-08 | 2019-11-08 | 情報処理装置及び情報処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6835422B1 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000112790A (ja) * | 1998-10-02 | 2000-04-21 | Toshiba Corp | 障害情報収集機能付きコンピュータ |
JP2011070655A (ja) * | 2009-08-24 | 2011-04-07 | Toshiba Corp | 情報処理装置、メモリダンプシステムおよびメモリダンプ方法 |
JP5533097B2 (ja) * | 2010-03-18 | 2014-06-25 | 株式会社リコー | 情報処理装置、画像形成装置及び情報処理プログラム |
WO2012143978A1 (ja) * | 2011-04-22 | 2012-10-26 | 富士通株式会社 | 情報処理装置及び情報処理装置の処理方法 |
JP5754508B2 (ja) * | 2011-07-08 | 2015-07-29 | 富士通株式会社 | 情報処理装置、情報処理方法、およびプログラム |
WO2014112039A1 (ja) * | 2013-01-15 | 2014-07-24 | 富士通株式会社 | 情報処理装置、情報処理装置制御方法及び情報処理装置制御プログラム |
JP6256087B2 (ja) * | 2014-02-20 | 2018-01-10 | 日本電気株式会社 | ダンプシステムおよびダンプ処理方法 |
-
2019
- 2019-11-08 JP JP2019202980A patent/JP6835422B1/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2021077068A (ja) | 2021-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109032822B (zh) | 一种死机信息的保存方法和装置 | |
US7975188B2 (en) | Restoration device for BIOS stall failures and method and computer program product for the same | |
US10102045B2 (en) | Control device, control method and program | |
CN107885305B (zh) | 控制装置、控制方法以及记录介质 | |
CN111858077A (zh) | 一种存储***中io请求日志的记录方法、装置及设备 | |
CN110704236B (zh) | 芯片flash数据的在线校验方法及计算机存储介质 | |
JP6835422B1 (ja) | 情報処理装置及び情報処理方法 | |
JP2007172096A (ja) | 情報処理装置、および、その起動制御方法 | |
JP6907976B2 (ja) | コントローラ及びデータ保存方法 | |
CN112631872A (zh) | 一种多核***的异常处理方法及装置 | |
JPH0764930A (ja) | Cpu間相互監視方法 | |
JP2005107776A (ja) | 2重化コントローラシステム、その方法 | |
JP2006323494A (ja) | 障害復旧方法およびマイクロコンピュータ | |
JP7001236B2 (ja) | 情報処理装置、障害監視方法及び障害監視用コンピュータプログラム | |
JP2000172575A (ja) | メモリーバックアップシステム | |
JP2003242044A (ja) | マイクロコンピュータ回路 | |
JP2011008493A (ja) | ウォッチドッグタイマーによるシステム異常検出方式 | |
JPS63191245A (ja) | 暴走装置の復帰制御方式 | |
JPS62212865A (ja) | マルチプロセツサ制御方式 | |
JP4535663B2 (ja) | ステートマシン制御方式およびステートマシン | |
CN118132386A (zh) | ***崩溃信息保存方法、装置和计算机*** | |
CN115794693A (zh) | 一种gpio接口控制方法、***、存储介质以及设备 | |
JP3207446B2 (ja) | コントローラシステムのシステム停止方式 | |
JPS62284440A (ja) | 端末装置のソフトウエア資源保守方式 | |
CN111930433A (zh) | 一种信息处理方法、电子设备和计算机可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6835422 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |