JP6816380B2 - 画像処理装置、画像処理方法、情報処理プログラム、および記録媒体 - Google Patents
画像処理装置、画像処理方法、情報処理プログラム、および記録媒体 Download PDFInfo
- Publication number
- JP6816380B2 JP6816380B2 JP2016082259A JP2016082259A JP6816380B2 JP 6816380 B2 JP6816380 B2 JP 6816380B2 JP 2016082259 A JP2016082259 A JP 2016082259A JP 2016082259 A JP2016082259 A JP 2016082259A JP 6816380 B2 JP6816380 B2 JP 6816380B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- preprocessing
- image processing
- data
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims description 192
- 238000003672 processing method Methods 0.000 title claims description 20
- 230000010365 information processing Effects 0.000 title claims 4
- 238000007781 pre-processing Methods 0.000 claims description 203
- 238000006243 chemical reaction Methods 0.000 claims description 75
- 238000003860 storage Methods 0.000 claims description 31
- 238000012546 transfer Methods 0.000 claims description 24
- 238000001914 filtration Methods 0.000 claims description 2
- 230000000977 initiatory effect Effects 0.000 claims 1
- 230000006870 function Effects 0.000 description 33
- 238000000034 method Methods 0.000 description 20
- 230000008569 process Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- 238000007689 inspection Methods 0.000 description 8
- 230000004913 activation Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00962—Input arrangements for operating instructions or parameters, e.g. updating internal software
- H04N1/00965—Input arrangements for operating instructions or parameters, e.g. updating internal software using a plug-in memory module, e.g. memory card, memory stick
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
- G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
- G06F15/7878—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS for pipeline reconfiguration
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/23—Reproducing arrangements
- H04N1/2307—Circuits or arrangements for the control thereof, e.g. using a programmed control device, according to a measured quantity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/0083—Arrangements for transferring signals between different components of the apparatus, e.g. arrangements of signal lines or cables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00962—Input arrangements for operating instructions or parameters, e.g. updating internal software
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/0077—Types of the still picture apparatus
- H04N2201/0094—Multifunctional device, i.e. a device capable of all of reading, reproducing, copying, facsimile transception, file transception
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Stored Programmes (AREA)
- Logic Circuits (AREA)
- Image Processing (AREA)
Description
以下、本発明の実施形態1について、図1から図9に基づいて説明する。図中同一または相当部分には同一符号を付してその説明は繰返さない。本発明の一態様における画像処理装置100についての理解を容易にするために、先ず、画像処理装置100を含む画像認識システム1の概要を、図2を用いて説明する。
図2は、本実施の形態の画像処理装置100を含む画像認識システム1の概要を示す図である。図2に示すように、画像認識システム1は、カメラ2と、画像処理装置100とを含んでいる。
図1は、本実施の形態の画像処理装置100の概略的な構成を示すブロック図である。
前処理回路が構成された、プログラマブル論理回路としてのFPGA200は、画像取得部210と、データ制御部220と、前処理実行部230と、コンフィグレーションI/F240と、割り込み制御部250とを含む。
本実施の形態の前処理実行部230は、3個の共通部と、3個の再構成部とを含んでいる。データ制御部220から転送された画像データは、前処理実行部230内において、共通部231、再構成部232、共通部233、再構成部234、共通部235、再構成部236の順に処理される。
図3は、画像処理装置100の前処理回路における前処理実行部230の一部を拡大して示すブロック図である。図3において、データは左から右に流れる。
図7は、装置の電源投入直後において、本実施の形態の画像処理装置100が実行する処理の流れを示すフローチャートである。
本発明の他の実施形態について、図10に基づいて説明すれば以下のとおりである。なお記載の簡潔性を担保するため、実施形態1とは異なる構成のみについて説明する。すなわち、実施形態1で記載された構成等は、本実施形態にもすべて含まれ得る。また、実施形態1で記載した用語の定義も同じである。
画像処理装置100の制御ブロックは、集積回路(ICチップ)等に形成された論理回路(ハードウェア)によって実現してもよいし、CPU(Central Processing Unit)を用いてソフトウェアによって実現してもよい。
140 DDR(揮発性記憶部)
232a 入力部
232b 演算部
232c 出力部
300 記憶部(不揮発性記憶部)
320 初期コンフィグレーションデータ(初期回路構成データ)
331・332・333 回路再構成データ(部分再構成データ)
400 コンフィグレーション制御部(回路構成制御部)
Claims (10)
- 外部から取得した画像データに対して画像処理を実行する画像処理装置において、
前記画像処理における前処理を実行する前処理回路と、
前記前処理回路の部分再構成を実行する回路構成制御部と、を備え、
前記前処理回路は、
画像データに対して演算を行い変換する複数の演算変換回路と、
処理の順に接続された前記複数の演算変換回路のそれぞれの間に設けられる、データの確実な受け渡しを保障するフリップフロップ回路と、を有する前処理実行部を含み、
前記回路構成制御部は、所望の前処理を実行するように前記前処理実行部を部分再構成するに際して、前記前処理実行部の動作を停止し、前記複数の演算変換回路のうち少なくとも1つを部分再構成の対象とする一方、前記フリップフロップ回路を部分再構成の対象としないようになっており、前記前処理実行部における再構成が必要な全ての前記演算変換回路について回路再構成が終了した後に、前記前処理実行部の動作を開始させることを特徴とする画像処理装置。 - 外部から取得した画像データに対して画像処理を実行する画像処理装置において、
前記画像処理における前処理を実行する前処理回路と、
前記前処理回路の部分再構成を実行する回路構成制御部と、を備え、
前記前処理回路は、画像データに対して演算を行い変換する少なくとも1つの演算変換回路を有する前処理実行部を含み、
前記演算変換回路は、入力されたデータを一時記憶する入力部と、該一時記憶されたデータに対して演算を行う演算部と、演算後のデータを一時記憶する出力部とからなっており、
前記回路構成制御部は、所望の前処理を実行するように前記前処理実行部を部分再構成するに際して、前記前処理実行部の動作を停止し、少なくとも1つの前記演算部を部分再構成の対象とする一方、前記入力部及び出力部を部分再構成の対象としないようになっており、前記前処理実行部における再構成が必要な全ての前記演算部について回路再構成が終了した後に、前記前処理実行部の動作を開始させることを特徴とする画像処理装置。 - 前記前処理回路が、同一種類の演算変換回路を複数有しており、
前記同一種類の複数の演算変換回路が直列に接続されて構成されていることを特徴とする請求項1または2に記載の画像処理装置。 - 前記演算変換回路は、画像データに対してフィルタ処理を行うことを特徴とする請求項1〜3のいずれか1項に記載の画像処理装置。
- 前記前処理回路の初期回路構成データ、及び前記演算変換回路の部分再構成に用いられる複数種類の部分再構成データを記憶する不揮発性記憶部と、
前記不揮発性記憶部よりも高速にデータを読み出すことができる揮発性記憶部と、
前記不揮発性記憶部から前記揮発性記憶部へ前記部分再構成データを転送する制御を行うメモリ転送制御部とをさらに備えることを特徴とする請求項1〜4のいずれか1項に記載の画像処理装置。 - 外部から取得した画像データに対して画像処理を実行する画像処理方法において、
前記画像処理における前処理を前処理回路が実行する前処理ステップと、
前記前処理回路の部分再構成を実行する回路構成制御ステップと、を有し、
前記前処理ステップは、
画像データに対して演算を行い変換する複数の演算変換ステップと、
処理の順に行われる前記複数の演算変換ステップのそれぞれの間に設けられる、データの確実な受け渡しを保障するタイミング保障ステップとを含んでおり、
前記前処理回路は、
画像データに対して演算を行い変換する複数の演算変換回路と、
処理の順に接続された前記複数の演算変換回路のそれぞれの間に設けられる、データの確実な受け渡しを保障するフリップフロップ回路と、を有する前処理実行部を含み、
前記回路構成制御ステップでは、前記前処理実行部を部分再構成するに際して、前記前処理実行部の動作を停止し、前記複数の演算変換回路のうち少なくとも1つを部分再構成の対象とする一方、前記フリップフロップ回路を部分再構成の対象としないようになっており、前記前処理実行部における再構成が必要な全ての前記演算変換回路について回路再構成が終了した後に、前記前処理実行部の動作を開始させることを特徴とする画像処理方法。 - 外部から取得した画像データに対して画像処理を実行する画像処理方法において、
前記画像処理における前処理を前処理回路が実行する前処理ステップと、
前記前処理回路の部分再構成を実行する回路構成制御ステップと、を有し、
前記前処理回路は、画像データに対して演算を行い変換する少なくとも1つの演算変換回路を有する前処理実行部を含み、
前記前処理ステップは、画像データに対して演算を行い変換する少なくとも1つの演算変換ステップを有しており、
前記演算変換ステップは、入力されたデータを一時記憶する入力ステップと、該一時記憶されたデータに対して演算を行う演算ステップと、演算後のデータを一時記憶する出力ステップとからなっており、
前記回路構成制御ステップでは、前記前処理実行部を部分再構成するに際して、前記前処理実行部の動作を停止し、前記前処理回路において前記演算ステップを実行する少なくとも1つの演算部に対して部分再構成を実行する一方、前記前処理回路において前記入力ステップ及び出力ステップを実行する入力部及び出力部に対しては部分再構成を実行しないようになっており、前記前処理実行部における再構成が必要な全ての前記演算部について回路再構成が終了した後に、前記前処理実行部の動作を開始させることを特徴とする画像処理方法。 - 前記前処理ステップが、同一種類の演算変換ステップを複数有しており、
前記同一種類の複数の演算変換ステップが連続して行われることを特徴とする請求項6または7に記載の画像処理方法。 - 請求項1〜5のいずれか1項に記載の画像処理装置としてコンピュータを機能させるための情報処理プログラムであって、前記各部としてコンピュータを機能させるための情報処理プログラム。
- 請求項9に記載の情報処理プログラムを記録したコンピュータ読み取り可能な記録媒体。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016082259A JP6816380B2 (ja) | 2016-04-15 | 2016-04-15 | 画像処理装置、画像処理方法、情報処理プログラム、および記録媒体 |
US15/450,634 US10108875B2 (en) | 2016-04-15 | 2017-03-06 | Information processing device, information processing method, information processing program, and recording medium |
EP17159552.3A EP3232334B1 (en) | 2016-04-15 | 2017-03-07 | Information processing device, information processing method, information processing program, and recording medium |
CN201710130477.5A CN107302641B (zh) | 2016-04-15 | 2017-03-07 | 图像处理装置以及图像处理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016082259A JP6816380B2 (ja) | 2016-04-15 | 2016-04-15 | 画像処理装置、画像処理方法、情報処理プログラム、および記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017191566A JP2017191566A (ja) | 2017-10-19 |
JP6816380B2 true JP6816380B2 (ja) | 2021-01-20 |
Family
ID=58360817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016082259A Active JP6816380B2 (ja) | 2016-04-15 | 2016-04-15 | 画像処理装置、画像処理方法、情報処理プログラム、および記録媒体 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10108875B2 (ja) |
EP (1) | EP3232334B1 (ja) |
JP (1) | JP6816380B2 (ja) |
CN (1) | CN107302641B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6891976B2 (ja) * | 2017-12-12 | 2021-06-18 | 日本電気株式会社 | Fpgaシステム、パーシャルリコンフィグレーション実行方法、記憶媒体及びデータ構造 |
US11457143B2 (en) | 2018-12-07 | 2022-09-27 | Sony Semiconductor Solutions Corporation | Sensor device, electronic device, sensor system and control method |
US10651853B1 (en) * | 2019-05-23 | 2020-05-12 | Xilinx, Inc. | Timing insulation circuitry for partial reconfiguration of programmable integrated circuits |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7088860B2 (en) * | 2001-03-28 | 2006-08-08 | Canon Kabushiki Kaisha | Dynamically reconfigurable signal processing circuit, pattern recognition apparatus, and image processing apparatus |
JP4861030B2 (ja) | 2006-03-24 | 2012-01-25 | 株式会社東芝 | 半導体装置 |
JP5202265B2 (ja) * | 2008-12-08 | 2013-06-05 | キヤノン株式会社 | 画像処理装置、プログラム及び画像処理装置の制御方法 |
JP5247542B2 (ja) | 2009-03-05 | 2013-07-24 | キヤノン株式会社 | 画像処理装置、画像処理装置の制御方法、及び、プログラム |
JP5504985B2 (ja) * | 2010-03-11 | 2014-05-28 | 富士ゼロックス株式会社 | データ処理装置 |
KR20120036208A (ko) * | 2010-10-07 | 2012-04-17 | 삼성전자주식회사 | 재구성 기반 컴퓨팅 장치 및 이의 메모리 의존성 보정방법 |
JP5943736B2 (ja) | 2012-06-28 | 2016-07-05 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法及びプログラム |
GB2519813B (en) * | 2013-10-31 | 2016-03-30 | Silicon Tailor Ltd | Pipelined configurable processor |
JP6370063B2 (ja) | 2014-03-04 | 2018-08-08 | キヤノン株式会社 | 画像処理装置及びその制御方法、並びにプログラム |
JP2015228187A (ja) | 2014-06-02 | 2015-12-17 | キヤノン株式会社 | 画像処理装置及び回路を再構成するための方法 |
-
2016
- 2016-04-15 JP JP2016082259A patent/JP6816380B2/ja active Active
-
2017
- 2017-03-06 US US15/450,634 patent/US10108875B2/en active Active
- 2017-03-07 CN CN201710130477.5A patent/CN107302641B/zh active Active
- 2017-03-07 EP EP17159552.3A patent/EP3232334B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP3232334A1 (en) | 2017-10-18 |
US20170300774A1 (en) | 2017-10-19 |
JP2017191566A (ja) | 2017-10-19 |
CN107302641B (zh) | 2019-05-14 |
EP3232334B1 (en) | 2023-05-03 |
CN107302641A (zh) | 2017-10-27 |
US10108875B2 (en) | 2018-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6816380B2 (ja) | 画像処理装置、画像処理方法、情報処理プログラム、および記録媒体 | |
US9313364B2 (en) | Image processing apparatus and control method for the same | |
US10084452B2 (en) | Information processing apparatus, image processing apparatus with information processing apparatus, and control method for information processing apparatus | |
JP5214262B2 (ja) | 半導体集積回路及び電源制御方法 | |
US20170269870A1 (en) | Memory controller, nonvolatile storage device, nonvolatile storage system, and memory control method | |
US9332151B2 (en) | Image processing apparatus, method of controlling the same and storage medium | |
US9509878B2 (en) | Image processing apparatus and method for controlling the same, and storage medium | |
JP6435826B2 (ja) | データ処理装置およびデータ処理方法 | |
US9560164B2 (en) | Image processing apparatus, method of controlling the same, non-transitory computer readable storage medium, and data processing apparatus | |
US9772795B2 (en) | Processing apparatus to recognize peripheral component interconnect express devices during bootup | |
US10037591B2 (en) | Information processing apparatus and method of controlling the same | |
JP5971214B2 (ja) | データ処理装置及びデータ処理プログラム | |
US20180143928A1 (en) | Switch system and operation method thereof | |
JP2014138382A (ja) | 信号処理装置およびプログラマブルロジックデバイスの構成方法 | |
JP2016115979A (ja) | 画像処理装置、その制御方法及びプログラム | |
US7447874B1 (en) | Method and system for designing a flexible hardware state machine | |
JP2016042296A (ja) | 画像処理装置、情報処理方法及びプログラム | |
JP5944017B2 (ja) | 情報処理装置およびプログラム | |
JP6661585B2 (ja) | 情報処理装置 | |
JP4804317B2 (ja) | 電子機器 | |
JP2006261996A (ja) | 情報処理装置 | |
JP2020181599A (ja) | 画像処理装置、光学コード読取装置、画像処理方法、情報処理プログラムおよび記録媒体 | |
US9854117B2 (en) | Information processing system including device provided with circuit capable of configuring logic circuit according to circuit information and plurality of control units | |
JP2017191565A (ja) | 画像処理装置、光学コード読取装置、画像処理方法、情報処理プログラムおよび記録媒体 | |
JP2017021669A (ja) | 情報処理装置、及び起動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160527 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6816380 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |