JP5504985B2 - データ処理装置 - Google Patents
データ処理装置 Download PDFInfo
- Publication number
- JP5504985B2 JP5504985B2 JP2010054133A JP2010054133A JP5504985B2 JP 5504985 B2 JP5504985 B2 JP 5504985B2 JP 2010054133 A JP2010054133 A JP 2010054133A JP 2010054133 A JP2010054133 A JP 2010054133A JP 5504985 B2 JP5504985 B2 JP 5504985B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- partial
- block
- data
- reconfiguration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 161
- 230000015654 memory Effects 0.000 claims description 60
- 238000000034 method Methods 0.000 description 46
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 34
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 34
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 24
- 230000008569 process Effects 0.000 description 22
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 238000007796 conventional method Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000002123 temporal effect Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
- G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
- G06F15/7878—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS for pipeline reconfiguration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/17752—Structural details of configuration resources for hot reconfiguration
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Logic Circuits (AREA)
Description
Claims (3)
- 回路構成を部分的に再構成可能な再構成可能回路と、
前記再構成可能回路の回路構成の再構成を制御する再構成制御手段と、
を備え、
前記再構成制御手段は、
1つのパイプラインを構成し且つ前記再構成可能回路上に同時に再構成可能な複数の部分回路を、前記パイプラインの先頭の部分回路から順に前記再構成可能回路上に再構成し、再構成された部分回路から順に起動していくデータ処理装置であって、
前記部分回路を前記再構成可能回路上に再構成する際に、前記パイプラインにおける当該部分回路の直前の部分回路が出力してメモリに記憶されたデータを、当該メモリから当該部分回路へと入力するための第1の入力回路と、当該部分回路から出力されたデータを前記メモリに記憶するための第1の出力回路と、を更に再構成し、
前記部分回路から出力されたデータが前記パイプラインにおける当該部分回路の次の部分回路に出力されるようにするための第2の出力回路と、前記第1の出力回路と前記第2の出力回路を択一的に選択する出力選択回路と、を更に再構成し、
前記データ処理装置は、更に、
前記次の部分回路が前記再構成可能回路上に再構成される前は前記出力選択回路が前記第1の出力回路を選択するように制御し、前記次の部分回路が前記再構成可能回路上に再構成された後は前記出力選択回路が前記第2の出力回路を選択するように制御する選択制御手段、を更に備える、
ことを特徴とするデータ処理装置。 - 回路構成を部分的に再構成可能な再構成可能回路と、
前記再構成可能回路の回路構成の再構成を制御する再構成制御手段と、
を備え、
前記再構成制御手段は、
1つのパイプラインを構成し且つ前記再構成可能回路上に同時に再構成可能な複数の部分回路を、前記パイプラインの先頭の部分回路から順に前記再構成可能回路上に再構成し、再構成された部分回路から順に起動していくとともに、
1つのパイプラインを構成し且つ前記再構成可能回路上に同時に再構成可能な複数の部分回路からなる組を表す回路情報を複数組分有しており、
当該複数組のうちの第1の組の回路情報に従って当該第1の組の複数の部分回路をパイプラインにおける順序に従って再構成して起動し、当該第1の組の複数の部分回路によるデータ処理の後、当該複数組のうちの第2の組の回路情報に従って当該第2の組の複数の部分回路をパイプラインにおける順序に従って再構成して起動する組順次再構成制御を実行し、
前記第2の組のパイプラインにおける先頭の部分回路は、前記第1の組のパイプラインにおける先頭の部分回路以外の部分回路と干渉しない領域に再構成されるよう設計されており、
前記組順次再構成制御では、前記第1の組のパイプラインの先頭の部分回路がデータ処理を完了した後、当該パイプラインの他の部分回路がデータ処理を完了する前に、前記第2の組の複数の部分回路のうちのパイプラインの先頭の部分回路の再構成を開始する、
ことを特徴とするデータ処理装置。 - 前記各部分回路を再構成するのに要する部分回路再構成時間は互いに同等であり、
前記データ処理装置は、
処理対象のデータを前記複数の部分回路からなるパイプラインで処理するのに要するデータ処理時間の方が、前記部分回路再構成時間より長い場合、前記処理対象のデータを前記複数の部分回路の個数に分割し、分割結果の部分データごとに、前記複数の部分回路の先頭の部分回路に入力する分割入力手段、
を更に備える請求項1に記載のデータ処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010054133A JP5504985B2 (ja) | 2010-03-11 | 2010-03-11 | データ処理装置 |
US12/891,352 US8299816B2 (en) | 2010-03-11 | 2010-09-27 | Data processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010054133A JP5504985B2 (ja) | 2010-03-11 | 2010-03-11 | データ処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011186981A JP2011186981A (ja) | 2011-09-22 |
JP5504985B2 true JP5504985B2 (ja) | 2014-05-28 |
Family
ID=44561060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010054133A Expired - Fee Related JP5504985B2 (ja) | 2010-03-11 | 2010-03-11 | データ処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8299816B2 (ja) |
JP (1) | JP5504985B2 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010111099A (ja) * | 2008-11-10 | 2010-05-20 | Canon Inc | 画像処理装置およびその制御方法 |
US8789065B2 (en) | 2012-06-08 | 2014-07-22 | Throughputer, Inc. | System and method for input data load adaptive parallel processing |
US9116751B2 (en) * | 2011-02-08 | 2015-08-25 | Canon Kabushiki Kaisha | Reconfigurable device, processing assignment method, processing arrangement method, information processing apparatus, and control method therefor |
US9448847B2 (en) * | 2011-07-15 | 2016-09-20 | Throughputer, Inc. | Concurrent program execution optimization |
JP5994679B2 (ja) | 2013-02-26 | 2016-09-21 | 株式会社ソシオネクスト | 処理装置、及び処理装置の制御方法 |
JP2015149025A (ja) | 2014-02-07 | 2015-08-20 | キヤノン株式会社 | 画像処理装置およびその制御方法、並びにプログラム |
JP2015162760A (ja) * | 2014-02-26 | 2015-09-07 | キヤノン株式会社 | 画像処理装置、その制御方法及びプログラム |
JP6370063B2 (ja) | 2014-03-04 | 2018-08-08 | キヤノン株式会社 | 画像処理装置及びその制御方法、並びにプログラム |
JP6187345B2 (ja) * | 2014-03-25 | 2017-08-30 | 三菱電機株式会社 | 映像処理装置および映像表示装置 |
JP6598432B2 (ja) | 2014-06-24 | 2019-10-30 | キヤノン株式会社 | 画像処理装置、その制御方法およびプログラム |
JP2016035692A (ja) * | 2014-08-04 | 2016-03-17 | キヤノン株式会社 | 画像処理装置、システム、情報処理方法及びプログラム |
JP2016103755A (ja) * | 2014-11-28 | 2016-06-02 | キヤノン株式会社 | 情報処理装置、情報処理装置を備えた画像処理装置、その制御方法及びプログラム |
JP6435826B2 (ja) * | 2014-12-09 | 2018-12-12 | 株式会社リコー | データ処理装置およびデータ処理方法 |
JP2016111629A (ja) | 2014-12-09 | 2016-06-20 | キヤノン株式会社 | 画像処理装置、その制御方法およびプログラム |
JP2016111633A (ja) * | 2014-12-09 | 2016-06-20 | キヤノン株式会社 | 回路情報に従って論理回路を構成可能な回路を持つデバイスと、複数の制御手段とを有する情報処理システム |
JP6516489B2 (ja) | 2015-01-29 | 2019-05-22 | キヤノン株式会社 | 情報処理装置 |
JP6816380B2 (ja) * | 2016-04-15 | 2021-01-20 | オムロン株式会社 | 画像処理装置、画像処理方法、情報処理プログラム、および記録媒体 |
JP6786857B2 (ja) * | 2016-04-15 | 2020-11-18 | オムロン株式会社 | 画像処理装置、光学コード読取装置、画像処理方法、情報処理プログラムおよび記録媒体 |
JP6642257B2 (ja) | 2016-05-11 | 2020-02-05 | 富士通株式会社 | 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム |
JP6823251B2 (ja) * | 2016-10-13 | 2021-02-03 | 富士通株式会社 | 情報処理装置、情報処理方法及びプログラム |
JP6713410B2 (ja) * | 2016-11-21 | 2020-06-24 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
WO2018169911A1 (en) | 2017-03-14 | 2018-09-20 | Yuan Li | Reconfigurable parallel processing |
JP6824806B2 (ja) * | 2017-04-10 | 2021-02-03 | 東芝デベロップメントエンジニアリング株式会社 | 管理装置 |
JP2018206195A (ja) * | 2017-06-07 | 2018-12-27 | 日本電信電話株式会社 | 演算システム、演算システムの制御方法およびプログラム |
US11119835B2 (en) | 2017-08-30 | 2021-09-14 | Intel Corporation | Technologies for providing efficient reprovisioning in an accelerator device |
JP7136436B2 (ja) * | 2018-04-27 | 2022-09-13 | Necソリューションイノベータ株式会社 | 回路再構成装置、制御方法、及び制御プログラム |
JP2020181599A (ja) * | 2020-07-21 | 2020-11-05 | オムロン株式会社 | 画像処理装置、光学コード読取装置、画像処理方法、情報処理プログラムおよび記録媒体 |
US11570125B2 (en) * | 2020-07-24 | 2023-01-31 | Mellanox Technologies, Ltd. | Fast optical switch |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3684901B2 (ja) * | 1999-03-02 | 2005-08-17 | 富士ゼロックス株式会社 | 情報処理システム |
JP2000255117A (ja) * | 1999-03-11 | 2000-09-19 | Fuji Xerox Co Ltd | 印刷処理装置および印刷処理方法 |
JP3832557B2 (ja) | 2000-05-02 | 2006-10-11 | 富士ゼロックス株式会社 | プログラマブル論理回路への回路の再構成方法および情報処理システム |
US8058899B2 (en) * | 2000-10-06 | 2011-11-15 | Martin Vorbach | Logic cell array and bus system |
AU2002220600A1 (en) * | 2000-10-06 | 2002-04-15 | Pact Informationstechnologie Gmbh | Cell system with segmented intermediate cell structure |
US7157934B2 (en) * | 2003-08-19 | 2007-01-02 | Cornell Research Foundation, Inc. | Programmable asynchronous pipeline arrays |
JP4004052B2 (ja) | 2003-09-24 | 2007-11-07 | 株式会社東芝 | 論理回路装置、プログラマブル論理回路の動作方法 |
FR2860313B1 (fr) * | 2003-09-30 | 2005-11-04 | Commissariat Energie Atomique | Composant a architecture reconfigurable dynamiquement |
US20060218424A1 (en) * | 2005-03-23 | 2006-09-28 | Miron Abramovici | Integrated circuit with autonomous power management |
JP5018480B2 (ja) | 2005-09-05 | 2012-09-05 | 日本電気株式会社 | 情報処理装置 |
JP4861030B2 (ja) * | 2006-03-24 | 2012-01-25 | 株式会社東芝 | 半導体装置 |
JP5087884B2 (ja) * | 2006-08-11 | 2012-12-05 | 富士通セミコンダクター株式会社 | データ処理ユニット、およびこれを使用したデータ処理装置 |
JP4156010B2 (ja) * | 2007-03-19 | 2008-09-24 | 三洋電機株式会社 | 処理装置 |
-
2010
- 2010-03-11 JP JP2010054133A patent/JP5504985B2/ja not_active Expired - Fee Related
- 2010-09-27 US US12/891,352 patent/US8299816B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20110225415A1 (en) | 2011-09-15 |
US8299816B2 (en) | 2012-10-30 |
JP2011186981A (ja) | 2011-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5504985B2 (ja) | データ処理装置 | |
US11386644B2 (en) | Image preprocessing for generalized image processing | |
US8482571B2 (en) | Information processing processing apparatus, method for controlling information processing apparatus, and program | |
US6820187B2 (en) | Multiprocessor system and control method thereof | |
JP6669961B2 (ja) | プロセッサ、再構成可能回路の制御方法及びプログラム | |
US7724984B2 (en) | Image processing apparatus | |
WO2018077295A1 (zh) | 一种卷积神经网络的数据处理方法和装置 | |
US10540200B2 (en) | High performance context switching for virtualized FPGA accelerators | |
JP2012234337A (ja) | 画像データ処理装置及びプログラム | |
JP7132043B2 (ja) | リコンフィギュラブルプロセッサ | |
US8312409B1 (en) | Multi-threaded deterministic router | |
US9172839B2 (en) | Image forming apparatus, control method and storage medium | |
JP5007838B2 (ja) | 情報処理装置および情報処理プログラム | |
JP2006236106A (ja) | データ処理装置及びデータ処理方法 | |
JP5533330B2 (ja) | データ処理装置 | |
US10671429B2 (en) | Circuit assignment within reconfigurable device based on predicted shortest processing completion time | |
KR100781358B1 (ko) | 데이터 처리 시스템 및 그의 데이터 처리방법 | |
JP2009025953A (ja) | 演算処理装置及び演算処理プログラム | |
JP2016110499A (ja) | データ処理装置およびデータ処理方法 | |
JP7278150B2 (ja) | 画像処理装置、撮像装置、画像処理方法 | |
US9760285B2 (en) | Image processing system and image processing apparatus for configuring logical circuit on circuit according to configuration data | |
JP6786955B2 (ja) | 再構成可能論理回路 | |
JP6111680B2 (ja) | 信号処理装置およびプログラマブルロジックデバイスの構成方法 | |
JP6160317B2 (ja) | 画像処理装置及びプログラム | |
WO2019077933A1 (ja) | 演算回路および演算方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5504985 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |