CN100348983C - 一种微机电探针电路薄膜及其制法 - Google Patents

一种微机电探针电路薄膜及其制法 Download PDF

Info

Publication number
CN100348983C
CN100348983C CNB2005100076764A CN200510007676A CN100348983C CN 100348983 C CN100348983 C CN 100348983C CN B2005100076764 A CNB2005100076764 A CN B2005100076764A CN 200510007676 A CN200510007676 A CN 200510007676A CN 100348983 C CN100348983 C CN 100348983C
Authority
CN
China
Prior art keywords
probe
circuit
film
supporting body
circuit film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100076764A
Other languages
English (en)
Other versions
CN1632596A (zh
Inventor
董玟昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CNB2005100076764A priority Critical patent/CN100348983C/zh
Publication of CN1632596A publication Critical patent/CN1632596A/zh
Application granted granted Critical
Publication of CN100348983C publication Critical patent/CN100348983C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及一种微机电探针电路薄膜及其制法;该微机电探针电路薄膜以应用半导体制程制成,将探针、电子电路、电路衔接点及探针承载体与介电层一起整合制成具可挠性且呈一体式多层薄膜结构,其结构特征包括电子电路布置在介电层的内部,并可设成多层电路布局,且探针及电路衔接点的大部分亦埋植在介电层内部与电子电路构成电性连接,以及仅将探针及电路衔接点的端部凸伸在薄膜的外面,故探针结构相当牢固不易产生歪斜现象并可避免受到损伤,尤其,这种微机电探针电路薄膜以具弹性且垫高厚度的探针承载体构成探针的缓冲机构,故具有避免探针承受过大压力的机能。

Description

一种微机电探针电路薄膜及其制法
技术领域
本发明是关于一种微机电探针电路薄膜及其制法,尤指以应用半导体制程将探针、电子电路、电路衔接点及探针承载体与介电层一起整合制成具可挠性且呈一体式多层薄膜结构的微机电探针电路薄膜。
背景技术
在半导体技术快速成长下,许多消费性电子产品越做越小,集成电路和相关组件的密度相对提高,且脚数增加和间距缩小,加上封装技术的提升,使得集成电路表面的电路接点布局,不再只是布局在集成电路的***,而是呈矩阵排列;同时,集成电路表面的电路接点的材质,亦已经使用有锡球、金凸块等电路接点垫,不再只是单纯铝垫。加上无线通讯时代的来临以及电子产品运算速度的要求,在测试上更增加高频测试的困难。也因为这些进步,使得测试技术增加了许多困难性,也造成业界产能、成本及未来技术发展的瓶颈所在。
现行的晶圆测试卡结构,为了解决测试技术所面临的困境,以提高测试速度、降低测试成本及减少良品误判,已经从传统悬臂式弹性探针卡发展到各种垂直式探针卡、微机电刚性探针卡及各种薄膜测试卡。
其中垂直式探针卡主要改善了矩阵排列测试的困难,但缺点是制作困难、价格昂贵,且仍不易往更小间距发展,主要间距仍停留在100um以上的电路接点垫的测试。
而微机电刚性探针卡是在多层陶瓷基板上以半导体制程技术制作微刚性探针,微机电刚性探针卡主要改善了矩阵排列及高频测试测试的困难,但缺点是探针过度刚性和不具弹性,当探针与待测电路接点垫接触压力过大时,容易压坏待测物的电路接点垫,而且探针不具弹性,若探针或待测物的电路接点垫的平坦度不好,就容易发生探针未接触到电路接点垫的情形。
而现行的一种薄膜测试卡20结构,如图1的a图所示,在各种可挠性电路薄膜或电路软板28表面的电路接点上制作探针21或金属凸块。
这种薄膜测试卡20的探针21仅通过其底部附着在可挠性电路软板28的表面,且探针21四周没有包覆保护结构来加强探针21的结构强度,故这种薄膜测试卡20的探针21结构其实相当不稳固,一但探针21受到压力时,如图1的b图所示,探针21容易产生歪斜或下陷,这种现象会造成测试结果失真。
另一方面这种薄膜测试卡20的探针21制作完成后,通常必须在组装在其它承载机构上,但因为电路软板28为可挠性物体,且电路软板28的背面在相对设有探针21的区域并没有垫高增加厚度或设有固定机构,使得探针21容易因电路软板28弯曲而产生探针21歪斜及高低不齐,如图1的c图所示,这种缺陷会增加这种薄膜测试卡20的组装困难性。
由于这种薄膜测试卡20的探针21结构有以上所述的缺陷,不易布局呈矩阵排列,故这种薄膜测试卡20的测试用途受到限制,通常只适用于测试电路接点垫是布置在IC周围的产品或面板。
发明内容
本发明的主要目的即在提供一种以半导体制程制成的一种微机电探针电路薄膜,一种应用半导体制程将探针、电子电路、电路衔接点及探针承载体与介电层一起整合制成具可挠性且呈一体式结构的多层薄膜结构,其主要特征包括:由具挠曲性的不导电介电层与探针、电子电路、电路衔接点及探针承载体共同构成一体式结构的多层薄膜,将电子电路埋置和布置在这种薄膜的介电层内部、将探针及电路衔接点的大部分亦埋植在薄膜的介电层内部与电子电路构成电性连接,和形成探针及电路衔接点的端部凸伸在薄膜的外面,尤其,将该探针承载体凸设于薄膜其中一面凸伸出探针端部的相对背面,并构成探针的缓冲机构。
本发明的一种微机电探针电路薄膜的制法,以应用半导体制程制作,其特征在于,包括下列步骤:
a、提供一制程基底;
b、对步骤a的制程基底制作可以执行步骤e的可分离接口;
c、利用完成步骤b的制程基底进行探针电路薄膜制作,使得有预制各种电子电路、探针结构及电路衔接点的探针电路薄膜叠层在可分离接口的上面;
d、对完成步骤c的探针电路薄膜续行制作探针承载体,使得探针电路薄膜具有凸起高度的探针承载体;
e、破坏制程基底与探针电路薄膜之间的可分离接口,使得探针电路薄膜与制程基底相互分离和取下;
f、对步骤e取下的探针电路薄膜进行后续微结构加工和制成一种微机电探针电路薄膜。
这种微机电探针电路薄膜的探针结构,由微机电探针电路薄膜的介电层内部向外延伸且呈一体式结构,使得探针本体大部分受到介电层的包覆和保护,故探针相当牢固不易产生歪斜现象并可避免受到损伤;而且电子电路布局在介电层内部可设呈多层电路布局,故这种微机电探针电路薄膜的探针可呈高密度布置和呈矩阵排列。
本发明的另一主要目的是在提供制作上述微机电探针电路薄膜的制法,其制程系应用到半导体制程技术,且方法步骤包括:提供可进行以半导体技术在表面加工的制程基底;可分离接口制作;探针电路薄膜制作;探针承载体制作;可分离接口分离;及后续微结构加工。
作为本发明的一种改进,在步骤c进行制作探针电路薄膜的探针及电路衔接点的制程中,以介电层形成构成探针及电路衔接点结构的各式凹槽,且在凹槽内填入金属材质;待进行步骤f对取下的探针电路薄膜进行后续微结构加工的时候,再将包覆探针或电路衔接点的介电层蚀刻,以制成微机电薄膜探测头。
作为本发明的又一种改进,在步骤c进行制作探针电路薄膜的微结构的制程中,以介电层形成各式凹槽,且在凹槽内填入金属材质之后,以微影技术使用光阻在金属材质上方形成各式图形,再以蚀刻或电镀制程对金属材质做微结构加工;待进行步骤f对取下的探针电路薄膜进行后续微结构加工的时候,再将包覆微结构的介电层蚀刻,以制成微机电薄膜探测头。
作为本发明的另一种改进,在步骤f对取下的探针电路薄膜进行蚀刻介电层的过程中,将探针或微结构周围的介电层设成较高且构成探针或微结构的保护结构。
作为本发明的再一种改进,1)在步骤d进行对探针电路薄膜制作探针承载体时,以表面黏着技术将探针承载体黏着在探针电路薄膜上面;或2)在步骤d制作探针承载体时,以网板技术定义形成探针承载体的凹槽,且将探针承载体材质填入网板的凹槽内之后,再将网板移除和借此制成探针承载体;或3)在步骤d制作探针承载体时,以光阻定义形成探针承载体的凹槽,且将承载体材质填入光阻的凹槽内之后,再将光阻移除和借此制成探针承载体;或4)在步骤d制作探针承载体时,先制作一承载体层,再移除承载体层不需要的部分和借此制成探针承载体;或5)在步骤d制作探针承载体时,先制作一承载体层,且待探针电路薄膜与基底分离后,再移除承载体层不需要的部分和借此制成探针承载体;或6)在步骤d制作探针承载体时,以探针电路薄膜本身的介电层做为承载体层,再将定义探针承载体以外的介电层移除,并借此形成探针承载体。
本发明的一种微机电探针电路薄膜,其特征在于,由具挠曲性的不导电介电层与探针、电子电路、电路衔接点及探针承载体共同构成一体式结构的多层薄膜,且电子电路埋置和布置在薄膜的介电层内部,探针及电路衔接点的大部分埋植在薄膜的介电层内部与电子电路构成电性连接,探针及电路衔接点的端部凸伸在薄膜的外面,而探针承载体凸设于薄膜其中一面凸伸出探针端部的相对背面,并且构成探针的缓冲机构。
该薄膜的两面都设有电路衔接点。
该薄膜的介电层内部的电子电路为布局呈多层电路。
该薄膜的介电层内部的多层电路之间设有防止干扰的接地层。
该薄膜的介电层内部的电子电路,为设有电阻、电容、电感或其它电子组件的电子电路。
该薄膜的探针为构成悬臂式弹性探针。
探针端部为构成嵌合式针头、嵌入式针头或混合式针头的其中一种。
探针承载体的材质选用陶瓷、硅、硅化物、玻璃、石英、橡胶、塑料、环氧树脂、聚合物或金属及其合金的其中一种。
薄膜的介电层材质选用聚乙醯胺或二氧化硅。
以微机电探针电路薄膜的电路衔接点与一具测试功能的印刷电路板的电路构成电性连接,且以微机电探针电路薄膜与该印刷电路板共同组成架设在测试装置上的一种微机电薄膜探测头。
本发明的这种微机电探针电路薄膜可结合测试用途的印刷电路板共同组成一种微机电薄膜探测头,且这种探测头的应用范围包括可应用于覆晶电路基板测试、晶圆裸晶测试、液晶面板测试、及内存测试等。
附图说明
图1为一种习知薄膜测试卡的结构示意图;
图2A为本发明的一种微机电探针电路薄膜结构示意图;
图2B为本发明的一种微机电探针电路薄膜结构示意图;
图2C为本发明的一种微机电探针电路薄膜结构示意图;
图2D为本发明的一种微机电探针电路薄膜结构示意图;
图2E为本发明的一种微机电探针电路薄膜结构示意图;
图2F为本发明的一种微机电探针电路薄膜结构示意图;
图3为本发明的一种微机电探针电路薄膜可应用于覆晶基板测试装置的示意图;
图4A本发明的一种微机电探针电路薄膜的制造方法流程图;
图4B为本发明的一种微机电探针电路薄膜的制造方法流程图;
图5A为微机电探针电路薄膜在制作过程中与保持其不会弯曲、膨胀或变形的制程基底相互分离的示意图;
图5B为微机电探针电路薄膜在制作过程中与保持其不会弯曲、膨胀或变形的制程基底相互分离的示意图;
图6为本发明制作微机电探针电路薄膜的探针承载体的说明图;
图7为本发明制作微机电探针电路薄膜的探针承载体的说明图;
图8为本发明制作微机电探针电路薄膜的探针承载体的说明图;
图9为本发明制作微机电探针电路薄膜的探针承载体的说明图;
图10为本发明制作微机电探针电路薄膜的探针承载体的说明图;
图11为本发明的微机电探针电路薄膜可应用于裸晶测试装置的示意图。
17、芯片          18、电路接点垫      20、薄膜测试卡
21、探针          23、电路            25、下电路接点
26、印刷电路板    27、上电路接点      28、印刷电路软板
30、制程基板      31、介电层
21a、嵌合式针头   21b、嵌入式针头      21c、混合式针头
33、电子电路      34、电路衔接点       35、探针承载体
36、光阻          37、承载体层         37a、蚀刻阻罩
39、可分离接口    39a、可分离接口层    41、聚乙醯胺
43、网板          44、钢刀             46、蚀刻口
50、讯号分析装置  55、电容             56、电阻
62、挟持座        63、覆晶基板         71、接地层
90、探针电路薄膜         100、微机电探针电路薄膜
110、微机电薄膜探测头    115、下测试装置
具体实施方式
如图2A至图2F所示,本发明所示的微机电探针电路薄膜100应用半导体制程技术以具可挠曲特性且不导电的介电材质31或称介电层31叠层构成一种可挠性的多层薄膜,并且在制程中将探针21、电子电路33、电路衔接点34及探针承载体35与介电层31一起整合制成一体式结构的多层薄膜结构。
这种微机电探针电路薄膜100因为是应用半导体制程制作,所以可依据需求及使用用途制成各种不相同功能或用途的多层薄膜结构,但每种微机电探针电路薄膜100的基本构造特征一律相同,具备探针21、电子电路33、电路衔接点34、探针承载体35及介电层31共同整合制成一体式结构,且电子电路33系埋置和布置在介电层31的内部,探针21及电路衔接点34大部分埋植在介电层31内部,并与介电层31内部的电子电路33构成电性连接,探针21及电路衔接点34的前端部则凸伸在微机电探针电路薄膜100的单面或两面,尤其,探针承载体35一体成形于相对微机电探针电路薄膜100的该面凸设有探针21的背面。
这种微机电探针电路薄膜100设有探针承载体35的目的有二:主要功用在于固定探针21及保持探针21的相对平面度;其次要功用在于提供弹性作用、便于组装、以及使探针21组装后高于其它表面,并构成探针21的缓冲机构。
微机电探针电路薄膜100的电子电路33可使用以铜、金、铝、钨、银及其合金等为材质,也可在电路导线表面覆盖其它保护层譬如镍、铬、钛、铂、铍及其合金等;而且,可以依据需求将各种电子电路33布置在介电层31的内部,例如,如图2C所示,电子电路33的电路设计可加入电容55及电阻56等组件,以增加微机电探针电路薄膜100的电路功能;或者,如图2A或图2D所示,可以依据需求布局成多层布局的电子电路33,以及,如图2A所示,在多层布局的电子电路33之间可制作接地层71以隔绝电性互相干扰。
微机电探针电路薄膜100的电路衔接点34可以依据需求制成贯穿或不贯穿微机电探针电路薄膜100。以及,这种微机电探针电路薄膜100的探针21可以依据需求以半导体制程制成如图2B所示的垂直式探针,或如图2E所示,制成悬臂式弹性探针,以及,如图2F所示,探针21的针头可以制成嵌合式针头21a、嵌入式针头21b、或混合式针头21c。而且,探针21的针头部分与电路衔接点34可以各别分布在微机电探针电路薄膜100的同面或不同面。
探针21可使用以钨、镍、钴、铜、金及其合金为材质,亦可利用各种金属成长技术,如电镀、化学镀或其它化学气相沉积、真空物理溅镀等技术,再加以包覆其它金属如铬、铑、铂、钛、铍铜及其合金等。
这种微机电探针电路薄膜100的探针21及电路衔接点34的后端部,埋植在介电层31内部且受到介电层31的紧密包覆,所以,微机电探针电路薄膜100的介电层31除了构成可以牢固包覆探针21及电路衔接点34的稳固结构之外,并构成可以屏障探针21及电路衔接点34避免受损的保护结构。
此外,本发明的微机电探针电路薄膜100,通过电子电路33的多层布局,可使探针21被布置成矩阵排列。如图3所示,当微机电探针电路薄膜100与印刷电路板26组装成一种微机电薄膜探测头110时,其用途就可应用于符合矩阵排列的各种高阶覆晶封装IC的测试。
如图4A及图4B所示,本发明制造微机电探针电路薄膜100的方法,包括应用半导体制程的堆栈介电层及金属线路层技术、各种金属及非金属成长技术和移除技术、光阻和微影技术、图形转移技术、及各种化学机械研磨及离子布植等技术,且所制成的微机电探针电路薄膜100具有可挠性、和具有各种金属电子电路33、及包含探针21、电路衔接点34及探针承载体35等微结构,其方法包括以下步骤:
a、提供一制程基底30;
本发明所示的微机电探针电路薄膜100系一种可挠性制品,因此在各种半导体制程中必须藉平坦度及刚性够佳的基材作为微机电探针电路薄膜100的制程基底30,以保持制作过程中的微机电探针电路薄膜100(以下简称探针电路薄膜90)不会弯曲、膨胀或变形,且具有高度的平坦度;本发明可选用以陶瓷、硅、石英、玻璃及铝合金等被平坦化的基材作为制程基底30。
b、对步骤a的制程基底30制作可在后续制程中分离制程基底30的可分离接口39;
虽然探针电路薄膜90在制程中必须藉制程基底30保持不会弯曲、膨胀或变形,及具有高度的平坦度,但完成制作后仍旧须与制程基底30分离;因此,在制程基底30与探针电路薄膜90的层与层之间必须预先施以各种可分离接口处理,使得后续制程中可藉由该可分离接口的分离达成使探针电路薄膜90与制程基底30分离的目的。
可分离接口39的成形方法有二种方式,第一种方式利用控制层与层之间的接合接口的接着度,以使层与层之间的接合度不佳并构成可分离接口;如图4B所示,在制程基底30上面连续涂布两层聚乙醯胺(PI)41,在涂布第一层聚乙醯胺41时,加上接着剂并控制适当热烤固化之温度曲线及时间,涂布第二层聚乙醯胺41时不加接着剂并控制适当热烤固化之温度曲线及时间,此时,第一层聚乙醯胺41与第二层聚乙醯胺41之间的接合度不佳,借此可形成一可分离接口39;
第二种方式是在制程基底30与探针电路薄膜90之间加入易移除的材质,并利用易移除材质构成制程基底30与探针电路薄膜90之间的可分离接口39。
c、利用完成步骤b的制程基底30进行探针电路薄膜90制作,使得可分离接口39上面设有已预制各种电子电路33、探针21和电路衔接点34等微结构的探针电路薄膜90;
如图4B所示,应用半导体制程的堆栈介电层及金属线路层技术、各种金属及非金属成长技术和移除技术、光阻和微影技术、及图形转移技术等,在制程基底30的接口39上面是以介电层31形成各式凹槽,且在凹槽内填入金属材质之后,以微影技术使用光阻在金属材质上方形成各式图形,再以蚀刻或电镀制程对金属材质做微结构加工,使得探针电路薄膜90具有各种金属电子电路33、及包含探针21、电路衔接点34等微结构,
d、对完成步骤c的探针电路薄膜90续行探针承载体35制作,使得探针电路薄膜90具有凸起高度的探针承载体35,且藉探针承载体35来加强固定探针21及保持探针21的相对平面度;
e、破坏制程基底30与探针电路薄膜90之间的可分离接口39,使得探针电路薄膜90与制程基底30相互分离和取下;
如图5A所示,若制程基底30与探针电路薄膜90之间利用层与层之间的接合度不佳构成可分离接口39,则藉外力以钢刀44斜角切入和横移,就可分离探针电路薄膜90与制程基底30。
如图5B所示,若制程基底30与探针电路薄膜90之间系利用加入易移除材质构成层与层的可分离接口层39a,则利用制作许多蚀刻口46通达可分离接口层39a表面再以蚀刻液渗入和并进行侧向蚀刻,直到探针电路薄膜90与制程基底30分离为止。
f、对步骤e取下的探针电路薄膜90进行后续微结构加工、和制成一种微机电探针电路薄膜100。
待探针电路薄膜90与制程基底30分离后,再针探针电路薄膜90尚未完成的微结构进行加工,包括经移除多余的材质、使微结构露出或再精制微结构等,使得探针电路薄膜90最后加工成一种具可挠性的微机电探针电路薄膜100制品
进行步骤d对探针电路薄膜90制作探针承载体35时,材质可选用陶瓷、硅、硅化物、玻璃、石英、橡胶、塑料、化学组成物如环氧树脂、聚合物及各种金属及其合金等,更包含堆栈的复合体;且制作方法有以下各种方式:
1.在进行步骤e破坏可分离接口39之前,或待进行步骤f时,以预制的探针承载体35黏着在探针电路薄膜90;
如图6所示,使用切割完成的硅片、陶瓷片、橡胶垫、玻璃片或金属片等探针承载体35,在探针电路薄膜90与制程基底30分离之前,或待进行步骤f时,藉各种表面黏着技术将探针承载体35黏着在探针电路薄膜90表面。
而且,黏着剂可使用具弹性的接着剂或材质,再将探针承载体35黏着在探针电路薄膜90表面,使得探针21具有微弹形。
2.在可分离接口分离前,以光阻形成凹槽,并在凹槽内填入承载体材质;
如图7所示,在可分离接口39被分离之前,利用微影技术以光阻36形成凹槽和定义探针承载体35的区域,并在凹槽内填入探针承载体材质,例如镍、钴、铜、金等,之后,将光阻36移除留下探针承载体35。
3.在进行步骤e破坏可分离接口39之前,以网板技术将探针承载体材质填入网板的凹槽内;
如图7所示,在可分离接口39被分离之前,以网板43贴附在探针电路薄膜90表面,之后,在网板43的孔洞内填入探针承载体材质,例如橡胶、或环氧树脂等等,再将网板43移除留下探针承载体35。
4.在进行步骤e破坏可分离接口39之前,先预制一承载体层37,再移除不需要的部分和制成探针承载体35;
如图8所示,在可分离接口39被分离之前,以包含各种弹性材质或金属材质先预制一承载体层37,之后,利用微影技术以光阻36定义探针承载体35的区域,待移除不需要的部分和形成探针承载体35之后,再将光阻36移除留下探针承载体35。
5.在制程中预先制作一探针承载体37,待进行步骤f时再移除不需要的部分和制成探针承载体35
如图9所示,系在探针电路薄膜90的制程中先预制一承载体层37,并且预留一蚀刻阻罩37a以定义探针承载体35的区域,待探针电路薄膜90与制程基底30分离之后和进行步骤f时,利用蚀刻阻罩37a将承载体层37不需要的部分移除和制成探针承载体35。
6.以探针电路薄膜90本身的介电层31做为承载体层,在进行步骤e破坏可分离接口39之前,或待进行步骤f时,再移除不需要的部分,使得探针电路薄膜90具有探针承载体35
如图10所示,系以探针电路薄膜90本身的介电层31做为承载体层,先制作一蚀刻阻罩37a以定义探针承载体35的区域之后,在进行步骤e破坏可分离接口39之前,利用蚀刻阻罩37a将定义探针承载体35以外的介电层031移除,使得定义探针承载体35区域内的介电层31高于区域外的介电层31,并藉此形成探针承载体35。而且,蚀刻阻罩37a可以移除或不移除。
或者,在探针电路薄膜90的制程中先在介电层31预留一蚀刻阻罩37a以定义探针承载体35的区域,待探针电路薄膜90与制程基底30分离之后和进行步骤f时,再利用蚀刻阻罩37a将定义探针承载体35以外的介电层31移除,并借此形成探针承载体35。
由以上制法所制成的微机电探针电路薄膜100,具有以下优点:
1.可将包含电阻、电容、电感或其它电子组件的各种电子电路33、及包含探针21和电路衔接点34微机电组件整合成一体式结构的可挠性微机电探针电路薄膜100。
2.微机电探针电路薄膜100在制程中藉平坦的制程基底30保持不会弯曲、膨胀或变形,故微机电探针电路薄膜100具有高度的平坦度。
3.探针21及电路衔接点34可以各别布局在可挠性微机电探针电路薄膜100的单面或两面,故应用范围广范。
4.探针21结构系由微机电探针电路薄膜100内部向外延伸的一体结构,且探针21本体大部分受到介电材质或介电层31的包覆和保护,故探针21牢固不易产生歪斜现象并可避免受到损伤。
5.电子电路33系布置在微机电探针电路薄膜100的内部,且容许电子电路33设呈多层电路布局,故探针21的间距可以做到小于20um以下呈高密度布置,尤其可布置呈矩阵排列。
6.在多层电路之间可制作接地层避免干扰,故可设计更高频的电子电路33。
7.微机电探针电路薄膜100具有探针承载体35结构,且探针承载体35可选用弹性材质制成或构成弹性架构,当探针21受到压力时,会将受力传至探针承载体35和由探针承载体35承受过大的压力,故探针21具特优的耐用性。
在应用方面,如图3所示,利用本发明的微机电探针电路薄膜100的电子电路33直接与印刷电路板26的电路23相连,可促成微机电探针电路薄膜100与印刷电路板26组成一种微机电薄膜探测头110,并可组装在各种架构上作为各种测试用途的探测头。
尤其,本发明的微机电探针电路薄膜100除了具可挠性外,微机电探针电路薄膜100的探针承载体35亦设成具弹性的缓冲机构,所以,当微机电薄膜探测头110在进行测试时,除了可承受探针21所传来的压力外,并可发挥微调探针21的些许高低落差,因此,纵使在待测物的平坦度不佳的情况下,本发明所示的这种微机电薄膜探测头110仍然可以正常作业。
这种微机电薄膜探测头110的应用范围相当广泛,包括应用于覆晶电路基板测试、晶圆裸晶测试、液晶面板测试、及内存测试等。
例如,图3为本发明所示的微机电薄膜探测头110应用在覆晶基板测试的实施例,此测试***包含一组微机电薄膜探测头110及一组以微机电探针电路薄膜100构成的下测试装置115。进行测试时,将覆晶电路基板63置入挟持座62内,且使下测试装置115的探针21与覆晶电路基板63的下电路接点25构成电性连接接触,之后,将微机电薄膜探测头110的探针21与覆晶电路基板63的上电路接点27构成电性连接接触,使整个测试***从覆晶电路基板63到讯号分析装置(Tester)50的电路成为回路。
当整个***电路成为回路时,电源及讯号可由讯号分析装置50传出,并经由测试***的探针21传至覆晶电路基板63,以此方式可测试覆晶电路基板63的电路是否良好。
图11为本发明所示的微机电薄膜探测头110应用在晶圆裸晶测试的实施例。进行测试时,将微机电薄膜探测头110的探针21与芯片17的电路接点垫18构成电性连接接触,使整个***从芯片17到讯号分析装置50的电路成为回路。
当整个***电路成为回路时,电源及讯号可由讯号分析装置50传出,并经微机电薄膜探测头110的的探针21传至待测的芯片17。讯号经由芯片17的集成电路处理后再经由微机电薄膜探测头110传回至讯号分析装置50。利用讯号分析装置50在读取回传的讯号时即可判别为良品或不良品。
本发明虽以上优述选实施例详加说明,但其内涵并不限于上述的实施例。凡利用本发明的技术特征所整合制作的各种微机电探针电路薄膜、或微机电薄膜测试头及其应用,都不脱离本发明保护的范围之内。

Claims (20)

1、一种微机电探针电路薄膜的制法,以应用半导体制程制作,其特征在于,包括下列步骤:
a、提供一制程基底;
b、对步骤a的制程基底制作可以执行步骤e的可分离接口;
c、利用完成步骤b的制程基底进行探针电路薄膜制作,使得有预制各种电子电路、探针结构及电路衔接点的探针电路薄膜叠层在可分离接口的上面;
d、对完成步骤c的探针电路薄膜续行制作探针承载体,且探针端部从薄膜的其中一面伸出,而探针承载体凸设于该面的相对背面,使得探针电路薄膜具有凸起高度的探针承载体;
e、破坏制程基底与探针电路薄膜之间的可分离接口,使得探针电路薄膜与制程基底相互分离和取下;
f、对步骤e取下的探针电路薄膜进行后续微结构加工和制成一种微机电探针电路薄膜。
2、根据权利要求1所述的一种微机电探针电路薄膜的制法,其特征在于,在步骤c进行制作探针电路薄膜的探针及电路衔接点的制程中,以介电层形成构成探针及电路衔接点结构的各式凹槽,且在凹槽内填入金属材质;待进行步骤f对取下的探针电路薄膜进行后续微结构加工的时候,再将包覆探针或电路衔接点的介电层蚀刻,以制成微机电薄膜探测头。
3、根据权利要求1所述的一种微机电探针电路薄膜的制法,其特征在于,在步骤c进行制作探针电路薄膜的微结构的制程中,以介电层形成各式凹槽,且在凹槽内填入金属材质之后,以微影技术使用光阻在金属材质上方形成各式图形,再以蚀刻或电镀制程对金属材质做微结构加工;待进行步骤f对取下的探针电路薄膜进行后续微结构加工的时候,再将包覆微结构的介电层蚀刻,以制成微机电薄膜探测头。
4、根据权利要求2或3所述的一种微机电探针电路薄膜的制法,其特征在于,在步骤f对取下的探针电路薄膜进行蚀刻介电层的过程中,将探针或微结构周围的介电层设成较高且构成探针或微结构的保护结构。
5、根据权利要求1所述的一种微机电探针电路薄膜的制法,其特征在于,在步骤d进行对探针电路薄膜制作探针承载体时,以表面黏着技术将探针承载体黏着在探针电路薄膜上面。
6、根据权利要求1所述的一种微机电探针电路薄膜的制法,其特征在于,在步骤d制作探针承载体时,以网板技术定义形成探针承载体的凹槽,且将探针承载体材质填入网板的凹槽内之后,再将网板移除和借此制成探针承载体。
7、根据权利要求1所述的一种微机电探针电路薄膜的制法,其特征在于,在步骤d制作探针承载体时,以光阻定义形成探针承载体的凹槽,且将承载体材质填入光阻的凹槽内之后,再将光阻移除和借此制成探针承载体。
8、根据权利要求1所述的一种微机电探针电路薄膜的制法,其特征在于,在步骤d制作探针承载体时,先制作一承载体层,再移除承载体层不需要的部分和借此制成探针承载体。
9、根据权利要求1所述的一种微机电探针电路薄膜的制法,其特征在于,在步骤d制作探针承载体时,先制作一承载体层,且待探针电路薄膜与基底分离后,再移除承载体层不需要的部分和借此制成探针承载体。
10、根据权利要求1所述的一种微机电探针电路薄膜的制法,其特征在于,在步骤d制作探针承载体时,以探针电路薄膜本身的介电层做为承载体层,再将定义探针承载体以外的介电层移除,并借此形成探针承载体。
11、一种微机电探针电路薄膜,其特征在于,由具挠曲性的不导电介电层与探针、电子电路、电路衔接点及探针承载体共同构成一体式结构的多层薄膜,且电子电路埋置和布置在薄膜的介电层内部,探针及电路衔接点的大部分埋植在薄膜的介电层内部与电子电路构成电性连接,探针及电路衔接点的端部从薄膜的其中一面伸出,而探针承载体凸设于该面的相对背面,并且构成探针的缓冲机构。
12、根据权利要求11所述的一种微机电探针电路薄膜,其特征在于,该薄膜的两面都设有电路衔接点。
13、根据权利要求11或12所述的一种微机电探针电路薄膜,其特征在于,该薄膜的介电层内部的电子电路为布局呈多层电路。
14、根据权利要求13所述的一种微机电探针电路薄膜,其特征在于,该薄膜的介电层内部的多层电路之间设有防止干扰的接地层。
15、根据权利要求13所述的一种微机电探针电路薄膜,其特征在于,该薄膜的介电层内部的电子电路,为设有电阻、电容或电感的电子电路。
16、根据权利要求13所述的一种微机电探针电路薄膜,其特征在于,该薄膜的探针为构成悬臂式弹性探针。
17、根据权利要求11、12或14所述的一种微机电探针电路薄膜,其特征在于,探针端部为构成嵌合式针头、嵌入式针头或混合式针头的其中一种。
18、根据权利要求11、12或14所述的一种微机电探针电路薄膜,其特征在于,探针承载体的材质选用陶瓷、硅、硅化物、玻璃、石英、橡胶、塑料、环氧树脂、聚合物或金属及其合金的其中一种。
19、根据权利要求11、12或14所述的一种微机电探针电路薄膜,其特征在于,薄膜的介电层材质选用聚乙醯胺或二氧化硅。
20、根据权利要求11、12或14所述的一种微机电探针电路薄膜,其特征在于,以微机电探针电路薄膜的电路衔接点与一具测试功能的印刷电路板的电路构成电性连接,且以微机电探针电路薄膜与该印刷电路板共同组成架设在测试装置上的一种微机电薄膜探测头。
CNB2005100076764A 2005-02-07 2005-02-07 一种微机电探针电路薄膜及其制法 Expired - Fee Related CN100348983C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100076764A CN100348983C (zh) 2005-02-07 2005-02-07 一种微机电探针电路薄膜及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100076764A CN100348983C (zh) 2005-02-07 2005-02-07 一种微机电探针电路薄膜及其制法

Publications (2)

Publication Number Publication Date
CN1632596A CN1632596A (zh) 2005-06-29
CN100348983C true CN100348983C (zh) 2007-11-14

Family

ID=34853094

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100076764A Expired - Fee Related CN100348983C (zh) 2005-02-07 2005-02-07 一种微机电探针电路薄膜及其制法

Country Status (1)

Country Link
CN (1) CN100348983C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI617811B (zh) * 2016-04-22 2018-03-11 新特系統股份有限公司 探針卡

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912399A (en) * 1987-06-09 1990-03-27 Tektronix, Inc. Multiple lead probe for integrated circuits in wafer form
US5982183A (en) * 1993-07-19 1999-11-09 Tokyo Electron Limited Probing method and device with contact film wiper feature
CN1252129A (zh) * 1997-04-10 2000-05-03 梅塞特罗尼克公司 用于加工检验半导体芯片用的具有多触点接头的卡的方法
US6305230B1 (en) * 1997-05-09 2001-10-23 Hitachi, Ltd. Connector and probing system
CN1397805A (zh) * 2001-07-18 2003-02-19 株式会社鼎新 接触构件及其制造方法
CN1514938A (zh) * 2001-05-28 2004-07-21 爱德万测试株式会社 探针的制造方法及探测卡的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912399A (en) * 1987-06-09 1990-03-27 Tektronix, Inc. Multiple lead probe for integrated circuits in wafer form
US5982183A (en) * 1993-07-19 1999-11-09 Tokyo Electron Limited Probing method and device with contact film wiper feature
CN1252129A (zh) * 1997-04-10 2000-05-03 梅塞特罗尼克公司 用于加工检验半导体芯片用的具有多触点接头的卡的方法
US6305230B1 (en) * 1997-05-09 2001-10-23 Hitachi, Ltd. Connector and probing system
CN1514938A (zh) * 2001-05-28 2004-07-21 爱德万测试株式会社 探针的制造方法及探测卡的制造方法
CN1397805A (zh) * 2001-07-18 2003-02-19 株式会社鼎新 接触构件及其制造方法

Also Published As

Publication number Publication date
CN1632596A (zh) 2005-06-29

Similar Documents

Publication Publication Date Title
TW310370B (zh)
KR101441632B1 (ko) 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머
KR101045671B1 (ko) 공간 변환기를 포함하는 프로브 카드
JP2006189430A (ja) マイクロマシンプローブを搭載した薄膜回路及びその製造法と応用
US10859602B2 (en) Transferring electronic probe assemblies to space transformers
KR20040089244A (ko) 프로브 카드의 니들 어셈블리
US20080197866A1 (en) Method of Manufacturing Needle for Probe Card Using Fine Processing Technology, Needle Manufactured by the Method, and Probe Card Comprising the Needle
JP2009019974A (ja) 異方導電性コネクターの位置決め方法、およびこの異方導電性コネクターと検査用回路基板との位置決め方法、並びに異方導電性コネクター、およびプローブカード
CN101170089A (zh) 一种具有弹性凸块与测试区的接点结构与其制作方法
TW583395B (en) Method for producing micro probe tips
EP3622304A1 (en) Method for producing a multi-layer of a probe card for a testing apparatus of electronic devices
CN100348983C (zh) 一种微机电探针电路薄膜及其制法
US7911048B2 (en) Wiring substrate
CN111613579B (zh) 一种ic芯片的柔性化制造方法
JP2000243485A (ja) 異方導電性シート
CN103412163B (zh) 基于弹性聚合物材料的微电子机械***探针卡转接板
KR20160045609A (ko) 반도체 패키지 및 그 제조 방법
KR20130039462A (ko) 프로브 카드 및 이의 제조 방법
JP5145089B2 (ja) 電気特性測定用配線基板、及び電気特性測定用配線基板の製造方法
CN101185381A (zh) 陶瓷间隔变换器中的探针焊盘结构
US20020125901A1 (en) Probe for inspecting semiconductor device and method of manufacturing the same
US8841209B2 (en) Method for forming coreless flip chip ball grid array (FCBGA) substrates and such substrates formed by the method
CN101865937A (zh) 多层探针组及其制造方法
KR100852514B1 (ko) 반도체 검사용 수직형 프로브 및 이 프로브를 구비한프로브 카드 및 그 제조방법
CN101894828A (zh) 具有测试焊垫的硅晶圆及其测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071114

Termination date: 20150207

EXPY Termination of patent right or utility model